JP2016040944A - 高い耐電力性及び高い導電性を有するメタライジング層 - Google Patents

高い耐電力性及び高い導電性を有するメタライジング層 Download PDF

Info

Publication number
JP2016040944A
JP2016040944A JP2015211696A JP2015211696A JP2016040944A JP 2016040944 A JP2016040944 A JP 2016040944A JP 2015211696 A JP2015211696 A JP 2015211696A JP 2015211696 A JP2015211696 A JP 2015211696A JP 2016040944 A JP2016040944 A JP 2016040944A
Authority
JP
Japan
Prior art keywords
layer
metallizing
substrate
upper layer
metallizing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015211696A
Other languages
English (en)
Other versions
JP6450669B2 (ja
Inventor
ビニンガー チャールズ
Binninger Charles
ビニンガー チャールズ
クナウアー ウルリッチ
Knauer Ulrich
クナウアー ウルリッチ
ゾットル ヘルムート
Zottl Helmut
ゾットル ヘルムート
ルイーレ ワーナー
Ruile Werner
ルイーレ ワーナー
ジェウラ トーマス
Jewula Tomasz
ジェウラ トーマス
ヌッスル ルドルフ
Nuessl Rudolf
ヌッスル ルドルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2016040944A publication Critical patent/JP2016040944A/ja
Application granted granted Critical
Publication of JP6450669B2 publication Critical patent/JP6450669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02929—Means for compensation or elimination of undesirable effects of ageing changes of characteristics, e.g. electro-acousto-migration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】音響波で作動するデバイスにおいて、高い耐電力性及び高い導電性を有すると共に、エッチング法だけでなくリフトオフ法も適用できるメタライジング層を提供する。【解決手段】メタライジング層Ｍは、例えばＳＡＷデバイスの電極指のためのメタライジング層であって、圧電性を有する基板Ｓの表面上に、チタンを含有する下側層ＢＬ及び銅を含有する上側層ＵＬより構成されるベース部を備え、ベース部上に配置した上層部ＴＬは、アルミニウムを含有する。【選択図】図１

Description

本発明は、電流導通構造のための高い耐電力性及び高い導電性を有するメタライジング層、及びその製造方法に関する。本発明は特に、音響波で作動するデバイスのためのメタライジング層に関する。
音響波で作動するデバイスのためのメタライジング層は、例えば圧電基板上に配置する母線、この母線に接続した電極指又は反射体を構成するものであり、好適には高い耐電力性を持たせて構成する必要がある。
バルク音響波（ＢＡＷ＝bulk acoustic wave）又は表面弾性波（ＳＡＷ＝surface acoustic wave）は固体内又はその表面上に伝播し、ギガヘルツ帯域の周波数を有する。
電流導通（電極）構造は、電気的な高周波信号を音響波に、又は変換された音響波を電気的な高周波信号に変換するものであり、一方では電流に対し、他方では音響波による機械的変形に対して耐え、損傷を生じないようにする必要がある。
特許文献１（米国特許第７,６０５，５２４号）には、音響波で作動する表面弾性波（ＳＡＷ）デバイスのための電極構造が開示されている。この特許文献１の一実施形態においては、電極構造が単結晶タンタル酸リチウム又はニオブ酸リチウム上に配置される。電極構造はチタンで構成される第１層、及びこの第１層上に堆積され、アルミニウムで構成される第２層の被膜を備える。第２層は、２つの<１１１>ドメインを有する。電極層を形成するための方法は、アルミニウム含有膜のエピタキシャル成長に関する。高精細にテクスチャライズされたアルミニウム含有膜は、良好で高い導電性を及び高い耐電力性を有する。
基板上に堆積させる層の成長は、層の原子配列が基板の原子配列と整列する場合、エピタキシャル成長と称する。エピタキシャル成長に関する一般的な問題は、適切な表面を予め用意することにある。なぜなら、基板と層との間のインターフェース（界面）として機能する基板表面は、堆積させる層の原子配列に大きく影響するからである。従って、基板には通常、前処理として焼き戻し又はエッチングを施す。前処理と実際の堆積工程との間において、基板表面が汚染物質で汚染されることがあってはならない。
基板上に電極構造を堆積させる際、特に「清浄な」基板表面にするとき、リフトオフ法を適用することは好ましくない。なぜなら、場合により前処理した基板表面には、第１ステップでラッカー層（レジスト層）を塗布するからである。この塗布したラッカー層は、さらなるステップにおいて部分的に露光し、露光した領域はその後のステップで除去する。このため、基板表面は先にラッカー層を塗布する前の状態で再び露出する。しかし、露出した領域は、その間に、ラッカー層だけでなく露光したラッカー層を除去する溶剤にも接触する。すなわち、基板表面は汚染される。
リフトオフ法を利用した電極層のエピタキシャル成長は、これまで不利であるとされてきた。
いわゆるエッチング法として知られている別の方法は、場合により前処理した基板表面の大部分に電極材料を塗布し、不所望の被覆領域をエッチングにより腐食除去することで電極パターン構造を得るものである。すなわち、エッチング法においては余分な電極材料が除去される。
米国特許第７,６０５,５２４号明細書
本発明の課題は、電流導通構造のためのメタライジング層であって、耐電力性及び高い導電性を有すると共に、エッチング法だけでなくリフトオフ法も適用できるメタライジング層を得ることにある。
この課題は、請求項１記載のメタライジング層又は請求項に記載の形成方法により解決することができる。
本発明は、電流導通構造のためのメタライジング層に関する。本発明によるメタライジング層は電気的なデバイスに使用することができ、基板上に配置する。メタライジング層は、ベース部及びこのベース部上に配置した上層部で構成する。ベース部は下側層を有し、この下側層は基板表面の上方又は基板表面上に直接配置する。下側層は、主成分としてチタン又はチタン化合物を含有する。ベース部はさらに上側層を有し、この上側層は下側層の上方又は下側層上に直接配置し、主成分として銅を含有する。上層部は上側層上に配置し、主成分としてアルミニウムを含有する。
従来の通説に反して発明者らが見出したところによれば、高精細にテクスチャライズされた電流導通構造は基板上で成長させることができ、またリフトオフ法によりパターン構造化することができる。このように成長させ、パターン構造化かつ高精細にテクスチャライズされた電極構造は、極めて高い導電性及び高い機械的耐電性を有する。特に有利な点は、このような電極構造をエッチング法だけでなくリフトオフ法によってもパターン構造化することができることにある。すなわち、リフトオフ法に基づいて生じ得る基板の汚染により、高精細にテクスチャライズされた層の成長を阻害することがない。従ってこのような電極構造は、高品質かつ良好な再現性で容易に形成することができる。
このように形成した電極又は電極の上層部における面外テクスチャは、<１１１>テクスチャとすることができる。このようなテクスチャはその<１１１>面方位（面心立方格子構造における単位セルの空間対角面方位）が基板の表面法線と一致することを特徴とする。面内テクスチャも、基板表面に規定されるテクスチャに基づいて方向付けする。
ベース部は主として、上層部に原子配列が一定で可能な限り対称性を有する表面を付与するよう作用し、この表面上で上層部ができる限りエピタキシャルに成長することを可能とする。上層部は主として、電流導通させることを意図する。
一実施形態において、ベース部は中間層を有し、この中間層は上側層と下側層との間に配置する。中間層は、アルミニウムよりも不活性な元素、すなわちより高い標準電極電位（水素によって標準化される）を有する元素を含む。
一実施形態において、ベース部の下側層は上側層よりも薄く形成する。下側層は、チタン層として形成することができる。チタン層又はチタン含有層は、好適には２ｎｍよりも厚く、２０ｎｍよりも薄く形成する。下側層を過度に薄く形成すると、良好なテクスチャライズによる効果が消失する可能性がある。下側層を過度に厚く形成すると、肌理粗さの増大につながり、またテクスチャを損なう。
一実施形態において、上側層は上層部よりも薄く形成する。上側層における機能の一つは、「上側層情報」を上層部に伝達することにある。このため、上側層を薄く形成することが好適である。電流は基本的に上層部に導通するため、好適には上層部はベース部よりも低い電気抵抗を有する。ただし、ベース部における個々の層が上層部よりも高い導電性を有するようにしてもよい。この場合、上層部はその厚さに基づきより低い電気抵抗を有する。導通する電流量に応じて、また音響波で作動するデバイスにおいては所望の質量分布に応じて、有利には上側層を比較的厚く形成する。例えばＣｕで構成される上側層は、有利には１〜３０ｎｍの厚さとする。上側層にＣｕを含有しない場合、高度にテクスチャライズされたＡｌを含有する上層部であっても十分な耐電力性を有するとはいえない。
別の一実施形態において、中間層は下側層又は上側層よりも薄く形成する。これにより、高価なＡｇを含有し得る中間層の材料費が削減されると共に、堆積時間が短縮される。中間層は比較的薄く形成したとしても、良好なテクスチャは維持される。最適なテクスチャライズに好適な中間層、例えばＡｇを含有する中間層の層厚は、０．５ｎｍ〜１０ｎｍとする。
別の一実施形態において、下側層は窒素原子を含有する。特に、下側層を構成する材料としてＴｉＮを含有させる。
一実施形態において、中間層は金、銀、プラチナ又はパラジウムを含有する。
一実施形態において、中間層は銀で構成する。すなわち、この場合のメタライジング層が備えるベース部は、主成分としてチタン又はチタン化合物を含有する下側層と、主成分として銅を含有する上側層と、銀を含有する中間層とで構成する。中間層は、下側層と上側層との間に配置する。このような構成としたベース部上に配置する上層部を備えるメタライジング層は、特に高い耐電力性備える。
一実施形態において、上層部は<１１１>テクスチャを有する。この場合、<１１１>面方位は上層部における単位セルの対角面方位に対応する。すなわち、この方位は基板の表面法線と一致する。アルミニウムは通常、いわゆる六方最密充填構造（hcp＝hexagonal close-packed）に含有させる。この構造は、面心立方格子に対応する。この場合<１１１>面方位は、アルミニウム原子で構成される最密層に直交して延在する。<１１１>方位に直交するこれらの層は、六方構造を構成する。すなわち、本発明によるメタライジング層は、面内テクスチャ（すなわち、電極の原子は基板表面に対して平行方向に配列されている）だけでなく、面外テクスチャ（すなわち、電極の原子は基板表面に対して直交方向に配列されている）を備える。
一実施形態において、メタライジング層の上層部は、双晶テクスチャ又は単晶テクスチャを有する。上述したように、上層部の原子は、六方状に配置した原子層に配列される。単晶テクスチャは、双晶テクスチャよりも高い配列規則度を有する。単晶テクスチャに対する双晶テクスチャの相違は、実現可能な異なる原子層配列のうち、互いに直交する２つの原子層配列が実現される点にある。単晶テクスチャにおいては、互いに隣接する原子層における所定の相対的配列が全ての原子層に適用される。
一実施形態においては、基板とメタライジング層における下側層との間に圧電層を配置する。代替的な実施形態においては、基板自体が圧電性を有する。このような基板又は圧電層は、例えばタンタル酸リチウム又はニオブ酸リチウムを含有することができる。
音響波で作動するデバイスにおいては、電極構造が圧電効果により電気的高周波信号を音響波に、また逆に音響波を電気的高周波信号に変換する。冒頭に述べた（機械的及び電気的な）二重の負荷のため、高い耐電力性を有する本発明によるメタライジング層は、音響波で作動するデバイスに特に適するものであると共に、このようなデバイスに使用するために設けるものである。
このようなデバイスには、バルク音響波で作動するデバイスがある。ただし、代替的な実施形態においては、本発明によるメタライジング層は表面弾性波をもって作動するデバイスに使用する。特にメタライジング層は、表面弾性波で作動するデュプレクサに使用することができる。
上述したメタライジング層の形成方法は、基板を用意するステップと、リフトオフ法を利用してメタライジング層を塗布するステップとを有する。
本発明によるメタライジング層は、リフトオフ法を利用して基板に塗布するとき、高い耐電力性及び良好な導電性を有することが明らかになったことにより、このようなメタライジング層を使用するデバイスの製造をより柔軟に行うことが可能となる。
本発明によるメタライジング層を形成するための方法は、特に以下のステップを有する。すなわち、基板表面を洗浄するステップと、基板表面にフォトレジストを塗布するステップと、フォトレジストをパターニングするステップと、基板及びフォトレジストの露出表面にメタライジング層を塗布するステップと、フォトレジストをその上に直接塗布したメタライジング層と共に除去するステップとを有する。
フォトレジストのパターニングにより、いわゆるネガティブ（陰刻）パターン構造を形成することができる。
以下、本発明を実施形態及び添付の略図的図面につき詳述する。
基板上に配置した構造化されたメタライジング層を示す縦断面図である。 基板上の圧電層に配置した構造化されたメタライジング層を示す縦断面図である。 従来技術のリフトオフ法により基板上に配置したメタライジング層における面内テクスチャを示す顕微鏡写真である。 本発明によるリフトオフ法により基板上に配置したメタライジング層の面内テクスチャを示す顕微鏡写真である。
図１は、上層部ＴＬを有するメタライジング層Ｍの縦断面を示し、上層部ＴＬはベース部上に配置する。ベース部は上側層ＵＬ及び下側層ＢＬを有する。上側層ＵＬ及び下側層ＢＬよりなるベース部は、基板Ｓの表面上に配置する。上層部ＴＬ及びベース部ＵＬ,ＢＬで構成するメタライジング層は、例えばＳＡＷデバイスの電極指のためのメタライジング層とすることができる。図１はその場合、電極指の縦断面を示す。
図２は、メタライジング層Ｍにおける別の一実施形態の縦断面を示す。図示の実施形態におけるメタライジング層Ｍは、ベース部上に配置した上層部ＴＬを備える。ベース部は、上側層ＵＬ、下側層ＢＬ及びさらなる部位として中間層ＭＬにより構成する。基板Ｓとメタライジング層Ｍの下側層ＢＬとの間には、圧電層ＰＬを配置する。
メタライジング層Ｍを音響波で作動するデバイスに使用した場合、メタライジング層を所定形状に形成した電極指が電気的な高周波信号を音響波（ＢＡＷ又はＳＡＷ）に、又は逆に音響波を電気的な高周波信号に変換する。
表面弾性波は、基板表面上を伝播する。表面弾性波が基板表面に誘導されるためには、基板は、電極指間で互いに異なる極性が交互変化する電界分布で動作しなければならない。
基板が圧電性を有する場合、高周波交番電界により表面弾性波が直接基板内に直接励起される。基板が圧電性を有さない場合、少なくとも１層の圧電層ＰＬを基板Ｓとメタライジング層Ｍとの間で基板上に配置する必要がある。
図３ａは、全く又は僅かしか構造化されていない電極表面の顕微鏡写真を示し、この電極表面は、リフトオフ法により基板上に配置し、構造化したものである。これに対して図３ｂは、本発明に基づいて高度にテクスチャライズされたメタライジング層の顕微鏡写真を示し、この場合のメタライジング層もリフトオフ法により基板上に形成したものである。図面においては、六方晶ネット構造に対応するテクスチャの３軸対称性が明示されている。
本発明によるメタライジング層は、上述した実施形態に限定されるものではなく、例えば付加的な被膜又は層を備え、さらにこれら被膜又は層が付加的な要素を有する代替案も本発明による実施形態に含まれるものである。
ＢＬ 下側層
Ｍ メタライジング層
ＭＬ 中間層
ＰＬ 圧電層
Ｓ 基板
ＴＬ 上層部
ＵＬ 上側層

Claims (16)

  1. 電気的デバイスにおける電流導通構造のためのメタライジング層（Ｍ）であって、該メタライジング層（Ｍ）は基板（Ｓ）上に配置すると共に、ベース部及び該ベース部上に配置した上層部（ＴＬ）を備え、前記ベース部は下側層（ＢＬ）を有し、該下側層（ＢＬ）は基板上方又は基板表面に配置すると共に、主成分としてＴｉ又はチタン化合物を含有するものであり、前記ベース部はさらに上側層（ＵＬ）を有し、該上側層（ＵＬ）は前記下側層（ＢＬ）上方に配置すると共に、主成分としてＣｕを含有するものであり、前記上層部（ＴＬ）は前記上側層（ＵＬ）上に直接配置すると共に、主成分としてＡｌを含有する構成であり、前記ベース部は中間層（ＭＬ）を有し、該中間層（ＭＬ）は前記下側層（ＢＬ）と前記上側層（ＵＬ）との間に配置すると共に、Ａｇを含有する構成としたメタライジング層。
  2. 請求項１記載のメタライジング層において、前記下側層（ＢＬ）を前記上側層（ＵＬ）よりも薄く形成したメタライジング層。
  3. 請求項１又は２記載のメタライジング層において、前記上側層（ＵＬ）を前記上層部（ＴＬ）よりも薄く形成したメタライジング層。
  4. 請求項１〜３のいずれか一項記載のメタライジング層において、前記中間層（ＭＬ）を前記下側層（ＢＬ）又は前記上側層（ＵＬ）よりも薄く形成したメタライジング層。
  5. 請求項１〜４のいずれか一項記載のメタライジング層において、前記下側層（ＢＬ）は２ｎｍ〜２０ｎｍの厚さ、前記中間層（ＭＬ）は０．５ｎｍ〜１０ｎｍの厚さ、さらに前記上側層（ＵＬ）は１ｎｍ〜３０ｎｍの厚さを有する構成としたメタライジング層。
  6. 請求項１〜５のいずれか一項記載のメタライジング層において、前記下側層（ＢＬ）はＴｉＮを含有する構成としたメタライジング層。
  7. 請求項１〜６のいずれか一項記載のメタライジング層において、前記上層部（ＴＬ）が主成分としてＡｌ含有すると共に、Ｃｕ、Ｍｇ、Ａｌ-Ｃｕ合金、Ａｌ-Ｍｇ合金又はＡｌ-Ｃｕ-Ｍｇ合金を含有する構成としたメタライジング層。
  8. 請求項１〜７のいずれか一項記載のメタライジング層において、前記上層部（ＴＬ）は<１１１>テクスチャを有するものとしたメタライジング層。
  9. 請求項１〜８のいずれか一項記載のメタライジング層において、前記基板（Ｓ）と前記下側層（ＢＬ）との間に圧電層（ＰＬ）を配置する構成としたメタライジング層。
  10. 請求項１〜９のいずれか一項記載のメタライジング層において、前記基板（Ｓ）自体が圧電性を有する構成としたメタライジング層。
  11. 請求項９又は１０記載のメタライジング層において、前記基板（Ｓ）又は前記圧電層（ＰＬ）がＬｉＴａＯ３又はＬｉＮｂＯ３を含有する構成としたメタライジング層。
  12. 請求項１〜１１のいずれか一項記載のメタライジング層において、音響波をもって作動するデバイスに使用するためのメタライジング層。
  13. 請求項１〜１２のいずれか一項記載のメタライジング層において、表面弾性波をもって作動するデバイスに使用するためのメタライジング層。
  14. 請求項１〜１３のいずれか一項記載のメタライジング層において、表面弾性波をもって作動するデュプレクサに使用するためのメタライジング層。
  15. 請求項１〜１４のいずれか一項記載のメタライジング層を形成するための方法であって、
    基板（Ｓ）を用意するステップと、
    リフトオフ法を利用してメタライジング層を塗布するステップと
    を有する方法。
  16. 請求項１５記載のメタライジング層を形成するための方法において、
    基板表面を洗浄するステップと、
    フォトレジストを基板表面に塗布するステップと、
    前記フォトレジストをパターニングするステップと、
    基板及び前記フォトレジストの露出表面に前記メタライジング層を塗布するステップと、
    前記フォトレジストを、そのフォトレジスト上に直接塗布した前記メタライジング層と共に除去するステップと
    を有する方法。
JP2015211696A 2009-12-02 2015-10-28 高い耐電力性及び高い導電性を有するメタライジング層 Active JP6450669B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009056663.5 2009-12-02
DE102009056663.5A DE102009056663B4 (de) 2009-12-02 2009-12-02 Metallisierung mit hoher Leistungsverträglichkeit und hoher elektrischer Leitfähigkeit und Verfahren zur Herstellung

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012541486A Division JP5878127B2 (ja) 2009-12-02 2010-12-01 高い耐電力性及び高い導電性を有するメタライジング層

Publications (2)

Publication Number Publication Date
JP2016040944A true JP2016040944A (ja) 2016-03-24
JP6450669B2 JP6450669B2 (ja) 2019-01-09

Family

ID=43504261

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012541486A Active JP5878127B2 (ja) 2009-12-02 2010-12-01 高い耐電力性及び高い導電性を有するメタライジング層
JP2015211696A Active JP6450669B2 (ja) 2009-12-02 2015-10-28 高い耐電力性及び高い導電性を有するメタライジング層

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012541486A Active JP5878127B2 (ja) 2009-12-02 2010-12-01 高い耐電力性及び高い導電性を有するメタライジング層

Country Status (6)

Country Link
US (2) US9173305B2 (ja)
JP (2) JP5878127B2 (ja)
KR (1) KR101761955B1 (ja)
CN (2) CN102763492B (ja)
DE (1) DE102009056663B4 (ja)
WO (1) WO2011067281A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009056663B4 (de) * 2009-12-02 2022-08-11 Tdk Electronics Ag Metallisierung mit hoher Leistungsverträglichkeit und hoher elektrischer Leitfähigkeit und Verfahren zur Herstellung
CN109660224B (zh) * 2018-12-18 2023-03-24 北方民族大学 滤波器用复合压电基片及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135075A (ja) * 2000-10-26 2002-05-10 Murata Mfg Co Ltd 弾性表面波素子
US20040083590A1 (en) * 2002-11-05 2004-05-06 Clarisay, Inc. Method for forming a multi-frequency surface acoustic wave device
WO2006046545A1 (ja) * 2004-10-26 2006-05-04 Kyocera Corporation 弾性表面波素子及び通信装置
JP2007134932A (ja) * 2005-11-10 2007-05-31 Nippon Dempa Kogyo Co Ltd 弾性表面波素子及びその製造方法
JP2008514062A (ja) * 2004-09-17 2008-05-01 エプコス アクチエンゲゼルシャフト 低減された温度推移を有するｓａｗ構成素子および製造方法
JP2008522514A (ja) * 2004-12-01 2008-06-26 エプコス アクチエンゲゼルシャフト 高い帯域幅を伴う、音響表面波で作動する構成素子
JP2008235950A (ja) * 2005-05-26 2008-10-02 Murata Mfg Co Ltd 弾性境界波装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345826A (ja) 1986-08-11 1988-02-26 インターナショナル・ビジネス・マシーンズ・コーポレーシヨン 半導体集積回路装置の接続構造
US5134460A (en) 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
JP2524129B2 (ja) * 1986-09-22 1996-08-14 京セラ株式会社 セラミツク配線基板
JP2545983B2 (ja) 1989-04-14 1996-10-23 株式会社村田製作所 弾性表面波装置
JP2936228B2 (ja) 1989-06-13 1999-08-23 株式会社村田製作所 弾性表面波フィルタ
US5171642A (en) 1989-04-17 1992-12-15 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
JPH0473994A (ja) * 1990-07-16 1992-03-09 Kyocera Corp セラミック配線基板
JPH05199062A (ja) 1991-09-24 1993-08-06 Seiko Epson Corp 弾性表面波素子とその製造方法および弾性表面波素子用基板
JPH05183373A (ja) 1991-12-30 1993-07-23 Murata Mfg Co Ltd 弾性表面波素子の電極材料
JPH06132777A (ja) 1992-10-20 1994-05-13 Seiko Epson Corp 弾性表面波素子とその製造方法
JPH073994A (ja) 1993-06-18 1995-01-06 Ig Tech Res Inc 耐火パネル
JP3208977B2 (ja) 1993-12-02 2001-09-17 株式会社村田製作所 弾性表面波素子の電極形成方法
JPH07170145A (ja) 1993-12-15 1995-07-04 Seiko Epson Corp 弾性表面波素子とその製造方法
JPH0828272A (ja) 1994-07-18 1996-01-30 Nissan Motor Co Ltd 渦流室式ディーゼル機関の燃焼室
JPH08154030A (ja) 1994-11-25 1996-06-11 Murata Mfg Co Ltd 弾性表面波素子
JP3308749B2 (ja) 1995-01-27 2002-07-29 日本電気株式会社 弾性表面波装置の製造方法、および、これを用いて製造された弾性表面波装置
EP0940914B1 (en) 1997-09-22 2003-10-15 TDK Corporation Surface acoustic wave apparatus and method of production thereof
DE19758195C2 (de) 1997-12-30 2000-05-18 Siemens Ag Oberflächenwellen- (SAW-)Bauelement auf insbesondere Lithiumtantalat- oder -niobat-Substrat
MY117200A (en) * 1998-10-16 2004-05-31 Seiko Epson Corp Surface acoustic wave chip
EP1111779B1 (en) 1999-05-31 2003-03-05 TDK Corporation Surface accoustic wave device
JP2002026685A (ja) * 2000-07-07 2002-01-25 Murata Mfg Co Ltd 弾性表面波素子
JP3846221B2 (ja) 2000-07-14 2006-11-15 株式会社村田製作所 弾性表面波素子
JP3445971B2 (ja) * 2000-12-14 2003-09-16 富士通株式会社 弾性表面波素子
JP3735550B2 (ja) 2001-09-21 2006-01-18 Ｔｄｋ株式会社 弾性表面波装置およびその製造方法
TWI282660B (en) 2001-12-27 2007-06-11 Murata Manufacturing Co Surface acoustic wave device and manufacturing method therefor
JP2003258594A (ja) 2001-12-27 2003-09-12 Murata Mfg Co Ltd 弾性表面波素子およびその製造方法
DE10206369B4 (de) 2002-02-15 2012-12-27 Epcos Ag Elektrodenstruktur mit verbesserter Leistungsverträglichkeit und Verfahren zur Herstellung
DE10236003B4 (de) 2002-08-06 2013-12-24 Epcos Ag Verfahren zur Herstellung eines Bauelements mit leistungsverträglicher Elektrodenstruktur
JP4064208B2 (ja) * 2002-10-31 2008-03-19 アルプス電気株式会社 弾性表面波素子及びその製造方法
JP4096787B2 (ja) 2003-04-11 2008-06-04 株式会社村田製作所 弾性表面波素子の製造方法
US20050205999A1 (en) 2003-08-30 2005-09-22 Visible Tech-Knowledgy, Inc. Method for pattern metalization of substrates
JP4359535B2 (ja) * 2004-02-06 2009-11-04 アルプス電気株式会社 弾性表面波素子
JP4279271B2 (ja) 2005-06-01 2009-06-17 アルプス電気株式会社 弾性表面波素子及びその製造方法
EP2728750A1 (en) 2007-07-30 2014-05-07 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same
WO2009023100A2 (en) 2007-08-14 2009-02-19 Skyworks Solutions, Inc. Method for forming a multi-layer electrode underlying a piezoelectric layer and related structure
DE102009056663B4 (de) * 2009-12-02 2022-08-11 Tdk Electronics Ag Metallisierung mit hoher Leistungsverträglichkeit und hoher elektrischer Leitfähigkeit und Verfahren zur Herstellung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135075A (ja) * 2000-10-26 2002-05-10 Murata Mfg Co Ltd 弾性表面波素子
US20040083590A1 (en) * 2002-11-05 2004-05-06 Clarisay, Inc. Method for forming a multi-frequency surface acoustic wave device
JP2008514062A (ja) * 2004-09-17 2008-05-01 エプコス アクチエンゲゼルシャフト 低減された温度推移を有するｓａｗ構成素子および製造方法
WO2006046545A1 (ja) * 2004-10-26 2006-05-04 Kyocera Corporation 弾性表面波素子及び通信装置
JP2008522514A (ja) * 2004-12-01 2008-06-26 エプコス アクチエンゲゼルシャフト 高い帯域幅を伴う、音響表面波で作動する構成素子
JP2008235950A (ja) * 2005-05-26 2008-10-02 Murata Mfg Co Ltd 弾性境界波装置
JP2007134932A (ja) * 2005-11-10 2007-05-31 Nippon Dempa Kogyo Co Ltd 弾性表面波素子及びその製造方法

Also Published As

Publication number Publication date
US20160020378A1 (en) 2016-01-21
JP6450669B2 (ja) 2019-01-09
US9728705B2 (en) 2017-08-08
DE102009056663A1 (de) 2011-06-09
WO2011067281A1 (de) 2011-06-09
JP5878127B2 (ja) 2016-03-08
US9173305B2 (en) 2015-10-27
CN102763492A (zh) 2012-10-31
DE102009056663B4 (de) 2022-08-11
US20120280595A1 (en) 2012-11-08
CN105702660A (zh) 2016-06-22
JP2013513232A (ja) 2013-04-18
CN102763492B (zh) 2016-04-13
KR101761955B1 (ko) 2017-07-26
KR20120094489A (ko) 2012-08-24

Similar Documents

Publication Publication Date Title
US20110115334A1 (en) Surface acoustic wave element
US7602099B2 (en) Surface acoustic wave device and method of manufacturing the same
JP4077805B2 (ja) 共振器の製造方法
US6933809B2 (en) Film bulk acoustic resonator (FBAR) device and method for producing the same
US20060175639A1 (en) Electrode structure comprising an improved output compatibility and method for producing said structure
JP3846221B2 (ja) 弾性表面波素子
US20070103037A1 (en) Component with a piezoelectric functional layer
JP6450669B2 (ja) 高い耐電力性及び高い導電性を有するメタライジング層
US9071222B2 (en) Method for forming an electrode
JP2004519171A (ja) 音響学的表面波構造素子
JP3838359B2 (ja) 音響信号または熱信号と電圧変化とを互いに変換するための層配列を備えた半導体素子、および、その製造方法
US6822371B2 (en) Surface acoustic wave device and manufacturing method therefor
JPH088686A (ja) 表面弾性波素子用ダイヤモンド基材及び素子
JP2003258594A (ja) 弾性表面波素子およびその製造方法
JP4179307B2 (ja) 弾性表面波素子およびその製造方法
JP2004056355A (ja) 薄膜素子の製造方法
JPS60100814A (ja) 薄膜構造
JP6666994B2 (ja) 圧電素子、及び圧電素子の製造方法
DE10237507B4 (de) Verfahren zur Herstellung eines piezoelektrischen Schichtsystems
JPWO2021055324A5 (ja) 弾性表面波デバイスとその製造方法、
JP2005136801A (ja) 圧電振動子の電極構造
JP2003069357A (ja) 弾性表面波素子の製造方法および弾性表面波素子
JPH04276913A (ja) 圧電基板
JP2002353768A (ja) 弾性表面波素子
JP2004040616A (ja) 弾性表面波素子およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171127

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6450669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250