JPH0473994A - セラミック配線基板 - Google Patents

セラミック配線基板

Info

Publication number
JPH0473994A
JPH0473994A JP18860790A JP18860790A JPH0473994A JP H0473994 A JPH0473994 A JP H0473994A JP 18860790 A JP18860790 A JP 18860790A JP 18860790 A JP18860790 A JP 18860790A JP H0473994 A JPH0473994 A JP H0473994A
Authority
JP
Japan
Prior art keywords
ceramic
circuit wiring
main conductor
adhesive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18860790A
Other languages
English (en)
Inventor
Toshiya Kono
俊哉 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP18860790A priority Critical patent/JPH0473994A/ja
Publication of JPH0473994A publication Critical patent/JPH0473994A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はセラミック配線基板に関し、より詳細には回路
配線が高密度の電気回路基板や半導体素子収納用パッケ
ージ等に用いられるセラミック配線基板の改良に関する
ものである。
(従来技術及びその課題) 従来、電気回路基板や半導体素子収納用パッケージ等に
おけるセラミック配線基板はその回路配線がMo−Mn
法等の厚膜形成技術によって形成されている。
このMo−Mn法は、タングステン(W)、モリブデン
−マンガン(Mo−Mn)等の高融点金属から成る金属
粉末に有機溶剤、溶媒を添加し、ペースト状となした金
属ペーストを生もしくは焼結セラミック体の外表面にス
クリーン印刷により回路配線としての所定パターンに印
刷塗布し、次にこれを還元雰囲気中で焼成し、高融点金
属とセラミック体とを焼結一体化させる方法である。
しかし乍ら、このMo−Mn法を用いて回路配線を形成
した場合、回路配線は金属ペーストをスクリーン印刷す
ることにより形成されることから回路配線の微細化が困
難であり、回路配線の高密度化ができないという欠点を
有していた。
そこで上記欠点を解消するために回路配線を従来の厚膜
形成技術により形成するのに替えて微細化が可能な薄膜
形成技術を用いて形成したセラミック配線基板、即ち、
セラミック基板上にチタン(Ti)から成る接着層と金
(Au)、銅(Cu)から成る主導体層とをイオンブレ
ーティング法やスパッタリング法、蒸着法等の薄膜形成
技術により層着し、しかる後、これらの層をフォトリソ
グラフィによって所定のパターンに形成し、回路配線と
したセラミック配線基板が提案されている。
しかし乍ら、この薄膜形成技術を用いて形成したセラミ
ック配線基板はチタンと金、銅とが相互拡散し易い金属
であるため回路配線に抵抗やコンデンサ等の電子部品を
半田を介し接合させる場合、半田を溶融させる熱(約2
30〜300°C)が回路配線に印加されると該回路配
線を構成する接着層としてのチタンが金、銅から成る主
導体層に拡散していき、その結果、セラミック基板に、
該セラミック基板と密着性が悪い金、銅が直接接触する
こととなって回路配線のセラミック基板に対する接合強
度が低下してしまい、セラミック配線基板としての信頼
性が大幅に劣化してしまうという欠点を有していた。
(発明の目的) 本発明者等は上記欠点に鑑み種々の実験の結果、回路配
線を構成するチタンから成る接着層と金もしくは銅から
成る主導体層との間に白金から成るバリア層を介在させ
ると該白金から成るバリア層が接着層と主導体層との相
互拡散を有効に防止し、回路配線をセラミック基板上に
強固に被着接合させ得ることを知見した。
本発明は上記知見に基づき、回路配線とセラミック基板
との被着接合を強固とし、回路配線に抵抗やコンデンサ
等の電子部品を半田等のロウ材を介して強固に接合させ
ることができる高信頼性のセラミック配線基板を提供す
ることをその目的とするものであ。
(課題を解決するための手段) 本発明のセラミック配線基板はセラミック基板上に薄膜
形成技術によりチタンから成る接着層と、白金から成る
バリア層と、金もしくは銅から成る主導体層の3層構造
を有する回路配線を被着形成したことを特徴とするもの
である。
(実施例) 次に本発明のセラミック配線基板を添付図面にと基づき
詳細に説明する。
第1図は本発明のセラミック配線の一実施例を示す断面
図であり、1はセラミック基板、2は回路配線である。
前記セラミック基板1はアルミナセラミックス等から成
り、例えばアルミナ(A1203 ) 、マグネシア(
MgO) 、カルシア(Cab)等の原料粉末に適当な
有機溶剤、溶媒を添加混合して泥漿状となすとともにこ
れをドクターブレード法を採用することによってセラミ
ックグリーンシート(セラミック生シート)を形成し、
しかる後、前記セラミックグリーンシートに適当な打抜
き加工を施し、所定形状と成すとともに高温(約160
0℃)で焼成することによって製作される。
また前記セラミック基板1の上面には回路配線2が薄膜
形成技術によって被着形成されており、該回路配線2は
接着層3と、バリア層4と、主導体層5の3層構造を有
している。
前記回路配線2の接着層3はチタン(Ti)から成り、
蒸着法やイオンブレーティング法、スパッタリング法等
の薄膜形成技術によりセラミック基板l上に層着される
尚、前記接着層3はセラミック基板Iと回路配線2との
接合強度を上げる作用を為し、その厚みは0.05μm
未満であると回路配線2をセラミック基板1に強固に接
合させるのが困難となる傾向にあり、また0、5μmを
越えると接着層3を薄膜形成技術により層着させる際の
内部応力によってセラミック基板lと接着層3との接合
強度が低下する傾向にあることから0.05乃至0.5
μmの範囲とすることが好ましく、好適には0.1乃至
0.3μmの範囲が良い。
また前記接続層3の上面にはバリア層4が層着されてお
り、該バリア層4は接着層3と主導体層5との相互拡散
を防止するとともに接着層3と主導体層5とを強固に接
合させる作用を為す。
前記バリア層4は白金(Pt)から成り、蒸着法やイオ
ンブレーティング法、スパッタリング法等の薄膜形成技
術により接着層3の上面に層着される。
尚、前記バリア層4はその厚みが0.05μm未満であ
ると接着層3と主導体層5との相互拡散を有効に防止す
ることができない傾向にあり、また0゜3μmを越える
とバリア層4を薄膜形成技術により層着させる際の内部
応力によって接着層3とバリア層4との接合強度が低下
する傾向にあることから0.05乃至0.3μmの範囲
とすることが好ましく、好適には0.1乃至0.2μm
の範囲が良い。
また前記バリア層4の上面には主導体層5が蒸着法やイ
オンブレーティング法、スパッタリング法等の薄膜形成
技術により層着されており、該主導体層5は主として電
気を通す通路として作用を為す。
前記主導体層5は導通抵抗が極めて低い金(Au)もし
くは銅(Cu)が使用され、その厚みは2.0μm未満
であると回路配線2の導通抵抗が高くなってセラミック
配線基板としては不向きとなる傾向にあることから2.
0μm以上とすることが好ましく、コストの点も考慮す
ると3.0乃至6.0μmの範囲が好適である。
次に本発明のセラミック配線基板の具体的な製造方法に
ついて説明する。
まずセラミック基板1を洗浄し、セラミック基板1の外
表面に付着している塵や屑を除去する。
次に前記セラミック基板1上に蒸着法により接着層とし
てのチタンと、バリア層としての白金と、主導体層とし
ての金もしくは銅を所定厚みに順次、層着させる。
次に前記接着層と、バリア層と、主導体層の各々をフォ
トリソグラフィによって所定パターンに食刻し、セラミ
ック基板1上に接着層と、バリア層と、主導体層の3層
構造を有する回路配線を被着形成して製品としてのセラ
ミック配線基板となる。
前記セラミック配線基板は回路配線2に抵抗やコンデン
サ等の電子部品を半田を介して接合させる場合、接着層
3と主導体層5との間にバリア層4が介在されているた
め半田を溶融させる熱が回路配線2に印加され、接着層
3と主導体層5との間に相互拡散が起ころうとしてもそ
の相互拡散は前記バリア層4によって防止され、回路配
線2のセラミック基板1への接合強度を強固として極め
て信頼性の高いセラミック配線基板となすことか可能と
なる。
(実験例) 次に本発明の作用効果を以下の実験例に基づき説明する
(I)試料の作成 アルミナセラミックスから成るセラミック基板を洗浄し
、その後、このセラミック基板上面に第1表に示す厚み
のチタン(Ti)から成る接着層と、白金(Pt)から
成るバリア層と、金(Au)もしくは銅(Cu)から成
る主導体層をイオンブレーティング法により順次層着さ
せ、しかる後、フォトリソグラフィによりlX1mmの
ドツト状に加工し回路配線試料となす。
尚、試料番号21は本発明品と比較するための比較試料
であり、接着層と主導体層との間にバリア層を層着して
いない、従来のものである。
(II)接合強度の測定 各試料のドツト状回路配線にコバール(Fe−Ni−C
O合金)から成る引っ張り金具を半田(融点が230°
Cのもの)を介して接合し、その後、引っ張り金具を回
路配線に対して垂直方向に引っ張り、回路配線がセラミ
ック基板より剥がれた時の引っ張り力を求め、これを回
路配線の接合強度として評価した。
尚、前記接合強度の測定は各々20個ずつ行い、その平
均値を求めて接合強度の評価とした。
上記の結果を該1表に示す。
(以下、余白) 第1表 毘駁試糾でみる。
第1表から明らかなように従来のチタンから成る接着層
に金、銅から成る主導体層を直接層着させ回路配線は、
回路配線に半田を溶融させる熱が印加されると接着層と
主導体層との間に相互拡散が起こって回路配線のセラミ
ック基板に対する接合強度が0.8 Kg/mm”以下
に低下し1、セラミック配線基板の信頼性が大幅に劣化
している。
これに対し、本発明品のチタンから成る接着層と金、銅
から成る主導体層との間に白金から成るバリア層を介在
させたものは接着層と主導体層との間の相互拡散が有効
に防止され、これによって回路配線のセラミック基板に
対する接合強度を2゜3 Kg/mm2以上として極め
て信頼性の高いセラミック配線基板となすことができる
(発明の効果) 以上詳述した通り、本発明のセラミック配線基板によれ
ば、セラミック基板上に被着形成される回路配線をチタ
ンから成る接着層と、白金から成るバリア層と、金もし
くは銅から成る主導体層の3層構造となしたことから回
路配線に抵抗やコンデンサ等の電子部品を半田を介して
接合させたとしても回路配線のセラミック基板に対する
接合強度が低下することは一切なく、回路配線のセラミ
ック基板に対する接合強度を常に強固として高信頼性の
セラミック配線基板となすことができる。
【図面の簡単な説明】
第1図は本発明のセラミック配線基板の一実施例を示す
断面図である。 1・・セラミック基板 2・・回路配線 3・・接着層 4・・バリア層 5・・主導体層

Claims (1)

    【特許請求の範囲】
  1.  セラミック基板上に薄膜形成技術によりチタンから成
    る接着層と、白金から成るバリア層と、金もしくは銅か
    ら成る主導体層の3層構造を有する回路配線を被着形成
    したことを特徴とするセラミック配線基板。
JP18860790A 1990-07-16 1990-07-16 セラミック配線基板 Pending JPH0473994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18860790A JPH0473994A (ja) 1990-07-16 1990-07-16 セラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18860790A JPH0473994A (ja) 1990-07-16 1990-07-16 セラミック配線基板

Publications (1)

Publication Number Publication Date
JPH0473994A true JPH0473994A (ja) 1992-03-09

Family

ID=16226635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18860790A Pending JPH0473994A (ja) 1990-07-16 1990-07-16 セラミック配線基板

Country Status (1)

Country Link
JP (1) JPH0473994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513232A (ja) * 2009-12-02 2013-04-18 エプコス アーゲー 高い耐電力性及び高い導電性を有するメタライジング層

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513232A (ja) * 2009-12-02 2013-04-18 エプコス アーゲー 高い耐電力性及び高い導電性を有するメタライジング層

Similar Documents

Publication Publication Date Title
JPS63107087A (ja) 混成集積回路基板
JPH09293956A (ja) 配線基板
JP2005501795A (ja) セラミック基板の製造方法及びセラミック基板
US5532031A (en) I/O pad adhesion layer for a ceramic substrate
JPH0473994A (ja) セラミック配線基板
JPH04101488A (ja) 薄膜配線基板
JPH114054A (ja) 配線基板
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JP2823783B2 (ja) 配線基板
JP2746798B2 (ja) 配線基板
JPH04101489A (ja) 薄膜配線基板
JPH07202356A (ja) 回路基板
JP2835258B2 (ja) 配線基板
JP3615576B2 (ja) 薄膜配線基板
US20200199029A1 (en) Logic power module with a thick-film paste mediated substrate bonded with metal or metal hybrid foils
JP2515165B2 (ja) 多層配線基板の製造方法
JPH0382188A (ja) セラミック配線基板の製造方法
JP2687646B2 (ja) セラミック回路基板の製造方法
JP2690631B2 (ja) セラミック配線基板の製造方法
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP2735720B2 (ja) セラミック配線基板
JP2842707B2 (ja) 回路基板
JP2763470B2 (ja) 配線基板
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JP2690643B2 (ja) 配線基板