JP2015508244A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015508244A5 JP2015508244A5 JP2014558928A JP2014558928A JP2015508244A5 JP 2015508244 A5 JP2015508244 A5 JP 2015508244A5 JP 2014558928 A JP2014558928 A JP 2014558928A JP 2014558928 A JP2014558928 A JP 2014558928A JP 2015508244 A5 JP2015508244 A5 JP 2015508244A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- semiconductor die
- laminate body
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 44
- 239000004065 semiconductor Substances 0.000 claims 34
- 239000002184 metal Substances 0.000 claims 15
- 229910052751 metal Inorganic materials 0.000 claims 15
- 239000011248 coating agent Substances 0.000 claims 10
- 238000000576 coating method Methods 0.000 claims 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 9
- 229910052802 copper Inorganic materials 0.000 claims 9
- 239000010949 copper Substances 0.000 claims 9
- 238000005245 sintering Methods 0.000 claims 5
- 229910001092 metal group alloy Inorganic materials 0.000 claims 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 3
- 239000010931 gold Substances 0.000 claims 3
- 229910052737 gold Inorganic materials 0.000 claims 3
- 229910052709 silver Inorganic materials 0.000 claims 3
- 239000004332 silver Substances 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
Claims (16)
- ラミネートボディと、
前記ラミネートボディの内部に配置される基板と、
前記ラミネートボディの中に埋め込まれる半導体ダイと、
を含むシステムインパッケージであって、
前記半導体ダイの少なくとも1つのコンタクト領域が、シンターされたボンディング層を介して前記基板の少なくとも1つのコンタクトパッドにボンディングされ、
前記半導体ダイのコンタクト領域が、ガルバニ系列で考えられるときに銅よりもより貴である金属又は金属合金から作られる又はめっきされる、システムインパッケージ。 - ラミネートボディと、
前記ラミネートボディの内部に配置される基板と、
前記ラミネートボディの中に埋め込まれる半導体ダイと、
を含むシステムインパッケージであって、
前記半導体ダイの少なくとも1つのコンタクト領域が、シンターされたボンディング層を介して前記基板の少なくとも1つのコンタクトパッドにボンディングされ、
前記基板の前記コンタクトパッドが、ガルバニ系列で考えられるときに銅よりもより貴である金属又は金属合金から作られるか又はめっきされる、システムインパッケージ。 - 請求項1に記載のシステムインパッケージであって、
前記半導体ダイの前記コンタクト領域が、銅ベースと金属コーティングとを有し、前記金属コーティングが前記銅ベース上に配置される、システムインパッケージ。 - 請求項1に記載のシステムインパッケージであって、
前記基板のコンタクトパッドが、銅ベースと金属コーティングとを有し、前記金属コーティングが前記銅ベース上に配置される、システムインパッケージ。 - 請求項3に記載のシステムインパッケージであって、
前記金属コーティングが銀を含む、システムインパッケージ。 - 請求項3に記載のシステムインパッケージであって、
前記金属コーティングが金を含む、システムインパッケージ。 - 請求項4に記載のシステムインパッケージであって、
前記金属コーティングが銀を含む、システムインパッケージ。 - 請求項4に記載のシステムインパッケージであって、
前記金属コーティングが金を含む、システムインパッケージ。 - ラミネートボディと、
前記ラミネートボディの内部に配置される基板と、
前記ラミネートボディの中に埋め込まれる半導体ダイと、
を含むシステムインパッケージであって、
前記半導体ダイの少なくとも1つのコンタクト領域が、シンターされたボンディング層を介して前記基板の少なくとも1つのコンタクトパッドにボンディングされ、
前記シンターされたボンディング層が、ガルバニ系列で考えられるときに銅よりもより貴である金属又は金属合金を含むシンターペーストから作られる、システムインパッケージ。 - ラミネートボディと、
前記ラミネートボディの内部に配置される基板と、
前記ラミネートボディの中に埋め込まれる半導体ダイと、
を含むシステムインパッケージであって、
前記半導体ダイの少なくとも1つのコンタクト領域が、シンターされたボンディング層を介して前記基板の少なくとも1つのコンタクトパッドにボンディングされ、
前記半導体ダイが、前記パッケージの上側及び/又は下側コンタクトパッドに結合され、前記コンタクトパッドが、前記ラミネートボディの上側又は下側表面上に配置され、前記ラミネートボディの前記上側及び/又は下側表面に近接して配置される基板がない、システムインパッケージ。 - ラミネートボディと、
前記ラミネートボディの内部に配置される基板と、
前記ラミネートボディの中に埋め込まれる半導体ダイと、
を含むシステムインパッケージであって、
前記半導体ダイの少なくとも1つのコンタクト領域が、シンターされたボンディング層を介して前記基板の少なくとも1つのコンタクトパッドにボンディングされ、
複数の半導体ダイが前記ラミネートボディの中に埋め込まれ、前記複数の半導体ダイのコンタクト領域が、シンターされたボンディング層の助けを借りて互いにボンディングされ、前記シンターされたボンディング層がシンターペーストから作られ、前記複数の半導体ダイが、前記半導体ダイの間に配置される基板なしに、ダイオンダイ構成で直接的にスタックされる、システムインパッケージ。 - ラミネートボディと、
前記ラミネートボディの内部の第1の基板と、
前記ラミネートボディの中に埋め込まれる半導体ダイであって、前記半導体ダイの少なくとも1つのコンタクト領域が、シンターされたボンディング層を介して前記第1の基板の少なくとも1つのコンタクトパッドにボンディングされる、前記半導体ダイと、
前記第1の基板上の複数の半導体ダイであって、第1の半導体ダイと第2の半導体ダイとが、スタックされた半導体構成を形成するように、前記第1の基板の向かい合った表面上に配置される、前記複数の半導体ダイと、
前記第1又は第2の半導体ダイに対して、前記第1の基板と反対に配置される第2の基板と、
第3の基板であって、それぞれ上面上と下面上とに配置される前記第2の基板と前記第3の基板とを有するパッケージを形成するように、及び前記第1の基板に対して対称的なスタックされたパッケージを提供するように、前記第1の基板に対して前記第2の基板と反対に配置される、前記第3の基板と、
を含む、システムインパッケージ。 - 請求項12に記載のシステムインパッケージであって、
高い導電性の材料の金属ブロックを更に含み、前記金属ブロックが、ガルバニ系列で考えられるときに銅よりもより貴である金属又は金属合金から作られるコーティングを有する、システムインパッケージ。 - 請求項13に記載のシステムインパッケージであって、
前記金属ブロックが銅ブロックであり、前記コーティングが銀及び/又は金を含む、システムインパッケージ。 - システムインパッケージを製造する方法であって、この方法が、
ラミネートボディの内部に第1の基板を埋め込むことと、
前記第1の基板の複数のコンタクトパッドに及び/又は第1の半導体ダイの複数のコンタクト領域にシンターペーストを付けることと、
前記第1の半導体ダイの前記コンタクト領域を前記第1の基板の前記コンタクトパッド上に置くことと、
前記システムインパッケージのラミネートボディを形成する更なる層と共に、前記第1の基板と前記置かれた半導体ダイとをスタックすることであって、前記更なる層が、
スタックされた半導体構成を形成するために、前記第1の基板の反対の面上の少なくとも第2の半導体ダイと、
前記第1又は第2の半導体ダイに対して前記第1の基板と反対に配置される第2の基板と、
第3の基板であって、それぞれ上面上と下面上とに配置される前記第2の基板と前記第3の基板とを有するパッケージを形成するように、及び前記第1の基板に対して対称的なスタックされたパッケージを提供するように、前記第1の基板に対して前記第2の基板と反対に配置される、前記第3の基板と、
を含む、前記スタックすることと、
前記ラミネートボディを提供するために前記第1の基板と前記更なる層とをラミネートするように、及び前記第1の基板の前記コンタクトパッドと前記半導体ダイの前記コンタクト領域との間の電気的接続を提供するために前記シンターペーストのシンターを実行するように、前記スタック上に組み合わされたプレスとシンターとを実行することと、
を含み、
ラミネーションと電気的接触とが、前記組み合わされたプレスとシンターとを実行することにおいて提供される、方法。 - 請求項15に記載の方法であって、
前記スタックすること前に、前記置かれた半導体ダイを前記第1の基板のコンタクトパッドに事前シンターすることを更に含む、方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12156909 | 2012-02-24 | ||
EP12156909.9 | 2012-02-24 | ||
US13/770,237 US8884343B2 (en) | 2012-02-24 | 2013-02-19 | System in package and method for manufacturing the same |
US13/770,237 | 2013-02-19 | ||
PCT/US2013/027656 WO2013126893A1 (en) | 2012-02-24 | 2013-02-25 | System in package and method for manufacturing the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018136615A Division JP6615284B2 (ja) | 2012-02-24 | 2018-07-20 | システムインパッケージ及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015508244A JP2015508244A (ja) | 2015-03-16 |
JP2015508244A5 true JP2015508244A5 (ja) | 2016-03-24 |
JP6384868B2 JP6384868B2 (ja) | 2018-09-05 |
Family
ID=49001956
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014558928A Active JP6384868B2 (ja) | 2012-02-24 | 2013-02-25 | システムインパッケージ及びその製造方法 |
JP2018136615A Active JP6615284B2 (ja) | 2012-02-24 | 2018-07-20 | システムインパッケージ及びその製造方法 |
JP2019186475A Active JP7132467B2 (ja) | 2012-02-24 | 2019-10-10 | システムインパッケージ及びその製造方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018136615A Active JP6615284B2 (ja) | 2012-02-24 | 2018-07-20 | システムインパッケージ及びその製造方法 |
JP2019186475A Active JP7132467B2 (ja) | 2012-02-24 | 2019-10-10 | システムインパッケージ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8884343B2 (ja) |
JP (3) | JP6384868B2 (ja) |
CN (1) | CN104170082B (ja) |
WO (1) | WO2013126893A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884343B2 (en) * | 2012-02-24 | 2014-11-11 | Texas Instruments Incorporated | System in package and method for manufacturing the same |
WO2014145633A1 (en) | 2013-03-15 | 2014-09-18 | Rf Micro Devices, Inc. | Weakly coupled based harmonic rejection filter for feedback linearization power amplifier |
US9705478B2 (en) | 2013-08-01 | 2017-07-11 | Qorvo Us, Inc. | Weakly coupled tunable RF receiver architecture |
US9899133B2 (en) | 2013-08-01 | 2018-02-20 | Qorvo Us, Inc. | Advanced 3D inductor structures with confined magnetic field |
JP5975180B2 (ja) * | 2013-10-03 | 2016-08-23 | 富士電機株式会社 | 半導体モジュール |
US10242969B2 (en) | 2013-11-12 | 2019-03-26 | Infineon Technologies Ag | Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same |
US9437516B2 (en) * | 2014-01-07 | 2016-09-06 | Infineon Technologies Austria Ag | Chip-embedded packages with backside die connection |
US10104764B2 (en) * | 2014-03-18 | 2018-10-16 | Texas Instruments Incorporated | Electronic device package with vertically integrated capacitors |
US10257937B2 (en) | 2014-07-07 | 2019-04-09 | Infineon Technologies Austria Ag | Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer |
EP2988328B1 (en) * | 2014-08-19 | 2021-05-12 | ABB Schweiz AG | Power semiconductor module and method of manufacturing the same |
JP6500563B2 (ja) * | 2015-03-31 | 2019-04-17 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子ユニット |
SG10201504273UA (en) * | 2015-05-29 | 2016-12-29 | Delta Electronics Int’L Singapore Pte Ltd | Power module |
KR102394542B1 (ko) * | 2015-07-30 | 2022-05-04 | 현대자동차 주식회사 | 반도체 패키지 및 그 제조 방법 |
US10796835B2 (en) * | 2015-08-24 | 2020-10-06 | Qorvo Us, Inc. | Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff |
ITUB20153344A1 (it) * | 2015-09-02 | 2017-03-02 | St Microelectronics Srl | Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione |
FR3041210B1 (fr) * | 2015-09-15 | 2017-09-15 | Sagem Defense Securite | Procede d'assemblage par frittage d'argent sans pression |
CN105261611B (zh) * | 2015-10-15 | 2018-06-26 | 矽力杰半导体技术(杭州)有限公司 | 芯片的叠层封装结构及叠层封装方法 |
WO2017111952A1 (en) | 2015-12-22 | 2017-06-29 | Intel Corporation | Ultra small molded module integrated with die by module-on-wafer assembly |
US10845375B2 (en) * | 2016-02-19 | 2020-11-24 | Agjunction Llc | Thermal stabilization of inertial measurement units |
DE102016108000B3 (de) * | 2016-04-29 | 2016-12-15 | Danfoss Silicon Power Gmbh | Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls |
US9824976B1 (en) * | 2016-08-16 | 2017-11-21 | Infineon Technologies Americas Corp. | Single-sided power device package |
US11139238B2 (en) | 2016-12-07 | 2021-10-05 | Qorvo Us, Inc. | High Q factor inductor structure |
FR3060243B1 (fr) * | 2016-12-12 | 2019-08-23 | Institut Vedecom | Module de commutation de puissance, convertisseur integrant celui-ci et procede de fabrication |
EP3584833B1 (en) * | 2018-06-19 | 2021-09-01 | Mitsubishi Electric R&D Centre Europe B.V. | Power module with improved alignment |
US20200176355A1 (en) * | 2018-12-04 | 2020-06-04 | Intel Corporation | Substrate embedded heat pipe |
EP4050406A4 (en) * | 2019-10-24 | 2022-11-02 | BOE Technology Group Co., Ltd. | CONTROL SUBSTRATE, METHOD FOR MAKING IT AND DISPLAY APPARATUS |
DE102020106518A1 (de) | 2020-03-10 | 2021-09-16 | Infineon Technologies Ag | Halbleitervorrichtungen mit parallelen elektrisch leitenden Schichten |
JP7475925B2 (ja) * | 2020-03-31 | 2024-04-30 | 愛三工業株式会社 | 電子基板 |
DE102020211631A1 (de) | 2020-09-17 | 2022-03-17 | Robert Bosch Gesellschaft mit beschränkter Haftung | Halbleitermodul für einen schweisstransformator und verfahren zum herstellen eines solchen halbleitermoduls |
EP4016618A1 (en) | 2020-12-21 | 2022-06-22 | Hamilton Sundstrand Corporation | Power device packaging |
DE102021109666B3 (de) | 2021-04-16 | 2022-10-20 | Danfoss Silicon Power Gmbh | Elektronisches Gerät und Verfahren zu dessen Herstellung |
DE102021109658B3 (de) | 2021-04-16 | 2022-10-20 | Danfoss Silicon Power Gmbh | Verfahren zur Herstellung eines Halbleiter-Leistungsgeräts und damit hergestelltes Halbleiter-Leistungsgerät sowie ein Werkzeugteil für eine Sinterpresse und Verwendung einer Sinterpresse |
WO2023175675A1 (ja) * | 2022-03-14 | 2023-09-21 | 三菱電機株式会社 | パワーモジュール半導体パッケージおよび半導体装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151112A (ja) | 1998-11-10 | 2000-05-30 | Toshiba Corp | 配線基板及びその製造方法 |
JP2001044606A (ja) | 1999-08-02 | 2001-02-16 | Hitachi Ltd | 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法 |
JP2003197849A (ja) | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
CN1428851A (zh) * | 2001-12-25 | 2003-07-09 | 譁裕实业股份有限公司 | 基片或芯片输入输出接点上金属凸块结构及其制造方法 |
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
TWI352406B (en) * | 2006-11-16 | 2011-11-11 | Nan Ya Printed Circuit Board Corp | Embedded chip package with improved heat dissipati |
JP2008153470A (ja) * | 2006-12-18 | 2008-07-03 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP5151150B2 (ja) * | 2006-12-28 | 2013-02-27 | 株式会社日立製作所 | 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法 |
US8350382B2 (en) * | 2007-09-21 | 2013-01-08 | Infineon Technologies Ag | Semiconductor device including electronic component coupled to a backside of a chip |
JP5434914B2 (ja) * | 2008-06-12 | 2014-03-05 | 株式会社安川電機 | パワーモジュールおよびその制御方法 |
JP2010050189A (ja) * | 2008-08-20 | 2010-03-04 | Hitachi Metals Ltd | 接合材、半導体装置およびその製造方法 |
US7898083B2 (en) * | 2008-12-17 | 2011-03-01 | Texas Instruments Incorporated | Method for low stress flip-chip assembly of fine-pitch semiconductor devices |
US8120158B2 (en) * | 2009-11-10 | 2012-02-21 | Infineon Technologies Ag | Laminate electronic device |
US8193040B2 (en) | 2010-02-08 | 2012-06-05 | Infineon Technologies Ag | Manufacturing of a device including a semiconductor chip |
JP2011222553A (ja) * | 2010-04-02 | 2011-11-04 | Denso Corp | 半導体チップ内蔵配線基板及びその製造方法 |
JP2011238779A (ja) * | 2010-05-11 | 2011-11-24 | Mitsubishi Electric Corp | 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法 |
US8884343B2 (en) * | 2012-02-24 | 2014-11-11 | Texas Instruments Incorporated | System in package and method for manufacturing the same |
-
2013
- 2013-02-19 US US13/770,237 patent/US8884343B2/en active Active
- 2013-02-25 CN CN201380010431.XA patent/CN104170082B/zh active Active
- 2013-02-25 WO PCT/US2013/027656 patent/WO2013126893A1/en active Application Filing
- 2013-02-25 JP JP2014558928A patent/JP6384868B2/ja active Active
-
2018
- 2018-07-20 JP JP2018136615A patent/JP6615284B2/ja active Active
-
2019
- 2019-10-10 JP JP2019186475A patent/JP7132467B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015508244A5 (ja) | ||
JP7132467B2 (ja) | システムインパッケージ及びその製造方法 | |
JP2013197382A5 (ja) | ||
JP2012099794A5 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP2011524647A5 (ja) | ||
CN104332412A (zh) | 封装基板、封装结构以及封装基板的制作方法 | |
JP2009027039A5 (ja) | ||
JP2013069808A5 (ja) | ||
JP2013069807A5 (ja) | ||
JP2011258772A5 (ja) | ||
JP2012156251A5 (ja) | ||
CN101661929B (zh) | 芯片封装结构及堆叠式芯片封装结构 | |
JP2009076496A5 (ja) | ||
JP2013254830A5 (ja) | ||
JP2011009514A5 (ja) | ||
JP2014220439A5 (ja) | ||
JP2014049477A5 (ja) | ||
JP2010219121A5 (ja) | 半導体装置及びその製造方法、電子装置 | |
JP2016131245A5 (ja) | ||
JP2015115419A5 (ja) | ||
JP2010123592A5 (ja) | ||
JP2011029581A5 (ja) | ||
JP2009158764A5 (ja) | ||
CN105448856A (zh) | 芯片封装结构、制作方法及芯片封装基板 | |
JP6227877B2 (ja) | チップ抵抗器、およびチップ抵抗器の製造方法 |