JP2011029581A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011029581A5 JP2011029581A5 JP2009266485A JP2009266485A JP2011029581A5 JP 2011029581 A5 JP2011029581 A5 JP 2011029581A5 JP 2009266485 A JP2009266485 A JP 2009266485A JP 2009266485 A JP2009266485 A JP 2009266485A JP 2011029581 A5 JP2011029581 A5 JP 2011029581A5
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- bonding wire
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本半導体チップ積層体は、接続端子を有する配線基板と、前記配線基板上に積層された複数のチップ封止体と、を有し、それぞれの前記チップ封止体は、半導体集積回路、パッド、及び前記パッドと外部装置とを接続する第1ボンディングワイヤを備えた半導体チップと、前記第1ボンディングワイヤの前記外部装置側の端部を露出するように前記半導体チップを封止する樹脂と、を含み、前記接続端子と、それぞれの前記チップ封止体の前記第1ボンディングワイヤの前記外部装置側の端部とは、第2ボンディングワイヤによって導電接続され、前記複数のチップ封止体、前記第2ボンディングワイヤ、及び前記接続端子は、樹脂封止材に封止されていることを要件とする。
本半導体チップ積層体の製造方法の一の形態は、半導体集積回路及びパッドを備えた半導体チップとなる複数の領域を有する半導体ウエハにダイシングテープを貼り付け、前記半導体ウエハをダイシングし、前記ダイシングテープ上に所定間隔で配置された複数の半導体チップを作製するダイシング工程と、前記ダイシング工程により得られた個々の前記半導体チップのうち、隣接する前記半導体チップの前記パッド間を第1ボンディングワイヤにより導電接続するパッド接続工程と、前記ダイシングテープ上に、前記半導体チップ及び前記第1ボンディングワイヤを封止する第1樹脂を形成する第1樹脂形成工程と、前記ダイシングテープを剥離する剥離工程と、前記半導体チップ及び前記第1樹脂の前記剥離工程で露出した部分を封止する第2樹脂を形成する第2樹脂形成工程と、隣接する前記半導体チップ間に位置する前記1樹脂、前記第1ボンディングワイヤ、及び前記第2樹脂を切断して、前記第1ボンディングワイヤの端部が前記第1樹脂から露出する複数のチップ封止体を形成するチップ封止体形成工程と、前記複数のチップ封止体を積層し、各々の前記チップ封止体の前記第1樹脂から露出する前記第1ボンディングワイヤの端部同士を第2ボンディングワイヤにより相互に接続してチップ積層体を形成するチップ積層体形成工程と、前記チップ積層体を配線基板上に搭載し、前記チップ積層体と前記配線基板とを封止する第3樹脂を形成する第3樹脂形成工程と、を有することを要件とする。
本半導体チップ積層体の製造方法の他の形態は、半導体集積回路及びパッドを備えた半導体チップとなる複数の領域を有する半導体ウエハをダイシングし、複数の半導体チップを形成するダイシング工程と、前記ダイシング工程により得られた個々の前記半導体チップを、ダイアタッチフィルム上に所定間隔で搭載する半導体チップ搭載工程と、前記ダイアタッチフィルム上に搭載された個々の前記半導体チップのうち、隣接する前記半導体チップの前記パッド間を第1ボンディングワイヤにより導電接続するパッド接続工程と、前記ダイアタッチフィルム上に、前記半導体チップ及び前記第1ボンディングワイヤを封止する樹脂を形成する樹脂形成工程と、隣接する前記半導体チップ間に位置する前記樹脂、前記第1ボンディングワイヤ、及び前記ダイアタッチフィルムを切断して、前記第1ボンディングワイヤの端部が前記樹脂から露出する複数のチップ封止体を形成するチップ封止体形成工程と、前記複数のチップ封止体を積層し、各々の前記チップ封止体の前記樹脂から露出する前記第1ボンディングワイヤの端部同士を第2ボンディングワイヤにより相互に接続してチップ積層体を形成するチップ積層体形成工程と、前記チップ積層体を配線基板上に搭載し、前記チップ積層体と前記配線基板とを配線接続する配線接続工程と、を有することを要件とする。
Claims (16)
- 接続端子を有する配線基板と、
前記配線基板上に積層された複数のチップ封止体と、を有し、
それぞれの前記チップ封止体は、半導体集積回路、パッド、及び前記パッドと外部装置とを接続する第1ボンディングワイヤを備えた半導体チップと、前記第1ボンディングワイヤの前記外部装置側の端部を露出するように前記半導体チップを封止する樹脂と、を含み、
前記接続端子と、それぞれの前記チップ封止体の前記第1ボンディングワイヤの前記外部装置側の端部とは、第2ボンディングワイヤによって導電接続され、
前記複数のチップ封止体、前記第2ボンディングワイヤ、及び前記接続端子は、樹脂封止材に封止されている半導体チップ積層体。 - 前記チップ封止体は、
平面又は凹形の曲面の切欠き面を有する角部を有し、
前記第1ボンディングワイヤの前記外部装置側の端部は、前記第1ボンディングワイヤの長手方向に対して傾斜を有するように切断されて前記切欠き面から露出している請求項1記載の半導体チップ積層体。 - 一対の、又は複数対の前記チップ封止体の切欠き面が対向するように積層され、それぞれの前記切欠き面が形成する空間の形状が、前記一対の、又は複数対の前記チップ封止体の各重ね合わせ面を対称面とする、面対称な形状である請求項2記載の半導体チップ積層体。
- 前記チップ封止体の全面を覆う前記樹脂のうち、前記半導体チップの前記半導体集積回路側の面の反対側の面に設けられた部分が、ダイアタッチフィルムである請求項1乃至3の何れか一項記載の半導体チップ積層体。
- 最下層の前記半導体チップが、前記配線基板にフリップチップ実装されている請求項1乃至4何れか一項記載の半導体チップ積層体。
- 前記第2ボンディングワイヤは、前記チップ封止体の側面に接触して形成されている請求項1乃至5の何れか一項記載の半導体チップ積層体。
- 半導体集積回路及びパッドを備えた半導体チップとなる複数の領域を有する半導体ウエハにダイシングテープを貼り付け、前記半導体ウエハをダイシングし、前記ダイシングテープ上に所定間隔で配置された複数の半導体チップを作製するダイシング工程と、
前記ダイシング工程により得られた個々の前記半導体チップのうち、隣接する前記半導体チップの前記パッド間を第1ボンディングワイヤにより導電接続するパッド接続工程と、
前記ダイシングテープ上に、前記半導体チップ及び前記第1ボンディングワイヤを封止する第1樹脂を形成する第1樹脂形成工程と、
前記ダイシングテープを剥離する剥離工程と、
前記半導体チップ及び前記第1樹脂の前記剥離工程で露出した部分を封止する第2樹脂を形成する第2樹脂形成工程と、
隣接する前記半導体チップ間に位置する前記1樹脂、前記第1ボンディングワイヤ、及び前記第2樹脂を切断して、前記第1ボンディングワイヤの端部が前記第1樹脂から露出する複数のチップ封止体を形成するチップ封止体形成工程と、
前記複数のチップ封止体を積層し、各々の前記チップ封止体の前記第1樹脂から露出する前記第1ボンディングワイヤの端部同士を第2ボンディングワイヤにより相互に接続してチップ積層体を形成するチップ積層体形成工程と、
前記チップ積層体を配線基板上に搭載し、前記チップ積層体と前記配線基板とを封止する第3樹脂を形成する第3樹脂形成工程と、を有する半導体チップ積層体の製造方法。 - 前記ダイシング工程と前記パッド接続工程との間に、ダイシングテープの引張り拡大工程を有する請求項7記載の半導体チップ積層体の製造方法。
- 前記チップ封止体の角部を切欠いて形成される切欠き面内に、前記第1ボンディングワイヤの端部を露出させる角部切欠き工程を有する請求項7又は8記載の半導体チップ積層体の製造方法。
- 前記パッド接続工程では、隣接する前記半導体チップの前記パッド間の前記第1ボンディングワイヤを含む面内における前記第1ボンディングワイヤの形状が、少なくとも1個の凹部を有する曲線となるように形成される請求項7乃至9の何れか一項記載の半導体チップ積層体の製造方法。
- 前記第2樹脂として、ダイシングテープの機能を有するダイアタッチフィルムを使用する請求項7乃至10の何れか一項記載の半導体チップ積層体の製造方法。
- 前記第2樹脂形成工程と前記チップ封止体形成工程との間に、前記第2樹脂の前記半導体チップを封止する面とは反対側の面に前記チップ封止体の個片化用のダイシングテープを貼り付ける工程を有し、
前記個片化用のダイシングテープが、前記チップ封止体との接着面の反対側の面に接着層を有する請求項7乃至10の何れか一項記載の半導体チップ積層体の製造方法。 - 半導体集積回路及びパッドを備えた半導体チップとなる複数の領域を有する半導体ウエハをダイシングし、複数の半導体チップを形成するダイシング工程と、
前記ダイシング工程により得られた個々の前記半導体チップを、ダイアタッチフィルム上に所定間隔で搭載する半導体チップ搭載工程と、
前記ダイアタッチフィルム上に搭載された個々の前記半導体チップのうち、隣接する前記半導体チップの前記パッド間を第1ボンディングワイヤにより導電接続するパッド接続工程と、
前記ダイアタッチフィルム上に、前記半導体チップ及び前記第1ボンディングワイヤを封止する樹脂を形成する樹脂形成工程と、
隣接する前記半導体チップ間に位置する前記樹脂、前記第1ボンディングワイヤ、及び前記ダイアタッチフィルムを切断して、前記第1ボンディングワイヤの端部が前記樹脂から露出する複数のチップ封止体を形成するチップ封止体形成工程と、
前記複数のチップ封止体を積層し、各々の前記チップ封止体の前記樹脂から露出する前記第1ボンディングワイヤの端部同士を第2ボンディングワイヤにより相互に接続してチップ積層体を形成するチップ積層体形成工程と、
前記チップ積層体を配線基板上に搭載し、前記チップ積層体と前記配線基板とを配線接続する配線接続工程と、を有する半導体チップ積層体の製造方法。 - 前記配線接続された前記チップ積層体と前記配線基板を樹脂封止するチップ積層体樹脂封止工程を有する請求項13記載の半導体チップ積層体の製造方法。
- 前記チップ封止体の角部を切欠いて形成される切欠き面内に、前記第1ボンディングワイヤの端部を露出させる角部切欠き工程を有する請求項13又は14記載の半導体チップ積層体の製造方法。
- 前記パッド接続工程では、隣接する前記半導体チップの前記パッド間の前記第1ボンディングワイヤを含む面内における前記第1ボンディングワイヤの形状が、少なくとも1個の凹部を有する曲線となるように形成される請求項13乃至15の何れか一項記載の半導体チップ積層体の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266485A JP5700927B2 (ja) | 2008-11-28 | 2009-11-24 | 半導体装置及び半導体装置の製造方法 |
US12/626,069 US8394678B2 (en) | 2008-11-28 | 2009-11-25 | Semiconductor chip stacked body and method of manufacturing the same |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008305187 | 2008-11-28 | ||
JP2008305187 | 2008-11-28 | ||
JP2009010828 | 2009-01-21 | ||
JP2009010828 | 2009-01-21 | ||
JP2009149116 | 2009-06-23 | ||
JP2009149116 | 2009-06-23 | ||
JP2009266485A JP5700927B2 (ja) | 2008-11-28 | 2009-11-24 | 半導体装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011029581A JP2011029581A (ja) | 2011-02-10 |
JP2011029581A5 true JP2011029581A5 (ja) | 2012-12-06 |
JP5700927B2 JP5700927B2 (ja) | 2015-04-15 |
Family
ID=42222015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266485A Expired - Fee Related JP5700927B2 (ja) | 2008-11-28 | 2009-11-24 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8394678B2 (ja) |
JP (1) | JP5700927B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4776675B2 (ja) * | 2008-10-31 | 2011-09-21 | 株式会社東芝 | 半導体メモリカード |
MY152355A (en) | 2011-04-11 | 2014-09-15 | Carsem M Sdn Bhd | Short and low loop wire bonding |
KR20150122273A (ko) * | 2011-05-18 | 2015-10-30 | 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 | 워터폴 와이어 본딩 |
KR20120135626A (ko) * | 2011-06-07 | 2012-12-17 | 삼성전자주식회사 | 반도체 칩 패키지의 제조 방법 |
MY181180A (en) | 2011-09-09 | 2020-12-21 | Carsem M Sdn Bhd | Low loop wire bonding |
US9595487B2 (en) * | 2013-06-25 | 2017-03-14 | Infineon Technologies Ag | Circuit arrangement and method for manufacturing the same |
CN106686932B (zh) | 2015-11-05 | 2019-12-13 | 精能医学股份有限公司 | 植入式电子装置的防水结构 |
US10923456B2 (en) * | 2018-12-20 | 2021-02-16 | Cerebras Systems Inc. | Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die |
JP7494067B2 (ja) | 2020-09-14 | 2024-06-03 | キオクシア株式会社 | 半導体装置の製造方法、及び半導体製造装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5675180A (en) | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
JP3847432B2 (ja) * | 1997-12-25 | 2006-11-22 | 沖電気工業株式会社 | 樹脂封止半導体装置及びその製造方法 |
US6207474B1 (en) * | 1998-03-09 | 2001-03-27 | Micron Technology, Inc. | Method of forming a stack of packaged memory die and resulting apparatus |
US6291894B1 (en) * | 1998-08-31 | 2001-09-18 | Micron Technology, Inc. | Method and apparatus for a semiconductor package for vertical surface mounting |
JP3476383B2 (ja) * | 1999-05-27 | 2003-12-10 | シャープ株式会社 | 半導体積層パッケージ |
JP2001156250A (ja) * | 1999-11-24 | 2001-06-08 | Seiko Epson Corp | 半導体チップ、マルチチップパッケージ,および半導体装置と、並びに、それを用いた電子機器 |
JP4361670B2 (ja) * | 2000-08-02 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 |
JP2005191342A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4398305B2 (ja) * | 2004-06-02 | 2010-01-13 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
US20070158807A1 (en) * | 2005-12-29 | 2007-07-12 | Daoqiang Lu | Edge interconnects for die stacking |
US8723332B2 (en) * | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
US7892894B2 (en) * | 2007-09-20 | 2011-02-22 | Stats Chippac Ltd. | Method of manufacturing integrated circuit package system with warp-free chip |
US7843046B2 (en) * | 2008-02-19 | 2010-11-30 | Vertical Circuits, Inc. | Flat leadless packages and stacked leadless package assemblies |
-
2009
- 2009-11-24 JP JP2009266485A patent/JP5700927B2/ja not_active Expired - Fee Related
- 2009-11-25 US US12/626,069 patent/US8394678B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011029581A5 (ja) | ||
US10204882B2 (en) | Stacked package module having an exposed heat sink surface from the packaging | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
WO2014181766A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN203983265U (zh) | 半导体装置 | |
JP2007201478A (ja) | 半導体チップの積層 | |
WO2010116694A3 (en) | Method of manufacturing semiconductor device | |
JP2012094592A (ja) | 半導体装置及びその製造方法 | |
JP2010147096A5 (ja) | ||
TWI426569B (zh) | 包含具有釋放主動區的晶粒之積體電路封裝件系統 | |
JP5184132B2 (ja) | 半導体装置およびその製造方法 | |
JP5557439B2 (ja) | 半導体装置及びその製造方法 | |
TW201239998A (en) | Method for mold array process to prevent peripheries of substrate exposed | |
TW201448163A (zh) | 半導體封裝件及其製法 | |
TW201246474A (en) | Semiconductor device, semiconductor package | |
TWI750439B (zh) | 半導體裝置及其製造方法 | |
JP2006093679A (ja) | 半導体パッケージ | |
KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
TW202008529A (zh) | 半導體裝置及其製造方法 | |
JP4472481B2 (ja) | 半導体装置およびその製造方法並びに積層型半導体装置 | |
WO2014103855A1 (ja) | 半導体装置およびその製造方法 | |
TWI455261B (zh) | 包覆基板側邊之模封陣列處理方法 | |
JP5234703B2 (ja) | 半導体装置の製造方法 | |
KR20080061963A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JPWO2023022179A5 (ja) |