JP7475925B2 - 電子基板 - Google Patents
電子基板 Download PDFInfo
- Publication number
- JP7475925B2 JP7475925B2 JP2020062267A JP2020062267A JP7475925B2 JP 7475925 B2 JP7475925 B2 JP 7475925B2 JP 2020062267 A JP2020062267 A JP 2020062267A JP 2020062267 A JP2020062267 A JP 2020062267A JP 7475925 B2 JP7475925 B2 JP 7475925B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- pair
- switching elements
- switching
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 18
- 239000002184 metal Substances 0.000 claims description 165
- 229910052751 metal Inorganic materials 0.000 claims description 165
- 238000005452 bending Methods 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000010137 moulding (plastic) Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002990 reinforced plastic Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
図1は、第1実施形態を示す。第1実施形態では、複合基板10は、電子基板12と、その電子基板12を搭載するマザーボード20と、により構成されている。
図2は、スイッチング回路の使用例を示す。ここでは、スイッチング回路としての3相インバータ31が、直流電源33からの直流電流を交流電流に変換して交流モータ32に供給している。そのため、直流電源33と交流モータ32の間に、第1のスイッチング素子14A及び第2のスイッチング素子14Bを直列接続して成るスイッチング回路を3組組み合わせて3相インバータ31が構成されている。3相インバータ31では、ノイズ吸収用として複数のコンデンサ(受動素子)17が各スイッチング素子に並列接続されている。なお、ノイズ吸収用の受動素子としてインダクタが用いられることもある。なおまた、スイッチング回路の使い方として、DC-DCコンバータ、DC-ACコンバータ等とすることもある。また、スイッチング回路が1組のみのハーフブリッジ方式の回路として使用してもよい。
第1実施形態にかかる電子基板12によると、第1及び第2のスイッチング素子14A、14Bは、第1の金属層13に実装された状態で、第1の金属層13を介して相互に直列接続される。そのため、スイッチング回路を構成するために第1及び第2のスイッチング素子14A、14Bを直列接続する配線は不要となる。従って、第1及び第2のスイッチング素子14A、14Bを直列接続する配線の寄生LCを抑制することができる。その結果、配線部の寄生LCによるノイズを抑制することができる。しかも、第2の金属層15A、15Bが別体とされているため、第2の金属層15A、15Bが一体化されている場合に比べて、第1及び第2のスイッチング素子14A、14Bを直列接続する配線の複雑化を抑制でき、ひいては、第1及び第2のスイッチング素子14A、14Bを直列接続する配線の寄生LCの低減量を更に向上させることができる。
第1実施形態では、電子基板12に設けられる第2の金属層15A及び第3の金属層15Bを別体として構成したが、必ずしも別体の金属層として設ける必要はなく、一体化して一つの金属層として構成してもよい
図6は、第2実施形態を示す。第2実施形態が上述の第1実施形態に対して特徴とする点は、1枚のマザーボード20Aに対して複数枚(ここでは3枚)の電子基板12A~12Cを実装した点である。
本明細書に開示の技術は、前記した実施形態に限定されるものではなく、その他各種の形態で実施可能である。例えば、第1実施形態では、第1の金属層13、並びに第2の金属層15A及び第3の金属層15Bに対して電気接続される第1のスイッチング素子14A及び第2のスイッチング素子14Bの正負(ソース、ドレイン)側電極の極性を相互に逆極性となるようにした。しかし、その極性を相互に同じ極性となるようにしてもよい。その場合、第1のスイッチング素子14A及び第2のスイッチング素子14Bによりハーフブリッジ方式若しくはフルブリッジ方式のスイッチング回路を構成するためには、第1のスイッチング素子14Aのソース側電極を第2のスイッチング素子14Bのドレイン側電極に接続する配線が余分に必要になる問題はある。
12、12A、12B、12C 電子基板
121 端部
13 第1の金属層
14A 第1のスイッチング素子
14B 第2のスイッチング素子
15A 第2の金属層
15B 第3の金属層
16 第4の金属層
161 ソルダーレジスト
17 コンデンサ(受動素子)
18A、18B ゲート配線
19A、19B プリプレグ層(誘電体層)
20、20A マザーボード
201 ソルダーレジスト
202 嵌合溝
31 3相インバータ(スイッチング回路)
32 交流モータ
33 直流電源
Claims (6)
- 導電性を有する第1の金属層と、
正負両電極のうちの一方の電極が前記第1の金属層を介して互いに電気接続され、ハーフブリッジ方式若しくはフルブリッジ方式のスイッチング回路の少なくとも一部を構成する一対のスイッチング素子と、
該一対のスイッチング素子のうちの第1のスイッチング素子における前記正負両電極のうちの他方の電極に電気接続されて、導電性を有する第2の金属層と、
前記一対のスイッチング素子のうちの第2のスイッチング素子における前記正負両電極のうちの他方の電極に電気接続されて、導電性を有する第3の金属層とを備え、
前記第1の金属層に電気接続された前記第1のスイッチング素子の電極及び前記第2のスイッチング素子の電極は、相互に逆極性とされ、
前記第2の金属層及び前記第3の金属層に電気接続された前記第1のスイッチング素子の電極及び前記第2のスイッチング素子の電極は、相互に逆極性とされ、
前記第1及び第2のスイッチング素子は、前記第1の金属層を介して直列接続され、
前記第2の金属層及び前記第3の金属層は、別体に構成され、
前記一対のスイッチング素子の各ゲート配線は、前記第1の金属層の前記一対のスイッチング素子接続側面上で前記一対のスイッチング素子に挟まれる部位、並びに前記第2の金属層及び前記第3の金属層に挟まれる部位にそれぞれ設けられ、
前記各ゲート配線は、前記第1の金属層及び前記第2、第3の金属層、並びに前記一対のスイッチング素子の積層方向で互いに重なって配置されている、電子基板。 - 請求項1において、
前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第4の金属層を備え、
該第4の金属層には、前記一対のスイッチング素子に接続された受動素子が電気接続されている、電子基板。 - 請求項1又は2において、
前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第4の金属層を備え、
前記第1~第4の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、
前記一対のスイッチング素子は、誘電体層内に埋設されており、
前記第1の金属層は、前記第2~第4の金属層のいずれよりも、前記各金属層の重なり方向への曲げに対する強度を大きくされている、電子基板。 - 請求項1~3のいずれかにおいて、
前記スイッチング回路と関連する電気回路を実装されたマザーボードに対して着脱可能とされている、電子基板。 - 請求項4において、
前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第4の金属層を備え、
前記第1~第4の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、
前記一対のスイッチング素子は、誘電体層内に埋設されており、
前記マザーボードに対して突出して電気接続可能なブロック状の金属ブロックを備える、電子基板。 - 請求項1~3のいずれかにおいて、
前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第4の金属層を備え、
前記第1~第4の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、
前記一対のスイッチング素子は、誘電体層内に埋設されており、
前記各金属層の重なり方向を、前記スイッチング回路と関連する電気回路を実装されたマザーボードの表面に沿う方向として前記マザーボードに着脱可能とされている、電子基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020062267A JP7475925B2 (ja) | 2020-03-31 | 2020-03-31 | 電子基板 |
DE102021107527.0A DE102021107527A1 (de) | 2020-03-31 | 2021-03-25 | Elektronische Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020062267A JP7475925B2 (ja) | 2020-03-31 | 2020-03-31 | 電子基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021163817A JP2021163817A (ja) | 2021-10-11 |
JP7475925B2 true JP7475925B2 (ja) | 2024-04-30 |
Family
ID=77659051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020062267A Active JP7475925B2 (ja) | 2020-03-31 | 2020-03-31 | 電子基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7475925B2 (ja) |
DE (1) | DE102021107527A1 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308263A (ja) | 2000-04-19 | 2001-11-02 | Denso Corp | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 |
JP2007287784A (ja) | 2006-04-13 | 2007-11-01 | Denso Corp | 半導体装置及びその製造方法 |
JP2010205960A (ja) | 2009-03-04 | 2010-09-16 | Denso Corp | 半導体モジュール |
JP2012115128A (ja) | 2010-11-03 | 2012-06-14 | Denso Corp | スイッチングモジュール |
JP2014187145A (ja) | 2013-03-22 | 2014-10-02 | Toyota Motor Corp | 半導体モジュール及びその製造方法 |
JP2015508244A (ja) | 2012-02-24 | 2015-03-16 | 日本テキサス・インスツルメンツ株式会社 | システムインパッケージ及びその製造方法 |
JP2016165016A (ja) | 2016-06-15 | 2016-09-08 | 株式会社東芝 | 半導体装置 |
WO2018012122A1 (ja) | 2016-07-11 | 2018-01-18 | 富士電機株式会社 | 半導体装置及び振動抑制装置 |
JP2018510502A (ja) | 2015-02-17 | 2018-04-12 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | セラミック基板、及びセラミック基板を製造する方法 |
JP2018133448A (ja) | 2017-02-15 | 2018-08-23 | 株式会社東芝 | 半導体装置 |
-
2020
- 2020-03-31 JP JP2020062267A patent/JP7475925B2/ja active Active
-
2021
- 2021-03-25 DE DE102021107527.0A patent/DE102021107527A1/de active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308263A (ja) | 2000-04-19 | 2001-11-02 | Denso Corp | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 |
JP2007287784A (ja) | 2006-04-13 | 2007-11-01 | Denso Corp | 半導体装置及びその製造方法 |
JP2010205960A (ja) | 2009-03-04 | 2010-09-16 | Denso Corp | 半導体モジュール |
JP2012115128A (ja) | 2010-11-03 | 2012-06-14 | Denso Corp | スイッチングモジュール |
JP2015508244A (ja) | 2012-02-24 | 2015-03-16 | 日本テキサス・インスツルメンツ株式会社 | システムインパッケージ及びその製造方法 |
JP2014187145A (ja) | 2013-03-22 | 2014-10-02 | Toyota Motor Corp | 半導体モジュール及びその製造方法 |
JP2018510502A (ja) | 2015-02-17 | 2018-04-12 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | セラミック基板、及びセラミック基板を製造する方法 |
JP2016165016A (ja) | 2016-06-15 | 2016-09-08 | 株式会社東芝 | 半導体装置 |
WO2018012122A1 (ja) | 2016-07-11 | 2018-01-18 | 富士電機株式会社 | 半導体装置及び振動抑制装置 |
JP2018133448A (ja) | 2017-02-15 | 2018-08-23 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE102021107527A1 (de) | 2021-09-30 |
JP2021163817A (ja) | 2021-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021132234A (ja) | パワーデバイスを並列接続するための低インダクタンスおよび高速スイッチングを有するハイパワー多層モジュール | |
JP5915350B2 (ja) | パワー半導体モジュール | |
EP2264894A1 (en) | Power module with additional transient current path and power module system | |
US10154593B2 (en) | Electronic assembly group and method for producing the same | |
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
US20110221268A1 (en) | Power Converter and In-Car Electrical System | |
JP6169250B2 (ja) | 電力用半導体装置 | |
US10555413B2 (en) | Inverter | |
US9754871B2 (en) | Switch circuit package module | |
JP6053668B2 (ja) | 半導体モジュールおよび電力変換装置 | |
CN107924887A (zh) | 电子开关元件和模块化构造的变流器 | |
CN113066776A (zh) | 功率模块 | |
JP5524986B2 (ja) | 半導体装置 | |
JP7475925B2 (ja) | 電子基板 | |
JP5241680B2 (ja) | 電源装置およびパワーモジュール | |
JP2010199473A (ja) | 電力変換ユニット | |
JP2011130626A (ja) | 半導体スイッチ用モジュール | |
WO2020184050A1 (ja) | 半導体装置 | |
JP4486553B2 (ja) | キャパシタ内蔵両面実装回路基板を有する電子装置 | |
JP4758923B2 (ja) | 電力変換装置、コンバータ、インバータ及び端子台 | |
JP2021089969A (ja) | 電力用半導体装置 | |
JP2005191233A (ja) | パワーモジュール | |
JP6493751B2 (ja) | 電力変換装置 | |
US20230282569A1 (en) | Power supply circuit module | |
JP6799050B2 (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7475925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |