JP2021163817A - 電子基板 - Google Patents

電子基板 Download PDF

Info

Publication number
JP2021163817A
JP2021163817A JP2020062267A JP2020062267A JP2021163817A JP 2021163817 A JP2021163817 A JP 2021163817A JP 2020062267 A JP2020062267 A JP 2020062267A JP 2020062267 A JP2020062267 A JP 2020062267A JP 2021163817 A JP2021163817 A JP 2021163817A
Authority
JP
Japan
Prior art keywords
metal layer
pair
switching elements
switching
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020062267A
Other languages
English (en)
Other versions
JP7475925B2 (ja
Inventor
英喜 内木
Hideki Uchiki
聡明 岩城
Toshiaki Iwaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisan Industry Co Ltd
Original Assignee
Aisan Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisan Industry Co Ltd filed Critical Aisan Industry Co Ltd
Priority to JP2020062267A priority Critical patent/JP7475925B2/ja
Priority to DE102021107527.0A priority patent/DE102021107527A1/de
Publication of JP2021163817A publication Critical patent/JP2021163817A/ja
Application granted granted Critical
Publication of JP7475925B2 publication Critical patent/JP7475925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】ハーフブリッジ方式若しくはフルブリッジ方式で構成されたスイッチング回路において、回路基板の導電層でスイッチング素子間の接続を実現することにより、スイッチング素子間を接続する配線を無くして配線部の寄生ＬＣを抑制する。その結果、配線部の寄生ＬＣによるノイズを抑制する。【解決手段】第１の金属層１３と、ソースＳ及びドレインＤが第１の金属層１３により互いに電気接続され、スイッチング回路を構成する第１及び第２のスイッチング素子１４Ａ、１４Ｂと、第１のスイッチング素子１４ＡのドレインＤに電気接続された第２の金属層１５Ａと、第２のスイッチング素子のソースＳに電気接続された第３の金属層１５Ｂとを備える。【選択図】図１

Description

本明細書に開示の技術は電子基板に関する。
大電流（２００Ａ程度）が通電する電源回路において、スイッチング回路をハーフブリッジ方式若しくはフルブリッジ方式で構成する場合、一対のスイッチング素子を回路基板上に並べて配置し、それらの素子を直列接続されるように配線している（例えば、特許文献１参照）。
特開２０１５―２３０４２号公報
スイッチング素子におけるスイッチング周期が短くなり、共振周波数に達すると、配線部の寄生ＬＣによるリンギングによりノイズを発生させる。
本明細書に開示の技術が解決しようとする課題は、ハーフブリッジ方式若しくはフルブリッジ方式で構成されたスイッチング回路において、回路基板の導電層でスイッチング素子間の接続を実現することにより、スイッチング素子間を接続する配線を無くして配線部の寄生容量成分（即ち、寄生ＬＣ）を抑制することにある。
上記課題を解決するため、本明細書が開示する技術は次の手段をとる。
第１の手段は、導電性を有する第１の金属層と、正負両電極のうちの一方の電極が前記第１の金属層を介して互いに電気接続され、ハーフブリッジ方式若しくはフルブリッジ方式のスイッチング回路の少なくとも一部を構成する一対のスイッチング素子と、該一対のスイッチング素子のうちの第１のスイッチング素子における前記正負両電極のうちの他方の電極に電気接続されて、導電性を有する第２の金属層と、前記一対のスイッチング素子のうちの第２のスイッチング素子における前記正負両電極のうちの他方の電極に電気接続されて、導電性を有する第３の金属層とを備え、前記第１の金属層に電気接続された前記第１のスイッチング素子の電極及び前記第２のスイッチング素子の電極は、相互に逆極性とされており、前記第２の金属層及び前記第３の金属層に電気接続された前記第１のスイッチング素子の電極及び前記第２のスイッチング素子の電極は、相互に逆極性とされている、電子基板である。
第１の手段によると、第１及び第２のスイッチング素子は、第１の金属層に実装された状態で、第１の金属層を介して相互に直列接続される。そのため、スイッチング回路を構成するために第１及び第２のスイッチング素子を直列接続する配線は不要となる。従って、第１及び第２のスイッチング素子を直列接続する配線の寄生ＬＣを抑制することができる。その結果、配線部の寄生ＬＣによるノイズを抑制することができる。
第２の手段は、上記第１の手段において、前記第２の金属層及び前記第３の金属層は、別体に構成されている、電子基板である。
第２の手段によると、第１及び第２のスイッチング素子を直列接続する配線の複雑化を抑制でき、ひいては、第１及び第２のスイッチング素子を直列接続する配線の寄生ＬＣの低減量を向上させることができる。
第３の手段は、上記第１又は２の手段において、前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、該第４の金属層には、前記一対のスイッチング素子に接続された受動素子が電気接続されている、電子基板である。
第３の手段によると、第１〜第４の金属層が重なる層の厚さを薄くするのは容易であり、それにより受動素子を一対のスイッチング素子の近くに配置して配線を短くすることができる。その結果、受動素子に至るまでの配線でノイズが放射されるのを抑制し、受動素子によるノイズ吸収効果を高めることができる。
第４の手段は、上記第１〜第３の手段のいずれかにおいて、前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、前記第１〜第４の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、前記一対のスイッチング素子は、誘電体層内に埋設されており、前記第１の金属層は、前記第２〜第４の金属層のいずれよりも、前記各金属層の重なり方向への曲げに対する強度を大きくされている、電子基板である。
第４の手段によると、第１〜第４の金属層は、３層構造とされており、製造時に全体として各金属層の重なり方向で反りが発生する可能性がある。この場合、第１の金属層の曲げ強度が高められており、上記反りを第１の金属層により抑制することができる。
第５の手段は、上記第１〜第４の手段のいずれかにおいて、前記一対のスイッチング素子の各ゲート配線は、前記第１の金属層の前記一対のスイッチング素子接続側面上で前記一対のスイッチング素子に挟まれる部位、並びに前記第２の金属層及び前記第３の金属層に挟まれる部位にそれぞれ設けられている、電子基板である。
第５の手段によると、各スイッチング素子のゲート配線は、第１の金属層の表面で各スイッチング素子に挟まれる部位、並びに第２及び第３の金属層に挟まれる部位に設けられている。そのため、ゲート配線が各スイッチング素子の電流経路を狭めないようにすることができる。
第６の手段は、上記第１〜第５の手段のいずれかにおいて、前記スイッチング回路と関連する電気回路を実装されたマザーボードに対して着脱可能とされている、電子基板である。
第６の手段によると、電子基板はマザーボードに着脱可能とされている。そのため、一対のスイッチング素子を接続して成る電子基板を、マザーボード上に実装される一般の素子と同様にマザーボードに結合することができる。従って、電子基板の交換の必要が生じれば、マザーボードから外すことにより容易に対応することができ、電子基板の交換のためにマザーボードを含めた全交換を行うことを不要とすることができる。
第７の手段は、上記第６の手段において、前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、前記第１〜第４の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、前記一対のスイッチング素子は、誘電体層内に埋設されており、前記マザーボードに対して突出して電気接続可能なブロック状の金属ブロックを備える、電子基板である。
第７の手段によると、電子基板は、マザーボードに対して金属ブロックにより電気接続可能とされている。そのため、電子基板に反りが生じても電子基板から突出する金属ブロックを介してマザーボードへの電気接続を維持することができる。また、金属ブロックにより熱容量を確保することができ、スイッチング素子の放熱性を良くすることができる。
第８の手段は、上記第１〜第５の手段のいずれかにおいて、前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、前記第１〜第４の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、前記一対のスイッチング素子は、誘電体層内に埋設されており、前記各金属層の重なり方向を、前記マザーボードの表面に沿う方向として前記マザーボードに着脱可能とされている、電子基板である。
第８の手段によると、各金属層が重なる方向を、マザーボードの表面に沿う方向としてマザーボードに着脱可能とされている。各金属層が重なる層の厚さを薄くするのは容易であり、マザーボードを小型化することができる。また、複数の電子基板をマザーボードに実装することも容易となる。
本明細書に開示の技術によれば、一対のスイッチング素子を直列接続する配線の寄生ＬＣを抑制することができ、寄生ＬＣによるノイズを抑制することができる。
第１実施形態にかかる電子基板を含む複合基板を示す構成図である。 スイッチング回路の一例を示す電気回路図である。 上記電子基板の第２のスイッチング素子のゲート配線を示す説明図である。 上記電子基板の第１のスイッチング素子のゲート配線を示す説明図である。 上記電子基板の受動素子を示す説明図である。 第２実施形態にかかる電子基板を含む複合基板を示す構成図である。
以下、本明細書に開示の技術を実施するための実施形態について図面を用いて説明する。
＜第１実施形態の基板構成＞
図１は、第１実施形態を示す。第１実施形態では、複合基板１０は、電子基板１２と、その電子基板１２を搭載するマザーボード２０と、により構成されている。
電子基板１２は、いわゆる埋め込み基板であり、第１の金属層１３と第２の金属層１５Ａ及び第３の金属層１５Ｂとの間には、一対のスイッチング素子１４Ａ、１４Ｂが接続されている。そして、一対のスイッチング素子１４Ａ、１４Ｂは、強化プラスチック成形材料であるプリプレグ層（誘電体層）１９Ｂに埋設されている。一対のスイッチング素子１４Ａ、１４Ｂは、共にパワーＭＯＳＦＥＴであり、図２に示すフルブリッジ方式のスイッチング回路の一部を構成する。そのため、一対のスイッチング素子１４Ａ、１４Ｂは、互いに直列接続されており、一対のスイッチング素子の一方である第１のスイッチング素子１４Ａのソース（正）側電極と、一対のスイッチング素子の他方である第２のスイッチング素子１４Ｂのドレイン（負）側電極とが第１の金属層１３に直接電気接続されている。また、第１のスイッチング素子１４Ａのドレイン（負）側電極は、第２の金属層１５Ａに電気接続され、第２のスイッチング素子１４Ｂのソース（正）側電極は、第３の金属層１５Ｂに電気接続されている。即ち、第１の金属層１３に電気接続された第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂの電極は、相互に逆極性とされている。また、第２の金属層１５Ａ及び第３の金属層１５Ｂに電気接続された第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂの電極は、相互に逆極性とされている。このように第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂの電極を、各金属層１３、１５Ａ、１５Ｂに対して相互に逆極性とすることにより、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂを直列接続するための配線を不要としている。ここで、第２の金属層１５Ａ及び第３の金属層１５Ｂは、同一の層を成すように層の重なり方向（図１の上下方向。以下、層方向という）と交差する方向（図１の左右方向）に沿って並べて配置されている。
ここでは、各スイッチング素子１４Ａ、１４ＢをパワーＭＯＳＦＥＴにより構成したが、同様のパワーデバイスであるＩＧＢＴ、バイポーラトランジスタ等により構成してもよい。また、各スイッチング素子１４Ａ、１４Ｂは、ＳｉＣ、ＧＡＮ等により構成することもできる。
第１の金属層１３の一対のスイッチング素子１４Ａ、１４Ｂの接続側（図１の上側）には、一対のスイッチング素子１４Ａ、１４Ｂを覆うように重なって第４の金属層１６が配置されている。第２の金属層１５Ａ及び第３の金属層１５Ｂの第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂの接続側とは反対側（図１の上側）には、強化プラスチック成形材料であるプリプレグ層（誘電体層）１９Ａが配置されている。従って、第１の金属層１３と第４の金属層１６との間に第２及び第３の金属層１５Ａ、１５Ｂを挟んだ状態で、金属層が３層構造とされている。このように３層構造とされると、製造時に層方向（図１の上下方向）に反りが発生する場合がある。ここでは、第１の金属層１３は、第２、第３、第４の金属層１５Ａ、１５Ｂ、１６に比べて層方向への曲げに対する強度が大きくされている。具体的には、各金属層１３、１５Ａ、１５Ｂ、１６は、銅により構成されており、第１の金属層１３は、第２、第３、第４の金属層１５Ａ、１５Ｂ、１６に比べて層方向の厚さが厚くされている。このように第１の金属層１３の強度を大きくすることにより、電子基板の反りを抑制している。第１の金属層１３の強度を大きくする方法は、公知の各種方法を採用することができる。例えば、第１の金属層１３の材料を、第２、第３、第４の金属層１５Ａ、１５Ｂ、１６の材料に比べて強度が大きくなるものとすることができる。また、リブ形状を設ける等、形状的な工夫により強度を大きくすることもできる。
図１、５のように、第４の金属層１６のプリプレグ層１９Ａに接する側とは反対側（図１の上側）には、ノイズ吸収用としての受動素子１７が複数個電気接続されている。各受動素子１７は、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂのスイッチングに伴うノイズを吸収するように、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂに電気接続されている（図２参照）。この電気接続は、第１の金属層１３から第４の金属層１６まで貫通して形成されたスルーホール４１により行われている。スルーホール４１は、公知のものと同じ構造であり、各金属層１３、１５Ａ、１５Ｂ、１６に電気接続された第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂと受動素子１７との間を電気接続している。
各受動素子１７は、図５のように、各スイッチング素子１４Ａ、１４Ｂに接近して配置されている。電子基板１２の層方向の厚さを薄くするのは容易であるため、各スイッチング素子１４Ａ、１４Ｂと各受動素子１７とを接続する配線は短くすることができる。そのため、各受動素子１７に至るまでの配線で各スイッチング素子１４Ａ、１４Ｂから発生するノイズが放射されるのを抑制し、各受動素子１７によるノイズ吸収効果を高めることができる。
第１のスイッチング素子１４Ａのゲート配線１８Ａは、第１の金属層１３の表面上で、且つ第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂに層方向と交差する方向（図１の左右方向）で挟まれる部位に設けられている。また、第２のスイッチング素子１４Ｂのゲート配線１８Ｂは、第２の金属層１５Ａと第３の金属層１５Ｂに層方向と交差する方向（図１の左右方向）で挟まれる部位で、且つ２つのプリプレグ層１９Ａ、１９Ｂに層方向（図１の上下方向）で挟まれる部位に設けられている。図３は、ゲート配線１８Ｂの位置関係を示す。図３のように、ゲート配線１８Ｂは、第２のスイッチング素子１４Ｂに対応する位置に設けられ、第３の金属層１５Ｂは、第２のスイッチング素子１４Ｂに接続されているが、ゲート配線１８Ｂから離れて設けられている。図４は、ゲート配線１８Ａの位置関係を示す。図４のように、ゲート配線１８Ａは、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂに左右方向で挟まれる部位で、第１のスイッチング素子１４Ａに対応する位置に設けられている。第１の金属層１３は、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂに接続されているが、ゲート配線１８Ａから離れて設けられている。このように、各ゲート配線１８Ａ、１８Ｂは、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂにおいてスイッチングされるドレイン電流の経路を狭めないように構成されている。因みに、図３、４において、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂでスイッチングされるドレイン電流は、紙面に垂直方向に流れる。
図１のように、第１の金属層１３の各スイッチング素子１４Ａ、１４Ｂが接続された側とは反対側面（図１の下面）には、銅製の金属ブロック４２Ａ、４２Ｂが層方向（図１の上下方向）で各スイッチング素子１４Ａ、１４Ｂに対応して設けられている。各金属ブロック４２Ａ、４２Ｂは、マザーボード２０に対して突出したブロック状に構成されている。そして、各金属ブロック４２Ａ、４２Ｂは、マザーボード２０の表面にはんだにより接合されている。従って、第１の金属層１３は、各金属ブロック４２Ａ、４２Ｂを介してマザーボード２０に着脱可能に電気接続されている。
このように、第１の金属層１３とマザーボード２０との間が金属ブロック４２Ａ、４２Ｂを介してはんだにより接合されているため、第１の金属層１３は、マザーボード２０に対して着脱可能とされている。従って、故障等により電子基板１２の交換が必要なとき、電子基板１２をマザーボード２０から容易に取り外すことができる。その結果、電子基板１２の交換のためにマザーボード２０を含めた複合基板１０全体の交換が必要になることを防止することができる。また、各スイッチング素子１４Ａ、１４Ｂに対応して金属ブロック４２Ａ、４２Ｂが設けられているため、金属ブロック４２Ａ、４２Ｂの熱容量により各スイッチング素子１４Ａ、１４Ｂの放熱性を良くすることができる。更に、第１の金属層１３とマザーボード２０との間に金属ブロック４２Ａ、４２Ｂが設けられている。そのため、仮に第１の金属層１３の層方向に交差する方向の中央部が層方向にマザーボード２０から離れるように反ったとしても、金属ブロック４２Ａ、４２Ｂを介して第１の金属層１３とマザーボード２０との電気接続が維持される。従って、電子基板１２のマザーボード２０に対する電気接続の信頼性を高めることができる。なお、金属ブロック４２Ａ、４２Ｂの数は、２個に限定されない。１個としてもよいし、３個以上としてもよい。
第４の金属層１６及びマザーボード２０の表面で、電気接続を行わない部位は、ソルダーレジスト１６１、２０１で覆う絶縁処理が施されている。しかし、第１の金属層１３の下面には、ソルダーレジストが施されない。これは、第１の金属層１３の下面がマザーボード２０に僅かな隙間を挟んで対向しており、絶縁処理の必要が殆どないためである。従って、コスト低減を図ることができる。なお、図示を省略したが、マザーボード２０には、電子基板１２のスイッチング回路に関連する電気回路の構成部品が実装されている。
＜スイッチング回路の使用例＞
図２は、スイッチング回路の使用例を示す。ここでは、スイッチング回路としての３相インバータ３１が、直流電源３３からの直流電流を交流電流に変換して交流モータ３２に供給している。そのため、直流電源３３と交流モータ３２の間に、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂを直列接続して成るスイッチング回路を３組組み合わせて３相インバータ３１が構成されている。３相インバータ３１では、ノイズ吸収用として複数のコンデンサ（受動素子）１７が各スイッチング素子に並列接続されている。なお、ノイズ吸収用の受動素子としてインダクタが用いられることもある。なおまた、スイッチング回路の使い方として、ＤＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータ等とすることもある。また、スイッチング回路が１組のみのハーフブリッジ方式の回路として使用してもよい。
図１では、１組のスイッチング回路を構成する一対のスイッチング素子１４Ａ、１４Ｂを組み込んだ電子基板の例を示すが、図２のようにスイッチング回路が３組ある場合は、図１において一対のスイッチング素子１４Ａ、１４Ｂの横（図１の左右方向、若しくは図１の紙面に垂直な方向）に、他の２組のスイッチング回路を成すスイッチング素子を並べて配置することにより対応することができる。また、図１のように一対のスイッチング素子１４Ａ、１４Ｂを含んだ電子基板１２を、他の２組分も同様に構成して対応することもできる。従って、この場合は、電子基板１２が３枚となり、それらがマザーボード２０上に電気接続される。
＜第１実施形態の作用、効果＞
第１実施形態にかかる電子基板１２によると、第１及び第２のスイッチング素子１４Ａ、１４Ｂは、第１の金属層１３に実装された状態で、第１の金属層１３を介して相互に直列接続される。そのため、スイッチング回路を構成するために第１及び第２のスイッチング素子１４Ａ、１４Ｂを直列接続する配線は不要となる。従って、第１及び第２のスイッチング素子１４Ａ、１４Ｂを直列接続する配線の寄生ＬＣを抑制することができる。その結果、配線部の寄生ＬＣによるノイズを抑制することができる。しかも、第２の金属層１５Ａ、１５Ｂが別体とされているため、第２の金属層１５Ａ、１５Ｂが一体化されている場合に比べて、第１及び第２のスイッチング素子１４Ａ、１４Ｂを直列接続する配線の複雑化を抑制でき、ひいては、第１及び第２のスイッチング素子１４Ａ、１４Ｂを直列接続する配線の寄生ＬＣの低減量を更に向上させることができる。
また、第１の金属層１３と第４の金属層１６とが重なる層の厚さを薄くするのは容易であり、それにより受動素子１７を一対のスイッチング素子１４Ａ、１４Ｂの近くに配置して配線を短くすることができる。その結果、受動素子１７に至るまでの配線でノイズが発散されるのを抑制し、受動素子１７によるノイズ吸収効果を高めることができる。
<第１実施形態の別例>
第１実施形態では、電子基板１２に設けられる第２の金属層１５Ａ及び第３の金属層１５Ｂを別体として構成したが、必ずしも別体の金属層として設ける必要はなく、一体化して一つの金属層として構成してもよい
<第２実施形態>
図６は、第２実施形態を示す。第２実施形態が上述の第１実施形態に対して特徴とする点は、１枚のマザーボード２０Ａに対して複数枚（ここでは３枚）の電子基板１２Ａ〜１２Ｃを実装した点である。
そのため、第２実施形態では、第１実施形態における電子基板１２と同じものを複数枚（ここでは３枚）備えている。各電子基板１２Ａ〜１２Ｃをマザーボード２０Ａ上に実装するため、マザーボード２０Ａの表面上には各電子基板１２Ａ〜１２Ｃの端部１２１を嵌合する嵌合溝２０２が形成されている。このとき、各電子基板１２Ａ〜１２Ｃは、層方向に交差する方向の端部が端部１２１とされている。従って、各電子基板１２Ａ〜１２Ｃは、その層方向がマザーボード２０Ａの表面に対して平行となるように実装されている。第２実施形態の場合、第１実施形態の電子基板１２における金属ブロック４２Ａ、４２Ｂは、金属ブロック４２Ａ、４２Ｂでマザーボード２０Ａに電気接続することがないため、なくてもよい。但し、放熱性を確保するためには、金属ブロック４２Ａ、４２Ｂはあってもよい。
各電子基板１２Ａ〜１２Ｃの層方向の厚さを薄くすることは容易であるため、電子基板が複数枚必要である場合、第２実施形態の構造を採用することはマザーボード２０Ａを含めた複合基板１０Ａの大きさを小型化するためには有効である。第２実施形態では、電子基板１２Ａ〜１２Ｃが３枚の場合について説明したが、電子基板は必要に応じて１枚以上何枚でもよい。
<他の実施形態>
本明細書に開示の技術は、前記した実施形態に限定されるものではなく、その他各種の形態で実施可能である。例えば、第１実施形態では、第１の金属層１３、並びに第２の金属層１５Ａ及び第３の金属層１５Ｂに対して電気接続される第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂの正負（ソース、ドレイン）側電極の極性を相互に逆極性となるようにした。しかし、その極性を相互に同じ極性となるようにしてもよい。その場合、第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂによりハーフブリッジ方式若しくはフルブリッジ方式のスイッチング回路を構成するためには、第１のスイッチング素子１４Ａのソース側電極を第２のスイッチング素子１４Ｂのドレイン側電極に接続する配線が余分に必要になる問題はある。
また、第１実施形態では、第１の金属層１３が一枚の金属板により構成されるものとした。しかし、第１の金属層１３が第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂに対応させて２枚の金属板によって構成されてもよい。但し、その場合、２枚の金属板の電気的接続は維持する必要がある。
また、第１実施形態では、第４の金属層１６が第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂとの間に第２の金属層１５Ａ及び第３の金属層１５Ｂを挟むように配置された。しかし、第４の金属層１６が第１のスイッチング素子１４Ａ及び第２のスイッチング素子１４Ｂとの間に第１の金属層１３を挟むように配置されてもよい。
また、第１実施形態では、第１の金属層１３〜第４の金属層１６を３層構造とした。しかし、金属層は３層構造に限定しない。更に、第１の金属層１３の曲げ強度を大きくすることも必須ではない。
また、第１実施形態では、第１の金属層１３をマザーボード２０に対して着脱可能としたが、それに限定されない。取り外しできないように固定されてもよい。更に、第１実施形態では、第１の金属層１３のマザーボード２０への固定を、金属ブロックを介して行ったが、金属ブロックなしで固定してもよい。更にまた、電子基板１２をマザーボード２０に対して接続するとき、第２の金属層１５Ａ及び第３の金属層１５Ｂを、直接又は金属ブロック４２Ａ、４２Ｂを介してマザーボード２０に接続してもよい。
また、第２実施形態では、電子基板１２Ａ〜１２Ｃをマザーボード２０Ａに実装するためにマザーボード２０Ａの嵌合溝２０２に電子基板１２Ａ〜１２Ｃの端部１２１を嵌合させた。しかし、このような嵌合構造を用いないで電子基板１２Ａ〜１２Ｃをマザーボード２０Ａに実装することもできる。
１０、１０Ａ 複合基板
１２、１２Ａ、１２Ｂ、１２Ｃ 電子基板
１２１ 端部
１３ 第１の金属層
１４Ａ 第１のスイッチング素子
１４Ｂ 第２のスイッチング素子
１５Ａ 第２の金属層
１５Ｂ 第３の金属層
１６ 第４の金属層
１６１ ソルダーレジスト
１７ コンデンサ（受動素子）
１８Ａ、１８Ｂ ゲート配線
１９Ａ、１９Ｂ プリプレグ層（誘電体層）
２０、２０Ａ マザーボード
２０１ ソルダーレジスト
２０２ 嵌合溝
３１ ３相インバータ（スイッチング回路）
３２ 交流モータ
３３ 直流電源

Claims (8)

  1. 導電性を有する第１の金属層と、
    正負両電極のうちの一方の電極が前記第１の金属層を介して互いに電気接続され、ハーフブリッジ方式若しくはフルブリッジ方式のスイッチング回路の少なくとも一部を構成する一対のスイッチング素子と、
    該一対のスイッチング素子のうちの第１のスイッチング素子における前記正負両電極のうちの他方の電極に電気接続されて、導電性を有する第２の金属層と、
    前記一対のスイッチング素子のうちの第２のスイッチング素子における前記正負両電極のうちの他方の電極に電気接続されて、導電性を有する第３の金属層とを備え、
    前記第１の金属層に電気接続された前記第１のスイッチング素子の電極及び前記第２のスイッチング素子の電極は、相互に逆極性とされており、
    前記第２の金属層及び前記第３の金属層に電気接続された前記第１のスイッチング素子の電極及び前記第２のスイッチング素子の電極は、相互に逆極性とされている、電子基板。
  2. 請求項１において、
    前記第２の金属層及び前記第３の金属層は、別体に構成されている、電子基板。
  3. 請求項１又は２において、
    前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、
    該第４の金属層には、前記一対のスイッチング素子に接続された受動素子が電気接続されている、電子基板。
  4. 請求項１〜３のいずれかにおいて、
    前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、
    前記第１〜第４の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、
    前記一対のスイッチング素子は、誘電体層内に埋設されており、
    前記第１の金属層は、前記第２〜第４の金属層のいずれよりも、前記各金属層の重なり方向への曲げに対する強度を大きくされている、電子基板。
  5. 請求項１〜４のいずれかにおいて、
    前記一対のスイッチング素子の各ゲート配線は、前記第１の金属層の前記一対のスイッチング素子接続側面上で前記一対のスイッチング素子に挟まれる部位、並びに前記第２の金属層及び前記第３の金属層に挟まれる部位にそれぞれ設けられている、電子基板。
  6. 請求項１〜５のいずれかにおいて、
    前記スイッチング回路と関連する電気回路を実装されたマザーボードに対して着脱可能とされている、電子基板。
  7. 請求項６において、
    前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、
    前記第１〜第４の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、
    前記一対のスイッチング素子は、誘電体層内に埋設されており、
    前記マザーボードに対して突出して電気接続可能なブロック状の金属ブロックを備える、電子基板。
  8. 請求項１〜５のいずれかにおいて、
    前記一対のスイッチング素子の少なくとも一部を覆うように重なって配置されて、導電性を有する第４の金属層を備え、
    前記第１〜第４の金属層は、それらの間に前記一対のスイッチング素子を挟んだ状態で層状に重ねられており、
    前記一対のスイッチング素子は、誘電体層内に埋設されており、
    前記各金属層の重なり方向を、前記スイッチング回路と関連する電気回路を実装されたマザーボードの表面に沿う方向として前記マザーボードに着脱可能とされている、電子基板。
JP2020062267A 2020-03-31 2020-03-31 電子基板 Active JP7475925B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020062267A JP7475925B2 (ja) 2020-03-31 2020-03-31 電子基板
DE102021107527.0A DE102021107527A1 (de) 2020-03-31 2021-03-25 Elektronische Leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020062267A JP7475925B2 (ja) 2020-03-31 2020-03-31 電子基板

Publications (2)

Publication Number Publication Date
JP2021163817A true JP2021163817A (ja) 2021-10-11
JP7475925B2 JP7475925B2 (ja) 2024-04-30

Family

ID=77659051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020062267A Active JP7475925B2 (ja) 2020-03-31 2020-03-31 電子基板

Country Status (2)

Country Link
JP (1) JP7475925B2 (ja)
DE (1) DE102021107527A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2007287784A (ja) * 2006-04-13 2007-11-01 Denso Corp 半導体装置及びその製造方法
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2012115128A (ja) * 2010-11-03 2012-06-14 Denso Corp スイッチングモジュール
JP2014187145A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体モジュール及びその製造方法
JP2015508244A (ja) * 2012-02-24 2015-03-16 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
JP2016165016A (ja) * 2016-06-15 2016-09-08 株式会社東芝 半導体装置
WO2018012122A1 (ja) * 2016-07-11 2018-01-18 富士電機株式会社 半導体装置及び振動抑制装置
JP2018510502A (ja) * 2015-02-17 2018-04-12 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． セラミック基板、及びセラミック基板を製造する方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133448A (ja) 2017-02-15 2018-08-23 株式会社東芝 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2007287784A (ja) * 2006-04-13 2007-11-01 Denso Corp 半導体装置及びその製造方法
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2012115128A (ja) * 2010-11-03 2012-06-14 Denso Corp スイッチングモジュール
JP2015508244A (ja) * 2012-02-24 2015-03-16 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
JP2014187145A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体モジュール及びその製造方法
JP2018510502A (ja) * 2015-02-17 2018-04-12 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． セラミック基板、及びセラミック基板を製造する方法
JP2016165016A (ja) * 2016-06-15 2016-09-08 株式会社東芝 半導体装置
WO2018012122A1 (ja) * 2016-07-11 2018-01-18 富士電機株式会社 半導体装置及び振動抑制装置

Also Published As

Publication number Publication date
DE102021107527A1 (de) 2021-09-30
JP7475925B2 (ja) 2024-04-30

Similar Documents

Publication Publication Date Title
WO2010047366A1 (ja) 電力変換装置及び車載用電機システム
JP2021132234A (ja) パワーデバイスを並列接続するための低インダクタンスおよび高速スイッチングを有するハイパワー多層モジュール
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP6169250B2 (ja) 電力用半導体装置
EP2264894A1 (en) Power module with additional transient current path and power module system
JP6288769B2 (ja) 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
US10555413B2 (en) Inverter
US10411609B2 (en) Substrate mounted inverter device
KR20140090228A (ko) 스위칭소자 유닛
JP2015122342A (ja) 半導体モジュールおよび電力変換装置
JP5524986B2 (ja) 半導体装置
JP2017017881A (ja) 電力変換器
JP7475925B2 (ja) 電子基板
CN112992845A (zh) 功率模块及其制造方法
JP2015053410A (ja) 半導体モジュール
JP2018057139A (ja) スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
WO2020184050A1 (ja) 半導体装置
JP2008306867A (ja) 電力変換装置および電気部品の接続方法
TWI677172B (zh) 緩衝器電路及功率半導體模組以及感應加熱用電源裝置
JP6984171B2 (ja) 半導体装置
JP6799050B2 (ja) Ｄｃ／ｄｃコンバータ
JP7471504B2 (ja) インバータ装置
US20230282569A1 (en) Power supply circuit module
JP6493751B2 (ja) 電力変換装置
JP6365772B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240417

R150 Certificate of patent or registration of utility model

Ref document number: 7475925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150