JP2015142010A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015142010A
JP2015142010A JP2014014115A JP2014014115A JP2015142010A JP 2015142010 A JP2015142010 A JP 2015142010A JP 2014014115 A JP2014014115 A JP 2014014115A JP 2014014115 A JP2014014115 A JP 2014014115A JP 2015142010 A JP2015142010 A JP 2015142010A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
bonding pad
recess
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014014115A
Other languages
English (en)
Other versions
JP6398203B2 (ja
Inventor
吉川 英一
Hidekazu Yoshikawa
英一 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014014115A priority Critical patent/JP6398203B2/ja
Publication of JP2015142010A publication Critical patent/JP2015142010A/ja
Application granted granted Critical
Publication of JP6398203B2 publication Critical patent/JP6398203B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディングパッドとその下地との間の剥離を抑制する。
【解決手段】樹脂層13におけるパッド開口部30の周囲には、凹部31が形成されている。パッド開口部30とは異なり、樹脂層13における凹部31の底面には構造物は存在しないが、凹部31の内部は、パッド開口部30と同様に、Ti層51、Cu層52が形成されている。このため、凹部31内にもボンディングパッド50の一部が形成され、この部分によってボンディングパッド50が樹脂層13に対してピン留めされる。これによって、ボンディングパッド50の樹脂層13からの剥離が抑制される。
【選択図】図1

Description

本発明は、ボンディングパッドを具備し、このボンディングパッドにボンディングワイヤが接続された構成を具備する半導体装置に関する。
通常の半導体装置においては、シリコン等からなる半導体基板(ウェハ)中にトランジスタ等の半導体素子が形成される。この半導体チップ中においては、アルミニウム等からなる配線層が形成され、この配線層が半導体チップ中において形成された半導体素子の各電極等と接続される。この半導体チップは、パッケージ内に実装されて使用されるが、この際には、パッケージ側に形成された端子と、半導体チップ中の配線層とを電気的に接続する必要がある。このために、通常は、半導体チップの最上層に金属で構成されたボンディングパッドが形成され、このボンディングパッドとパッケージの端子とが、ボンディングワイヤを介して接続される。また、パッケージ内では、この構造全体がモールド樹脂によって封止されている。
ボンディングパッドは、細いボンディングワイヤが接続しやすい形態とされ、例えば50μm角程度の矩形形状とされ、配線層と同様にアルミニウム等の金属で形成される。また、ボンディングワイヤは、通常数十μmφ程度の金やアルミニウムで構成された細線であり、この端部に超音波を印加する、あるいは更にこれを加熱した状態で、ボンディングパッドに対して加圧することによって、ボンディングワイヤの端部とボンディングパッドとの間の接続がなされる。パッケージ側に形成された端子とボンディングワイヤとの間の接続も同様に行われる。
この際、高い信頼性を得るためには、ボンディングワイヤとボンディングパッドとの間の接合強度を高くすることが重要である。このため、特許文献1には、ボンディングパッドとボンディングワイヤにおける材料の組み合わせを最適化し、更に、これらの間に特定組成の合金が形成されるようにこれらの接合を行うことによって、高い信頼性を得ることができることが記載されている。
この構成においては、ボンディングパッドの材料としては、アルミニウム(Al)と銅(Cu)の合金が用いられる。ボンディングワイヤの材料としては、Cuを主成分とする金属材料が用いられる。これらの接合時には、これらの間の接続部分に、CuAl、CuAl、CuAl、CuAl等の合金層が形成されるような熱処理が施される。この場合、高い接合強度を得ることができ、特に高温保存時においても接合強度の劣化が生じることがないため、高い信頼性を得ることができる。
特開2009−177104号公報
ボンディングワイヤとボンディングパッドとの間における接合の信頼性が高まった場合、ボンディングパッドとその下地との間の密着性が問題になった。すなわち、ボンディングパッドがその下地から剥離する等の問題が発生した。ここで、特に剥離が多く発生するのは、樹脂層とボンディングパッドとの間であった。
すなわち、ボンディングパッドとその下地との間の剥離を抑制することは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、半導体基板の上に形成された配線層の上に樹脂層が形成され、当該樹脂層を貫通し前記配線層に達するパッド開口部を介してボンディングパッドが前記配線層と接続され、前記ボンディングパッドにボンディングワイヤが接続された構造を具備する半導体装置であって、前記パッド開口部の周囲における前記樹脂層の上に凹部が形成され、前記ボンディングパッドの一部が前記凹部の中に形成されるように、前記ボンディングパッドが前記パッド開口部及び前記凹部の上に形成されたことを特徴とする。
本発明の半導体装置において、前記凹部は、前記樹脂層がプラズマ照射されることによって形成されたことを特徴とする。
本発明の半導体装置において、前記凹部は、下方に向かうに従って内径が広くなる部分を具備することを特徴とする。
本発明の半導体装置において、前記ボンディングパッドは、銅(Cu)を主成分とする層を含み、かつ最上層が金(Au)を主成分とする層である多層構造とされ、前記Cuを主成分とする層が前記凹部の中に形成されたことを特徴とする。
本発明の半導体装置において、前記ボンディングパッドは、下側から、チタン(Ti)を主成分とする層、前記Cuを主成分とする層、ニッケル(Ni)を主成分とする層、前記Auを主成分とする層で構成されたことを特徴とする。
本発明の半導体装置において、前記Tiを主成分とする層と、前記Cuを主成分とする層の少なくとも一部と、はスパッタリング法又は蒸着法で形成され、前記Niを主成分とする層及び前記Auを主成分とする層はめっきで形成されたことを特徴とする。
本発明の半導体装置において、前記ボンディングワイヤは銅(Cu)又はCuを含む合金で形成されたことを特徴とする。
本発明の半導体装置において、前記樹脂層はポリベンゾオキサゾール(PBO)で構成されたことを特徴とする。
本発明は以上のように構成されているので、ボンディングパッドとその下地との間の剥離を抑制することができる。
本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の変形例の部分断面図である。
以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置においては、ボンディングパッド周囲の構造に特徴を有する。図1は、この構造を示す断面図である。ここでは、シリコン基板(半導体基板)10に形成されたパワー半導体素子(パワーMOSFET、IGBT等)の電極に接続された配線層20に接続されたボンディングパッド50を含む構造が示されている。
シリコン基板10の上には、層間絶縁層となるSiO層11を介して、配線層20が形成されており、更にその上には、パシベーション層として機能するSiN層12が積層されている。配線層20は、SiO層11の下側において形成された半導体素子の電極(例えば、ゲート電極、ソース電極等)に接続されている。SiN層12の上には、ボンディングパッド50との間の層間絶縁層となる厚い樹脂層13が積層されている。
ここで、配線層20は、通常の半導体デバイス内で使用される配線材料であるAl−Cu合金で構成され、その厚さは例えば2.6μm程度である。SiN層12は、例えば1.6μm、程度の厚さであり、配線層20及びその端部を覆って形成される。SiO層11、配線層20、SiN層12は、いずれも、通常の半導体デバイス(チップ)中で用いられるものと同様である。
樹脂層13は、ボンディングワイヤの接合時やモールド樹脂で封止する際の熱工程に対して耐熱性のある樹脂材料として、例えばポリベンゾオキサゾール(PBO)で構成され、その厚さは、例えば7μm程度とSiN層12等よりも厚くされる。また、フォトレジストと同様の感光性の(露光された領域のみを現像液で局所的に除去する、あるいは露光されない領域のみを現像液で局所的に除去することが可能である)PBO樹脂を用いることもできる。
この半導体装置においては、樹脂層13、SiN層12を貫通し上側に配線層20を露出させるパッド開口部30が形成され、このパッド開口部30を覆ってボンディングパッド50が形成される。ボンディングパッド50は、下側から、チタン(Ti)を主成分とするTi層51、銅(Cu)を主成分とするCu層52、ニッケル(Ni)を主成分とするNi層53、金(Au)を主成分とするAu層54が配された積層構造となっている。この上に、ボンディングワイヤ60の一端が接続されており、ボンディングワイヤ60の他端(図示せず)は例えばパッケージの電極等に接続されている。Ti層51は配線層20や樹脂層13との間の接合強度を高めるために設けられるが、他の層と比べて導電性が低いため、その上のCu層52等と比べて薄く形成される。一方、Cuの導電性はAuやNiと比べても高いため、ボンディングパッド50の導電性は主にCu層52によってもたらされる。このため、図1に示されるように、パッド開口部30は主にCu層52で埋め込まれている。
ボンディングワイヤ60は、Cuを含む合金、例えばCuとAuの合金で構成される。また、Cuのみで構成することもできる。このため、ボンディングワイヤ60とボンディングパッド50の最上層であるAu層との接合部にはCuとAuの合金が形成され、これらの間の接合強度を高くすることができる。すなわち、Au層54は、ボンディングワイヤ60との間の接合強度を高めるために使用される。また、Auは酸化しにくい材料であり、加熱時においても酸化されることはない。このため、Au層54は、ボンディングパッド50における酸化防止層としても機能する。
また、ボンディングパッド50の最上層を構成するAuはAlと比べて機械的強度も高く、かつ酸・アルカリに対する耐性も高い。このため、ボンディングパッド50の化学的な耐性は高い。更に、Au層54の下側のNi層53、Cu層52におけるNi、Cuの機械的強度もAlよりも高い。このため、ボンディングパッド50の機械的強度は特許文献1に記載の構造におけるボンディングパッドよりも高くなる。
また、ボンディングパッド50において、TiとCuとの間でも合金が形成されるため、Ti層51と配線層20、Ti層51とCu層52の間の密着性も高くなる。また、CuとNiの間、NiとAuの間でも合金が形成されるため、Cu層52とNi層53、Ni層53とAu層54の間の密着性も高くなる。このため、積層構造をもつボンディングパッド50中における各層間の密着性も高い。
ここで、樹脂層13におけるパッド開口部30の周囲には、凹部31が形成されている。パッド開口部30とは異なり、樹脂層13における凹部31の底面には構造物は存在しないが、凹部31の内部は、パッド開口部30と同様に、Ti層51、Cu層52が形成されている。このため、凹部31内にもボンディングパッド50の一部が形成され、この部分によってボンディングパッド50が樹脂層13に対してピン留めされる。これによって、ボンディングパッド50の樹脂層13からの剥離が抑制される。
図2(a)〜(h)は、図1の構造を製造する際の工程断面図である。ここでは、まず、下地として、図2(a)に示されるような構造をもつウェハが用いられる、この構造においては、例えばCVD法によって、配線層20の上に一様にパッシベーション層となるSiN層12が形成されている。
次に、図2(b)に示されるように、この上に樹脂層13を形成する。この際、例えば、液状のPBO樹脂材料を図2(a)の構造をもつウェハ上にスピン塗布した後で乾燥・加熱等(硬化処理)を行うことによって、図2(b)の構造を実現することができる。この際、その厚さもSiN層12等と比べて厚く、例えば7μm程度とすることができる。この場合には、図示されるように、下地(図2(a)の構造)の表面が平坦でなかった場合にも、樹脂層13の表面を平坦とすることができる。
次に、図2(c)に示されるように、樹脂層13、SiN層12を貫通し配線層20を露出させるパッド開口部30を形成する。このためには、パッド開口部30に対応した開口が設けられたフォトレジストパターンを樹脂層13の上に形成し、その後でドライエッチングを行いパッド開口部30に対応した領域の樹脂層13、SiN層を除去した後で、フォトレジストパターンを除去する。この際のドライエッチングにおいて、上層側の樹脂層13をエッチングする場合と、下層側のSiN層12をエッチングする場合の条件は異なるため、このドライエッチングは2段階で行われる。あるいは、樹脂層13として感光性のPBOを用いた場合には、露光・現像によって樹脂層13中に開口を設け、この状態で露出したSiN層12をドライエッチングで除去することによって、パッド開口部30を形成することもできる。
次に、図2(d)に示されるように、樹脂層13に凹部31を形成する。この工程は、パッド開口部30を形成する場合のと同様にドライエッチングによって行われ、この条件は、前記の樹脂層13のドライエッチング条件と同様である。ただし、パッド開口部30を形成する場合(図2(c))にはその底面におけるSiN層12や配線層30がエッチング時のストッパとなるのに対して、凹部31の底面にはエッチング時のストッパとなる構造物が存在しない。このため、パッド開口部30を形成する場合と凹部31を形成する場合とでは、同一のエッチング条件を用いた場合でもエッチング時間は異なり、一般的には後者の場合の方が短い。ただし、SiN層12の表面に達するまで凹部31を深くしてもよい。この場合には、パッド開口部30を形成する場合における樹脂層13のドライエッチングと、凹部31を形成する場合における樹脂層13のドライエッチングとを同時に行うこともできる。なお、パッド開口部30及び凹部31を形成した後で樹脂層13の硬化処理を行ってもよい。また、パッド開口部30を形成する工程と凹部31を形成する工程の順序を逆転させてもよい。
次に、図2(d)に示されるように、薄いTi層51をスパッタリング等によって全面に成膜する。Ti層51の厚さは、例えば200nm程度とすることができる。スパッタリング法等によれば、パッド開口部30の中においてもTi層51を形成することができる。
次に、図2(f)に示されるように、引き続きCu層52もスパッタリング法によって成膜する。Cu層52は、ボンディングパッド50の電気抵抗を小さくするために、Ti層51よりも充分に厚く、例えば17μm程度とする。なお、Ti層51の成膜(図2(d))、Cu層52の成膜(図2(e))は、実際には同一のスパッタリング装置で、スパッタリングターゲットを換えることによって、連続して成膜することができる。また、Cu層52を厚く形成し、パッド開口部30内をCu層52で埋め込むためには、最初にめっきの下地層となる程度にCu層を薄く形成してから、その後でCuめっきを行うことによって、厚いCu層52を得ることもできる。この場合、初めの薄いCu層のみをスパッタリング法で形成することができ、例えば、1.0〜2.0μmをスパッタリング法で形成した後に、残りをめっきで形成することができる。また、スパッタリング法の代わりに蒸着法によってTi層51、Cu層52の一部を連続して形成し、その後でCuめっきを行ってもよい。
次に、図2(g)に示されるように、Cu層52を下地層として、めっき(電解めっき、無電解めっき))によって、Ni層53、Au層54を連続して成膜する。Ni層53の厚さは3μm程度、Au層54の厚さはこれよりも薄い0.5μm程度とすることができる。
その後、図2(h)に示されるように、ボンディングパッド50(Au層54、Ni層53、Cu層52、Ti層51)の上にフォトレジストパターンを形成し、ボンディングパッド50における不要部分(図中の左右)をエッチング(ドライエッチング、ウェットエッチング)した後でフォトレジストパターンを除去することにより、図1の形態のボンディングパッド50が形成される。
その後、その後、シリコン基板10側を加熱しながら超音波を印加してボンディングワイヤ60の一端をボンディングパッド50に圧着することによって、ボンディングワイヤ60とボンディングパッド50との間が接合される。
この際、上記のとおり、凹部31中にはボンディングパッド50の一部(Ti層51、Cu層52)が入り込んでいるために、この部分によるピン留め効果によって、ボンディングパッド50と樹脂層13との間の剥離は抑制される。また、その後、図1の構造はモールド樹脂中に封止されるが、この工程においても、ボンディングパッド50の剥離は抑制される。更に、半導体装置が実際に使用され、常温と高温の間の熱サイクルが加わった場合においても、ボンディングパッド50の剥離は抑制されるため、この半導体装置におては、高い信頼性が得られる。
次に、上記の半導体装置の変形例について説明する。図3は、この半導体装置の断面構造の一部を示す図であり、図1における矩形の破線で囲まれた領域に対応し、凹部を含む形状が示されている。凹部とその周囲以外の構造については、図1と同様である。
この半導体装置における凹部32の断面形状においては、図3に示されるように、樹脂層13の表面から下側に向かうに従って幅が太くなっている。こうした形状は、いわゆるボウイング形状として知られており、ドライエッチングによって形成することが可能である。
ドライエッチングにおいては、表面から上下方向においてのみエッチングを行い、水平方向にはエッチングを生じさせない異方性のエッチングを行うことができ、これによって、図1に示されるような壁面が垂直な凹部31を形成することができる。しかしながら、ドライエッチングの条件を調整しドライエッチング時におけるエッチングとデポジションのバランスを制御することによって、凹部32のような断面形状も実現することができることが知られている。こうした構造の内部に金属材料を充填することは難しいために、一般的にはこうした形状の孔部が半導体デバイスで用いられることは少ない。
しかしながら、上記の凹部32は電気的接続には使用されないために、凹部32の内部が金属材料(Cu層52)で隙間なく充填される必要はない。一方で、凹部32の内部が金属材料(Cu層52)で隙間なく充填されなくとも、ボンディングパッド50のピン留めの効果があることは明らかである。このため、図3に示された形状の凹部32を好ましく用いることができる。図3においては、Ti層51が凹部32の内面に一様に形成された上で凹部32がCu層52で充填されているが、Ti層51、Cu層52がこのように凹部32内で形成されている必要はない。
このように、凹部において、下方に向かうに従って内径が広くなる部分が形成されていれば、ボンディングパッドのピン留めの効果が大きくなることは明らかであ、この場合には、剥離の発生がより抑制される。この構造も、図2と同様の製造方法で製造することが可能である。
また、図1、3の構造を製造するに際しては、凹部を形成するために、フォトレジストパターンを形成してから樹脂層13をドライエッチングした。これによって、所定の形状、大きさの凹部を所定の箇所に形成することができる。しかしながら、こうのような所定の形状、大きさをもち所定の箇所に形成された凹部ではなく、ランダムに形成された凹部によってもボンディングパッド50のピン留めの効果を得ることができる。
このためには、凹部31を形成する図2(d)の工程の代わりに、樹脂層13の表面をプラズマに曝す(樹脂層13の表面にプラズマ照射を行う)工程を設ければよい。樹脂層13の表面はこうしたプラズマ処理によって荒らされ、表面において細かな凹凸がランダムに形成される。この凹部が前記の凹部31、32と同様に機能することは明らかである。この場合には、凹部を形成するためのマスク(フォトレジストパターン)が不要となるため、より低コストでこの半導体装置を製造することができる。
上記の構造においては、ボンディングパッド50が、上からAu層54、Ni層53、Cu層52、Ti層51とされた積層構造であるものとした。しかしながら、最上層をAu層とし、その下層側を他の構成とすることもできる。この場合においても、また、ボンディングワイヤ60としては、CuとAuの合金が用いられたが、Cuを含む他の合金を用いてもよい。また、各層の形成方法も、上記の構成を実現できる限りにおいて、任意である。
また、樹脂層13としてPBOが用いられたが、他の樹脂材料、例えばポリイミド等を用いることもできる。その形成方法についても、任意である。
10 シリコン基板(半導体基板)
11 SiO
12 SiN層
13 樹脂層
20 配線層
30 パッド開口部
31、32 凹部
50 ボンディングパッド
51 Ti層
52 Cu層
53 Ni層
54 Au層
60 ボンディングワイヤ

Claims (8)

  1. 半導体基板の上に形成された配線層の上に樹脂層が形成され、当該樹脂層を貫通し前記配線層に達するパッド開口部を介してボンディングパッドが前記配線層と接続され、前記ボンディングパッドにボンディングワイヤが接続された構造を具備する半導体装置であって、
    前記パッド開口部の周囲における前記樹脂層の上に凹部が形成され、
    前記ボンディングパッドの一部が前記凹部の中に形成されるように、前記ボンディングパッドが前記パッド開口部及び前記凹部の上に形成されたことを特徴とする半導体装置。
  2. 前記凹部は、前記樹脂層がプラズマ照射されることによって形成されたことを特徴とする請求項1に記載の半導体装置
  3. 前記凹部は、下方に向かうに従って内径が広くなる部分を具備することを特徴とする請求項1に記載の半導体装置。
  4. 前記ボンディングパッドは、銅(Cu)を主成分とする層を含み、かつ最上層が金(Au)を主成分とする層である多層構造とされ、前記Cuを主成分とする層が前記凹部の中に形成されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
  5. 前記ボンディングパッドは、下側から、チタン(Ti)を主成分とする層、前記Cuを主成分とする層、ニッケル(Ni)を主成分とする層、前記Auを主成分とする層で構成されたことを特徴とする請求項4に記載の半導体装置。
  6. 前記Tiを主成分とする層と、前記Cuを主成分とする層の少なくとも一部と、はスパッタリング法又は蒸着法で形成され、前記Niを主成分とする層及び前記Auを主成分とする層はめっきで形成されたことを特徴とする請求項5に記載の半導体装置。
  7. 前記ボンディングワイヤは銅(Cu)又はCuを含む合金で形成されたことを特徴とする請求項1から請求項6までのいずれか1項に記載の半導体装置。
  8. 前記樹脂層はポリベンゾオキサゾール(PBO)で構成されたことを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置。
JP2014014115A 2014-01-29 2014-01-29 半導体装置 Expired - Fee Related JP6398203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014014115A JP6398203B2 (ja) 2014-01-29 2014-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014014115A JP6398203B2 (ja) 2014-01-29 2014-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2015142010A true JP2015142010A (ja) 2015-08-03
JP6398203B2 JP6398203B2 (ja) 2018-10-03

Family

ID=53772187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014014115A Expired - Fee Related JP6398203B2 (ja) 2014-01-29 2014-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP6398203B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067680A (ja) * 2016-10-21 2018-04-26 国立研究開発法人産業技術総合研究所 半導体装置
JP2020506559A (ja) * 2017-04-04 2020-02-27 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 少なくとも1つの電子部材上の少なくとも1つの接触表面の接触領域拡大のためのアダプタシステムおよび接触領域拡大のための方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066369A (ja) * 2006-09-05 2008-03-21 Fujikura Ltd 半導体装置
JP2010171386A (ja) * 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2012039000A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP2013211427A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066369A (ja) * 2006-09-05 2008-03-21 Fujikura Ltd 半導体装置
JP2010171386A (ja) * 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2012039000A1 (ja) * 2010-09-21 2012-03-29 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP2013211427A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067680A (ja) * 2016-10-21 2018-04-26 国立研究開発法人産業技術総合研究所 半導体装置
JP2020506559A (ja) * 2017-04-04 2020-02-27 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 少なくとも1つの電子部材上の少なくとも1つの接触表面の接触領域拡大のためのアダプタシステムおよび接触領域拡大のための方法

Also Published As

Publication number Publication date
JP6398203B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
TWI640045B (zh) 半導體裝置及製造方法
TWI607495B (zh) 半導體元件結構及其形成方法
TW200913216A (en) Semiconductor device and manufacturing method thereof
TWI783264B (zh) 半導體裝置及其製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI550737B (zh) 晶片封裝體及其製造方法
TWI571185B (zh) 電子封裝件及其製法
JP2011204765A (ja) 半導体装置の製造方法及び半導体装置
TW202008539A (zh) 構裝結構、其接合方法及用於其的線路板
JP2015149325A (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
JP6398203B2 (ja) 半導体装置
TWI588954B (zh) 晶片封裝體及其製造方法
WO2015123952A1 (zh) 半导体封装结构及其形成方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2015142009A (ja) 半導体装置
TWI574597B (zh) 無核心層封裝基板與其製造方法
TWI697078B (zh) 封裝基板結構與其接合方法
JP2013211427A (ja) 半導体装置とその製造方法
CN110690119A (zh) 半导体装置及半导体装置的制造方法
JP5559836B2 (ja) 半導体装置
TWI766761B (zh) 電子封裝件及其製法
JP2018152437A (ja) 回路基板、電子装置、及び回路基板の製造方法
JP2008211225A (ja) 半導体パッケージ
TWI659476B (zh) 製造半導體封裝基板的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6398203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees