JP2015142010A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015142010A JP2015142010A JP2014014115A JP2014014115A JP2015142010A JP 2015142010 A JP2015142010 A JP 2015142010A JP 2014014115 A JP2014014115 A JP 2014014115A JP 2014014115 A JP2014014115 A JP 2014014115A JP 2015142010 A JP2015142010 A JP 2015142010A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- bonding pad
- recess
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】樹脂層13におけるパッド開口部30の周囲には、凹部31が形成されている。パッド開口部30とは異なり、樹脂層13における凹部31の底面には構造物は存在しないが、凹部31の内部は、パッド開口部30と同様に、Ti層51、Cu層52が形成されている。このため、凹部31内にもボンディングパッド50の一部が形成され、この部分によってボンディングパッド50が樹脂層13に対してピン留めされる。これによって、ボンディングパッド50の樹脂層13からの剥離が抑制される。
【選択図】図1
Description
本発明の半導体装置は、半導体基板の上に形成された配線層の上に樹脂層が形成され、当該樹脂層を貫通し前記配線層に達するパッド開口部を介してボンディングパッドが前記配線層と接続され、前記ボンディングパッドにボンディングワイヤが接続された構造を具備する半導体装置であって、前記パッド開口部の周囲における前記樹脂層の上に凹部が形成され、前記ボンディングパッドの一部が前記凹部の中に形成されるように、前記ボンディングパッドが前記パッド開口部及び前記凹部の上に形成されたことを特徴とする。
本発明の半導体装置において、前記凹部は、前記樹脂層がプラズマ照射されることによって形成されたことを特徴とする。
本発明の半導体装置において、前記凹部は、下方に向かうに従って内径が広くなる部分を具備することを特徴とする。
本発明の半導体装置において、前記ボンディングパッドは、銅(Cu)を主成分とする層を含み、かつ最上層が金(Au)を主成分とする層である多層構造とされ、前記Cuを主成分とする層が前記凹部の中に形成されたことを特徴とする。
本発明の半導体装置において、前記ボンディングパッドは、下側から、チタン(Ti)を主成分とする層、前記Cuを主成分とする層、ニッケル(Ni)を主成分とする層、前記Auを主成分とする層で構成されたことを特徴とする。
本発明の半導体装置において、前記Tiを主成分とする層と、前記Cuを主成分とする層の少なくとも一部と、はスパッタリング法又は蒸着法で形成され、前記Niを主成分とする層及び前記Auを主成分とする層はめっきで形成されたことを特徴とする。
本発明の半導体装置において、前記ボンディングワイヤは銅(Cu)又はCuを含む合金で形成されたことを特徴とする。
本発明の半導体装置において、前記樹脂層はポリベンゾオキサゾール(PBO)で構成されたことを特徴とする。
11 SiO2層
12 SiN層
13 樹脂層
20 配線層
30 パッド開口部
31、32 凹部
50 ボンディングパッド
51 Ti層
52 Cu層
53 Ni層
54 Au層
60 ボンディングワイヤ
Claims (8)
- 半導体基板の上に形成された配線層の上に樹脂層が形成され、当該樹脂層を貫通し前記配線層に達するパッド開口部を介してボンディングパッドが前記配線層と接続され、前記ボンディングパッドにボンディングワイヤが接続された構造を具備する半導体装置であって、
前記パッド開口部の周囲における前記樹脂層の上に凹部が形成され、
前記ボンディングパッドの一部が前記凹部の中に形成されるように、前記ボンディングパッドが前記パッド開口部及び前記凹部の上に形成されたことを特徴とする半導体装置。 - 前記凹部は、前記樹脂層がプラズマ照射されることによって形成されたことを特徴とする請求項1に記載の半導体装置
- 前記凹部は、下方に向かうに従って内径が広くなる部分を具備することを特徴とする請求項1に記載の半導体装置。
- 前記ボンディングパッドは、銅(Cu)を主成分とする層を含み、かつ最上層が金(Au)を主成分とする層である多層構造とされ、前記Cuを主成分とする層が前記凹部の中に形成されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
- 前記ボンディングパッドは、下側から、チタン(Ti)を主成分とする層、前記Cuを主成分とする層、ニッケル(Ni)を主成分とする層、前記Auを主成分とする層で構成されたことを特徴とする請求項4に記載の半導体装置。
- 前記Tiを主成分とする層と、前記Cuを主成分とする層の少なくとも一部と、はスパッタリング法又は蒸着法で形成され、前記Niを主成分とする層及び前記Auを主成分とする層はめっきで形成されたことを特徴とする請求項5に記載の半導体装置。
- 前記ボンディングワイヤは銅(Cu)又はCuを含む合金で形成されたことを特徴とする請求項1から請求項6までのいずれか1項に記載の半導体装置。
- 前記樹脂層はポリベンゾオキサゾール(PBO)で構成されたことを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014014115A JP6398203B2 (ja) | 2014-01-29 | 2014-01-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014014115A JP6398203B2 (ja) | 2014-01-29 | 2014-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015142010A true JP2015142010A (ja) | 2015-08-03 |
JP6398203B2 JP6398203B2 (ja) | 2018-10-03 |
Family
ID=53772187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014014115A Expired - Fee Related JP6398203B2 (ja) | 2014-01-29 | 2014-01-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6398203B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018067680A (ja) * | 2016-10-21 | 2018-04-26 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
JP2020506559A (ja) * | 2017-04-04 | 2020-02-27 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | 少なくとも1つの電子部材上の少なくとも1つの接触表面の接触領域拡大のためのアダプタシステムおよび接触領域拡大のための方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066369A (ja) * | 2006-09-05 | 2008-03-21 | Fujikura Ltd | 半導体装置 |
JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
WO2012039000A1 (ja) * | 2010-09-21 | 2012-03-29 | パナソニック株式会社 | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 |
JP2013211427A (ja) * | 2012-03-30 | 2013-10-10 | Toshiba Corp | 半導体装置とその製造方法 |
-
2014
- 2014-01-29 JP JP2014014115A patent/JP6398203B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066369A (ja) * | 2006-09-05 | 2008-03-21 | Fujikura Ltd | 半導体装置 |
JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
WO2012039000A1 (ja) * | 2010-09-21 | 2012-03-29 | パナソニック株式会社 | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 |
JP2013211427A (ja) * | 2012-03-30 | 2013-10-10 | Toshiba Corp | 半導体装置とその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018067680A (ja) * | 2016-10-21 | 2018-04-26 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
JP2020506559A (ja) * | 2017-04-04 | 2020-02-27 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | 少なくとも1つの電子部材上の少なくとも1つの接触表面の接触領域拡大のためのアダプタシステムおよび接触領域拡大のための方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6398203B2 (ja) | 2018-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI640045B (zh) | 半導體裝置及製造方法 | |
TWI607495B (zh) | 半導體元件結構及其形成方法 | |
TW200913216A (en) | Semiconductor device and manufacturing method thereof | |
TWI783264B (zh) | 半導體裝置及其製造方法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI550737B (zh) | 晶片封裝體及其製造方法 | |
TWI571185B (zh) | 電子封裝件及其製法 | |
JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
TW202008539A (zh) | 構裝結構、其接合方法及用於其的線路板 | |
JP2015149325A (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
JP6398203B2 (ja) | 半導体装置 | |
TWI588954B (zh) | 晶片封裝體及其製造方法 | |
WO2015123952A1 (zh) | 半导体封装结构及其形成方法 | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP2015142009A (ja) | 半導体装置 | |
TWI574597B (zh) | 無核心層封裝基板與其製造方法 | |
TWI697078B (zh) | 封裝基板結構與其接合方法 | |
JP2013211427A (ja) | 半導体装置とその製造方法 | |
CN110690119A (zh) | 半导体装置及半导体装置的制造方法 | |
JP5559836B2 (ja) | 半導体装置 | |
TWI766761B (zh) | 電子封裝件及其製法 | |
JP2018152437A (ja) | 回路基板、電子装置、及び回路基板の製造方法 | |
JP2008211225A (ja) | 半導体パッケージ | |
TWI659476B (zh) | 製造半導體封裝基板的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6398203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |