JP2008066369A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008066369A
JP2008066369A JP2006240004A JP2006240004A JP2008066369A JP 2008066369 A JP2008066369 A JP 2008066369A JP 2006240004 A JP2006240004 A JP 2006240004A JP 2006240004 A JP2006240004 A JP 2006240004A JP 2008066369 A JP2008066369 A JP 2008066369A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
sealing layer
rewiring
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006240004A
Other languages
English (en)
Inventor
Koji Munakata
浩次 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006240004A priority Critical patent/JP2008066369A/ja
Publication of JP2008066369A publication Critical patent/JP2008066369A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】放熱性が高く信頼性に優れた半導体装置を提供する。
【解決手段】電極を有する半導体基板と、半導体基板に重ねて配され、電極を露呈させる開口部を有する絶縁層と、絶縁層に重ねて配され、開口部で電極に電気的に接続される再配線層と、再配線層に重ねて配され、再配線層に設けられた端子部を露呈させる端子開口を有する封止層14とを備えた半導体装置であって、封止層14には、放熱孔25が形成される。放熱孔25は、封止層14の表面14aから延び、一端側25aが開放され他端側25bが閉じた非貫通の孔を成す。そして、封止層は放熱孔25の他端側25bで薄肉部26を成している。
【選択図】図2

Description

本発明は、例えば配線基板(インタポーザ)などを使用しないウェハレベルCSP等において使用される半導体装置及びその製造方法に関する。
従来の(半導体装置)では、例えば半導体チップを樹脂により封止し、この封止された樹脂周辺の側面部に金属リード線を配置した周辺端子配置型が主流であった。しかしながら、このパッケージ構造の場合、パッケージの面積が半導体チップの面積よりも大きくなってしまう。このため、近年では、いわゆるCSP(チップスケールパッケージ又はチップサイズパッケージ)と呼ばれるパッケージ構造が急速に普及しつつある。
このCSPは、パッケージの平坦な表面に電極を平面状に配置する、いわゆるボールグリッドアレイ(BGA)技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装するものである。したがって、このCSPは、パッケージの面積が半導体チップの面積にほぼ等しいため、電子機器の小型軽量化に大きく貢献することができる。
このようなCSPは、回路を形成したシリコンウエハを切断し、切断された個々の半導体チップに対して個別にパッケージングを施し、完成させたものである。一方、ウエハレベルCSPと呼ばれるパッケージ構造は、シリコンウエハ上に、絶縁層、再配線層(導電層)、封止層、はんだバンプ等を形成する。そして、最終工程においてウエハを所定のチップ寸法に切断することで、パッケージの面積を半導体チップの面積にほぼ等しくしたものである(例えば、特許文献1)。
特開2004−207368号公報
一般的に半導体装置は熱に対して耐性が低く、動作によって生じた熱が外部に放熱されずに内部にこもり、半導体装置の温度が上昇すると、動作速度の低下や半導体装置の劣化をもたらす。また、過度に高温になると半導体装置の破壊に至る懸念もある。このため、半導体装置は動作によって生じた熱を効率的に外部に放熱する必要がある。しかしながら、上述したような、パッケージの面積を半導体チップの面積にほぼ等しくしたCSPなど高密度化された半導体装置では、動作によって生じた熱が外部に放熱されにくく、効率的に外部に放熱可能な構造の半導体装置が望まれていた。
本発明は、上記事情に鑑みてなされたもので、放熱性が高く信頼性に優れた半導体装置を提供することを目的とする。
本発明の請求項1に記載の半導体装置は、電極を有する半導体基板と、前記半導体基板に重ねて配され、前記電極を露呈させる開口部を有する絶縁層と、前記絶縁層に重ねて配され、前記開口部で前記電極に電気的に接続される再配線層と、前記再配線層に重ねて配され、前記再配線層に設けられた端子部を露呈させる端子開口を有する封止層とを備えた半導体装置であって、
前記封止層には、前記封止層の表面から延び、一端側が開放され他端側が閉じた非貫通の放熱孔が設けられ、前記封止層は前記放熱孔の他端側で薄肉部を成していることを特徴とする。
本発明の請求項2に記載の半導体装置は、請求項1において、前記薄肉部は、前記再配線層に接していることを特徴とする。
本発明の請求項3に記載の半導体装置は、請求項1において、前記放熱孔は、前記絶縁層に接し、かつ前記再配線層の近傍に配されていることを特徴とする。
本発明の請求項4に記載の半導体装置は、請求項1において、前記放熱孔は、一定領域に多数密集して形成されていることを特徴とする。
本発明の請求項5に記載の半導体装置は、請求項1において、前記薄肉部の厚みは0.1μm以上、前記封止層の厚みの1/2以下であることを特徴とする。
本発明の請求項6に記載の半導体装置は、請求項1において、前記封止層は、熱放射率が0.5以上の材料で形成されていることを特徴とする。
本発明の半導体装置によれば、半導体基板に形成された集積回路などの動作によって生じた熱は、電極を介して熱伝導性の高い再配線層に広がる。この再配線層は封止層で覆われているが、封止層の一部に放熱孔が形成され、封止層の表面積(露出面積)が増やされているので、再配線層に伝わった熱は、封止層の厚みが減じられた薄肉部を介してこの放熱孔から容易に外部に放熱される。
このように、半導体基板に生じた熱は、内部に蓄積されずに封止層の放熱孔から効率よく外部に放熱されるので、半導体装置の温度の過度な上昇を抑える。これにより、半導体装置が高温になると生じる動作速度の低下など動作異常の発生や、半導体装置の劣化を防止することができ、信頼性に優れた半導体装置を得ることができる。
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。なお、本発明はこのような実施形態に限定されるものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図1は、本発明の半導体装置の一例として、CSP型の半導体装置を示す断面図である。本発明の半導体装置10は、半導体基板11と、この半導体基板11に順に重ねて配される絶縁層12、再配線層13および封止層14とを有する。また、半導体基板11と絶縁層12との間には、更にパッシベーション膜16が配されていてもよい。
半導体基板11の一部には、半導体基板11に形成された集積回路(図示略)などに電気的に繋がる電極21が形成される。また絶縁層12には、この電極21に対応する部分に、電極21を露呈させる開口部22が形成される。再配線層13は、この開口部22を介して電極21と電気的に接続される。封止層14には、再配線層13の一部を露呈させる端子開口24が形成される。この端子開口24を介して、再配線層13を外部の回路等と電気的に接続する接続端子23が形成される。
封止層14には、放熱孔25が形成される。図2に示すように、この放熱孔25は、封止層14の表面14aから延び、一端側25aが開放され他端側25bが閉じた非貫通の孔を成す。そして、封止層14は放熱孔25の他端側25bで薄肉部26を成している。こうした放熱孔25の封止層14における形成領域Eは、例えば図1では再配線層13の端部に対応する位置に設定され、薄肉部26は再配線層13に接する。
このような構成の半導体装置10によれば、半導体基板11に形成された集積回路(図示略)などの動作によって生じた熱は、電極21を介して熱伝導性の高い再配線層13に広がる。この再配線層13は、熱伝導率の低い封止層14で覆われているが、封止層14の一部、例えば再配線層13の端部に対応する位置に放熱孔25が形成され、封止層14の表面積(露出面積)が増やされているので、再配線層13に伝わった熱は、封止層14の厚みが減じられた薄肉部26を介してこの放熱孔25から容易に外部に放熱される。
このように、半導体基板11に生じた熱は、内部に蓄積されずに封止層14の放熱孔25から効率よく外部に放熱されるので、半導体装置10の温度の過度な上昇を抑える。これにより、半導体装置10が高温になると生じる動作速度の低下など動作異常の発生や、半導体装置の劣化を防止することができ、信頼性に優れた半導体装置10を得ることができる。また、放熱孔25を再配線層13に対応する位置に形成しても、再配線層13は薄肉部26によって絶縁性の封止層14に確実に覆われているので、再配線層13が外部に露呈されて腐食したり、封止層14が剥離してしまうといったこともない。
半導体基板11は、例えば、シリコンウエハ等の半導体ウエハが好ましく用いられる。また、半導体基板11に形成される電極21は、アルミニウムなどの導電性材料から構成されている。この電極21の厚みは、例えば0.3〜1.5μm程度であればよい。半導体基板11と絶縁層12との間に形成されるパッシベーション膜16は、例えばSiNなどを半導体基板11の一面全体に形成したものであればよい。
絶縁層12は、例えば、ポリイミド、エポキシ樹脂、シリコン樹脂などの絶縁性樹脂が用いられればよい。また、こうした絶縁層12は、例えば、スピンコート法、ラミネート法、印刷法などによって形成されれば良い。絶縁層12の厚みは、例えば、3〜50μm程度とされればよい。
再配線層13は、例えば、銅、アルミニウム、ニッケル、金等の導電性材料からなる。再配線層13は、例えば電解めっき、無電解めっきなどの方法で形成されれば良い。また、再配線層13の厚みは3〜50μm程度であればよい。
封止層14は、例えば、ポリイミド、エポキシ樹脂、シリコン樹脂などの絶縁性樹脂が用いられればよい。この封止層14は、例えば、感光性の樹脂を用いてスピンコート法、ラミネート法などによって形成されれば良い。こうした封止層14の厚みは、例えば3〜150μm程度にされればよい。
放熱孔25は、封止層14の形成段階で、放熱孔25を象ったレジストマスクを用いて形成すれば良い。図2に示すように、こうした放熱孔25の形成部分における封止層14の薄肉部26の厚みdは、0.1μm以上、封止層14の厚みの50%以下になるようにされればよい。薄肉部26の厚みdを0.1μm以上に設定することによって、再配線層13に対する十分な絶縁性を確保し、また、再配線層13の腐蝕防止、封止層14の剥離防止をすることができる。また、薄肉部26の厚みdを封止層14の厚みの50%以下にすることによって、放熱孔25からの十分な放熱性を確保することができる。
放熱孔25の形状としては、図2に示したような、放熱孔25の幅W1が封止層14の薄肉部26の厚みdと同等程度の細長い孔を多数設けたものであればよい。また、図3に示したような、放熱孔27の幅W2が封止層28の薄肉部29の厚みdよりも十分に広い口径の大きな穴を1つないし少数設けたものであってもよい。
接続端子23は、例えば、共晶はんだ、鉛フリーはんだなどからなる略球状のはんだバンプであればよい。こうした接続端子23は、例えば、はんだボール搭載法、電解はんだメッキ法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によって形成されれば良い。
なお、再配線層13と電極21との間には、更にシード層が形成されていても良い。こうしたシード層は、例えば、ニッケル、クロム、チタン、チタン−タングステン合金、金等の導電性材料からなる厚みが10〜100nm程度の密着層と、同様に、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等の導電性材料からなる厚みが100〜500nm程度の給電層などからなる。こうしたシード層は、例えば、スパッタ法、蒸着法、塗布法、CVD(化学気相成長)法、無電解めっき法などによって形成されれば良い。
また、再配線層13と電極21との間には、さらに、銅、ニッケル、アルミニウム、金等の導電性材料からなる引回し配線層が設けられた多層構造であってもよい。再配線層13と接続端子23との間には、さらに、例えばニッケルや金などからなる端子接合層を形成して、接続端子23の濡れ性を向上させてもよい。
封止層における放熱孔の形成領域は、図1に示した再配線層の端部に対応する位置に限定されず、放熱効果が得られればいずれの位置に形成されても良い。図4に示す半導体装置30では、封止層31における放熱孔32の形成領域Eは、再配線層33に重ならない位置で再配線層33の近傍に配される。この時、封止層31の薄肉部34は、絶縁層35に接する。
また、図5に示す半導体装置40では、封止層41における放熱孔42の形成領域Eは、再配線層43に重なる位置、および再配線層43に重ならない再配線層43の近傍の両方とされる。この場合、封止層41には深さの異なる複数の放熱孔42が形成され、封止層41の薄肉部44は、再配線層43および絶縁層45のそれぞれに接する。
また、図6に示す半導体装置50では、封止層51における放熱孔52の形成領域Eは、再配線層53に重なる位置、再配線層53に重ならない再配線層53の近傍、および電極56と重なる位置にそれぞれ設定されている。電極56と重なる位置に放熱孔52を形成することによって、半導体基板57から伝わる熱を再配線層53に広く拡散させずに放熱させることができる。
図7に示すように、封止層61に形成された放熱孔62には、さらに熱伝導性に優れた材料が充填されてなる伝熱層63が形成されていても良い。こうした伝熱層63は、例えば、金属や金属ペーストなどを無電解めっきや塗布などによって放熱孔62に形成すれば良い。こうした伝熱層63を放熱孔62に形成することによって、より一層効率的に放熱孔62から放熱を促進させることができる。
放熱孔が形成される封止層を熱放射性が優れた材料で形成することも好ましい。例えば、封止層を黒色にすることによって熱放射性が高められ、放熱孔とともにより一層効率的に放熱を行うことができる。こうした熱放射性が優れた材料は、例えば、熱放射率が0.5以上であることが好ましい。
次に、こうした放熱孔を封止層に形成する工程の一例を説明する。図8(a)に示すように、半導体基板71の一面側に絶縁層72、再配線層73および封止層74が順に重ねられた状態で、露光用マスク75を用いて封止層74の露光、現像を行う。図8(b)に示すように、この露光用マスク75には、接続端子が配される端子開口76を象ったマスク開口75aや、放熱孔77を象ったマスク開口75bなどが形成されている。こうした露光用マスク75を用いて封止層74の露光、現像を行うことによって、封止層74に端子開口76と放熱孔77とを一回の工程で形成することができる。
本発明の半導体装置の一例を示す断面図である。 本発明の半導体装置の放熱孔を示す断面図である。 放熱孔の別な形態を示す断面図である。 本発明の半導体装置の他の一例を示す断面図である。 本発明の半導体装置の他の一例を示す断面図である。 本発明の半導体装置の他の一例を示す断面図である。 放熱孔の別な形態を示す断面図である。 本発明の半導体装置の製造工程の一部を示す断面図である。
符号の説明
10 半導体装置、11 半導体基板、12 絶縁層、13 再配線層、14 封止層、21 電極、22 開口部、25 放熱孔、26 薄肉部。


Claims (6)

  1. 電極を有する半導体基板と、前記半導体基板に重ねて配され、前記電極を露呈させる開口部を有する絶縁層と、前記絶縁層に重ねて配され、前記開口部で前記電極に電気的に接続される再配線層と、前記再配線層に重ねて配され、前記再配線層に設けられた端子部を露呈させる端子開口を有する封止層とを備えた半導体装置であって、
    前記封止層には、前記封止層の表面から延び、一端側が開放され他端側が閉じた非貫通の放熱孔が設けられ、前記封止層は前記放熱孔の他端側で薄肉部を成していることを特徴とする半導体装置。
  2. 前記薄肉部は、前記再配線層に接していることを特徴とする請求項1記載の半導体装置。
  3. 前記放熱孔は、前記絶縁層に接し、かつ前記再配線層の近傍に配されていることを特徴とする請求項1記載の半導体装置。
  4. 前記放熱孔は、一定領域に多数密集して形成されていることを特徴とする請求項1記載の半導体装置。
  5. 前記薄肉部の厚みは0.1μm以上、前記封止層の厚みの1/2以下であることを特徴とする請求項1記載の半導体装置。
  6. 前記封止層は、熱放射率が0.5以上の材料で形成されていることを特徴とする請求項1記載の半導体装置。
JP2006240004A 2006-09-05 2006-09-05 半導体装置 Withdrawn JP2008066369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006240004A JP2008066369A (ja) 2006-09-05 2006-09-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006240004A JP2008066369A (ja) 2006-09-05 2006-09-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2008066369A true JP2008066369A (ja) 2008-03-21

Family

ID=39288831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006240004A Withdrawn JP2008066369A (ja) 2006-09-05 2006-09-05 半導体装置

Country Status (1)

Country Link
JP (1) JP2008066369A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004210A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体集積回路装置およびその製造方法
JP2015142010A (ja) * 2014-01-29 2015-08-03 サンケン電気株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004210A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体集積回路装置およびその製造方法
JP2015142010A (ja) * 2014-01-29 2015-08-03 サンケン電気株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4895054B2 (ja) 電子部品の実装方法
US8633587B2 (en) Package structure
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
TWI476880B (zh) 用於積體電路之凸塊應力減輕層
US20020050407A1 (en) Ground via structures in semiconductor packages
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9899296B2 (en) Method of forming conductive bumps for cooling device connection
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP2007318098A (ja) 回路装置および回路装置の製造方法
EP3389089A1 (en) Semiconductor device
JP2002170826A (ja) 半導体装置およびその製造方法
JP6901921B2 (ja) 半導体装置
JP3285919B2 (ja) 半導体装置
JP2009177072A (ja) 半導体装置及びその製造方法
JP3524441B2 (ja) 配線形成方法
US10199345B2 (en) Method of fabricating substrate structure
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP4513973B2 (ja) 半導体装置の製造方法
JP2006303036A (ja) 半導体装置
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
JP2008066369A (ja) 半導体装置
JP4084737B2 (ja) 半導体装置
JP3520764B2 (ja) 半導体装置およびその製造方法
JP2001077231A (ja) 半導体装置、半導体ウエハ及び半導体装置の製造方法
JP2007266567A (ja) 高速及び高性能の半導体パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110