JP2015133484A - 半導体装置及び表示装置 - Google Patents

半導体装置及び表示装置 Download PDF

Info

Publication number
JP2015133484A
JP2015133484A JP2014250748A JP2014250748A JP2015133484A JP 2015133484 A JP2015133484 A JP 2015133484A JP 2014250748 A JP2014250748 A JP 2014250748A JP 2014250748 A JP2014250748 A JP 2014250748A JP 2015133484 A JP2015133484 A JP 2015133484A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014250748A
Other languages
English (en)
Other versions
JP6537264B2 (ja
JP2015133484A5 (ja
Inventor
岡崎　健一
Kenichi Okazaki
健一 岡崎
貴士 羽持
Takashi Hamochi
貴士 羽持
行徳 島
Yukinori Shima
行徳 島
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014250748A priority Critical patent/JP6537264B2/ja
Publication of JP2015133484A publication Critical patent/JP2015133484A/ja
Publication of JP2015133484A5 publication Critical patent/JP2015133484A5/ja
Application granted granted Critical
Publication of JP6537264B2 publication Critical patent/JP6537264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体を用いたオン電流が高い半導体装置を提供する、または酸化物半導体を用いたオフ電流が低い半導体装置を提供する、または酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供する、または酸化物半導体を用いた信頼性の高い半導体装置を提供する。
【解決手段】酸化物半導体膜と、酸化物半導体膜と重なる第１のゲート電極と、酸化物半導体膜と第１のゲート電極の間のゲート絶縁膜と、酸化物半導体膜上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜に電気的に接続する一対の電極と、第１の絶縁膜及び一対の電極上の第２の絶縁膜と、第２の絶縁膜上の酸化物半導体膜と重畳する第２のゲート電極と、を有するトランジスタを有し、第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有する。
【選択図】図１

Description

本発明の一態様は、酸化物半導体を用いた半導体装置及び該半導体装置を用いた表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶パネルまたは有機ＥＬパネルなどの表示装置は、半導体装置を含む場合がある。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性を示す金属酸化物（酸化物半導体）が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトランジスタを作製する技術が特許文献１で開示されている。
特開２００６−１６５５２９号公報
本発明の一態様は、酸化物半導体を用いた新規な半導体装置を提供する、または酸化物半導体を用いたオン電流が高い半導体装置を提供する、または酸化物半導体を用いたオフ電流が低い半導体装置を提供する、または酸化物半導体を用いた占有面積の小さい半導体装置を提供する、または酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供する、または酸化物半導体を用いた信頼性の高い半導体装置を提供することを課題の１つとする。または、新規な半導体装置や、新規な表示装置などを提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体膜と、酸化物半導体膜と重なる第１のゲート電極と、酸化物半導体膜と第１のゲート電極の間のゲート絶縁膜と、酸化物半導体膜上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜に電気的に接続する一対の電極と、第１の絶縁膜及び一対の電極上の第２の絶縁膜と、第２の絶縁膜上の酸化物半導体膜と重畳する第２のゲート電極と、を有するトランジスタを有し、第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有することを特徴とする半導体装置である。
また、本発明の他の一態様は、酸化物半導体膜と、酸化物半導体膜と重なる第１のゲート電極と、酸化物半導体膜と第１のゲート電極の間のゲート絶縁膜と、酸化物半導体膜上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜に電気的に接続する一対の電極と、第１の絶縁膜及び一対の電極上の第２の絶縁膜と、第２の絶縁膜上の酸化物半導体膜と重畳する第２のゲート電極と、を有するトランジスタを有し、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極は、ゲート絶縁膜、第１の絶縁膜、及び第２の絶縁膜に設けられる開口部において接続すると共に、ゲート絶縁膜、第１の絶縁膜、及び第２の絶縁膜を介して酸化物半導体膜を囲み、第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有することを特徴とする半導体装置である。
また、本発明の他の一態様は、酸化物半導体膜及び金属酸化膜を含む酸化物積層膜と、酸化物積層膜と重なる第１のゲート電極と、酸化物積層膜と第１のゲート電極の間のゲート絶縁膜と、酸化物積層膜上の第１の絶縁膜と、第１の絶縁膜上の酸化物積層膜に電気的に接続する一対の電極と、第１の絶縁膜及び一対の電極上の第２の絶縁膜と、第２の絶縁膜上の酸化物積層膜と重畳する第２のゲート電極と、を有するトランジスタを有し、第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有することを特徴とする半導体装置である。
また、本発明の他の一態様は、酸化物半導体膜及び金属酸化膜を含む酸化物積層膜と、酸化物積層膜と重なる第１のゲート電極と、酸化物積層膜と第１のゲート電極の間のゲート絶縁膜と、酸化物積層膜上の第１の絶縁膜と、第１の絶縁膜上の酸化物積層膜に電気的に接続する一対の電極と、第１の絶縁膜及び一対の電極上の第２の絶縁膜と、第２の絶縁膜上の酸化物積層膜と重畳する第２のゲート電極と、を有するトランジスタを有し、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極は、ゲート絶縁膜、第１の絶縁膜、及び第２の絶縁膜に設けられる開口部において接続すると共に、ゲート絶縁膜、第１の絶縁膜、及び第２の絶縁膜を介して酸化物積層膜を囲み、第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有することを特徴とする半導体装置である。
また、上記各構成において、酸化物半導体膜は、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）であると好ましい。また、上記各構成において、酸化物半導体膜は、結晶部を含み、結晶部のｃ軸が酸化物半導体膜の被形成面の法線ベクトルに平行であると好ましい。
また、上記各構成において、金属酸化膜は、Ｉｎ−Ｍ−Ｚｎ酸化物またはＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）であると好ましい。また、上記各構成において、金属酸化膜は、結晶部を含み、結晶部のｃ軸が金属酸化膜の被形成面の法線ベクトルに平行であると好ましい。また、上記各構成において、金属酸化膜の伝導帯下端のエネルギー準位が、酸化物半導体膜よりも真空準位に近いと好ましい。
また、上記各構成の半導体装置を用いた表示装置も本発明の一態様に含まれる。
本発明の一態様により、酸化物半導体を用いた新規な半導体装置、または酸化物半導体を用いたオン電流が高い半導体装置、または酸化物半導体を用いたオフ電流が低い半導体装置、または酸化物半導体を用いた占有面積の小さい半導体装置、または酸化物半導体を用いた安定な電気特性をもつ半導体装置、または酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置や、新規な表示装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の上面図、及び断面図。 半導体装置の断面図。 半導体装置の上面図、及び断面図。 半導体装置の上面図、及び断面図。 積層膜のエネルギーバンドを説明する図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 表示装置の上面を説明する図。 表示装置の断面を説明する図。 表示装置の断面を説明する図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の断面を説明する図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 実施例のトランジスタのＩＤ−ＶＧ特性を示す図。 実施例のトランジスタのＩＤ−ＶＧ特性を示す図。 実施例のトランジスタのＩＤ−ＶＧ特性を示す図。 半導体装置の上面図、及び断面図。 半導体装置の上面図、及び断面図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。 半導体装置の上面図、及び断面図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図８、図２５、及び図２６を参照して説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（ゲート絶縁膜等）を省略して図示している。なお、トランジスタの上面図においては、以降の図面においてもトランジスタ１５０と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。
トランジスタ１５０は、基板１０２上の第１のゲート電極としての機能を有する導電膜１０４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６と、絶縁膜１０６上の導電膜１０４と重畳する酸化物半導体膜１０８と、酸化物半導体膜１０８上の第１の絶縁膜１１０と、第１の絶縁膜１１０上の酸化物半導体膜１０８に電気的に接続される一対の電極１１２ａ、１１２ｂと、第１の絶縁膜１１０及び一対の電極１１２ａ、１１２ｂ上の絶縁膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する。
また、導電膜１２０ａは、絶縁膜１１４、１１６、１１８に設けられる開口部１４２ｃを介して、電極１１２ｂと接続される。また、導電膜１２０ｂは、絶縁膜１１８上の酸化物半導体膜１０８と重畳する位置に形成される。
また、トランジスタ１５０において、ゲート絶縁膜としての機能を有する絶縁膜１０６は、絶縁膜１０６ａと絶縁膜１０６ｂを有する２層構造である。なお、以降に説明するトランジスタにおいても、ゲート絶縁膜として機能する絶縁膜１０６の構造は、同様の構成であり、その詳細な説明は省略する。
また、トランジスタ１５０において、第１の絶縁膜１１０は、酸化物半導体膜１０８の保護絶縁膜としての機能を有する。第１の絶縁膜１１０は、少なくとも酸化物半導体膜１０８のチャネル領域及び側面を覆う。また、トランジスタ１５０において、一対の電極１１２ａ、１１２ｂは、第１の絶縁膜１１０に設けられる開口部１４０ａ、１４０ｂを介して酸化物半導体膜１０８と接する。また、トランジスタ１５０において、絶縁膜１１４、１１６、１１８は、トランジスタ１５０のゲート絶縁膜としての機能を有する。なお、絶縁膜１１４、１１６、１１８は、第２の絶縁膜と呼称する場合がある。また、トランジスタ１５０において、導電膜１２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジスタ１５０において、導電膜１２０ｂは第２のゲート電極（バックゲート電極ともいう）としての機能を有する。
また、トランジスタ１５０において、第１の絶縁膜１１０は、一例としては、厚さが１ｎｍ以上５０ｎｍ以下である領域を有する。また、一対の電極１１２ａ、１１２ｂは、一例としては、その間の長さ（例えば、距離、または間隔）が１μｍ以上６μｍ以下である領域を有する。第１の絶縁膜１１０の厚さと、一対の電極１１２ａ、１１２ｂの間の長さを上記範囲とすることで、トランジスタの電気特性の１つであるオン電流を高くすることができる。また、第１の絶縁膜１１０は、酸化物半導体膜１０８を覆う構成のため、酸化物半導体膜１０８に入り込む不純物を抑制することができる。したがって、信頼性が高く、電気特性の優れたトランジスタを提供することができる。
また、酸化物半導体膜１０８上に第１の絶縁膜１１０が形成されることで、例えば、一対の電極１１２ａ、１１２ｂとなる導電膜を成膜する際に酸化物半導体膜１０８へ与えられるダメージ（例えば、スパッタリング時のプラズマダメージなど）を抑制することが可能となる。また、酸化物半導体膜１０８上に第１の絶縁膜１１０を有する構成とすることで、例えば、一対の電極１１２ａ、１１２ｂを加工する際に酸化物半導体膜１０８へ与えられるダメージ（例えば、ドライエッチング時のプラズマダメージなど）を抑制することが可能となる。したがって、信頼性が高く、電気特性の優れたトランジスタを提供することができる。
ここで、図１に示す半導体装置の一部の構成要素を拡大した断面図を図２に示す。
図２は、トランジスタ１５０が有する導電膜１０４、絶縁膜１０６、酸化物半導体膜１０８、第１の絶縁膜１１０、一対の電極１１２ａ、１１２ｂ、絶縁膜１１４、１１６、１１８、及び導電膜１２０ｂの断面図である。
また、図２において、第１の絶縁膜１１０の厚さをＴｉｎｓとして、一対の電極１１２ａ、１１２ｂの間の長さをＬｍとして、酸化物半導体膜１０８と電極１１２ａが接する電極１１２ｂ側の端部と、第１の絶縁膜１１０と電極１１２ａが接する電極１１２ｂ側の端部との長さ、及び酸化物半導体膜１０８と電極１１２ｂが接する電極１１２ａ側の端部と、第１の絶縁膜１１０と電極１１２ｂが接する電極１１２ａ側の端部との長さをＳｏｖとして、酸化物半導体膜１０８と電極１１２ａが接する電極１１２ｂ側の端部と、酸化物半導体膜１０８と電極１１２ｂが接する電極１１２ａ側の端部との長さを、Ｌｃとして、それぞれ表す。
第１の絶縁膜１１０の厚さＴｉｎｓが１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上３０ｎｍ以下、さらに好ましくは５ｎｍ以上２０ｎｍ以下の場合、酸化物半導体膜１０８中のＳｏｖに相当する領域が、一対の電極１１２ａ、１１２ｂとの距離が短い、別言すると第１の絶縁膜１１０の厚さが薄い。第１の絶縁膜１１０の厚さを薄くすることで、一対の電極１１２ａ、１１２ｂに電界を与えた時に、当該電界が酸化物半導体膜１０８側にも回り込み、一対の電極１１２ａ、１１２ｂと重なる酸化物半導体膜１０８中の一部がｎ型となる。したがって、トランジスタ１５０の実効チャネル長を短くすることが可能となる。なお、トランジスタ１５０のチャネル長は、酸化物半導体膜１０８と一対の電極１１２ａ、１１２ｂが接する間の長さ、すなわちＬｃに相当する。酸化物半導体膜１０８中のＳｏｖに相当する領域がｎ型となることで、上記実効チャネル長は、一対の電極１１２ａ、１１２ｂの間の長さに相当するＬｍとなる。なお、一対の電極１１２ａ、１１２ｂの間の長さに相当するＬｍが１μｍ以上６μｍ以下の場合、オン電流を高くすることができる。
酸化物半導体膜１０８には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）を用いることができる。また、酸化物半導体膜１０８は、結晶部を含み、該結晶部のｃ軸が酸化物半導体膜１０８の被形成面の法線ベクトルに平行であると好ましい。酸化物半導体膜１０８が結晶部を含む構成の場合、一対の電極１１２ａ、１１２ｂに含まれる不純物（例えば銅（Ｃｕ）元素など）の酸化物半導体膜１０８膜中への入り込みを、抑制することができる。なお、結晶部を含む酸化物半導体膜１０８には、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いると好適である。
また、図１（Ｃ）の断面図に示すように、導電膜１２０ｂは、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８、及び第１の絶縁膜１１０に設けられる開口部１４２ａ、１４２ｂにおいて、第１のゲート電極として機能する導電膜１０４に接続される。よって、導電膜１２０ｂと導電膜１０４とは、同じ電位が与えられる。
また、図１（Ｃ）の断面図に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４と、第２のゲート電極として機能する導電膜１２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜１０８の全体は、第１の絶縁膜１１０、及び絶縁膜１１４、１１６、１１８を介して導電膜１２０ｂに覆われている。また、第２のゲート電極として機能する導電膜１２０ｂと第１のゲート電極として機能する導電膜１０４とは、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８、及び第１の絶縁膜１１０に設けられる開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面は、第１の絶縁膜１１０を介して第２のゲート電極として機能する導電膜１２０ｂと対向している。
別言すると、トランジスタ１５０のチャネル幅方向において、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂは、ゲート絶縁膜として機能する絶縁膜１０６、及びゲート絶縁膜として機能する絶縁膜１１４、１１６、１１８に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜１０６、第１の絶縁膜１１０、及びゲート絶縁膜として機能する絶縁膜１１４、１１６、１１８を介して酸化物半導体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１５０に含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１５０のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１５０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１５０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１５０を微細化することが可能となる。また、トランジスタ１５０は、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂによって囲まれた構造を有するため、トランジスタ１５０の機械的強度を高めることができる。
なお、トランジスタ１５０において、開口部１４２ａ、１４２ｂのいずれか一方の開口部を形成して、該開口部において導電膜１２０ｂと導電膜１０４を接続する構成としてもよい。
以上のように本発明の一態様の半導体装置は、酸化物半導体膜上に酸化物半導体膜の保護絶縁膜として機能する第１の絶縁膜が設けられる構成である。したがって、一対の電極に含まれる不純物を酸化物半導体膜中に入り込むのを抑制することができる。また、第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有することで、トランジスタのオン電流を高くすることができる。さらに該トランジスタの構造が上記説明したｓ−ｃｈａｎｎｅｌ構造である。したがって、トランジスタの電流駆動能力が向上され、且つ信頼性の高い新規な半導体装置を実現することが可能となる。ただし、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下ではない領域を有してもよいし、一対の電極は、間の長さが１μｍ以上６μｍ以下ではない領域を有してもよい。または、第１の絶縁膜は、全域にわたって、厚さが１ｎｍ以上５０ｎｍ以下であってもよい。または、一対の電極は、チャネル領域の全域にわたって、間の長さが１μｍ以上６μｍ以下であってもよい。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１５０を形成してもよい。または、基板１０２とトランジスタ１５０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１５０は耐熱性の劣る基板や可撓性の基板にも転載できる。
＜導電膜＞
ゲート電極として機能する導電膜１０４は、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。該合金としては、例えば、Ｃｕ−Ｍｎ合金などが挙げられる。また、導電膜１０４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、Ｃｕ−Ｍｎ合金膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、Ｃｕ−Ｍｎ合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、Ｃｕ−Ｍｎ合金膜上に銅膜を積層し、さらにその上にＣｕ−Ｍｎ合金膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、導電膜１０４と絶縁膜１０６ａとの間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜１０８より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
＜ゲート絶縁膜＞
トランジスタ１５０のゲート絶縁膜として機能する絶縁膜１０６ａ、１０６ｂとしては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６ａ、１０６ｂの積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
なお、トランジスタ１５０のチャネル領域として機能する酸化物半導体膜１０８と接する絶縁膜１０６ｂは、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０６ｂは、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０６ｂに酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０６ｂを形成すればよい。または、成膜後の絶縁膜１０６ｂに酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜１０６ａ、１０６ｂとして、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６ａとして窒化シリコン膜を形成し、絶縁膜１０６ｂとして酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１５０のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１５０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１５０の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜１０８は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）がある。とくに、酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）を用いると好ましい。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎ及びＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１５０のオフ電流を低減することができる。
また、酸化物半導体膜１０８は、一例としては、厚さが３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下である領域を有する。
また、酸化物半導体膜１０８としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１０８は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、より好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０−９／ｃｍ３以上１×１０１０／ｃｍ３未満である領域を有する。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ましい。一例としては、酸化物半導体膜１０８は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である領域を有する。
酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。なお、酸化物半導体膜１０８は、一例としては、二次イオン質量分析法により得られるシリコン濃度または炭素濃度が、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下である領域を有する。
また、酸化物半導体膜１０８は、一例としては、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下である領域を有する。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０８のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体膜１０８は、二次イオン質量分析法により得られる窒素濃度が、５×１０１８ａｔｏｍｓ／ｃｍ３以下である領域を有することが好ましい。
また、酸化物半導体膜１０８は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１０８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
＜第１の絶縁膜＞
トランジスタ１５０に用いることのできる第１の絶縁膜１１０としては、例えば、ＰＥＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム層を一種以上含む絶縁膜を用いることができる。なお、第１の絶縁膜１１０は、上述の材料の積層構造としてもよい。とくに、第１の絶縁膜１１０としては、酸化シリコン膜または酸化窒化シリコン膜を用いると酸化物半導体膜１０８との界面特性が向上するため好ましい。
なお、第１の絶縁膜１１０は、酸化物半導体膜１０８と接するため、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。第１の絶縁膜１１０に酸素過剰領域を形成するには、例えば酸素雰囲気下にて第１の絶縁膜１１０を形成すればよい。または、成膜後の第１の絶縁膜１１０に酸素を導入して酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、第１の絶縁膜１１０は、ＳＩＭＳで測定される窒素濃度が、一例としては、６×１０２０ａｔｏｍｓ／ｃｍ３以下である領域を有することが好ましい。この結果、第１の絶縁膜１１０において、窒素酸化物が生成されにくくなり、第１の絶縁膜１１０と、酸化物半導体膜１０８との界面におけるキャリアのトラップを低減することが可能である。また、第１の絶縁膜１１０を上述の範囲の窒素濃度とすることで、半導体装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能である。
また、第１の絶縁膜１１０は、一例としては、厚さが１ｎｍ以上５０ｎｍ以下である領域を有する。
また、第１の絶縁膜１１０の形状を図３２（Ａ）（Ｂ）（Ｃ）に示すようにしてもよい。図３２（Ａ）は、トランジスタ１５０の上面図であり、図３２（Ｂ）は図３２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間の切断面の断面図に相当し、図３２（Ｃ）は図３２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間の切断面の断面図に相当する。なお、図３２（Ａ）において、第１の絶縁膜１１０の形状を明確にするため、開口部１４２ａ、１４２ｂ、１４２ｃ、及び導電膜１２０ａ、１２０ｂを図示していない。
第１の絶縁膜１１０は、少なくとも酸化物半導体膜１０８のチャネル領域及び側面を覆う構成であるが、図３２（Ａ）（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８の側面の一部が、第１の絶縁膜１１０から露出し、一対の電極１１２ａ、１１２ｂと接する構成であってもよい。例えば、開口部１４０ａ、１４０ｂの形成工程時に、絶縁膜１１０を島状に加工することで、図３２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ構造とすることができる。
＜電極＞
トランジスタ１５０のソース電極及びドレイン電極として機能する一対の電極１１２ａ、１１２ｂとしては、銅、アルミニウム、金、又は銀等の低抵抗材料からなる単体、若しくは合金、又はこれらを主成分とする化合物を含む、単層構造又は積層構造とすることが好ましい。一対の電極１１２ａ、１１２ｂは配線としても機能するため、一対の電極１１２ａ、１１２ｂを銅、アルミニウム、金又は銀等の低抵抗材料を含んで形成することで、基板１０２として大面積基板を用いた場合においても配線遅延を抑制した半導体装置を作製することが可能となる。
また、一対の電極１１２ａ、１１２ｂを２層構造とする場合、２層目の導電膜の膜厚を厚くし、且つ銅、アルミニウム、金、又は銀等の低抵抗材料からなる単体、若しくは合金、又はこれらを主成分とする化合物を含む導電膜とし、１層目の導電膜には、上述の２層目の導電膜に対するバリア膜として機能する導電膜を用いて形成することが好ましい。例えば、１層目の導電膜としては、チタン、タンタル、モリブデン、タングステンの単体若しくは合金、又は窒化チタン、窒化タンタル、窒化モリブデン、窒化タングステン等を含む導電膜をバリア膜として用いることができる。また、一対の電極１１２ａ、１１２ｂを３層構造とする場合、上述の１層目及び２層目上に接して、２層目の導電膜に対するバリア膜として機能する導電膜を用いて３層目の導電膜を形成することが好ましい。
例えば、一対の電極１１２ａ、１１２ｂを２層構造とする場合、チタン膜上にアルミニウム膜を積層した構造、タングステン膜上に銅膜を積層した構造、タングステン膜上にアルミニウム膜を積層した構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層した構造、チタン膜上に銅膜を積層した構造、タングステン膜上に銅膜を積層した構造、モリブデン膜上に銅膜を積層した構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した構造、モリブデンとジルコニウムを含む合金膜上に銅膜を積層した構造、Ｃｕ−Ｍｎ合金膜上に銅膜を積層した構造等を用いることが好ましい。また、一対の電極１１２ａ、１１２ｂを３層構造とする場合、１層目及び３層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、Ｃｕ−Ｍｎ合金または窒化モリブデンでなる膜を形成し、２層目には、銅、アルミニウム、金又は銀等の低抵抗材料でなる膜を形成することが好ましい。
＜絶縁膜＞
絶縁膜１１４、１１６、１１８は、トランジスタ１５０のゲート絶縁膜としての機能、及び酸化物半導体膜１０８の保護絶縁膜としての機能を有する。例えば、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。なお、絶縁膜１１４を設けない構成としてもよい。
絶縁膜１１４としては、一例としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下である領域を有する酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまうためである。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成される。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が８．０×１０１４／ｃｍ２以上、好ましくは１．０×１０１５／ｃｍ２以上、さらに好ましくは１．５×１０１５／ｃｍ２以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
また、絶縁膜１１６に化学両論的組成を満たす酸素よりも多くの酸素を含ませるために、成膜後の絶縁膜１１６に酸素を導入してもよい。当該酸素の導入方法としては、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理法等を用いることができる。また、酸素の導入時、基板を加熱して処理すると、導入される酸素の量を多くすることができるため好適である。なお、酸素導入時の基板温度としては、例えば室温より高く３５０℃より低い温度が好ましい。また、上記プラズマ処理法としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシング装置ともいう）を用いると好適である。
また、絶縁膜１１６に酸素を導入する場合、絶縁膜１１６上に酸素の放出を抑制する保護膜を形成してもよい。当該保護膜としては、後述する導電膜１２０ａ、１２０ｂに用いることのできる材料を用いればよい。
例えば、絶縁膜１１６を形成後に絶縁膜１１６上に上述の保護膜を形成し、その後プラズマ処理法により当該保護膜を通過させて、絶縁膜１１６中に酸素を導入する。その後、保護膜を除去することで、絶縁膜１１６中に化学両論的組成を満たす酸素よりも多くの酸素を含ませることができる。
絶縁膜１１６としては、一例としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下である領域を有する酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、または３層以上の積層構造としてもよい。
絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
＜導電膜＞
トランジスタ１５０に用いる導電膜１２０ａ、１２０ｂとしては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０ａ、１２０ｂとしては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、トランジスタ１５０に用いる導電膜１２０ａ、１２０ｂとしては、先に記載の第１のゲート電極として機能する導電膜１０４に用いることのできる材料、またはソース電極及びドレイン電極として機能する一対の電極１１２ａ、１１２ｂに用いることのできる材料を適用してもよい。また、導電膜１２０ａ、１２０ｂとしては、例えば、スパッタリング法を用いて形成することができる。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜はスパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜半導体装置の構成例２＞
次に、図３乃至図５を用いて、本発明の一態様の半導体装置であるトランジスタ１５２、及びトランジスタ１５４について説明する。
まず、図３（Ａ）、（Ｂ）、（Ｃ）を用いて、本発明の一態様の半導体装置であるトランジスタ１５２について説明する。
図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５２の上面図であり、図３（Ｂ）は、図３（Ａ）の一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１５２は、基板１０２上の第１のゲート電極としての機能を有する導電膜１０４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６と、絶縁膜１０６上の導電膜１０４と重畳する酸化物半導体膜１０８と、酸化物半導体膜１０８上の金属酸化膜１０８ａ、１０８ｂと、金属酸化膜１０８ｂ上の第１の絶縁膜１１０と、第１の絶縁膜１１０上の酸化物半導体膜１０８に電気的に接続される一対の電極１１２ａ、１１２ｂと、第１の絶縁膜１１０及び一対の電極１１２ａ、１１２ｂ上の絶縁膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する。
また、酸化物半導体膜１０８と、金属酸化膜１０８ａ、１０８ｂを合わせて酸化物積層膜と呼称する場合がある。
図３に示すトランジスタ１５２は、酸化物半導体膜１０８上に金属酸化膜１０８ａ、１０８ｂを有する点において、図１に示すトランジスタ１５０と相違する。その他の構成は、トランジスタ１５０と同様であり同様の効果を奏する。なお、トランジスタ１５２においては、金属酸化膜１０８ａ、１０８ｂを形成することによって、酸化物半導体膜１０８に入り込む不純物（ここでは、一対の電極１１２ａ、１１２ｂに含まれる不純物、例えば銅など）をさらに抑制することできる。なお、金属酸化膜１０８ａ、１０８ｂの詳細については後述する。
また、トランジスタ１５２は、先に説明したトランジスタ１５０と同様に、ｓ−ｃｈａｎｎｅｌ構造である。
具体的には、図３（Ｂ）の断面図に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４と、バックゲート電極として機能する導電膜１２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。バックゲート電極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜１０８及び金属酸化膜１０８ａ、１０８ｂの全体は、第１の絶縁膜１１０、及び絶縁膜１１４、１１６、１１８を介して導電膜１２０ｂに覆われている。また、バックゲート電極として機能する導電膜１２０ｂと第１のゲート電極として機能する導電膜１０４とは、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８及び第１の絶縁膜１１０に設けられる開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面は、第１の絶縁膜１１０を介してバックゲート電極として機能する導電膜１２０ｂと対向している。
別言すると、トランジスタ１５２のチャネル幅方向において、第１のゲート電極として機能する導電膜１０４及びバックゲート電極として機能する導電膜１２０ｂは、ゲート絶縁膜として機能する絶縁膜１０６、第１の絶縁膜１１０、及びゲート絶縁膜として機能する絶縁膜１１４、１１６、１１８に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜１０６、第１の絶縁膜１１０、及びゲート絶縁膜として機能する絶縁膜１１４、１１６、１１８を介して酸化物半導体膜１０８を囲む構成である。
次に、図４（Ａ）、（Ｂ）、（Ｃ）を用いて、本発明の一態様の半導体装置であるトランジスタ１５４について説明する。
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５４の上面図であり、図４（Ｂ）は、図４（Ａ）の一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１５４は、基板１０２上の第１のゲート電極としての機能を有する導電膜１０４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６と、絶縁膜１０６上の導電膜１０４と重畳する酸化物半導体膜１０８と、酸化物半導体膜１０８上の金属酸化膜１０８ｂと、金属酸化膜１０８ｂ上の第１の絶縁膜１１０と、第１の絶縁膜１１０上の酸化物半導体膜１０８に電気的に接続される一対の電極１１２ａ、１１２ｂと、第１の絶縁膜１１０及び一対の電極１１２ａ、１１２ｂ上の絶縁膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する。
また、酸化物半導体膜１０８と、金属酸化膜１０８ｂを合わせて酸化物積層膜と呼称する場合がある。
図４に示すトランジスタ１５４は、酸化物半導体膜１０８上に金属酸化膜１０８ｂを有する点において、図１に示すトランジスタ１５０と相違する。その他の構成は、トランジスタ１５０と同様であり同様の効果を奏する。なお、トランジスタ１５４においては、金属酸化膜１０８ｂを形成することによって、酸化物半導体膜１０８に入り込む不純物（ここでは、一対の電極１１２ａ、１１２ｂに含まれる不純物）をさらに抑制することできる。
また、トランジスタ１５４は、先に説明したトランジスタ１５０と同様に、ｓ−ｃｈａｎｎｅｌ構造である。
次に、図３に示すトランジスタ１５２及び図４に示すトランジスタ１５４に用いることのできる酸化物半導体膜１０８、金属酸化膜１０８ａ、及び金属酸化膜１０８ｂについて、以下詳細に説明する。
酸化物半導体膜１０８としては、先に記載の材料、例えば、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）で構成される材料を用いる。また、金属酸化膜１０８ａとしては、Ｉｎ−Ｍ−Ｚｎ酸化物、あるいはＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）で構成される材料を用いる。また、金属酸化膜１０８ｂとしては、Ｉｎ−Ｍ−Ｚｎ酸化物、あるいはＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）で構成される材料を用いる。
なお、金属酸化膜１０８ａと金属酸化膜１０８ｂを同種の材料を用いて形成する場合、金属酸化膜１０８ａと金属酸化膜１０８ｂの界面が確認されない場合がある。
また、金属酸化膜１０８ｂが後述するＣＡＡＣ−ＯＳである場合、一対の電極１１２ａ、１１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
ここで、酸化物半導体膜１０８及び金属酸化膜１０８ａ、１０８ｂ、並びに酸化物半導体膜１０８及び金属酸化膜１０８ａ、１０８ｂに接する絶縁膜のバンド構造について、図５を用いて説明する。
図５（Ａ）は、絶縁膜１０６ｂ、酸化物半導体膜１０８、金属酸化膜１０８ａ、金属酸化膜１０８ｂ、及び第１の絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図５（Ｂ）は、絶縁膜１０６ｂ、酸化物半導体膜１０８、金属酸化膜１０８ｂ、及び第１の絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０６ｂ、酸化物半導体膜１０８、金属酸化膜１０８ａ、１０８ｂ、及び第１の絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図５（Ａ）は、絶縁膜１０６ｂ及び第１の絶縁膜１１０として酸化シリコン膜を用い、酸化物半導体膜１０８として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、金属酸化膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：６の金属酸化物ターゲットを用いて形成される金属酸化膜を用い、金属酸化膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：４：５の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
また、図５（Ｂ）は、絶縁膜１０６ｂ及び第１の絶縁膜１１０として酸化シリコン膜を用い、酸化物半導体膜１０８として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、金属酸化膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：６の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
図５（Ａ）、（Ｂ）に示すように、酸化物半導体膜１０８、及び金属酸化膜１０８ａ、１０８ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８と金属酸化膜１０８ａとの界面、または酸化物半導体膜１０８と金属酸化膜１０８ｂとの界面において、酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８及び金属酸化膜１０８ａ、１０８ｂに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図５（Ａ）、（Ｂ）に示す構成とすることで酸化物半導体膜１０８がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８に形成されることがわかる。
なお、金属酸化膜１０８ａ、１０８ｂを設けることにより、酸化物半導体膜１０８に形成されうるトラップ準位を遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜１０８の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位となるような構成すると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、図５（Ａ）、（Ｂ）において、金属酸化膜１０８ａ、１０８ｂは、酸化物半導体膜１０８よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８の伝導帯下端のエネルギー準位と、金属酸化膜１０８ａ、１０８ｂの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、金属酸化膜１０８ａ、１０８ｂの電子親和力と、酸化物半導体膜１０８の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８が電流の主な経路となり、チャネル領域として機能する。また、金属酸化膜１０８ａ、１０８ｂは、チャネル領域が形成される酸化物半導体膜１０８を構成する金属元素の一種以上から構成される金属酸化膜であるため、酸化物半導体膜１０８と金属酸化膜１０８ａとの界面、または酸化物半導体膜１０８と金属酸化膜１０８ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、金属酸化膜１０８ａ、１０８ｂは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、金属酸化膜１０８ａ、１０８ｂには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、金属酸化膜１０８ａ、１０８ｂの伝導帯下端のエネルギー準位が、酸化物半導体膜１０８の伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、金属酸化膜１０８ａ、１０８ｂは、膜中にスピネル型の結晶構造が含まれないことが好ましい。金属酸化膜１０８ａ、１０８ｂの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、一対の電極１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８へ拡散してしまう場合がある。なお、金属酸化膜１０８ａ、１０８ｂが後述するＣＡＡＣ−ＯＳである場合、一対の電極１１２ａ、１１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
金属酸化膜１０８ａ、１０８ｂの膜厚は、一対の電極１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８に拡散することを抑制することのできる膜厚以上であって、第１の絶縁膜１１０、または絶縁膜１１４から酸化物半導体膜１０８への酸素の供給を抑制する膜厚未満とする。例えば、金属酸化膜１０８ａ、１０８ｂの膜厚が１０ｎｍ以上であると、一対の電極１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８へ拡散するのを抑制することができる。また、金属酸化膜１０８ａ、１０８ｂの膜厚を１００ｎｍ以下とすると、第１の絶縁膜１１０または絶縁膜１１４、１１６から酸化物半導体膜１０８へ効果的に酸素を供給することができる。
金属酸化膜１０８ａ、１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、元素ＭとしてＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有することで、金属酸化膜１０８ａ、１０８ｂのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、酸化物半導体膜１０８との電子親和力の差を元素Ｍの組成によって制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、金属酸化膜１０８ａ、１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１０８及び金属酸化膜１０８ａ、１０８ｂが、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、酸化物半導体膜１０８と比較して、金属酸化膜１０８ａ、１０８ｂに含まれるＭ（Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の原子数比が大きく、代表的には、酸化物半導体膜１０８に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１０８及び金属酸化膜１０８ａ、１０８ｂが、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、酸化物半導体膜１０８をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、金属酸化膜１０８ａ、１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき、酸化物半導体膜１０８において、ｙ１がｘ１以上であると、酸化物半導体膜１０８を用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、酸化物半導体膜１０８を用いるトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、酸化物半導体膜１０８を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０８として後述のＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
また、金属酸化膜１０８ａ、１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、金属酸化膜１０８ａ、１０８ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、インジウムに対するＭの原子数比率を大きくすることで、金属酸化膜１０８ａ、１０８ｂのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等がある。
また、金属酸化膜１０８ａ、１０８ｂがＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）の場合、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない金属酸化膜１０８ａ、１０８ｂを形成することができる。また、金属酸化膜１０８ａ、１０８ｂとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、金属酸化膜１０８ａ、１０８ｂを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０８、及び金属酸化膜１０８ａ、１０８ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
＜半導体装置の構成例３＞
次に、図２５及び図２６を用いて、本発明の一態様の半導体装置であるトランジスタ１５２Ａ、及びトランジスタ１５４Ａについて説明する。
まず、図２５（Ａ）、（Ｂ）、（Ｃ）を用いて、本発明の一態様の半導体装置であるトランジスタ１５２Ａについて説明する。
図２５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５２Ａの上面図であり、図２５（Ｂ）は、図２５（Ａ）の一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２５（Ｃ）は、図２５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１５２Ａは、基板１０２上の第１のゲート電極としての機能を有する導電膜１０４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６と、絶縁膜１０６上の導電膜１０４と重畳する酸化物半導体膜１０８と、酸化物半導体膜１０８上の金属酸化膜１０８ａ、１０８ｂと、金属酸化膜１０８ｂ上の第１の絶縁膜１１０と、第１の絶縁膜１１０上の酸化物半導体膜１０８に電気的に接続される一対の電極１１２ａ、１１２ｂと、第１の絶縁膜１１０及び一対の電極１１２ａ、１１２ｂ上の絶縁膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する。
図２５に示すトランジスタ１５２Ａは、図３に示すトランジスタ１５２の変形例であり、金属酸化膜１０８ｂが酸化物半導体膜１０８及び金属酸化膜１０８ａの側面を覆う点において、図３に示すトランジスタ１５２と相違する。その他の構成は、トランジスタ１５２と同様であり、同様の効果を奏する。なお、トランジスタ１５２Ａにおいては、金属酸化膜１０８ｂが酸化物半導体膜１０８及び金属酸化膜１０８ａの側面を覆うことによって、酸化物半導体膜１０８及び金属酸化膜１０８ａに入り込む不純物（ここでは、一対の電極１１２ａ、１１２ｂに含まれる不純物）をさらに抑制することできる。
次に、図２６（Ａ）、（Ｂ）、（Ｃ）を用いて、本発明の一態様の半導体装置であるトランジスタ１５４Ａについて説明する。
図２６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５４Ａの上面図であり、図２６（Ｂ）は、図２６（Ａ）の一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２６（Ｃ）は、図２６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１５４Ａは、基板１０２上の第１のゲート電極としての機能を有する導電膜１０４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６と、絶縁膜１０６上の導電膜１０４と重畳する酸化物半導体膜１０８と、酸化物半導体膜１０８上の金属酸化膜１０８ｂと、金属酸化膜１０８ｂ上の第１の絶縁膜１１０と、第１の絶縁膜１１０上の酸化物半導体膜１０８に電気的に接続される一対の電極１１２ａ、１１２ｂと、第１の絶縁膜１１０及び一対の電極１１２ａ、１１２ｂ上の絶縁膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する。
図２６に示すトランジスタ１５４Ａは、図４に示すトランジスタ１５４の変形例であり、金属酸化膜１０８ｂが酸化物半導体膜１０８の側面を覆う点において、図４に示すトランジスタ１５４と相違する。その他の構成は、トランジスタ１５４と同様であり、同様の効果を奏する。なお、トランジスタ１５４Ａにおいては、金属酸化膜１０８ｂが酸化物半導体膜１０８の側面を覆うことによって、酸化物半導体膜１０８に入り込む不純物（ここでは、一対の電極１１２ａ、１１２ｂに含まれる不純物）をさらに抑制することできる。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ１５０の作製方法について、図６乃至図８を用いて以下詳細に説明する。
まず、基板１０２上に導電膜を形成し、該導電膜を、フォトリソグラフィ工程及びエッチング工程を用いて加工して第１のゲート電極として機能する導電膜１０４を形成する。次に、第１のゲート電極として機能する導電膜１０４上にゲート絶縁膜として機能する絶縁膜１０６を形成する。なお、絶縁膜１０６は、絶縁膜１０６ａ、１０６ｂを有する（図６（Ａ）参照）。
第１のゲート電極として機能する導電膜１０４は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、を用いて形成することができる。又は、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、先に説明した有機金属化学気相堆積（ＭＯＣＶＤ）法等の熱ＣＶＤ法、又は原子層堆積（ＡＬＤ）法を用いてもよい。
本実施の形態では、基板１０２としてガラス基板を用い、第１のゲート電極として機能する導電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。なお、導電膜１０４として、厚さ１００ｎｍのタングステン膜の換わりに厚さ２００ｎｍのＣｕ−Ｍｎ合金膜を用いてもよい。なお、該Ｃｕ−Ｍｎ合金膜としては、Ｃｕ−Ｍｎ金属ターゲット（Ｃｕ：Ｍｎ＝９０：１０［原子％］）を用いてスパッタリング法により形成することができる。
ゲート絶縁膜として機能する絶縁膜１０６は、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。本実施の形態では、ＰＥＣＶＤ法により、ゲート絶縁膜として機能する絶縁膜１０６ａとして厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁膜１０６ｂとして厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、ゲート絶縁膜として機能する絶縁膜１０６が有する絶縁膜１０６ａとしては、窒化シリコン膜の積層構造とすることができる。具体的には、絶縁膜１０６ａを、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層構造とすることができる。該３層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とすることができる。
絶縁膜１０６ａを、窒化シリコン膜の３層構造とすることで、例えば、導電膜１０４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
次いで、ゲート絶縁膜として機能する絶縁膜１０６上に酸化物半導体膜１０８を形成する（図６（Ｂ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いて、スパッタリング法により酸化物半導体膜を成膜し、該酸化物半導体膜を所望の領域に加工することで酸化物半導体膜１０８を形成する。
酸化物半導体膜１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。なお、酸化物半導体膜１０８を島状に加工する方法としては、ウェットエッチング法またはドライエッチング法などを用いればよい。
酸化物半導体膜１０８への加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体膜１０８への加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
なお、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置におけるチャンバーを、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁膜１０６及び酸化物半導体膜１０８上に第１の絶縁膜１１０を成膜する（図６（Ｃ）参照）。
第１の絶縁膜１１０としては、第１の絶縁膜１１０に用いることのできる列挙した材料の中から選択することで形成できる。本実施の形態においては、第１の絶縁膜１１０として、厚さ１０ｎｍの酸化窒化シリコン膜を用いる。なお、該酸化窒化シリコン膜としては、ＰＥＣＶＤ法で形成する。
次に、第１の絶縁膜１１０の所望の領域を加工して開口部１４０ａ、１４０ｂを形成する（図７（Ａ）参照）。
開口部１４０ａ、１４０ｂとしては、例えば、ドライエッチング法、ウェットエッチング法、またはドライエッチング法とウェットエッチング法を組み合わせて形成することができる。なお、開口部１４０ａ、１４０ｂの形成時において、酸化物半導体膜１０８の一部がエッチングされ、凹部を有する酸化物半導体膜１０８となる場合がある。
次に、開口部１４０ａ、１４０ｂを覆うように、酸化物半導体膜１０８及び第１の絶縁膜１１０上に導電膜を成膜し、該導電膜を所望の領域に加工することで、一対の電極１１２ａ、１１２ｂを形成する（図７（Ｂ）参照）。
一対の電極１１２ａ、１１２ｂとしては、一対の電極１１２ａ、１１２ｂに用いることのできる列挙した材料の中から選択することで形成できる。本実施の形態においては、一対の電極１１２ａ、１１２ｂとして、厚さ３０ｎｍのＣｕ−Ｍｎ合金膜と、厚さ２００ｎｍの銅（Ｃｕ）膜との積層膜を用いる。なお、該Ｃｕ−Ｍｎ合金膜としては、Ｃｕ−Ｍｎ金属ターゲット（Ｃｕ：Ｍｎ＝９０：１０［原子％］）を用いてスパッタリング法で形成する。また、銅（Ｃｕ）膜としては、スパッタリング法で形成する。
また、一対の電極１１２ａ、１１２ｂの加工方法としては、例えば、ドライエッチング法、ウェットエッチング法、またはドライエッチング法とウェットエッチング法を組み合わせる方法などが挙げられる。とくに、一対の電極１１２ａ、１１２ｂの加工方法として、ウェットエッチング法を用いると、製造コストを抑制することができるため、好適である。
次に、第１の絶縁膜１１０、及び一対の電極１１２ａ、１１２ｂを覆うように、ゲート絶縁膜及び保護絶縁膜として機能する絶縁膜１１４、１１６、１１８を形成する（図７（Ｃ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜１１６に含まれる酸素を酸化物半導体膜１０８に移動させることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、反応室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を２７．１２ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された反応室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、反応室に原料ガスを導入して反応室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、反応室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、第１の絶縁膜１１０、及び絶縁膜１１４が酸化物半導体膜１０８の保護膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
絶縁膜１１４、１１６を形成した後、加熱処理を行う。該加熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移動させ、酸化物半導体膜１０８に含まれる酸素欠損量をさらに低減することができる。加熱処理後に、絶縁膜１１８を形成する。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
絶縁膜１１４、１１６に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する絶縁膜１１８を形成後に加熱処理を行うと、絶縁膜１１４、１１６に含まれる水、水素等が酸化物半導体膜１０８に移動し、酸化物半導体膜１０８に欠陥が生じてしまう場合がある。よって、絶縁膜１１８の形成前に加熱処理を行うことで、絶縁膜１１４、１１６に含まれる水、水素を効果的に低減させることができる。
なお、絶縁膜１１６を、加熱しながら絶縁膜１１４上に形成することで、酸化物半導体膜１０８に酸素を移動させ、酸化物半導体膜１０８に含まれる酸素欠損を低減することが可能であるため、この加熱処理を行わなくともよい場合がある。
絶縁膜１１８をＰＥＣＶＤ法で形成する場合、基板温度は３００℃以上４００℃以下に、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるため好ましい。
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、１０以上５０以下とすることが好ましい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアの原料ガスから、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。反応室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
また、絶縁膜１１８の形成後に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。上記加熱処理を行う際には、絶縁膜１１４、１１６の水素および水が低減されているため、上述したような酸化物半導体膜１０８の欠陥の発生は抑えられている。
次に、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８及び第１の絶縁膜１１０に開口部１４２ａ、１４２ｂを形成する。また、絶縁膜１１４、１１６、１１８に開口部１４２ｃを形成する（図８（Ａ）参照）。
開口部１４２ａ、１４２ｂは、導電膜１０４に達する。また開口部１４２ｃは、電極１１２ｂに達する。開口部１４２ａ、１４２ｂ、１４２ｃは、同一の工程で形成することができる。例えば、ハーフトーンマスク（または、グレートーンマスク、位相差マスクなど）を用いて、所望の領域にパターンを形成し、ドライエッチング装置を用いて、開口部１４２ａ、１４２ｂ、１４２ｃを形成することができる。なお、ハーフトーンマスクまたはグレートーンマスクは、必要によって用いればよく、ハーフトーンマスクまたはグレートーンマスクを用いなくてもよい。また、開口部１４２ａ、１４２ｂと開口部１４２ｃの形成工程を分けてもよい。この場合、開口部１４２ａ、１４２ｂの形状が２段階の形状となる場合がある。
次に、絶縁膜１１８上に開口部１４２ａ、１４２ｂ、１４２ｃを覆うように導電膜１２０を形成する（図８（Ｂ）参照）。
導電膜１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜１２０としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜１２０を所望の領域に加工し、導電膜１２０ａ、１２０ｂを形成する（図８（Ｃ）参照）。
導電膜１２０ａ、１２０ｂの形成方法としては、例えば、ドライエッチング法、ウェットエッチング法、またはドライエッチング法とウェットエッチング法を組み合わせて用いればよい。
以上の工程により、図１に示す半導体装置であるトランジスタ１５０を形成することができる。
＜半導体装置の作製方法２＞
次に、本発明の一態様の半導体装置であるトランジスタ１５２、１５４の作製方法について、以下詳細に説明する。
図３に示すトランジスタ１５２が有する金属酸化膜１０８ａ、１０８ｂは、図６（Ｂ）に示す酸化物半導体膜１０８の形成時において、酸化物半導体膜１０８と金属酸化膜を連続して成膜することで、酸化物積層膜を形成し、その後、該酸化物積層膜を一括して加工し、島状にすることで形成される。
本実施の形態では、金属酸化膜１０８ａとして、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：６）を用いて、スパッタリング法により形成する。また、金属酸化膜１０８ｂとして、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：４：５）を用いて、スパッタリング法により形成する。
なお、スパッタリング法で酸化物半導体膜１０８及び金属酸化膜１０８ａ、１０８ｂを形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。ただし、大面積基板への対応が可能なＤＣ放電を用いて成膜を行うと、半導体装置の生産性を高めることができるため好ましい。
図４に示すトランジスタ１５４が有する金属酸化膜１０８ｂは、図６（Ｂ）に示す酸化物半導体膜１０８の形成時において、酸化物半導体膜１０８と金属酸化膜を連続して成膜することで、酸化物積層膜を形成し、その後、該酸化物積層膜を一括して加工し、島状にすることで形成される。
本実施の形態では、金属酸化膜１０８ｂとして、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：６）を用いて、スパッタリング法により形成する。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体膜の構成について以下詳細に説明を行う。
＜酸化物半導体の構造について＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１９（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図１９（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１９（Ｂ）に示す。図１９（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１９（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１９（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１９（Ｂ）および図１９（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１９（Ｄ）参照。）。図１９（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１９（Ｄ）に示す領域５１６１に相当する。
また、図２０（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２０（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２０（Ｂ）、図２０（Ｃ）および図２０（Ｄ）に示す。図２０（Ｂ）、図２０（Ｃ）および図２０（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２１（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２７（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２７（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２８より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２８中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図２９（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。図３０（Ａ）に、一例として、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図３０（Ａ）は、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図３０（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図２８中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させると、図３０（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図３０（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パンに例えられる）と、Ｉｎ−Ｏ層（具に例えられる）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合がある。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述の図２８中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレット５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図２９（Ｂ）参照。）。室温程度で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にすることができる。
図２９（Ａ）および図２９（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ移動することができる。
また、図２９（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図３１に断面模式図を示す。
図３１（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図３１（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１０５ｂの別の側面と接するように配置する。
次に、図３１（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらにペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図３１（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図２８中の（３）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
以上のいずれかの構成を有する酸化物半導体膜を用いて本発明の一態様に係る半導体装置を構成することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、実施の形態１で例示したトランジスタを用いて表示機能を有する表示装置の一例について、図９乃至図１１を用いて以下説明を行う。
図９（Ａ）は、表示装置の一例を示す上面図である。図９（Ａ）に示す表示装置３００は、第１の基板３０１上に設けられた画素部３０２と、第１の基板３０１に設けられたソースドライバ回路部３０４及びゲートドライバ回路部３０６と、画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６を囲むように配置されるシール材３１２と、第１の基板３０１に対向するように設けられる第２の基板３０５と、を有する。なお、第１の基板３０１と第２の基板３０５は、シール材３１２によって封止されている。すなわち、画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６は、第１の基板３０１とシール材３１２と第２の基板３０５によって封止されている。なお、図９（Ａ）には図示しないが、第１の基板３０１と第２の基板３０５の間には表示素子が設けられる。
また、表示装置３００は、第１の基板３０１上のシール材３１２によって囲まれている領域とは異なる領域に、画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６と電気的に接続されるＦＰＣ端子部３０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部３０８には、ＦＰＣ３１６が接続され、ＦＰＣ３１６によって画素部３０２、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６に各種信号等が供給される。また、画素部３０２、ソースドライバ回路部３０４、ゲートドライバ回路部３０６、及びＦＰＣ端子部３０８には、信号線３１０が各々接続されている。ＦＰＣ３１６により供給される各種信号等は、信号線３１０を介して、画素部３０２、ソースドライバ回路部３０４、ゲートドライバ回路部３０６、及びＦＰＣ端子部３０８に与えられる。
図９（Ｂ）は、表示装置の一例を示す上面図である。図９（Ｂ）に示す表示装置４００としては、図９（Ａ）に示す表示装置３００の第１の基板３０１の換わりに第１の基板４０１を用い、表示装置３００の第２の基板３０５の代わりに第２の基板４０５を用い、画素部３０２の代わりに画素部４０２を用いる。
また、表示装置３００、４００にゲートドライバ回路部３０６を複数設けてもよい。また、表示装置３００、４００としては、ソースドライバ回路部３０４、及びゲートドライバ回路部３０６を画素部３０２、４０２と同じ第１の基板３０１、４０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部３０６のみを第１の基板３０１、４０１に形成しても良いし、ソースドライバ回路部３０４のみを第１の基板３０１、４０１に形成しても良い。この場合、別途用意されたソースドライバ回路、またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板３０１、４０１に実装する構成としても良い。
また、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装置なども含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式により駆動回路基板、またはＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、表示装置３００、４００が有する画素部３０２、４０２、ソースドライバ回路部３０４及びゲートドライバ回路部３０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
なお、表示装置３００は、表示素子として液晶素子を用いる構成であり、表示装置４００は、表示素子として発光素子を用いる構成である。図１０及び図１１を用いて表示装置３００と表示装置４００の詳細について説明を行う。なお、表示装置３００と表示装置４００の共通部分について最初に説明し、次に異なる部分について説明する。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
＜表示装置の共通部分に関する説明＞
図１０は、図９（Ａ）に示す一点鎖線Ｑ−Ｒにおける切断面に相当する断面図である。図１１は、図９（Ｂ）に示す一点鎖線Ｖ−Ｗにおける切断面に相当する断面図である。
図１０及び図１１に示す表示装置３００、４００は、引き回し配線部３１１と、画素部３０２、４０２と、ソースドライバ回路部３０４と、ＦＰＣ端子部３０８と、を有する。なお、引き回し配線部３１１は、信号線３１０を有する。
また、引き回し配線部３１１が有する信号線３１０は、トランジスタ３５０のソース電極及びドレイン電極として機能する一対の電極と同じ工程で形成される。なお、信号線３１０は、トランジスタ３５０の第１のゲート電極として機能する導電膜と同じ工程で形成される導電膜を用いてもよい。
また、ＦＰＣ端子部３０８は、接続電極３６０、異方性導電膜３８０、及びＦＰＣ３１６を有する。なお、接続電極３６０は、トランジスタ３５０のソース電極及びドレイン電極として機能する一対の電極と同じ工程で形成される。また、接続電極３６０は、ＦＰＣ３１６が有する端子と異方性導電膜３８０を介して、電気的に接続される。
また、図１０及び図１１に示す表示装置３００、４００においては、画素部３０２、４０２にトランジスタ３５０、ソースドライバ回路部３０４にトランジスタ３５２がそれぞれ設けられる構成について、例示している。トランジスタ３５０、３５２は、図１に示すトランジスタ１５０と同様の構成である。なお、トランジスタ３５０、３５２の構成については、トランジスタ１５０の構成に限定されず、例えば、トランジスタ１５２、１５４、１５２Ａ、１５４Ａに示す構成のトランジスタを用いてよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。当該トランジスタを用いることによって、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、上述のトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
また、画素部のトランジスタ及び駆動回路部に使用するトランジスタに接続する信号線として、銅元素を含む配線を用いると、配線抵抗に起因する信号遅延等が少ない表示装置とすることができるため好適である。
なお、本実施の形態においては、画素部３０２、４０２に含まれるトランジスタ３５０と、ソースドライバ回路部３０４に含まれるトランジスタ３５２は、同一のサイズの構成としているが、これに限定されない。画素部３０２、及びソースドライバ回路部３０４に用いるトランジスタは、適宜サイズ（Ｌ／Ｗ）、または用いるトランジスタ数などを変えることができる。また、図１０及び図１１においては、ゲートドライバ回路部３０６は、図示していないが、接続先、または接続方法等を変更することで、ソースドライバ回路部３０４と同様の構成とすることができる。
また、図１０及び図１１において、トランジスタ３５０及びトランジスタ３５２が有する絶縁膜３６４、３６６、３６８上に平坦化絶縁膜３７０が設けられている。
絶縁膜３６４、３６６、３６８としては、先の実施の形態に示す絶縁膜１１４、１１６、１１８と、それぞれ同様の材料及び作製方法により形成することができる。
また、平坦化絶縁膜３７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜３７０を形成してもよい。また、平坦化絶縁膜３７０を設けない構成としてもよい。
また、トランジスタ３５０が有する一対の電極の一方には、導電膜３７２または導電膜４４４が接続される。導電膜３７２、４４４は、平坦化絶縁膜３７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜３７２としては、可視光において透光性のある導電膜を用いると好ましい。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、導電膜４４４としては、反射性のある導電膜を用いると好ましい。
＜表示素子として液晶素子を用いる表示装置の構成例１＞
図１０に示す表示装置３００は、液晶素子３７５を有する。液晶素子３７５は、導電膜３７２、導電膜３７４、及び液晶層３７６を有する。導電膜３７４は、第２の基板３０５側に設けられ、対向電極としての機能を有する。図１０に示す表示装置３００は、導電膜３７２と導電膜３７４に印加される電圧によって、液晶層３７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
なお、図１０において図示しないが、導電膜３７２、３７４の液晶層３７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図１０において図示しないが、カラーフィルタ（着色層）、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
第１の基板３０１及び第２の基板３０５としては、例えばガラス基板を用いることができる。
また、第１の基板３０１と第２の基板３０５の間には、スペーサ３７８が設けられる。スペーサ３７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層３７６の膜厚（セルギャップ）を制御するために設けられる。なお、スペーサ３７８として、球状のスペーサを用いていても良い。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が速い。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、光学的等方性であるため配向処理が不要である。また、また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
また、画素部３０２における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
＜表示素子として発光素子を用いる表示装置＞
図１１に示す表示装置４００は、発光素子４８０を有する。発光素子４８０は、導電膜４４４、ＥＬ層４４６、及び導電膜４４８を有する。表示装置４００は、発光素子４８０が有するＥＬ層４４６が発光することによって、画像を表示することができる。
また、図１１に示す表示装置４００は、第１の基板４０１と、接着層４１８と、絶縁膜４２０と、第１の素子層４１０と、封止層４３２と、第２の素子層４１１と、絶縁膜４４０と、接着層４１２と、第２の基板４０５と、を有する。また、第１の素子層４１０は、トランジスタ３５０、３５２と、絶縁膜３６４、３６６、３６８と、接続電極３６０と、発光素子４８０と、絶縁膜４３０と、信号線３１０と、接続電極３６０と、を有する。また、第２の素子層４１１は、絶縁膜４３４と、着色層４３６と、遮光層４３８と、を有する。なお、第１の素子層４１０と第２の素子層４１１は、封止層４３２を介して対向して配置される。
なお、第１の基板４０１と第２の基板４０５は、それぞれ可撓性を有する。したがって、第１の基板４０１と第２の基板４０５を用いて形成される表示装置４００は、フレキシブル性を有する。
第１の基板４０１と第２の基板４０５としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂等が挙げられる。とくに、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。
また、平坦化絶縁膜３７０、及び導電膜４４４上に絶縁膜４３０が設けられる。絶縁膜４３０は、導電膜４４４の一部を覆う。なお、発光素子４８０はトップエミッション構造である。したがって、導電膜４４８は透光性を有し、ＥＬ層４４６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜４４４側に光を射出するボトムエミッション構造や、導電膜４４４及び導電膜４４８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子４８０と重なる位置に、着色層４３６が設けられ、絶縁膜４３０と重なる位置、引き回し配線部３１１、及びソースドライバ回路部３０４に遮光層４３８が設けられている。着色層４３６及び遮光層４３８は、絶縁膜４３４で覆われている。発光素子４８０と絶縁膜４３４の間は封止層４３２で充填されている。なお、表示装置４００においては、着色層４３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層４４６を塗り分けにより形成する場合においては、着色層４３６を設けない構成としてもよい。
トランジスタ３５０、３５２は、絶縁膜４２０上に設けられる。絶縁膜４２０と第１の基板４０１は接着層４１８によって貼り合わされる。また、絶縁膜４４０と第２の基板４０５は接着層４１２によって貼り合わされる。絶縁膜４２０や絶縁膜４４０には、例えば、エポキシ樹脂、アラミド樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等の有機樹脂膜、または酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜などの透湿性の低い無機絶縁膜を用いることができる。絶縁膜４２０及び絶縁膜４４０に用いる材料、具体的には有機樹脂膜を用いる場合と、無機絶縁膜を用いる場合によって、表示装置４００の作製方法が異なる。該作製方法については、後述する。
接着層４１２、４１８には、例えば、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂を用いることができる。例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が発光素子４８０に侵入することを抑制でき、表示装置の信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラー（酸化チタン等）を混合することにより、発光素子４８０からの光取り出し効率を向上させることができ、好ましい。
また、接着層４１２、４１８には、光を散乱させる散乱部材を有していてもよい。例えば、接着層４１２、４１８には、上記樹脂と上記樹脂と屈折率が異なる粒子との混合物を用いることもできる。該粒子は光の散乱部材として機能する。樹脂と、該樹脂と屈折率の異なる粒子は、屈折率の差が０．１以上あることが好ましく、０．３以上あることがより好ましい。具体的には樹脂としては、エポキシ樹脂、アクリル樹脂、イミド樹脂、シリコーン等を用いることができる。また粒子としては、酸化チタン、酸化バリウム、ゼオライト等を用いることができる。酸化チタンおよび酸化バリウムの粒子は、光を散乱させる性質が強く好ましい。またゼオライトを用いると、樹脂等の有する水を吸着することができ、発光素子の信頼性を向上させることができる。
本実施の形態においては、耐熱性の高い基板上で第１の素子層４１０を作製したあとに、該耐熱性の高い基板から第１の素子層４１０を剥離し、接着層４１８を用いて第１の基板４０１上に絶縁膜４２０やトランジスタ３５０、３５２、発光素子４８０等を転置することで作製できる表示装置を示している。
第１の基板４０１、及び第２の基板４０５として、例えば、透水性が高く耐熱性が低い材料（樹脂など）を用いる場合、作製工程を高温（例えば、３００℃）にすることが難しいため、第１の基板４０１、第２の基板４０５上にトランジスタや絶縁膜を作製する条件に制限が生じてしまう。本実施の形態の作製方法では、耐熱性の高い基板上でトランジスタ等の作製を行えるため、信頼性の高いトランジスタや十分に透水性の低い絶縁膜を形成することができる。そして、それらを第１の基板４０１や第２の基板４０５へと転置することで、信頼性の高い表示装置を作製できる。これにより、本発明の一態様では、軽量または薄型であり、且つ信頼性の高い表示装置を実現できる。
また、第１の基板４０１及び第２の基板４０５には、それぞれ、靱性が高い材料を用いることが好ましい。これにより、耐衝撃性に優れ、破損しにくい発光装置を実現できる。例えば、第１の基板４０１及び第２の基板４０５を有機樹脂基板とすることで、基材にガラス基板を用いる場合に比べて、軽量であり、破損しにくい表示装置４００を実現できる。
また、第１の基板４０１に、熱放射率が高い材料を用いると表示装置の表面温度が高くなることを抑制でき、表示装置の破壊や信頼性の低下を抑制できる。例えば、第１の基板４０１を金属基板と熱放射率の高い層（例えば、金属酸化物やセラミック材料を用いることができる）の積層構造としてもよい。
ここで、図１１に示す表示装置４００の作製方法について、図１２乃至図１５を用いて以下詳細に説明を行う。なお、図１２においては、絶縁膜４２０及び絶縁膜４４０として有機樹脂膜を用いる構成について説明し、図１５においては、絶縁膜４２０及び絶縁膜４４０として無機絶縁膜を用いる構成について説明する。また、図１２乃至図１５においては、図面の煩雑さを避けるために、図１１に示す第１の素子層４１０及び第２の素子層４１１を簡略して図示している。
まず、絶縁膜４２０及び絶縁膜４４０として有機樹脂膜を用いる構成の表示装置の作製方法について以下説明を行う。
＜表示装置の作製方法１＞
まず、基板４６２上に絶縁膜４２０を形成し、絶縁膜４２０上に第１の素子層４１０を形成する（図１２（Ａ）参照）。
基板４６２としては、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板４６２として用いてもよい。
基板４６２にガラス基板を用いる場合、基板４６２と絶縁膜４２０との間に、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を形成すると、ガラス基板からの汚染を防止でき、好ましい。
絶縁膜４２０には、例えば、エポキシ樹脂、アラミド樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等の有機樹脂膜を用いることができる。中でもポリイミド樹脂を用いると耐熱性が高いため好ましい。絶縁膜４２０として、例えば、ポリイミド樹脂を用いる場合、該ポリイミド樹脂の膜厚は、３ｎｍ以上２０μｍ以下、好ましくは５００ｎｍ以上２μｍ以下である。絶縁膜４２０として、ポリイミド樹脂を用いる場合、スピンコート法、ディップコート法、ドクターブレード法等により形成することができる。例えば、絶縁膜４２０として、ポリイミド樹脂を用いる場合、該ポリイミド樹脂をドクターブレード法により、余分な樹脂を除去することで所望の厚さを得ることができる。
第１の素子層４１０としては、先の実施の形態に示すトランジスタ１５０の作製方法を参酌することで、トランジスタ３５０等を形成することが可能である。本実施の形態においては、トランジスタ３５０以外の構成の作製方法について、以下詳細に説明を行う。
なお、第１の素子層４１０としては、トランジスタ３５０を含む全ての構成の形成温度が室温以上３００℃以下であると好ましい。例えば、第１の素子層４１０に形成される無機材料で形成される絶縁膜または導電膜は、成膜温度が１５０℃以上３００℃以下、好ましくは２００℃以上２７０℃以下で形成されると好ましい。また、第１の素子層４１０に形成される有機樹脂材料で形成される絶縁膜等は、形成温度が室温以上１００℃以下で形成されると好ましい。また、トランジスタ３５０の形成工程において、例えば、作製工程中の加熱工程を行わなくてもよい。
また、トランジスタ３５０のチャネル領域には先に記載のＣＡＡＣ−ＯＳを用いると好適である。トランジスタ３５０のチャネル領域にＣＡＡＣ−ＯＳを用いると、例えば、表示装置４００を折り曲げる際に、チャネル領域にクラック等が入りづらく、曲げに対する耐性を高めることが可能となる。
また、第１の素子層４１０が有する絶縁膜４３０、導電膜３７２、ＥＬ層４４６、及び導電膜４４８は、以下の方法で形成することができる。
絶縁膜４３０としては、例えば、有機樹脂又は無機絶縁材料を用いることができる。有機樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、又はフェノール樹脂等を用いることができる。無機絶縁材料としては、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜４３０の作製が容易となるため、特に感光性の樹脂を用いることが好ましい。絶縁膜４３０の形成方法は、特に限定されず、例えば、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いればよい。
導電膜４４４としては、例えば、可視光において反射性の高い金属膜を用いると好ましい。該金属膜としては、例えば、アルミニウム、銀、またはこれらの合金等を用いることができる。また、導電膜４４４としては、例えば、スパッタリング法を用いて形成することができる。
ＥＬ層４４６としては、導電膜４４４と導電膜４４８から注入される正孔と電子とが再結合し発光できる発光材料を用いればよい。また、該発光材料の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの機能層を必要に応じて形成してもよい。また、ＥＬ層４４６としては、例えば、蒸着法、または塗布法などを用いて形成することができる。
導電膜４４８としては、例えば、可視光において透光性のある導電膜を用いると好ましい。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、導電膜４４８としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。とくに、導電膜４４８に酸化シリコンを添加したインジウム錫酸化物を用いると、表示装置４００を折り曲げる際に、導電膜４４８にクラック等が入りづらいため好適である。また、導電膜４４８としては、例えば、スパッタリング法を用いて形成することができる。
次に、第１の素子層４１０と、仮支持基板４６６とを、剥離用接着剤４６４を用いて接着し、基板４６２から絶縁膜４２０と第１の素子層４１０を剥離する。これにより、絶縁膜４２０と第１の素子層４１０は、仮支持基板４６６側に設けられる（図１２（Ｂ）参照）。
仮支持基板４６６としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いてもよい。
剥離用接着剤４６４としては、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるもののように、必要時に仮支持基板４６６と素子層４１０とを化学的もしくは物理的に分離することが可能な接着剤を用いる。
なお、仮支持基板４６６への転置工程は、様々な方法を適宜用いることができる。例えば、基板４６２の絶縁膜４２０が形成されていない側、すなわち図１２（Ｂ）に示す下方側より絶縁膜４２０にレーザ光４６８を照射することで、絶縁膜４２０を脆弱化させることで基板４６２と絶縁膜４２０を剥離することができる。また、上記レーザ光４６８の照射エネルギー密度を調整することで、基板４６２と絶縁膜４２０の密着性が高い領域と、基板４６２と絶縁膜４２０の密着性が低い領域を作り分けてから剥離してもよい。
なお、本実施の形態においては、基板４６２と絶縁膜４２０の界面で剥離する方法について例示したが、これに限定されない。例えば、絶縁膜４２０と第１の素子層４１０との界面で剥離してもよい。
また、基板４６２と絶縁膜４２０との界面に液体を浸透させて基板４６２から絶縁膜４２０を剥離してもよい。または、絶縁膜４２０と第１の素子層４１０との界面に液体を浸透させて絶縁膜４２０から第１の素子層４１０を剥離してもよい。上記液体としては、例えば、水、極性溶媒等を用いることができる。絶縁膜４２０を剥離する界面、具体的には基板４６２と絶縁膜４２０との界面または絶縁膜４２０と第１の素子層４１０との界面に液体を浸透させることによって、第１の素子層４１０に与えられる剥離に伴い発生する静電気等の影響を抑制することができる。
次に、絶縁膜４２０に接着層４１８を用いて第１の基板４０１を接着する（図１２（Ｃ）参照）。
次に、剥離用接着剤４６４を溶解または可塑化させて、第１の素子層４１０から剥離用接着剤４６４と仮支持基板４６６を取り除く（図１２（Ｄ）参照）。
なお、第１の素子層４１０の表面が露出するように剥離用接着剤４６４を水や溶媒などで除去すると好ましい。
以上により、第１の基板４０１上に第１の素子層４１０を作製することができる。
次に、図１２（Ａ）乃至図１２（Ｄ）に示す工程と同様の形成方法により、第２の基板４０５と、第２の基板４０５上の接着層４１２と、接着層４１２上の絶縁膜４４０と、第２の素子層４１１と、を形成する（図１３（Ａ）参照）。
第２の素子層４１１が有する絶縁膜４４０としては、絶縁膜４２０と同様の材料、ここでは有機樹脂膜を用いて形成することができる。
また、第２の素子層４１１が有する着色層４３６としては、特定の波長帯域の光を透過する有色層であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。各カラーフィルタは、様様な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
また、第２の素子層４１１が有する遮光層４３８としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、第２の素子層４１１が有する絶縁膜４３４としては、例えば、アクリル樹脂等の有機絶縁膜を用いることができる。なお、絶縁膜４３４は、必ずしも形成する必要はなく、絶縁膜４３４を形成しない構造としてもよい。
次に、第１の素子層４１０と第２の素子層４１１の間に、封止層４３２を充填し、第１の素子層４１０と第２の素子層４１１と、を貼り合わせる（図１３（Ｂ）参照）。
封止層４３２としては、例えば、固体封止とすることができる。ただし、封止層４３２としては、可撓性を有する構成が好ましい。封止層４３２としては、例えば、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。
最後に、接続電極３６０に異方性導電膜３８０とＦＰＣ４０８を貼り付ける。必要があればＩＣチップなどを実装させてもよい。
以上により、図１１に示す表示装置４００を作製することができる。
次に、絶縁膜４２０及び絶縁膜４４０として無機絶縁膜を用いる構成の表示装置の作製方法について以下説明を行う。なお、上記表示装置の作製方法１で記載した機能と同様の機能を有する構成については同様の符号を付し、その詳細な説明は省略する。
＜表示装置の作製方法２＞
まず、基板４６２上に剥離層４６３を形成する。次に、剥離層４６３上に絶縁膜４２０を形成し、絶縁膜４２０上に第１の素子層４１０を形成する（図１４（Ａ）参照）。
剥離層４６３としては、例えば、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素、該元素を含む合金材料、または該元素を含む化合物材料を含み、単層または積層された構造を用いることができる。また、シリコンを含む層の場合、該シリコンを含む層の結晶構造としては、非晶質、微結晶、多結晶、単結晶のいずれでもよい。
剥離層４６３としては、スパッタリング法、ＰＥＣＶＤ法、塗布法、印刷法等により形成できる。なお、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。
剥離層４６３が単層構造の場合、タングステン、モリブデン、またはタングステンとモリブデンの混合物を含む層を形成することが好ましい。また、タングステンの酸化物もしくは酸化窒化物を含む層、モリブデンの酸化物もしくは酸化窒化物を含む層、またはタングステンとモリブデンの混合物の酸化物もしくは酸化窒化物を含む層を形成してもよい。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
また、剥離層４６３として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。また、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、亜酸化窒素（Ｎ２Ｏ）プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、亜酸化窒素単独、あるいは該ガスとその他のガスとの混合気体雰囲気下で行ってもよい。上記プラズマ処理や加熱処理により、剥離層４６３の表面状態を変えることにより、剥離層４６３と後に形成される絶縁膜４２０との密着性を制御することが可能である。
絶縁膜４２０には、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜などの透湿性の低い無機絶縁膜を用いることができる。上記無機絶縁膜は、例えば、スパッタリング法、ＰＥＣＶＤ法等を用いて形成することができる。
次に、第１の素子層４１０と、仮支持基板４６６とを、剥離用接着剤４６４を用いて接着し、剥離層４６３から絶縁膜４２０と第１の素子層４１０を剥離する。これにより、絶縁膜４２０と第１の素子層４１０は、仮支持基板４６６側に設けられる（図１４（Ｂ）参照）。
なお、仮支持基板４６６への転置工程は、様々な方法を適宜用いることができる。例えば、剥離層４６３と絶縁膜４２０との界面に金属酸化膜を含む層を形成した場合は、該金属酸化膜を結晶化により脆弱化して、剥離層４６３から絶縁膜４２０を剥離することができる。また、剥離層４６３をタングステン膜で形成した場合は、アンモニア水と過酸化水素水の混合溶液によりタングステン膜をエッチングしながら剥離を行ってもよい。
また、剥離層４６３と絶縁膜４２０との界面に液体を浸透させて剥離層４６３から絶縁膜４２０を剥離してもよい。上記液体としては、例えば、水、極性溶媒等を用いることができる。絶縁膜４２０を剥離する界面、具体的には剥離層４６３と絶縁膜４２０との界面に液体を浸透させることによって、第１の素子層４１０に与えられる剥離に伴い発生する静電気等の影響を抑制することができる。
次に、絶縁膜４２０に接着層４１８を用いて第１の基板４０１を接着する（図１４（Ｃ）参照）。
次に、剥離用接着剤４６４を溶解または可塑化させて、第１の素子層４１０から剥離用接着剤４６４と仮支持基板４６６を取り除く（図１４（Ｄ）参照）。
なお、第１の素子層４１０の表面が露出するように剥離用接着剤４６４を水や溶媒などで除去すると好ましい。
以上により、第１の基板４０１上に第１の素子層４１０を作製することができる。
次に、図１４（Ａ）乃至図１４（Ｄ）に示す工程と同様の形成方法により、第２の基板４０５と、第２の基板４０５上の接着層４１２と、接着層４１２上の絶縁膜４４０と、第２の素子層４１１と、を形成する。その後、第１の素子層４１０と第２の素子層４１１の間に、封止層４３２を充填し、第１の素子層４１０と第２の素子層４１１と、を貼り合わせる。
最後に、接続電極３６０に異方性導電膜３８０とＦＰＣ４０８を貼り付ける。必要があればＩＣチップなどを実装させてもよい。
以上により、図１１に示す表示装置４００を作製することができる。
次に、図１０に示す表示装置３００の変形例である表示装置３００Ａについて、図１５を用いて説明する。
＜表示素子として液晶素子を用いる表示装置の構成例２＞
図１５に示す表示装置３００Ａは、液晶素子３７５を有する。液晶素子３７５は、導電膜３７３、導電膜３７７、及び液晶層３７６を有する。導電膜３７３は、第１の基板３０１上の平坦化絶縁膜３７０上に設けられ、反射電極としての機能を有する。図１５に示す表示装置３００Ａは、外光を利用し導電膜３７３で光を反射して着色層４３６を介して表示する、所謂反射型のカラー液晶表示装置である。
なお、図１５に示す表示装置３００Ａにおいては、画素部３０２の平坦化絶縁膜３７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜３７０を有機樹脂膜等で形成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜３７３は、上記凹凸に沿って形成される。したがって、外光が導電膜３７３に入射した場合において、導電膜３７３の表面で光を乱反射することが可能となり、視認性を向上させることができる。
また、表示装置３００Ａは、第２の基板３０５側に遮光層４３８、絶縁膜４３４、及び着色層４３６を有する。遮光層４３８、絶縁膜４３４、及び着色層４３６は、表示装置４００に記載の材料及び方法を援用することで形成することができる。また、表示装置３００Ａが有する導電膜３７３は、トランジスタ３５０のソース電極またはドレイン電極と電気的に接続される。導電膜３７３としては、導電膜４４４に記載の材料及び方法を援用することで形成することができる。
また、表示装置３００Ａは、容量素子３９０を有する。容量素子３９０は、一対の電極間に絶縁膜を有する。より具体的には、容量素子３９０は、トランジスタ３５０の第１のゲート電極として機能する導電膜と同一工程で形成される導電膜を一方の電極として用い、トランジスタ３５０のソース電極及びドレイン電極として機能する導電膜と同一工程で形成される導電膜を他方の電極として用い、上記一対の電極間には、トランジスタ３５０のゲート絶縁膜として機能する絶縁膜と同一工程で形成される絶縁膜と、酸化物半導体膜の保護絶縁膜として機能する第１の絶縁膜を有する。
以上のように、本発明の一態様の半導体装置であるトランジスタは、様々な表示装置に適用することが可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示装置について、図１６を用いて説明を行う。
図１６（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図１６（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図１６（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図１６（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図１６（Ａ）に示す複数の画素回路５０１は、例えば、図１６（Ｂ）に示す構成とすることができる。
図１６（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。
また、本発明の一態様の半導体装置は、例えば、トランジスタ５５０に適用することができる。トランジスタ５５０として、先の実施の形態に示すトランジスタ１５０、１５２、１５４等を適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１６（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１６（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１６（Ａ）に示す複数の画素回路５０１は、例えば、図１６（Ｃ）に示す構成とすることができる。
また、図１６（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。ここでは、トランジスタ５５２及びトランジスタ５５４いずれか一方または双方に先の実施の形態に示すトランジスタ１５０、１５２、１５４、１５２Ａ、１５４Ａ等を適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図１６（Ｃ）の画素回路５０１を有する表示装置では、例えば、図１６（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示モジュール及び電子機器について、図１７及び図１８を用いて説明を行う。
図１７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図１７において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図１８（Ａ）乃至図１８（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図１８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１８（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図１８（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１８（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１８（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１８（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１８（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図１８（Ａ）乃至図１８（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１８（Ａ）乃至図１８（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、トランジスタを作製し、該トランジスタのＩＤ−ＶＧ特性の評価を行った。
＜試料の作製＞
本実施例では、図１（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１５０に相当する構成のトランジスタを作製した。なお、図１（Ｂ）に示すトランジスタ１５０が有する第１の絶縁膜１１０の膜厚と、一対の電極１１２ａ、１１２ｂの間の長さの条件を振り、合計９条件の試料（試料Ａ１乃至Ａ３、試料Ｂ１乃至Ｂ３、及び試料Ｃ１乃至Ｃ３）を作製した。まず、本実施例で作製した試料の条件を表１に示す。
なお、表１において、Ｔｉｎｓ、Ｌｍ、Ｓｏｖ、及びＬｃは、図２に示すＴｉｎｓ、Ｌｍ、Ｓｏｖ、及びＬｃに相当する。また、表１に示す試料Ａ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３は本発明の一態様の半導体装置であり、試料Ｃ１、Ｃ２、Ｃ３は比較用の半導体装置である。
次に、表１に示す各試料の作製方法を以下に示す。
＜試料の作製方法＞
まず、基板としてガラス基板を用い、基板上に第１のゲート電極として機能する導電膜を形成した。
第１のゲート電極として機能する導電膜として、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、第１のゲート電極として機能する導電膜上にゲート絶縁膜として機能する絶縁膜を形成した。
ゲート絶縁膜として機能する絶縁膜として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの第１の酸化窒化シリコン膜と、を積層して形成した。
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、および第３の窒化シリコン膜の３層積層構造とした。
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
第１の酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃とした。
次に、ゲート絶縁膜として機能する絶縁膜を介して第１のゲート電極として機能する導電膜に重なる酸化物半導体膜を形成した。
ここでは、ゲート絶縁膜として機能する絶縁膜上に厚さ５０ｎｍの酸化物半導体膜をスパッタリング法で形成した。
酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、アルゴンおよび酸素の混合ガスを酸素割合５０％としてスパッタリング装置の反応室内に供給し、反応室内の圧力を０．６Ｐａに制御し、２．５ｋＷの交流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、第１の加熱処理を行った。該第１の加熱処理としては、窒素雰囲気で、４５０℃、１時間の処理後、続けて窒素と酸素の混合ガス雰囲気で、４５０℃、１時間の処理を行った。
次に、酸化物半導体膜に接する第１の絶縁膜を成膜した。
試料Ａ１、Ａ２、及びＡ３には、第１の絶縁膜として、厚さ１０ｎｍの第２の酸化窒化シリコン膜を成膜した。試料Ｂ１、Ｂ２、及びＢ３には、第１の絶縁膜として、厚さ５０ｎｍの第２の酸化窒化シリコン膜を成膜した。試料Ｃ１、Ｃ２、及びＣ３には、第１の絶縁膜として、厚さ１００ｎｍの第２の酸化窒化シリコン膜を成膜した。
第１の絶縁膜として用いた第２の酸化窒化シリコン膜としては、流量３０ｓｃｃｍのシラン、流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を２００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの電力を供給して、酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は２２０℃とした。
次に、第１の絶縁膜に酸化物半導体膜に達する開口部を形成した。該開口部は、フォトリソグラフィ工程により第１の絶縁膜上にマスクを形成し、該マスクを用いて、第１の絶縁膜の一部をエッチングすることにより形成した。
次に、上記開口部を覆うように、酸化物半導体膜に接する一対の電極を形成した。
まず、第１の絶縁膜及び酸化物半導体膜上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのチタン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極を形成した。
なお、上記一対の電極の形成時において、フォトリソグラフィ工程によるマスクのサイズを変えることで、表１に示すＬｍ、Ｓｏｖ、及びＬｃの長さの各試料を、それぞれ作製した。
次に、第１の絶縁膜及び一対の電極上に第２の絶縁膜を形成した。ここでは、第２の絶縁膜として、厚さが３２５ｎｍの第３の酸化窒化シリコン膜と、厚さが１００ｎｍの第４の窒化シリコン膜の２層構造とした。なお、上記第３の酸化窒化シリコン膜と、第４の窒化シリコン膜との形成の間に、第２の加熱処理を行った。
第３の酸化窒化シリコン膜として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したＰＥＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
第２の加熱処理として、窒素及び酸素の混合ガス雰囲気で、３５０℃、１時間の加熱処理を行った。第２の加熱処理を行うことで、第２の酸化窒化シリコン膜、及び第３の酸化窒化シリコン膜から水、窒素、水素等を脱離させると共に、第２の酸化窒化シリコン膜、及び第３の酸化窒化シリコン膜に含まれる酸素の一部を酸化物半導体膜へ供給した。
第４の窒化シリコン膜として、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとし、反応室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したＰＥＣＶＤ法により形成した。
次に、酸化物半導体膜及び一対の電極が設けられていない領域において、ゲート絶縁膜として機能する絶縁膜、第１の絶縁膜、及び第２の絶縁膜の一部に、第１のゲート電極として機能する導電膜に達する開口部を形成した。該開口部は、フォトリソグラフィ工程により第２の絶縁膜上にマスクを形成し、該マスクを用いて、ゲート絶縁膜として機能する絶縁膜、第１の絶縁膜、及び第２の絶縁膜の一部をエッチングすることにより形成した。
次に、上記開口部を覆うように、第２の絶縁膜上にバックゲート電極として機能する導電膜を形成した。バックゲート電極として機能する導電膜は、上記開口部を介して、第１のゲート電極として機能する導電膜と電気的に接続する構成とした。
バックゲート電極として機能する導電膜として、スパッタリング法により厚さが１００ｎｍの酸化シリコンを含む酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、表１に示す本実施例の試料を得た。
なお、表１に示す各試料のチャネル幅（Ｗ）は５０μｍとした。
＜ＩＤ−ＶＧ特性＞
次に、表１に示す試料Ａ１、試料Ａ２、試料Ａ３、試料Ｂ１、試料Ｂ２、試料Ｂ３、試料Ｃ１、試料Ｃ２、及び試料Ｃ３のトランジスタの初期特性として、ＩＤ−ＶＧ特性を測定した。ＩＤ−ＶＧ特性の評価方法としては、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧、ＶＤともいう）を１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧、ＶＧともいう）を−１５Ｖから１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流、ＩＤともいう）の変化を測定した。
ここで、表１に示す試料Ａ１、試料Ａ２、試料Ａ３、試料Ｂ１、試料Ｂ２、試料Ｂ３、試料Ｃ１、試料Ｃ２、及び試料Ｃ３においては、第１のゲート電極として機能する導電膜と、バックゲート電極として機能する導電膜とを電気的に接続した状態でゲート電圧を加えるような駆動方法を用いた。このような駆動方法では、第１のゲート電極として機能する導電膜と、バックゲート電極として機能する導電膜とのゲート電圧が等しくなる。
図２２（Ａ）に試料Ａ１のＩＤ−ＶＧ特性を、図２２（Ｂ）に試料Ａ２のＩＤ−ＶＧ特性を、図２２（Ｃ）に試料Ａ３のＩＤ−ＶＧ特性を、図２３（Ａ）に試料Ｂ１のＩＤ−ＶＧ特性を、図２３（Ｂ）に試料Ｂ２のＩＤ−ＶＧ特性を、図２３（Ｃ）に試料Ｂ３のＩＤ−ＶＧ特性を、図２４（Ａ）に試料Ｃ１のＩＤ−ＶＧ特性を、図２４（Ｂ）に試料Ｃ２のＩＤ−ＶＧ特性を、図２４（Ｃ）に試料Ｃ３のＩＤ−ＶＧ特性を、それぞれ示す。
また、図２２乃至図２４のそれぞれにおいて、第１の縦軸はドレイン電流ＩＤを、第２の縦軸は電界効果移動度（μＦＥともいう）を、横軸はゲート電圧ＶＧを、それぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、ドレイン電圧ＶＤが１０Ｖのときに算出した電界効果移動度を示している。
図２２乃至図２４に示す結果から、第１の絶縁膜の膜厚、すなわちＴｉｎｓが薄い方がオン電流及び電界効果移動度の値が高くなっていることが分かった。しかしながら、図２２（Ｃ）に示す試料Ａ３では、トランジスタのオンオフ比が取れていない。これは、試料Ａ３においては、Ｔｉｎｓが１０ｎｍであり、Ｌｍが２μｍであり、Ｓｏｖが４μｍであるため、酸化物半導体膜中のｎ型領域がチャネル長方向に広がりすぎたために、導通したと示唆される。したがって、Ｔｉｎｓが１０ｎｍの場合においては、Ｌｍは２μｍを超えると好ましい。また、図２３（Ｃ）に示すＴｉｎｓが５０ｎｍの試料Ｂ３では、トランジスタのオンオフ比が取れている。したがって、Ｔｉｎｓが５０ｎｍの場合においては、Ｌｍは１μｍ以上が好ましい。
一方で、図２４（Ａ）、（Ｂ）、（Ｃ）に示す試料Ｃ１、Ｃ２、Ｃ３は、本発明の一態様である試料Ａ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３と比較し、オン電流及び電界効果移動度の値が低い結果であった。
以上の結果から、厚さが１ｎｍ以上５０ｎｍ以下である領域を有する第１の絶縁膜と、間の長さが１μｍ以上６μｍ以下である領域を有する一対の電極とすることで、高いオン電流及び高い電界効果移動度を有する半導体装置を実現することができる。
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０６ａ 絶縁膜
１０６ｂ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 金属酸化膜
１０８ｂ 金属酸化膜
１１０ 絶縁膜
１１２ａ 電極
１１２ｂ 電極
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１４０ａ 開口部
１４０ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１５０ トランジスタ
１５２ トランジスタ
１５２Ａ トランジスタ
１５４ トランジスタ
１５４Ａ トランジスタ
３００ 表示装置
３００Ａ 表示装置
３０１ 基板
３０２ 画素部
３０４ ソースドライバ回路部
３０５ 基板
３０６ ゲートドライバ回路部
３０８ ＦＰＣ端子部
３１０ 信号線
３１１ 配線部
３１２ シール材
３１６ ＦＰＣ
３５０ トランジスタ
３５２ トランジスタ
３６０ 接続電極
３６４ 絶縁膜
３６６ 絶縁膜
３６８ 絶縁膜
３７０ 平坦化絶縁膜
３７２ 導電膜
３７３ 導電膜
３７４ 導電膜
３７５ 液晶素子
３７６ 液晶層
３７７ 導電膜
３７８ スペーサ
３８０ 異方性導電膜
３９０ 容量素子
４００ 表示装置
４０１ 基板
４０２ 画素部
４０５ 基板
４０８ ＦＰＣ
４１０ 素子層
４１１ 素子層
４１２ 接着層
４１８ 接着層
４２０ 絶縁膜
４３０ 絶縁膜
４３２ 封止層
４３４ 絶縁膜
４３６ 着色層
４３８ 遮光層
４４０ 絶縁膜
４４４ 導電膜
４４６ ＥＬ層
４４８ 導電膜
４６２ 基板
４６３ 剥離層
４６４ 剥離用接着剤
４６６ 仮支持基板
４６８ レーザ光
４８０ 発光素子
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (10)

  1. 酸化物半導体膜と、
    前記酸化物半導体膜と重なる第１のゲート電極と、
    前記酸化物半導体膜と前記第１のゲート電極の間のゲート絶縁膜と、
    前記酸化物半導体膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の前記酸化物半導体膜に電気的に接続する一対の電極と、
    前記第１の絶縁膜及び前記一対の電極上の第２の絶縁膜と、
    前記第２の絶縁膜上の前記酸化物半導体膜と重畳する第２のゲート電極と、
    を有するトランジスタを有し、
    前記第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、
    前記一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有する、
    ことを特徴とする半導体装置。
  2. 酸化物半導体膜と、
    前記酸化物半導体膜と重なる第１のゲート電極と、
    前記酸化物半導体膜と前記第１のゲート電極の間のゲート絶縁膜と、
    前記酸化物半導体膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の前記酸化物半導体膜に電気的に接続する一対の電極と、
    前記第１の絶縁膜及び前記一対の電極上の第２の絶縁膜と、
    前記第２の絶縁膜上の前記酸化物半導体膜と重畳する第２のゲート電極と、
    を有するトランジスタを有し、
    前記トランジスタのチャネル幅方向において、前記第１のゲート電極及び前記第２のゲート電極は、
    前記ゲート絶縁膜、前記第１の絶縁膜、及び前記第２の絶縁膜に設けられる開口部において接続すると共に、前記ゲート絶縁膜、前記第１の絶縁膜、及び前記第２の絶縁膜を介して前記酸化物半導体膜を囲み、
    前記第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、
    前記一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有する、
    ことを特徴とする半導体装置。
  3. 酸化物半導体膜及び金属酸化膜を含む酸化物積層膜と、
    前記酸化物積層膜と重なる第１のゲート電極と、
    前記酸化物積層膜と前記第１のゲート電極の間のゲート絶縁膜と、
    前記酸化物積層膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の前記酸化物積層膜に電気的に接続する一対の電極と、
    前記第１の絶縁膜及び前記一対の電極上の第２の絶縁膜と、
    前記第２の絶縁膜上の前記酸化物積層膜と重畳する第２のゲート電極と、
    を有するトランジスタを有し、
    前記第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、
    前記一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有する、
    ことを特徴とする半導体装置。
  4. 酸化物半導体膜及び金属酸化膜を含む酸化物積層膜と、
    前記酸化物積層膜と重なる第１のゲート電極と、
    前記酸化物積層膜と前記第１のゲート電極の間のゲート絶縁膜と、
    前記酸化物積層膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の前記酸化物積層膜に電気的に接続する一対の電極と、
    前記第１の絶縁膜及び前記一対の電極上の第２の絶縁膜と、
    前記第２の絶縁膜上の前記酸化物積層膜と重畳する第２のゲート電極と、
    を有するトランジスタを有し、
    前記トランジスタのチャネル幅方向において、前記第１のゲート電極及び前記第２のゲート電極は、
    前記ゲート絶縁膜、前記第１の絶縁膜、及び前記第２の絶縁膜に設けられる開口部において接続すると共に、前記ゲート絶縁膜、前記第１の絶縁膜、及び前記第２の絶縁膜を介して前記酸化物積層膜を囲み、
    前記第１の絶縁膜は、厚さが１ｎｍ以上５０ｎｍ以下である領域を有し、
    前記一対の電極は、間の長さが１μｍ以上６μｍ以下である領域を有する、
    ことを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一つにおいて、
    前記酸化物半導体膜は、
    Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）である、
    ことを特徴とする半導体装置。
  6. 請求項１乃至請求項４のいずれか一つにおいて、
    前記酸化物半導体膜は、
    結晶部を含み、前記結晶部のｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行である、
    ことを特徴とする半導体装置。
  7. 請求項３乃至請求項４のいずれか一つにおいて、
    前記金属酸化膜は、
    Ｉｎ−Ｍ−Ｚｎ酸化物またはＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）である、
    ことを特徴とする半導体装置。
  8. 請求項１乃至請求項４のいずれか一つにおいて、
    前記金属酸化膜は、
    結晶部を含み、前記結晶部のｃ軸が前記金属酸化膜の被形成面の法線ベクトルに平行である、
    ことを特徴とする半導体装置。
  9. 請求項１乃至請求項４のいずれか一つにおいて、
    前記金属酸化膜の伝導帯下端のエネルギー準位が、前記酸化物半導体膜よりも真空準位に近い、
    ことを特徴とする半導体装置。
  10. 請求項１乃至請求項９に記載のいずれか一つの半導体装置を用いた表示装置。
JP2014250748A 2013-12-12 2014-12-11 半導体装置 Expired - Fee Related JP6537264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014250748A JP6537264B2 (ja) 2013-12-12 2014-12-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013256867 2013-12-12
JP2013256867 2013-12-12
JP2014250748A JP6537264B2 (ja) 2013-12-12 2014-12-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2015133484A true JP2015133484A (ja) 2015-07-23
JP2015133484A5 JP2015133484A5 (ja) 2018-01-25
JP6537264B2 JP6537264B2 (ja) 2019-07-03

Family

ID=53369478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250748A Expired - Fee Related JP6537264B2 (ja) 2013-12-12 2014-12-11 半導体装置

Country Status (2)

Country Link
US (1) US9627413B2 (ja)
JP (1) JP6537264B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502110B2 (en) 2020-03-18 2022-11-15 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
CN104659066B (zh) * 2015-02-05 2018-02-13 京东方科技集团股份有限公司 一种显示面板及其制作方法和显示装置
US10439068B2 (en) * 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9838607B2 (en) 2015-04-17 2017-12-05 mPerpetuo, Inc. Passive optical electronic camera viewfinder apparatus
US10122914B2 (en) 2015-04-17 2018-11-06 mPerpetuo, Inc. Method of controlling a camera using a touch slider
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN105448935B (zh) * 2016-01-04 2018-11-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9905657B2 (en) * 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN114093890B (zh) * 2016-01-29 2023-07-04 株式会社半导体能源研究所 半导体装置
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274117A (ja) * 1988-04-27 1989-11-01 Sony Corp 表示装置
JPH06104434A (ja) * 1992-09-18 1994-04-15 Sharp Corp 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011049549A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011054949A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
US20110297931A1 (en) * 2008-12-30 2011-12-08 Yang Dong-Ju Method of fabricating a thin film transistor array substrate
WO2012117936A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2013042150A (ja) * 2009-03-12 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013084940A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013102197A (ja) * 2009-12-17 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101981441B1 (ko) 2009-07-31 2019-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102386147B1 (ko) * 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR102068463B1 (ko) * 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20170100065A (ko) * 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102241766B1 (ko) * 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102462239B1 (ko) * 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) * 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101830195B1 (ko) * 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
CN105590646B (zh) * 2009-12-25 2019-01-08 株式会社半导体能源研究所 存储器装置、半导体器件和电子装置
CN109390215B (zh) * 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
WO2011125454A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP6091083B2 (ja) * 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101980195B1 (ko) * 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274117A (ja) * 1988-04-27 1989-11-01 Sony Corp 表示装置
JPH06104434A (ja) * 1992-09-18 1994-04-15 Sharp Corp 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20110297931A1 (en) * 2008-12-30 2011-12-08 Yang Dong-Ju Method of fabricating a thin film transistor array substrate
JP2013042150A (ja) * 2009-03-12 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011049549A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011054949A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2013102197A (ja) * 2009-12-17 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
WO2012117936A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2013084940A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502110B2 (en) 2020-03-18 2022-11-15 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP6537264B2 (ja) 2019-07-03
US9627413B2 (en) 2017-04-18
US20150171116A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
JP6537264B2 (ja) 半導体装置
JP6770209B2 (ja) 半導体装置
JP7483956B2 (ja) 半導体装置の作製方法
KR20220024271A (ko) 반도체 장치, 그 반도체 장치를 갖는 표시 장치, 그 표시 장치를 갖는 표시 모듈, 및 그 반도체 장치, 그 표시 장치, 및 그 표시 모듈을 갖는 전자 기기
JP2015128152A (ja) 半導体装置、半導体装置の作製方法、及び表示装置
JP2019195094A (ja) 半導体装置の作製方法
JP6541372B2 (ja) 半導体装置
JP6541333B2 (ja) 半導体装置
JP6574678B2 (ja) 半導体装置、表示装置、及び表示モジュール
JP2020043362A (ja) 半導体装置
JP2015188080A (ja) 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP6562666B2 (ja) トランジスタの作製方法
JP2015179818A (ja) 半導体装置及び該半導体装置を用いた表示装置
JP6545491B2 (ja) 半導体装置
JP2015119175A (ja) 半導体装置及び表示装置
JP2015119174A (ja) 半導体装置及び表示装置
JP2015128151A (ja) 半導体装置及び表示装置
KR20240090743A (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190604

R150 Certificate of patent or registration of utility model

Ref document number: 6537264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees