JP2015043070A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2015043070A
JP2015043070A JP2014103390A JP2014103390A JP2015043070A JP 2015043070 A JP2015043070 A JP 2015043070A JP 2014103390 A JP2014103390 A JP 2014103390A JP 2014103390 A JP2014103390 A JP 2014103390A JP 2015043070 A JP2015043070 A JP 2015043070A
Authority
JP
Japan
Prior art keywords
liquid crystal
film
oxide semiconductor
substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014103390A
Other languages
English (en)
Inventor
亮 初見
Akira Hatsumi
亮 初見
深井 修次
Shuji Fukai
修次 深井
大介 久保田
Daisuke Kubota
大介 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014103390A priority Critical patent/JP2015043070A/ja
Publication of JP2015043070A publication Critical patent/JP2015043070A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134381Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13712Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering the liquid crystal having negative dielectric anisotropy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

【課題】消費電力の低減を実現することができる液晶表示装置を提供する。または、透過率の変動の低減を実現することができる液晶表示装置を提供する。【解決手段】酸化物半導体膜をチャネル形成領域に含むトランジスタと、トランジスタと電気的に接続される画素電極と、画素電極と接する絶縁層と、絶縁層と接する第1の共通電極と、を有する第1の基板と、第1の基板と対峙するように配置され、第2の共通電極を有する第2の基板と、第1の基板と第2の基板に挟持される液晶層と、を有し、液晶層が、ネガ型の液晶材料を用い、液晶材料の固有抵抗率が1.0?1013Ω・cm以上1.0?1016Ω・cm以下である。【選択図】図1

Description

本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、アクティブマトリクス型の液晶表示装置に関する。
近年、スマートフォンを始めとした携帯情報端末の急速な普及に伴い、端末自体の高性能化も急速に進んでいる。画面は大型化、高精細化の一途を辿り、画面の精細度の向上と合わせて、表示装置の消費電力が重要視されてきている。表示装置としては、例えば液晶素子を用いた液晶表示装置が代表的である。
液晶表示装置の表示方式としては、例えば、負の誘電率異方性を有する液晶分子を基板面に対して垂直配向させた垂直配向(VA)モードや、正または負の誘電率異方性を有する液晶分子を基板面に対して水平配向させて液晶層に対し横電界を印加する面内スイッチング(IPS)モード及び縞状電界スイッチング(FFS)モード等が挙げられる。
例えば、上述したFFS駆動方式の液晶表示装置として、第1の共通電極層を有する第1の基板と、第1の基板及び第2の基板との間に挟まれた液晶と、高速な入力データ転送速度に対する高速応答性及び見る人にとって広視野角をもたらすために、第1の基板にある第1の共通電極層と、第2の基板にあるピクセル電極及び第2の共通電極層との両方の間に電界を発生させる手段と、を含む高速応答性及び広視野角を有する表示装置が開示されている(特許文献1参照)
また、FFS駆動方式の液晶表示装置として、2対の電極を用いて液晶を駆動させ高速応答が可能な液晶表示装置が開示されている(特許文献2参照)。
特表2006−523850号公報 国際公開第2013/001979号パンフレット
特許文献1に開示された液晶駆動装置においては、広視野角化及び高速応答化を実現するために、3つの電極を用い液晶分子を制御している。しかしながら、高速応答化が達成できたとしても、上記3つの電極を別々に駆動させる必要があるため、表示装置の消費電力が増加してしまう。
また、特許文献2に開示された液晶駆動装置においては、2対の電極、別言すると4つの電極によって液晶を駆動させる必要があるため、少なくとも4つの電源線が必要となり、電源線が増加してしまうといった課題がある。また、電源線の増加に伴い、液晶に印加する電圧の駆動方法または制御方法が複雑になり、さらに電源線の増加に伴い消費電力が増加するといった課題がある。
上述したような技術的背景のもと、本発明の一態様は、消費電力の低減を実現することができる液晶表示装置を提供することを課題の一つとする。または、本発明の一態様は、透過率の変動の低減を実現することができる液晶表示装置を提供することを課題の一つとする。または、本発明の一態様は、表示輝度の変動の低減を実現することができる液晶表示装置を提供することを課題の一つとする。または、本発明の一態様は、表示のちらつきの低減を実現することができる液晶表示装置を提供することを課題の一つとする。または、本発明の一態様は、目にやさしい表示を実現することができる液晶表示装置を提供することを課題の一つとする。または、本発明の一態様は、目の疲労に対する影響の低減を実現することができる液晶表示装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係る液晶表示装置では、画像信号の画素部への書き込みが停止した後も、画素部における画像の表示を維持するために、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ(以下、単にトランジスタとする。)を、画素に設ける。上記トランジスタを、画素が有する液晶素子への電圧の供給を制御するための素子として用いることで、液晶素子への電圧の供給が維持される期間を長く確保することができる。よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が繰り返し書き込まれる場合などは、画像信号の画素部への書き込みを一時的に停止することで、駆動周波数を低くする、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。
さらに、本発明の一態様に係る液晶表示装置では、液晶素子が画素電極、第1の共通電極、及び第2の共通電極の3つの電極により電界が加えられる液晶層を有する。また、該液晶層が、ネガ型の液晶材料を用い、該液晶材料の固有抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下である。このような構成とすることによって、一定期間内における画像信号の書き込み回数を少なくしても、透過率の変動が少なく、液晶表示装置の視認者にとって、画像のちらつきが抑制された液晶表示装置とすることができる。
本発明の一態様により、消費電力の低減を実現することができる液晶表示装置を提供することができる。また、本発明の一態様により、透過率の変動の低減を実現することができる液晶表示装置を提供することができる。
本発明の一態様の液晶表示装置の画素構成を説明する回路図及び断面図。 ポジ型の液晶材料とネガ型の液晶材料を用いた場合の極性による透過率を説明する図。 本発明の一態様の液晶表示装置のパネルの構成例を説明するブロック図。 本発明の一態様の液晶表示装置の構成を説明するブロック図。 本発明の一態様の液晶表示装置の画素を説明する上面図。 本発明の一態様の液晶表示装置の画素を説明する断面図。 本発明の一態様の液晶表示装置の画素の作製方法を説明する断面図。 本発明の一態様の液晶表示装置の画素の作製方法を説明する断面図。 本発明の一態様の液晶表示装置に用いることのできるトランジスタの断面図及び酸化物半導体のエネルギーバンドを説明する図。 本発明の一態様の液晶表示装置の画素を説明する上面図。 本発明の一態様の液晶表示装置の画素を説明する断面図。 本発明の一態様の液晶表示装置の画素の作製方法を説明する断面図。 本発明の一態様の液晶表示装置の画素の作製方法を説明する断面図。 本発明の一態様の液晶表示装置を用いることのできる電子機器を説明する図。 実施例の試料構造を説明する断面図。 実施例の試料の透過率を説明する図。 実施例の試料の透過率を説明する図。 実施例の試料の透過率を説明する図。 実施例の試料の透過率を説明する図。 実施例の試料の透過率を説明する図。 実施例の試料の透過率を説明する図。 実施例の計算に用いた液晶表示装置の構成を説明する断面図。 実施例の透過率の計算結果を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書において液晶表示装置とは、液晶素子が各画素に形成されたパネルと、駆動回路またはコントローラを含むIC等を当該パネルに実装した状態にあるモジュールとを、その範疇に含む。さらに、本発明の一態様に係る液晶表示装置は、当該液晶表示装置を作製する過程における、液晶素子が完成する前の一形態に相当する素子基板をその範疇に含む。
また、本発明の一態様に係る液晶表示装置には、指またはスタイラスなどが指し示した位置を検出し、その位置情報を含む信号を生成することができる位置入力装置であるタッチパネルが、構成要素に含まれていても良い。
(実施の形態1)
本実施の形態においては、本発明の一態様の液晶表示装置の画素の構成例について、図1を用いて説明を行う。
〈画素の構成例〉
図1(A)に、本発明の一態様に係る液晶表示装置の、画素の構成例を示す。図1(A)に示す画素100は、液晶素子111と、液晶素子111への画像信号の供給を制御するトランジスタ112と、容量素子113と、を有する。
液晶素子111は、画素電極と、第1の共通電極と、第2の共通電極と、画素電極、第1の共通電極、及び第2の共通電極の間に電圧が印加される液晶材料を含んだ液晶層と、を有している。
また、図1(A)において、液晶素子111は、画素電極と第1の共通電極の間に電圧が印加される領域を液晶素子111aとして、画素電極と第2の共通電極の間に電圧が印加される領域を液晶素子111bとして、第1の共通電極と第2の共通電極の間に電圧が印加される領域を液晶素子111cとして、それぞれ図示している。
また、図1(A)では、液晶素子111がFFS(Fringe Field Switching)モードである場合を例示しており、画素電極と第1の共通電極とが絶縁膜を挟んで重なる領域を有している。該領域は、画素電極と第1の共通電極の間に印加される電圧VLCを保持するための容量としての機能を有する。図1(A)において、該領域の容量を容量素子113として、図示している。
トランジスタ112は、配線SLに入力される画像信号の電位を、液晶素子111の画素電極に与えるか否かを制御する。液晶素子111の第1の共通電極には、所定の基準電位VCOM1が与えられる。
以下、液晶素子111と、トランジスタ112と、容量素子113との、具体的な接続関係について説明する。
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
また、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
図1(A)に示す画素100では、トランジスタ112のゲートが配線GLに電気的に接続されている。トランジスタ112のソース及びドレインの一方は、配線SLに接続され、トランジスタ112のソース及びドレインの他方は、液晶素子111の画素電極に接続されている。そして、容量素子113は一対の電極を有しており、一方の電極は液晶素子111の画素電極に電気的に接続されており、他方の電極には所定の電位VCOM1が与えられる。また、図1(A)に示す画素100では、液晶素子111の第2の共通電極は、配線CLに接続されており、配線CLには、VCOM2が与えられている。
図1(A)では、画素100において、画像信号の画素100への入力を制御するスイッチとして、1つのトランジスタ112を用いる場合を例示している。しかし、画素100において、複数のトランジスタを1つのスイッチとして機能させても良い。
そして、本発明の一態様では、トランジスタ112のオフ電流が極めて小さいものとする。上記構成により、液晶素子111に与えられる電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素100に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素100への画像信号の書き込み回数を少なくしても、階調の表示を維持することができる。例えば、高純度化された酸化物半導体をチャネル形成領域に含むトランジスタ112を用いることで、画像信号の書き込みの間隔を10秒以上、好ましくは30秒以上、さらに好ましくは1分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
トランジスタ112に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いることで、トランジスタ112の耐圧性を高め、オフ電流を著しく小さくすることができる。よって、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを用いた場合に比べて、トランジスタ112の劣化を防ぎ、液晶素子111に保持されている電圧を維持することができる。
なお、トランジスタ112を介してリークする電荷の量が少なくても、幾つかの要因により、画像信号の書き込みが終了した後に、液晶層にかかる電界が変化することがある。
例えば、液晶層にかかる電界を変化させる一因として、配向膜へのイオン性の不純物の吸着が挙げられる。液晶材料の中にはイオン性の不純物が含まれるが、当該不純物が配向膜に吸着すると、残留DCと呼ばれる電界が発生する場合がある。不純物の吸着に起因する残留DCが発生すると、液晶層にかかる電界が変化するので、液晶素子111の透過率も変化してしまう。そして、直流の電圧が液晶素子に印加される時間が長いほど残留DCは強くなるので、本発明の一態様のように、画像信号の書き込みの間隔が長い駆動方法の場合、フレーム周波数が60Hz程度の通常の駆動方法に比べて、透過率の変化が大きくなりやすい。
また、液晶層にかかる電界を変化させる別の一因として、液晶素子111に流れるリーク電流が挙げられる。液晶素子111に電圧が印加されているとき、画素電極と第1の共通電極の間の液晶層を介して、または画素電極と第2の共通電極の間の液晶層を介して、僅かにリーク電流が流れるため、時間の経過に伴い、液晶素子111に印加される電圧の絶対値が小さくなる。よって、本発明の一態様のように、画像信号の書き込みの間隔が長い駆動方法の場合、例えば、フレーム周波数が60Hz程度の通常の駆動方法に比べて、透過率の変化が大きくなりやすい。
しかしながら、本発明の一態様の液晶表示装置は、液晶素子111に用いる液晶層が、ネガ型の液晶材料を用い、該液晶材料の固有抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下である。さらに好ましくは、該液晶材料の固有抵抗率が1.0×1014Ω・cm以上1.0×1016Ω・cm以下である。なお、本明細書等における液晶材料の固有抵抗率の値は、20℃で測定した値とする。
液晶素子111に用いる液晶層にネガ型の液晶材料を用いることによって、液晶素子111の透過率の変動を抑制することができる。また、該液晶材料の固有抵抗率を上記範囲とすることによって、液晶素子111に流れるリーク電流を低減することができる。
液晶素子111は、液晶層に印加される極性(正(+)の極性または負(−)の極性)によって透過率の差が生じる。例えば、液晶素子111が有する液晶層の材料として、ポジ型の液晶材料と、ネガ型の液晶材料を用いた場合において、極性による透過率に差が生じうる。ここで、ポジ型の液晶材料とネガ型の液晶材料を用いた場合の極性による透過率について、図2を用いて説明を行う。なお、ポジ型の液晶材料は正の誘電異方性を持つ液晶材料であり、ネガ型の液晶材料は負の誘電異方性を持つ液晶材料である。
図2(A)は、ポジ型の液晶材料(メルク株式会社製:MLC−7030)を用いた場合の電圧−透過率特性を、図2(B)は、ネガ型の液晶材料(メルク株式会社製:MLC−3006)を用いた場合の電圧−透過率特性を、それぞれ示している。また、図2(A)に示すポジ型の液晶材料の物性値としては、誘電率の異方性Δεが3.8であり、且つ抵抗率ρが4.9×1014Ω・cmである。また、図2(B)に示すネガ型の液晶材料の物性値としては、誘電率の異方性Δεが−3.0であり、且つ抵抗率ρが1.8×1013Ω・cmである。なお、図2(A)、(B)に示す電圧−透過率特性において、横軸は電圧(V)を、縦軸は透過率(%)を、それぞれ表している。また、図2(A)、(B)に示す電圧−透過率特性において、実線は正(+)の極性を印加した場合の透過率を、破線は負(−)の極性を印加した場合の透過率を、それぞれ表している。
図2(A)、(B)より、ネガ型の液晶材料を用いる場合の方が、液晶層に印加される極性による透過率の差が小さいことがわかる。これは、フレクソエレクトリック効果に起因すると考えられる。フレクソエレクトリック効果とは、主に分子形状に起因し、配向歪みにより分極が発生する現象である。
例えば、ネマチック液晶にsplayやbendの配向歪みを与えることで自発分極が発生する。本来、液晶分子そのものにとって印加された電圧の極性の区別はないが、自発分極は電界の極性により反対の挙動を示そうとする。このため、極性による透過率変動が生じると考えられる。フレクソエレクトリック効果により発生するフレクソエレクトリック分極Pは以下の数式(1)で表される。
ここでeは主に分子形状に起因したフレクソ係数、nは液晶のダイレクターであり、分極はフレクソ係数と配向歪みの積として表現される。
このことから分極の発生を抑え、ちらつきを減少するためにはフレクソ係数または配向歪みを小さくすることが好ましい。
図2(A)、(B)より、ネガ型の液晶材料を用いることによって、上述したフレクソエレクトリック効果に起因する配向歪みを小さくできる。
また、本発明の一態様の液晶表示装置は、画素電極と、第1の共通電極と、第2の共通電極と、を用い液晶素子111の駆動を制御する。液晶素子111の駆動方法として、図1(B)を用いて、以下説明を行う。
図1(B)は、本発明の一態様の液晶表示装置の液晶素子111の一例を示す断面図に相当する。
液晶素子111は、基板120上の第1の共通電極122と、第1の共通電極122上の絶縁層124と、絶縁層124上の画素電極126と、絶縁層124及び画素電極126上の液晶層134と、液晶層134上の第2の共通電極132と、第2の共通電極132上の基板130と、を有する。また、図1(B)に示すように、画素電極126は絶縁層124と接し、絶縁層124は、第1の共通電極122と接している。なお、第1の共通電極122、絶縁層124、及び画素電極126は、基板120上に形成され、第2の共通電極132は、基板130の下方に形成される。すなわち、液晶層134は、基板120と基板130に挟持されている。また、画素電極126は、絶縁層124上に開口部(スリット)が形成されているため、図1(B)においては、画素電極126が複数図示されている。
また、図1(B)に示す断面図において、液晶素子111aは、第1の共通電極122と、画素電極126と、液晶層134と、により形成されている。第1の共通電極122と画素電極126間に電圧を印加することによって、液晶層134の配向状態を制御することができる。また、液晶素子111bは、第2の共通電極132と、画素電極126と、液晶層134と、により形成されている。第2の共通電極132と画素電極126間に電圧を印加することによって、液晶層134の配向状態を制御することができる。また、液晶素子111cは、第1の共通電極122と第2の共通電極132間に電圧を印加することによって、液晶層134の配向状態を制御することができる。また、図1(A)に示す容量素子113は、第1の共通電極122と、絶縁層124と、画素電極126と、により形成されている。絶縁層124は、容量素子113の誘電体層としての機能を有する。
また、図1(B)に示す断面図において、液晶層134に印加される電圧は、矢印で模式的に表している。
例えば、画素電極126には5.5Vを、第1の共通電極122には0Vを、第2の共通電極132には0.8Vを、それぞれ印加することで、図1(B)に示す液晶素子111を駆動させることができる。この場合、第1の共通電極122と第2の共通電極132間の電位差は、0.8Vであるため、図1(B)に示す液晶素子111cの電界の影響は小さい。一方で、第1の共通電極122と画素電極126間には、5.5Vの電位差があり、画素電極126と第2の共通電極132間には、4.7Vの電位差がある。よって、主に液晶層134の液晶の配向方向は、第1の共通電極122と画素電極126間の電位差によって制御され、さらに、第2の共通電極132に印加される電位により、第1の共通電極122と画素電極126による液晶素子111の配向制御をアシストすることができる。したがって、第1の共通電極122と第2の共通電極132は、各々独立した電源線に接続し、各々独立した電位で制御できると好ましい。
このように、第1の共通電極122と画素電極126との電位差より、第1の共通電極122と第2の共通電極132との電位差を小さくすることで、液晶層134の透過率の変化を小さく抑えることができる。
また、液晶素子111が有する液晶層134には、ネガ型の液晶材料を用い、且つ抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下とすると好ましい。
このように、液晶層134を第1の共通電極122、画素電極126、及び第2の共通電極132の3つの電極により制御するとともに、ネガ型の液晶を用いることによって、液晶層134の透過率の変化を小さく抑えることができ、フリッカが視認されるのを防ぐことができる。これは、本発明の一態様でしかなし得ない優れた効果である。
また、本発明の一態様に係る液晶表示装置では、液晶素子111の電圧VLC1を保持する機能は、容量素子113で賄うことができるため、容量素子113の面積を小さく抑えることができる。すなわち、容量素子113の面積を小さく抑えつつ、フリッカが視認されるのを抑制することができる。そのため、画素の高精細化を図ることができ、なおかつ、画素に画像信号が書き込まれる間隔を長くすることができるので、目の疲労が軽減される、目に優しい液晶表示装置を実現することができる。
〈パネルの構成例〉
次いで、液晶表示装置の一形態に相当する、パネルの構成例について説明する。
図3に示すパネル230には、画素部231に、複数の画素100と、画素100を行毎に選択するための、配線GL1乃至配線GLy(yは自然数)で示される配線GLと、選択された画素100に画像信号を供給するための、配線SL1乃至配線SLx(xは自然数)で示される配線SLとが、設けられている。配線GLへの信号の入力は、駆動回路232により制御されている。配線SLへの画像信号の入力は、駆動回路233により制御されている。複数の画素100は、配線GLの少なくとも一つと、配線SLの少なくとも一つとに、それぞれ接続されている。
なお、画素部231に設けられる配線の種類及びその数は、画素100の構成、数及び配置によって決めることができる。具体的に、図3に示す画素部231の場合、x列×y行の画素100がマトリクス状に配置されており、配線SL1乃至配線SLx、配線GL1乃至配線GLyが、画素部231内に配置されている場合を例示している。
本発明の一態様では、間欠的に駆動回路232及び駆動回路233を動作状態とすることで、画像の表示を維持しつつ、画像信号の画素部231への書き込み回数を大幅に削減することができる。例えば、高純度化された酸化物半導体をチャネル形成領域に含むトランジスタ112を用いる場合、フレーム期間の長さを10秒以上、好ましくは30秒以上、さらに好ましくは1分以上にすることができる。よって、駆動回路232及び駆動回路233の駆動周波数を大幅に低減することができ、液晶表示装置の消費電力を低減することができる。
なお、本発明の一態様では、駆動回路233から配線SL1乃至配線SLxに、画像信号を順に入力する点順次駆動を用いていても良いし、駆動回路233から配線SL1乃至配線SLxに一斉に画像信号を入力する線順次駆動を用いていても良い。或いは、本発明の一態様に係る液晶表示装置は、複数の配線SLごとに順に、画像信号を入力する駆動方法を用いていても良い。
また、配線GLの選択は、プログレッシブ方式を用いても良いし、インターレース方式を用いても良い。
なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に十数msec程度である。よって、液晶の応答の遅さが動画のぼやけとして視認されやすい。そこで、本発明の一態様では、液晶素子111に印加する電圧を一時的に大きくして液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オーバードライブ駆動を用いることで、液晶の応答速度を上げ、動画のぼやけを防ぎ、動画の画質を改善することができる。
また、トランジスタ112が非導通状態になった後においても、液晶素子111の透過率が収束せずに変化し続けると、液晶の比誘電率が変化するため、液晶素子111の保持する電圧が変化しやすい。特に、本発明の一態様のように、液晶素子111に接続される容量素子113の容量値が小さい場合、上述した液晶素子111の保持する電圧の変化は顕著に起こりやすい。しかし、上記オーバードライブ駆動を用いることで、応答時間を短くすることができるので、トランジスタ112が非導通状態になった後における液晶素子111の透過率の変化を小さくすることができる。したがって、液晶素子111に並列で接続される容量素子113の容量値が小さい場合でも、トランジスタ112が非導通状態になった後に、液晶素子111の保持する電圧が変化するのを防ぐことができる。
さらに液晶素子111に用いる液晶材料が、ネガ型の液晶材料且つ抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下であるため、トランジスタ112が非導通状態になった後に、液晶素子111の保持する電圧が変化するのを防ぐことができる。
〈液晶表示装置の構成例〉
次いで、本発明の一態様に係る液晶表示装置の構成例について説明する。
図4に、本発明の一態様に係る液晶表示装置の構成を、一例としてブロック図で示す。図4に示す液晶表示装置240は、画素100を画素部231に複数有するパネル230と、コントローラ241と、電源回路247とを有する。さらに、図4に示す液晶表示装置240は、入力装置242と、CPU243と、画像処理回路244と、画像メモリ245とを有する。また、図4に示す液晶表示装置240は、パネル230に、駆動回路232と、駆動回路233とを有する。
なお、コントローラ241は、駆動回路232や駆動回路233などの動作を制御する各種の駆動信号を、パネル230に供給する機能を有する。駆動信号には、駆動回路233の動作を制御する駆動回路233用のスタートパルス信号、駆動回路233用のクロック信号、駆動回路232の動作を制御する駆動回路232用のスタートパルス信号、駆動回路232用のクロック信号などが含まれる。
入力装置242は、液晶表示装置240が有するCPU243に、情報や命令を与える機能を有する。例えば、入力装置242から、パネル230を動作状態から停止状態に移行させるための命令、或いは、画素部231を停止状態から動作状態に移行させるための命令を、CPU243に与えることができる。入力装置242として、キーボード、マウス、タッチパネルなどを用いることができる。
CPU243は、入力装置242から入力された命令をデコードし、液晶表示装置240が有する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。
例えば、入力装置242から、画素部231を動作状態から停止状態に移行させる命令が送られてきた場合、CPU243は、電源回路247から画素部231への電源電圧Vpの供給を停止させ、なおかつ、パネル230への駆動信号の供給を停止させるように、コントローラ241に命令を出す。
或いは、入力装置242から、画素部231を停止状態から動作状態に移行させる命令が送られてきた場合、CPU243は、電源回路247から画素部231への電源電圧Vpの供給を再開させるように、なおかつ、パネル230への駆動信号の供給を再開させるように、コントローラ241に命令を出す。
画像メモリ245は、液晶表示装置240に入力された画像情報を有するデータ246を、記憶する機能を有する。なお、図4では、画像メモリ245を1つだけ液晶表示装置240に設ける場合を例示しているが、複数の画像メモリ245が液晶表示装置240に設けられていても良い。例えば、赤、青、緑などの色相にそれぞれ対応する3つのデータ246により、画素部231にフルカラーの画像が表示される場合、各色相のデータ246に対応した画像メモリ245を、それぞれ設けるようにしても良い。
画像メモリ245には、例えばDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の記憶回路を用いることができる。或いは、画像メモリ245に、VRAM(Video RAM)を用いても良い。
画像処理回路244は、コントローラ241からの命令に従い、データ246の画像メモリ245への書き込みと、データ246の画像メモリ245からの読み出しを行い、データ246から画像信号を生成する機能を有する。
電源回路247は、電源電圧Vpをパネル230に供給する機能の他に、電位VCOM1及び電位VCOM2を画素100に供給する機能を有する。
〈画素の上面図〉
次いで、図1(A)に示す画素100の上面図の一例を図5に示す。なお、図5では、画素100の上面図を明確にするために、ゲート絶縁膜などの構成要素の一部を省略して図示している。また、図5に示す一点鎖線A1−A2間、及び一点鎖線A3−A4間の切断面に相当する断面図を図6に示す。
図5及び図6に示す画素100は、絶縁表面を有する基板302上に、トランジスタ112のゲートとしての機能と、配線GLとしての機能を有する導電膜304が設けられている。また、基板302上には、容量素子113の電極としての機能と、第1の共通電極としての機能とを有する第1の共通電極318が設けられている。すなわち、第1の共通電極318には、電位VCOM1が供給される。
また、導電膜304を覆うように、基板302上には絶縁膜306が設けられている。そして、絶縁膜306を間に挟んで導電膜304と重なる位置に、トランジスタ112のチャネル形成領域として機能する酸化物半導体膜308が設けられている。酸化物半導体膜308上には、導電膜310、312が設けられている。また、導電膜310、312と同一工程で形成された導電膜313が絶縁膜306上に設けられている。導電膜310は、配線SLとしての機能と、トランジスタ112のソースまたはドレインとしての機能とを有する。導電膜312は、トランジスタ112のソースまたはドレインとしての機能を有する。また、導電膜313は、容量線としての機能を有する。
また、絶縁膜306、酸化物半導体膜308、及び導電膜310、312、313上には、絶縁膜314が設けられている。そして、絶縁膜314上には、平坦化膜としての機能を有する絶縁膜316が設けられている。また、絶縁膜314、316には、導電膜312に達する開口部360が設けられている。また絶縁膜314、316には、導電膜313に達する開口部362が設けられている。
絶縁膜316上には、第1の共通電極318が設けられている。第1の共通電極318は、開口部362を介して、導電膜313と接続されている。また、絶縁膜316及び第1の共通電極318上には、絶縁膜320が設けられており、絶縁膜320上において第1の共通電極318と重なる位置には画素電極322が設けられている。絶縁膜320には、開口部360と重なる位置に開口部364を有しており、開口部360、364を介して導電膜312と画素電極322が接続されている。なお、画素電極322は、図5の上面図に示すように、開口部(スリット)を有している。また、絶縁膜320及び画素電極322上には配向膜324が設けられている。
また、基板302と対峙するように、基板330が設けられている。基板330の下方には、可視光を遮る機能を有する遮光膜332と、特定の波長範囲の可視光を透過する有色膜334と、遮光膜332及び有色膜334に接する絶縁膜336と、絶縁膜336に接する第2の共通電極338と、第2の共通電極338に接する配向膜340と、が設けられている。絶縁膜336は、遮光膜332及び有色膜334の表面の形状が、第2の共通電極338または配向膜340の平坦性を損なうのを抑制する機能を有する。なお、絶縁膜336は設けない構成としてもよい。
そして、基板302と基板330の間には、配向膜324と配向膜340に挟まれるように、液晶材料を含む液晶層350が設けられている。液晶素子111は、少なくとも第1の共通電極318、絶縁膜320、画素電極322、第2の共通電極338、及び液晶層350を有する。なお、液晶層350は、ネガ型の液晶材料を用い、液晶材料の固有抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下である。
〈作製方法〉
次いで、図6に示す画素の作製方法の一例について、図7及び図8を用いて説明を行う。
図7(A)に示すように、基板302上に導電膜を形成した後、上記導電膜をエッチング等により形状を加工することで、導電膜304を形成する。次に、導電膜304上に絶縁膜306を形成する。次に、絶縁膜306上に酸化物半導体膜を形成した後、該酸化物半導体膜をエッチング等により形状を加工し、導電膜304と重なる位置に島状に分離された酸化物半導体膜308を形成する。
基板302としては、後の作製工程において耐えうる程度の耐熱性を有する基板が望ましく、例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等が用いられる。
導電膜304としては、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル及びタングステンを一種以上含む導電性材料でなる膜を1層または2層以上積層させて用いるとよい。例えば、導電膜304として、窒化タングステン膜上に銅膜を積層した導電膜や、単層のタングステン膜を用いることができる。
絶縁膜306としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。
例えば、2層構造の絶縁膜306とする場合、1層目を窒化シリコン膜とし、2層目を酸化シリコン膜とした多層膜とすればよい。2層目の酸化シリコン膜は酸化窒化シリコン膜にすることができる。また、1層目の窒化シリコン膜を窒化酸化シリコン膜とすることができる。
酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、電子スピン共鳴(ESR:Electron Spin Resonance)にてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン膜を用いる。酸化シリコン膜は、過剰に酸素を有する酸化シリコン膜を用いると好ましい。窒化シリコン膜は水素及びアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、TDS(Thermal Desorption Spectroscopy:昇温脱離ガス分光法)分析にて測定すればよい。
酸化物半導体膜308に用いることのできる材料については、実施の形態2に詳細に記載する。また、酸化物半導体膜308として用いる酸化物半導体膜に水素が多量に含まれると、酸化物半導体と水素が結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないようにすることが好ましい。
なお、酸化物半導体膜への脱水化処理(脱水素化処理)によって、酸化物半導体膜から酸素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理(脱水素化処理)によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。
このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)化またはi型に限りなく近く実質的にi型(真性)である酸化物半導体膜とすることができる。
次に、図7(B)に示すように、絶縁膜306及び酸化物半導体膜308上に導電膜を形成した後、当該導電膜の形状をエッチング等により加工することにより、酸化物半導体膜308に接する導電膜310、312を形成する。また、導電膜310、312の形成の工程と同じ工程で絶縁膜306上に導電膜313を形成する。
導電膜310、312、313としては、例えば、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。
次に、図7(C)に示すように、絶縁膜306、酸化物半導体膜308、及び導電膜310、312、313上に絶縁膜314を形成する。
絶縁膜314としては、例えば、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上400℃以下、さらに好ましくは200℃以上370℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を30Pa以上250Pa以下、さらに好ましくは40Pa以上200Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜314の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
本実施の形態では、絶縁膜314として、第1の絶縁膜と第2の絶縁膜の積層構造とする。例えば、第1の絶縁膜として、流量20sccmのシラン及び流量3000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を40Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて100Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ50nmの酸化窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cmである平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.6×10−2W/cmである。当該条件により、酸素を透過する酸化窒化シリコン膜を形成することができる。
第2の絶縁膜は、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上260℃以下、さらに好ましくは180℃以上230℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0.35W/cm以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
第2の絶縁膜の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、第2の絶縁膜中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。
本実施の形態では、第2の絶縁膜として、流量160sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ400nmの酸化窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cmである平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると2.5×10−1W/cmである。
次いで、少なくとも絶縁膜314を形成した後に加熱処理を行い、絶縁膜314に含まれる酸素を酸化物半導体膜308に移動させ、酸化物半導体膜308の酸素欠損を補填することが好ましい。
次に、図7(D)に示すように、絶縁膜314の所望の領域を加工し、導電膜312に達する開口部360と、導電膜313に達する開口部362を形成する。
開口部360、362の形成方法としては、例えば、ドライエッチング法またはウエットエッチング法を用いる。また、ドライエッチング法とウエットエッチング法を組み合わせて開口部360、362を形成してもよい。
次に、図8(A)に示すように、開口部を有する絶縁膜316を形成する。絶縁膜316は、開口部360、362に対応する位置に開口部を有する。絶縁膜316は、第1の共通電極318の下地となる膜であり、トランジスタや導電膜等により、第1の共通電極318に凹凸が形成されるのを防ぐ機能を有する。すなわち、平坦化膜としての機能を有する。絶縁膜316には、アクリル系樹脂、ポリイミド系樹脂等を用いることができる。
次に、図8(B)に示すように、絶縁膜316上に第1の共通電極318を形成する。その後、絶縁膜316及び第1の共通電極318を覆うように絶縁膜320を形成する。第1の共通電極318は、開口部362を介して、導電膜313と接続される。
第1の共通電極318としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等を含む導電膜を用いることができる。また、第1の共通電極318は、スパッタリング法を用いて形成することができる。
絶縁膜320としては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜などを用いることができる。とくに、絶縁膜320は、容量素子の誘電体としての機能と、トランジスタの保護膜としての機能も有するため、絶縁膜としては、窒化シリコン膜または窒化酸化シリコン膜が好ましい。
絶縁膜320としては、例えば、厚さ50nm以上400nm以下の窒化シリコン膜、又は窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜320として、厚さ100nmの窒化シリコン膜を用いる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度100℃以上基板の歪み点以下、より好ましくは300℃以上400℃以下の温度で加熱して成膜することが好ましい。但し、高温で成膜する場合は、酸化物半導体膜308から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
次に、図8(C)に示すように、絶縁膜320に開口部364を形成する。開口部364は、絶縁膜316に形成された開口部360に位置する領域に形成される。なお、開口部364は、導電膜312が露出するように形成する。開口部364の形成方法としては、開口部360、362に記載の方法を援用することで形成することができる。
次に、図8(D)に示すように、絶縁膜320上に画素電極322を形成する。なお、画素電極322は、開口部360、364を介して導電膜312と接続される。
画素電極322は、絶縁膜320上に透明導電膜を形成し、エッチング等により当該透明導電膜の形状を加工することで形成される。
なお、画素電極322としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等を含む導電膜を用いることができる。
次に、絶縁膜320及び画素電極322上に配向膜324を形成する(図示しない)。配向膜324は、ラビング法、光配向法等を用いて形成することができる。
以上の工程で基板302上に形成される構造を形成することができる。
次に、基板302に対峙して設けられる基板330の下方に形成される構造の作製方法について、以下説明を行う。
まず、基板330を準備する。基板330としては、基板302に示す材料を援用することができる。次に、基板330に接する遮光膜332及び有色膜334を形成する。遮光膜332及び有色膜334は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜332及び有色膜334に接する絶縁膜336を形成する。絶縁膜336としては、例えば、アクリル系樹脂等の有機絶縁膜を用いることができる。絶縁膜336を形成することによって、例えば、有色膜334中に含まれる不純物等を液晶層350側に拡散することを抑制することができる。
次に、絶縁膜336に接する第2の共通電極338を形成する。第2の共通電極338に用いることのできる導電膜としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、第2の共通電極338に用いることのできる導電層としては、例えば、スパッタリング法を用いて形成することができる。
次に、第2の共通電極338に接する配向膜340を形成する。配向膜340の形成方法は、配向膜324の形成方法を援用することで形成できる。
以上の工程で基板330の下方に形成される構造を形成することができる。
その後、基板302と、基板330との間に液晶層350を形成する。液晶層350の形成方法としては、ディスペンサ法(滴下法)や、基板302と基板330とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上の工程で、図6に示す画素を作製することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態においては、本発明の一態様の液晶表示装置に用いることのできる酸化物半導体膜について説明を行う。
電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体(purified OS)は、i型(真性半導体)又はi型に限りなく近い。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が1×10μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおいては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基準としたときのゲートの電位が0以下であるときに、ソースとドレインの間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジスタにおいては、ドレインをソースとゲートよりも低い電位とした状態において、ソースの電位を基準としたときのゲートの電位が0以上であるときに、ソースとドレインの間に流れる電流のことを意味する。
なお、酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。また、トランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。また、スタビライザーとしてジルコニウム(Zr)を含むことが好ましい。
酸化物半導体の中でもIn−Ga−Zn系酸化物、In−Sn−Zn系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記In−Ga−Zn系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを含む酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素を含んでいてもよい。In−Ga−Zn系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:1.2(5:5:6)、In:Ga:Zn=2:2:1、In:Ga:Zn=3:1:2などの原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1、In:Sn:Zn=2:1:3あるいはIn:Sn:Zn=2:1:5の原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
ここでは、CAAC−OS膜について説明する。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、ZnGaの結晶の(311)面に帰属されることから、InGaZnOの結晶を有するCAAC−OS膜中の一部に、ZnGaの結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
CAAC−OS膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、CAAC−OS膜を成膜することができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素、及び窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
また、酸化物半導体層は、積層構造としてもよい。
ここで、図6に示すトランジスタ112に用いる酸化物半導体膜308を、酸化物半導体膜307及び酸化物半導体膜309の積層構造にした一例について、図9を用いて説明を行う。
また、図9(A)は、トランジスタ112に用いる酸化物半導体膜を、酸化物半導体膜307及び酸化物半導体膜309の積層構造にした断面構造である。したがって、その他の構成は、図6に示すトランジスタ112と同じであり、先の説明を参酌することができる。
酸化物半導体膜307と酸化物半導体膜309は、少なくとも一の同じ構成元素を有する金属酸化物を用いることが好ましい。または、酸化物半導体膜307と酸化物半導体膜309の構成元素を同一とし、両者の組成を異ならせてもよい。
酸化物半導体膜307がIn−M−Zn酸化物(MはAl、Ga、Ge、Y、Zr、Sn、La、CeまたはHf)の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=5:5:6(1:1:1.2)、In:M:Zn=3:1:2が好ましい。なお、成膜される酸化物半導体膜307の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス20%の変動を含む。
なお、酸化物半導体膜307がIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInとMの原子数比率は、好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。
酸化物半導体膜307は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ112のオフ電流を低減することができる。
酸化物半導体膜307の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
酸化物半導体膜309は、代表的には、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ga、Ge、Y、Zr、Sn、La、CeまたはHf)であり、且つ酸化物半導体膜307よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜309の伝導帯の下端のエネルギーと、酸化物半導体膜307の伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。即ち、酸化物半導体膜309の電子親和力と、酸化物半導体膜307の電子親和力との差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。
酸化物半導体膜309が前述の元素MをInより高い原子数比で有することで、以下の効果を有する場合がある。(1)酸化物半導体膜309のエネルギーギャップを大きくする。(2)酸化物半導体膜309の電子親和力を小さくする。(3)外部からの不純物を遮蔽する。(4)酸化物半導体膜307と比較して、絶縁性が高くなる。また、元素Mは酸素との結合力が強い金属元素であるため、MをInより高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物半導体膜309がIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInとMの原子数比率は、好ましくは、Inが50atomic%未満、Mが50atomic%以上、さらに好ましくは、Inが25atomic%未満、Mが75atomic%以上とする。
また、酸化物半導体膜307、及び酸化物半導体膜309がIn−M−Zn酸化物(MはAl、Ga、Ge、Y、Zr、Sn、La、CeまたはHf)の場合、酸化物半導体膜307と比較して、酸化物半導体膜309に含まれるMの原子数比が大きく、代表的には、酸化物半導体膜307に含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。
また、酸化物半導体膜309をIn:M:Zn=x:y:z[原子数比]、酸化物半導体膜307をIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きく、好ましくは、y/xがy/xよりも1.5倍以上である。さらに好ましくは、y/xがy/xよりも2倍以上大きく、より好ましくは、y/xがy/xよりも3倍以上大きい。このとき、酸化物半導体膜において、yがx以上であると、当該酸化物半導体膜を用いたトランジスタ102に安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、当該酸化物半導体膜を用いたトランジスタ102の電界効果移動度が低下してしまうため、yはxの3倍未満であると好ましい。
酸化物半導体膜309がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、M>In、更にはZn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:Ga:Zn=1:3:2、In:Ga:Zn=1:3:3、In:Ga:Zn=1:3:4、In:Ga:Zn=1:3:5、In:Ga:Zn=1:3:6、In:Ga:Zn=1:3:7、In:Ga:Zn=1:3:8、In:Ga:Zn=1:3:9、In:Ga:Zn=1:3:10、In:Ga:Zn=1:6:4、In:Ga:Zn=1:6:5、In:Ga:Zn=1:6:6、In:Ga:Zn=1:6:7、In:Ga:Zn=1:6:8、In:Ga:Zn=1:6:9、In:Ga:Zn=1:6:10が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸化物半導体膜307、及び酸化物半導体膜309に含まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス20%の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜307のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体膜309は、後に形成する絶縁膜314を形成する際の、酸化物半導体膜307へのダメージ緩和膜としても機能する。酸化物半導体膜309の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。
トランジスタ112に含まれる酸化物半導体膜307において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜307において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜307におけるシリコンや炭素の濃度、または酸化物半導体膜309と、酸化物半導体膜307との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、酸化物半導体膜307において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜307のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜307に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
なお、図9(A)に示すトランジスタ112では、ゲートとして機能する導電膜304側に位置し、キャリアの主な移動経路となる酸化物半導体膜307と絶縁膜314との間に、酸化物半導体膜309が設けられている。これにより、酸化物半導体膜309と絶縁膜314の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜307との間には隔たりがある。この結果、酸化物半導体膜307を流れる電子がトラップ準位に捕獲されにくく、トランジスタ112のオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタ112のしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜307とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
なお、酸化物半導体膜307及び酸化物半導体膜309は、各層を単に積層するのではなく連続接合(ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造)が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体膜307及び酸化物半導体膜309の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(5×10−7Pa〜1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
ここで、トランジスタ112に含まれる積層構造のバンド構造について、図9(B)を用いて説明する。
図9(B)は、トランジスタ112に含まれるバンド構造の一部を模式的に示している。ここでは、絶縁膜306及び絶縁膜314として酸化シリコン層を設けた場合について説明する。なお、図9(B)に表すEcI1は絶縁膜306として用いる酸化シリコン層の伝導帯下端のエネルギーを示し、EcS1は酸化物半導体膜307の伝導帯下端のエネルギーを示し、EcS2は酸化物半導体膜309の伝導帯下端のエネルギーを示し、EcI2は絶縁膜314として用いる酸化シリコン層の伝導帯下端のエネルギーを示す。
図9(B)に示すように、酸化物半導体膜307及び酸化物半導体膜309において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、酸化物半導体膜307と酸化物半導体膜309が共通の元素を含み、酸化物半導体膜307及び酸化物半導体膜309の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図9(B)より、酸化物半導体膜308において酸化物半導体膜307がウェル(井戸)となり、酸化物半導体膜308を用いたトランジスタにおいて、チャネル形成領域が酸化物半導体膜307に形成されることがわかる。なお、酸化物半導体膜308は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜307と酸化物半導体膜309とが連続接合している、ともいえる。
なお、図9(B)に示すように、酸化物半導体膜309と、絶縁膜314との界面近傍には、絶縁膜314の構成元素であるシリコンまたは炭素等の不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜309が設けられることにより、酸化物半導体膜307と該トラップ準位とを遠ざけることができる。ただし、EcS1とEcS2とのエネルギー差が小さい場合、酸化物半導体膜307の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、EcS1とEcS2とのエネルギー差を、0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
上記説明した酸化物半導体を本発明の一態様における液晶表示装置のトランジスタに用いることで、画像信号の画素部への書き込みが停止した後も、画素部における画像の表示を維持することができる。また、該トランジスタを、画素が有する液晶素子への電圧の供給を制御するための素子として用いることで、液晶素子への電圧の供給が維持される期間を長く確保することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態においては、本発明の一態様の液晶表示装置の画素の構成例について、実施の形態1の図5及び図6に示す画素100の上面図及び断面図と異なる一例について、図10及び図11を用いて説明を行う。
図1(A)に示す画素100の上面図の一例を図10に示す。なお、図10では、画素100の上面図を明確にするために、ゲート絶縁膜などの構成要素の一部を省略して図示している。また、図10に示す一点鎖線A1−A2間、及び一点鎖線A3−A4間の切断面に相当する断面図を図11に示す。
図10及び図11に示す画素100は、絶縁表面を有する基板302上に、トランジスタ112のゲートとしての機能と、配線GLとしての機能を有する導電膜304が設けられている。また、基板302上には、容量素子113の電極としての機能と、第1の共通電極としての機能とを有する電極354が設けられている。
また、導電膜304を覆うように、基板302上には絶縁膜306が設けられている。そして、絶縁膜306を間に挟んで導電膜304と重なる位置に、トランジスタ112のチャネル形成領域として機能する酸化物半導体膜308が設けられている。酸化物半導体膜308上には、導電膜310、312が設けられている。また、導電膜310、312と同一工程で形成された導電膜313が電極354及び絶縁膜306上に設けられている。
導電膜310は、配線SLとしての機能と、トランジスタ112のソースまたはドレインとしての機能とを有する。導電膜312は、トランジスタ112のソースまたはドレインとしての機能を有する。導電膜313は、容量線としての機能を有する。
なお、電極354は、酸化物半導体膜308と同一工程で形成される。また、電極354は、酸化物半導体膜308よりも導電率が高い、導電性の酸化物半導体である。電極354は、絶縁膜321と接して設けられており、絶縁膜321中に含まれる水素が電極354に拡散することによって、導電性が高くなる。また、電極354の導電膜313と接する領域は、絶縁膜314と接していないため、酸化物半導体中の酸素欠損が補填されないため、導電性が高くなる。したがって、電極354は、酸化物半導体膜308と同一工程で形成された酸化物半導体膜であっても電極としての機能を有する。
また、酸化物半導体膜308、及び導電膜310、312を覆うように絶縁膜314が設けられている。また、絶縁膜314は、電極354の一方の端部、及び導電膜313の一方の端部を覆うように設けられている。また、絶縁膜314は、電極354の一部及び導電膜313の一部が露出する開口部364を有する。
また、絶縁膜314、電極354、及び導電膜313上には、絶縁膜321が設けられている。また、絶縁膜314、321には、導電膜312に達する開口部366が設けられている。また、絶縁膜321上には、画素電極322が設けられており、画素電極322は、開口部366を介して導電膜312と接続される。また、画素電極322は、第1の共通電極として機能する電極354と重なる位置に設けられ、図10の上面図に示すように、開口部(スリット)を有している。また、絶縁膜321及び画素電極322上には配向膜324が設けられている。
また、基板302と対峙するように、基板330が設けられている。基板330の下方には、可視光を遮る機能を有する遮光膜332と、特定の波長範囲の可視光を透過する有色膜334と、遮光膜332及び有色膜334に接する絶縁膜336と、絶縁膜336に接する第2の共通電極338と、第2の共通電極338に接する配向膜340と、が設けられている。
そして、基板302と基板330の間には、配向膜324と配向膜340に挟まれるように、液晶材料を含む液晶層350が設けられている。また、液晶層350、第1の共通電極として機能する電極354、絶縁膜321、画素電極322、及び第2の共通電極338によって、液晶素子111が構成されている。なお、液晶層350は、ネガ型の液晶材料を用い、液晶材料の固有抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下である。
本実施の形態に示す画素100の構成においては、平坦化膜として機能する絶縁膜を用いない点と、第1の共通電極として機能する電極354を酸化物半導体膜308と同一工程で形成する設ける点と、容量線として機能する導電膜313を電極354に接して設ける点とが先の実施の形態1の図5及び図6に示す構成と大きく異なる。
このように、平坦化膜を用いないことで、該平坦化膜中に含まれる不純物(例えば、水など)が酸化物半導体膜308に入り込むのを抑制することができる。したがって、酸化物半導体膜308を用いるトランジスタ112の信頼性が向上するため、表示品位の高い液晶表示装置とすることができる。
次いで、図11に示す画素の作製方法の一例について、図12及び図13を用いて説明を行う。
図12(A)に示すように、基板302上に導電膜を形成した後、該導電膜をエッチング等により形状を加工することで、導電膜304を形成する。次に、導電膜304上に絶縁膜306を形成する。次に、絶縁膜306上に酸化物半導体膜を形成した後、該酸化物半導体膜をエッチング等により形状を加工し、導電膜304と重なる位置に島状に分離された酸化物半導体膜308と、酸化物半導体膜308と分離された酸化物半導体膜352を形成する。
基板302、導電膜304、絶縁膜306、及び酸化物半導体膜308としては、それぞれ実施の形態1に記載の基板302、導電膜304、絶縁膜306、及び酸化物半導体膜308に用いることのできる材料、及び作製方法を援用することで形成することができる。また、酸化物半導体膜352は、酸化物半導体膜308と同様の材料及び作製方法により形成することができる。
次に、図12(B)に示すように、絶縁膜306及び酸化物半導体膜308、352上に導電膜を形成した後、当該導電膜の形状をエッチング等により加工することにより、酸化物半導体膜308に接する導電膜310、312と、酸化物半導体膜352に接する導電膜313を形成する。
導電膜310、312、313としては、実施の形態1に記載の導電膜310、312、313に用いることのできる材料及び作製方法を援用することで形成することができる。
次に、図12(C)に示すように、絶縁膜306、酸化物半導体膜308、352、及び導電膜310、312、313上に絶縁膜314を形成する。
絶縁膜314としては、実施の形態1に記載の絶縁膜314に用いることのできる材料、及び作製方法を援用することで形成することができる。
次に、図12(D)に示すように、絶縁膜314をエッチング等により形状を加工し、酸化物半導体膜352の一部と、導電膜313の一部が露出するように開口部364を形成する。なお、開口部364は、少なくとも酸化物半導体膜352が露出していればよく、導電膜313の表面を露出させなくてもよい。
開口部364の形成方法としては、例えば、ドライエッチング法またはウエットエッチング法を用いる。また、ドライエッチング法とウエットエッチング法を組み合わせて開口部364を形成してもよい。
次に、図13(A)に示すように、絶縁膜314、及び開口部364を覆うように絶縁膜321を形成する。
絶縁膜321は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜321の水素が酸化物半導体膜352に拡散すると、酸化物半導体膜352において水素は酸素と結合する、または水素は酸素欠損と結合しキャリアである電子が生成される。この結果、酸化物半導体膜352は、酸化物半導体膜308よりも導電性が高くなり、第1の共通電極として機能する電極354となる。
絶縁膜321としては、例えば、厚さ50nm以上400nm以下の窒化シリコン膜、又は窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜321として、厚さ100nmの窒化シリコン膜を用いる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度100℃以上基板の歪み点以下、より好ましくは300℃以上400℃以下の温度で加熱して成膜することが好ましい。但し、高温で成膜する場合は、酸化物半導体膜308から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
また、図11及び図13において、図示していないが、絶縁膜321を形成したのち、さらに絶縁膜を形成してもよい。該絶縁膜としては、例えば、有機シランガスを用いたPE−CVD法により形成した酸化シリコン膜を用いることができる。当該酸化シリコン膜は300nm以上600nm以下で設けることができる。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC)、テトラメチルシラン(TMS:化学式Si(CH)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC)、トリスジメチルアミノシラン(SiH(N(CH)などのシリコン含有化合物を用いることができる。また、上記酸化シリコン膜は、例えば、有機シランガスと酸素を用い、基板温度を200℃以上550℃以下、好ましくは220℃以上500℃以下、より好ましくは300℃以上450℃以下としたPE−CVD法により形成することができる。
絶縁膜321上にさらに上述した絶縁膜を形成することによって、トランジスタ等に起因する凹凸を平坦化することが可能となる。また、上述した絶縁膜は無機材料により形成されるため、有機材料を用いる平坦化樹脂膜等と比較し、酸化物半導体膜に影響を与える不純物が少ない。
次に、少なくとも絶縁膜314を形成した後に加熱処理を行い、絶縁膜314に含まれる酸素を酸化物半導体膜308に移動させ、酸化物半導体膜308の酸素欠損を補填することが好ましい。
次に、図13(B)に示すように、絶縁膜314、321の所望の領域を除去することで、導電膜312に達する開口部366を形成する。
開口部366の形成方法としては、例えば、ドライエッチング法またはウエットエッチング法を用いる。また、ドライエッチング法とウエットエッチング法を組み合わせて開口部366を形成してもよい。
次に、図13(C)に示すように、絶縁膜321上に画素電極322を形成する。なお、画素電極322は、開口部366を介して導電膜312と接続される。
画素電極322は、絶縁膜321上に透明導電膜を形成し、エッチング等により当該透明導電膜の形状を加工することで形成される。
画素電極322としては、実施の形態1に記載の画素電極322に用いることのできる材料、及び作製方法を援用することで形成することができる。
次に、絶縁膜321及び画素電極322上に配向膜324を形成する(図示しない)。配向膜324は、ラビング法、光配向法等を用いて形成することができる。
以上の工程で基板302上に形成される構造を形成することができる。
基板302に対峙して設けられる基板330、及び液晶素子111等は、実施の形態1の記載を援用することで形成することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態においては、本発明の一態様における液晶表示装置を用いた電子機器の一例について、図14を用いて説明を行う。
本発明の一態様に係る液晶表示装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図14に示す。
図14(A)は携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタイラス5008等を有する。表示部5003または表示部5004に、本発明の一態様に係る液晶表示装置を用いることができる。なお、図14(A)に示した携帯型ゲーム機は、2つの表示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図14(B)は表示機器であり、筐体5201、表示部5202、支持台5203等を有する。表示部5202に、本発明の一態様に係る液晶表示装置を用いることができる。なお、表示機器には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる。
図14(C)はノート型パーソナルコンピュータであり、筐体5401、表示部5402、キーボード5403、ポインティングデバイス5404等を有する。表示部5402に、本発明の一態様に係る液晶表示装置を用いることができる。
図14(D)は携帯情報端末であり、第1筐体5601、第2筐体5602、第1表示部5603、第2表示部5604、接続部5605、操作キー5606等を有する。第1表示部5603は第1筐体5601に設けられており、第2表示部5604は第2筐体5602に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部5605により接続されており、第1筐体5601と第2筐体5602の間の角度は、接続部5605により変更が可能となっている。第1表示部5603における映像を、接続部5605における第1筐体5601と第2筐体5602の間の角度に従って、切り替える構成としても良い。第1表示部5603または第2表示部5604に、本発明の一態様に係る液晶表示装置を用いることができる。なお、第1表示部5603及び第2表示部5604の少なくとも一方に、位置入力装置としての機能が付加された液晶表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、液晶表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を液晶表示装置の画素部に設けることでも、付加することができる。
図14(E)はビデオカメラであり、第1筐体5801、第2筐体5802、表示部5803、操作キー5804、レンズ5805、接続部5806等を有する。操作キー5804及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部5806により接続されており、第1筐体5801と第2筐体5802の間の角度は、接続部5806により変更が可能となっている。表示部5803における映像の切り替えを、接続部5806における第1筐体5801と第2筐体5802の間の角度に従って行う構成としても良い。表示部5803に、本発明の一態様に係る液晶表示装置を用いることができる。
図14(F)は携帯電話であり、筐体5901に、表示部5902、マイク5907、スピーカー5904、カメラ5903、外部接続部5906、操作用のボタン5905が設けられている。携帯電話が有する回路に、本発明の一態様に係る液晶表示装置を用いることできる。また、本発明の一態様に係る液晶表示装置を、可撓性を有する基板に形成した場合、図14(F)に示すような曲面を有する表示部5902に当該液晶表示装置を適用することが可能である。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例においては、本発明の一態様である液晶表示装置の透過率について、測定を行った。図15を用いて本実施例で用いた液晶表示装置について、以下説明を行う。
図15(A)に示す液晶表示装置720は、本発明の一態様の液晶表示装置の一例である。
図15(A)に示す液晶表示装置720は、基板602と、基板602上のトランジスタのゲートとして機能する導電膜604と、基板602及び導電膜604上の絶縁膜606と、絶縁膜606と、絶縁膜606上の導電膜604と重畳する位置に形成された酸化物半導体膜608と、酸化物半導体膜608に接続する導電膜610、612と、絶縁膜606、酸化物半導体膜608、及び導電膜610、612上に形成された絶縁膜614と、絶縁膜614上の絶縁膜616と、絶縁膜616上の第1の共通電極618と、絶縁膜614及び第1の共通電極618上の絶縁膜620と、絶縁膜620上の画素電極622と、絶縁膜620及び画素電極622上の配向膜624と、配向膜624上の液晶層650と、液晶層650上の配向膜640と、配向膜640上の第2の共通電極638と、第2の共通電極638上の絶縁膜636と、絶縁膜636上の遮光膜632及び有色膜634と、遮光膜632及び有色膜634上の基板630と、を有する。
なお、導電膜604と、絶縁膜606と、酸化物半導体膜608と、導電膜610、612によって、トランジスタ712が構成されている。また、トランジスタ712が有する導電膜612は、絶縁膜616、絶縁膜620に設けられた開口部を介して画素電極622と接続されている。
次に、図15(B)に示す比較用の液晶表示装置730について、説明を行う。
図15(B)に示す液晶表示装置730は、基板602と、基板602上のトランジスタのゲートとして機能する導電膜604と、基板602及び導電膜604上の絶縁膜606と、絶縁膜606と、絶縁膜606上の導電膜604と重畳する位置に形成された酸化物半導体膜608と、酸化物半導体膜608に接続する導電膜610、612と、絶縁膜606、酸化物半導体膜608、及び導電膜610、612上に形成された絶縁膜614と、絶縁膜614上の絶縁膜616と、絶縁膜616上の第1の共通電極618と、絶縁膜614及び第1の共通電極618上の絶縁膜620と、絶縁膜620上の画素電極622と、絶縁膜620及び画素電極622上の配向膜624と、配向膜624上の液晶層650と、液晶層650上の配向膜640と、配向膜640上の絶縁膜636と、絶縁膜636上の遮光膜632及び有色膜634と、遮光膜632及び有色膜634上の基板630と、基板630上の電極642と、を有する。
なお、導電膜604と、絶縁膜606と、酸化物半導体膜608と、導電膜610、612によって、トランジスタ712が構成されている。また、トランジスタ712が有する導電膜612は、絶縁膜616、絶縁膜620に設けられた開口部を介して画素電極622と接続されている。
また、図15(A)に示す本発明の一態様の液晶表示装置720と、図15(B)に示す比較用の液晶表示装置730との違いとしては、第2の共通電極638と、電極642である。より具体的には、液晶表示装置720には、基板630の下方に第2の共通電極638が設けられており、液晶表示装置730には、基板630の上方に電極642が設けられている。
図15(A)に示す構成においては、第2の共通電極638によって、配向膜640を介して液晶層650に電圧を印加することができる。一方で、図15(B)に示す構成においては、電極642は、基板630の上方に設けられているため、電極642によって、液晶層650に電圧を印加するのが困難である。
図15(A)、(B)に示す液晶表示装置720、730の作製方法について、以下説明を行う。なお、液晶表示装置720と液晶表示装置730とでは、第2の共通電極638及び電極642以外の構成は同じである。まずは、共通する構成の作製方法について、以下説明する。
基板602としては、ガラス基板を用いた。その後、基板602上に導電膜604を形成した。導電膜604としては、スパッタリング法によりタングステン膜を200nm形成した。その後、基板602及び導電膜604上に絶縁膜606を形成した。絶縁膜606としては、厚さ400nmの窒化シリコン膜と、厚さ50nmの酸化窒化シリコン膜を積層して形成した。
なお、窒化シリコン膜は、第1の窒化シリコン膜、第2の窒化シリコン膜、及び第3の窒化シリコン膜の3層積層構造とした。
第1の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとしてプラズマCVD装置の処理室に供給し、処理室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成した。第2の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccmの窒素、及び流量2000sccmのアンモニアガスを原料ガスとしてプラズマCVD装置の処理室に供給し、処理室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが300nmとなるように形成した。第3の窒化シリコン膜としては、流量200sccmのシラン、及び流量5000sccmの窒素を原料ガスとしてプラズマCVD装置の処理室に供給し、処理室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成した。なお、第1の窒化シリコン膜、第2の窒化シリコン膜、及び第3の窒化シリコン膜形成時の基板温度は350℃とした。
酸化窒化シリコン膜としては、流量20sccmのシラン、流量3000sccmの一酸化二窒素を原料ガスとしてプラズマCVD装置の処理室に供給し、処理室内の圧力を40Paに制御し、27.12MHzの高周波電源を用いて100Wの電力を供給して、酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は350℃とした。
次に、絶縁膜606を介して導電膜604に重なる位置に酸化物半導体膜608を形成した。ここでは、絶縁膜614上に厚さ35nmの酸化物半導体膜をスパッタリング法で形成した。
酸化物半導体膜は、スパッタリングターゲットをIn:Ga:Zn=1:1:1(原子数比)のターゲットとし、流量30sccmの酸素及び流量270sccmのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を0.6Paに制御し、5kWの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を170℃とした。
次に、酸化物半導体膜608に接する導電膜610、612を形成した。
導電膜610、612として、厚さ50nmのタングステン膜上に厚さ400nmのアルミニウム膜を形成し、該アルミニウム膜上に厚さ100nmのチタン膜を形成した。
次に、減圧された処理室に基板を移動し、350℃で加熱した後、処理室に設けられる上部電極に27.12MHzの高周波電源を用いて150Wの高周波電力を供給して、一酸化二窒素雰囲気で発生させた酸素プラズマに酸化物半導体膜608を曝した。
次に、酸化物半導体膜608及び導電膜610、612上に絶縁膜614を形成した。ここでは、絶縁膜614として、第1の酸化物絶縁膜、第2の酸化物絶縁膜、及び窒化物絶縁膜の3層の積層構造を形成した。
まず、上記酸素プラズマ処理の後、大気に曝すことなく、連続的に第1の酸化物絶縁膜及び第2の酸化物絶縁膜を形成した。第1の酸化物絶縁膜として厚さ50nmの酸化窒化シリコン膜を形成し、第2の酸化物絶縁膜として厚さ400nmの酸化窒化シリコン膜を形成した。
第1の酸化物絶縁膜は、流量20sccmのシラン及び流量3000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を350℃とし、100Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。
第2の酸化物絶縁膜は、流量160sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、第1の酸化物絶縁膜及び第2の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第2の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜608へ供給した。ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行った。
次に、第2の酸化物絶縁膜上に厚さ100nmの窒化物絶縁膜を形成した。窒化物絶縁膜は、流量50sccmのシラン、流量5000sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとし、処理室の圧力を100Pa、基板温度を350℃とし、1000Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。
次に、絶縁膜614に導電膜612に達する開口部を形成した。該開口部は、ドライエッチング法により形成した。
次に、絶縁膜614上に開口部を有する絶縁膜616を形成した。絶縁膜616としては、有機樹脂材料であるアクリル系樹脂を用いた。該アクリル系樹脂の膜厚は2μmとした。
次に、絶縁膜616上に第1の共通電極618を形成した。第1の共通電極618としては、スパッタリング法により厚さ100nmの酸化インジウム−酸化スズ化合物(ITO−SiO)の導電膜を形成した。なお、該導電膜に用いたターゲットの組成は、In:SnO:SiO=85:10:5[重量%]とした。
次に、絶縁膜616及び第1の共通電極618上に絶縁膜620を形成した。絶縁膜620としては、厚さ300nmの窒化物絶縁膜を形成した。窒化物絶縁膜は、流量50sccmのシラン、流量5000sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、1000Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。
次に、絶縁膜620上に画素電極622を形成した。画素電極622としては、スパッタリング法により厚さ80nmの酸化インジウム−酸化スズ化合物(ITO−SiO)の導電膜を形成した。なお、該導電膜に用いたターゲットの組成は、第1の共通電極618と同様とした。この後、窒素雰囲気で、250℃、1時間の加熱処理を行った。
次に、絶縁膜620及び画素電極622上に配向膜624を形成した。配向膜624としては、厚さ60nmのポリイミド膜を用いた。なお、配向膜624として用いた該ポリイミド膜の抵抗率は4.0×1015Ω・cmであった。
以上の工程により、基板602上に形成される構造を作製した。
次に、基板602と対峙して設けられる基板630に形成される構造の作製方法について、説明する。なお、基板630に形成される構造については、図15(A)に示す液晶表示装置720と、図15(B)に示す液晶表示装置730とで異なる。したがって、以下の説明において、液晶表示装置720と、液晶表示装置730で、作製方法を分けて説明する。また、液晶表示装置720を試料1として、液晶表示装置730を試料2として、それぞれ説明を行う。
<図15(A)に示す基板630に形成される構造の作製方法>
基板630としては、ガラス基板を用いた。次に、基板630に接して所望の領域に遮光膜632を形成した。遮光膜632としては、スピンコート法により、厚さ600nmの黒色顔料を含んだ有機樹脂膜を用いた。
次に、基板630に接して有色膜634を形成した。有色膜634としては、スピンコート法により、顔料を含んだ厚さ1.4μmの有機樹脂膜を用いた。
次に、遮光膜632及び有色膜634に接して絶縁膜636を形成した。絶縁膜636は、厚さ1.5μmのアクリル系樹脂を用いた。
次に、絶縁膜636と接して第2の共通電極638を形成した。第2の共通電極638は、スパッタリング法により厚さ100nmの酸化インジウム−酸化スズ化合物(ITO−SiO)の導電膜を形成した。なお、該導電膜に用いたターゲットの組成は、第1の共通電極618と同様とした。
次に、第2の共通電極638と接して、配向膜640を形成した。配向膜640としては、配向膜624と同様の材料を用いた。
次に、上記作製した基板630と、先に記載した基板602を貼り合わせ、滴下封止法を用いて液晶層650として機能する液晶材料を注入した。
液晶層650としては、セルギャップ(配向膜624と配向膜640との距離)が3.5μmとなるように調整し、ネガ型の液晶材料(メルク株式会社製:MLC−3006)を用いた。
以上の工程で、図15(A)に示す本発明の一態様の液晶表示装置である試料1を作製した。
<図15(B)に示す基板630に形成される構造の作製方法>
基板630としては、ガラス基板を用いた。次に、基板630に接して所望の領域に遮光膜632を形成した。遮光膜632としては、スピンコート法により、厚さ600nmの黒色顔料を含んだ有機樹脂膜を用いた。
次に、基板630に接して有色膜634を形成した。有色膜634としては、スピンコート法により、顔料を含んだ厚さ1.4μmの有機樹脂膜を用いた。
次に、遮光膜632及び有色膜634に接して絶縁膜636を形成した。絶縁膜636は、厚さ1.5μmのアクリル系樹脂を用いた。
次に、絶縁膜636が形成されていない面の基板630に接して、電極642を形成した。電極642としては、スパッタリング法により厚さ100nmの酸化インジウム−酸化スズ化合物(ITO−SiO)の導電膜を形成した。なお、該導電膜に用いたターゲットの組成は、第1の共通電極618と同様とした。
次に、絶縁膜636と接して、配向膜640を形成した。配向膜640としては、配向膜624と同様の材料を用いた。
次に、上記作製した基板630と、先に記載した基板602を貼り合わせ、滴下封止法を用いて液晶層650として機能する液晶材料を注入した。
液晶層650としては、セルギャップ(配向膜624と配向膜640との距離)が3.5μmとなるように調整し、ネガ型の液晶材料(メルク株式会社製:MLC−3006)を用いた。
以上の工程で、図15(B)に示す比較用の液晶表示装置である試料2を作製した。
次に、上記作製した試料1及び試料2の透過率の測定を行った。試料1の透過率測定時において、第1の共通電極618に0Vを、画素電極622に5.5Vを、第2の共通電極638に0.8Vを、それぞれ印加した。また、画素電極622、第2の共通電極638、及び第2の共通電極638に印加する電圧は、間欠的に行われ、電圧が印加される毎にデータの書き換えが行われる。また、試料2の透過率測定時において、第1の共通電極618に0Vを、画素電極622に5.5Vを、電極642に0.8Vを、それぞれ印加した。また、画素電極622、第2の共通電極638、及び電極642に印加する電圧は、間欠的に行われ、電圧が印加される毎にデータの書き換えが行われる。なお、試料1及び試料2のデータの書き換えの制御は、液晶表示装置に形成されたトランジスタ712によって行われる。
図16乃至図20に試料1及び試料2の時間−透過率特性の結果を示す。なお、図16乃至図20において、横軸は時間(s)を、縦軸は透過率(%)を、それぞれ表す。また、図16乃至図20においては、最大の階調となるようにした場合(透過率100%となるようにした場合)の時間−透過率特性の結果である。また、図21に試料1の時間−透過率特性の結果を示す。なお、図21において、横軸は時間(s)を、縦軸は透過率(%)を、それぞれ表す。また、図21においては、中間の階調となるようにした場合(透過率50%となるようにした場合)の時間−透過率特性の結果である。なお、中間の階調とした場合、最大の階調とした場合と時間−透過率特性の結果が異なる場合がある。
なお、図16(A)、図17(A)、図18(A)、図19(A)、及び図20(A)に示す時間−透過率特性は、本発明の一態様である試料1の結果であり、図16(B)、図17(B)、図18(B)、図19(B)、及び図20(B)は、比較用の試料2の結果である。
また、図16(A)、(B)に示す時間−透過率特性においては、1secに1回のデータの書き換えを行っており、図17(A)、(B)に示す時間−透過率特性においては、5secに1回のデータの書き換えを行っており、図18(A)、(B)に示す時間−透過率特性においては、15secに1回のデータの書き換えを行っており、図19(A)、(B)に示す時間−透過率特性においては、30secに1回のデータの書き換えを行っており、図20(A)、(B)に示す時間−透過率特性においては、60secに1回のデータの書き換えを行っている。なお、データの書き換え間隔が同じグラフにおいて、データの書き換えのタイミングは異なる時刻に行われる。したがって、図16乃至図20に示す時間−透過率特性において、書き換えのタイミングが同一の時刻ではない。
また、図21(A)に示す時間−透過率特性においては、1secに1回のデータの書き換えを行っており、図21(B)に示す時間−透過率特性においては、5secに1回のデータの書き換えを行っており、図21(C)に示す時間−透過率特性においては、60secに1回のデータの書き換えを行っている。
図16乃至図20の結果から、本発明の一態様である試料1は、時間経過における透過率の変動が少ないことがわかる。一方で、比較用の試料2は、時間経過における透過率の変動が多い。とくに、データの書き換え間隔が長い場合、例えば、図20(B)に示す60secに1回のデータの書き換えの場合、3%以上の透過率の変動が確認される。これは、本発明の一態様である試料1は第2の共通電極638に電圧を印加することで、液晶層650の透過率の変動を抑制できる結果を示唆するものである。一方で比較用の試料2は第2の共通電極638が設けられず、基板630の上方に位置する電極642に第2の共通電極638と同様の電位が与えられている。したがって、電極642から液晶層650に電位が与えられず、液晶層650の変動を抑制できていない。
また、図21に示す結果から、本発明の一態様である試料1は、5secに1回のデータの書き換えで約2%の透過率の変動がある。これは、表示画像によっては、ちらつきとして認識される場合があるため、5sec未満でデータの書き換えを行った方がよい結果を示唆している。
本実施例においては、本発明の一態様である液晶表示装置の透過率について、計算を行った。図22を用いて本実施例の計算で用いた液晶表示装置の構成について、以下説明を行う。
図22(A)に示す計算に用いた液晶表示装置は、基板802と、基板802上の電極804a、804b、854a、854bと、電極804a、804bを覆い、且つ電極854a、854bの端部を覆う絶縁膜814と、絶縁膜814及び電極854a、854b上の絶縁膜821と、絶縁膜821上の絶縁膜856と、絶縁膜821、856を介して電極854aと重畳する位置に設けられた画素電極822aと、絶縁膜821、856を介して電極854bと重畳する位置に設けられた画素電極822bと、絶縁膜856及び画素電極822a、822b上の液晶層850と、液晶層850上の電極838と、電極838上の基板830と、を有する構成である。
なお、図22(A)に示す計算に用いた液晶表示装置の構成は、図10及び図11に示す本発明の一態様の液晶表示装置の画素を簡易的にして、計算を簡便に行うために用いた構成である。具体的には、基板802は図11に示す基板302に相当し、電極804a、804bは図11に示す導電膜304に相当し、電極854a、854bは図11に示す電極354に相当し、絶縁膜814は図11に示す絶縁膜314に相当し、絶縁膜821は図11に示す絶縁膜321に相当し、画素電極822a、822bは図11に示す画素電極322に相当し、液晶層850は図11に示す液晶層350に相当し、電極838は図11に示す第2の共通電極338に相当し、基板830は図11に示す基板330に相当する。なお、図22(A)に示す絶縁膜856は、図11においては図示されていない。
また、図22(B)に示す計算に用いた液晶表示装置は、図22(A)に示す計算に用いた液晶表示装置の構成から液晶層850上の電極838を設けない構成であり、それ以外の構成は図22(A)と同様の構成である。
なお、図22(A)、(B)に示す計算に用いた液晶表示装置の構成において、画素2つ分の断面構造を表しており、図中の左側、より具体的には電極804a、電極854a、画素電極822aを含む側を一方の画素として表し、図中の右側、より具体的には電極804b、電極854b、画素電極822bを含む側を他方の画素として表している。また、図22(A)、(B)において、画素電極822a、822bは、それぞれ分離された3つ電極を1つの電極として表している。
また、図22(A)に示す計算に用いた液晶表示装置の構成を試料3とし、図22(B)に示す計算に用いた液晶表示装置の構成を試料4とした。なお、試料3は本発明の一態様の液晶表示装置の構成であり、試料4は比較用の一態様の液晶表示装置の構成である。
また、図22(A)、(B)に示す電極804a、804bは厚さ=200nm、幅=2μmと設定し、電極854a、854bは厚さ=200nm、幅=20μmと設定し、絶縁膜814は厚さ=500nmと設定し、絶縁膜821は厚さ=100nmと設定し、絶縁膜856は厚さ=400nmと設定し、画素電極822a、822bは厚さ=100nm、幅=2μmと設定し、液晶層850は厚さ=4μm、ネガ型の液晶材料(メルク株式会社製:MLC−3006)と設定した。また、図22(A)に示す電極838は厚さ=100nmと設定した。
また、図22(A)に示す計算に用いた液晶表示装置の構成に対して、電極804aに0V、電極804bに6V、電極854a、854bに0V、画素電極822aに0V、画素電極822bに6V、電極838に0Vをそれぞれ印加した場合について、液晶層850の透過率の計算を行った。
また、図22(B)に示す計算に用いた液晶表示装置の構成に対して、電極804aに0V、電極804bに6V、電極854a、854bに0V、画素電極822aに0V、画素電極822bに6Vをそれぞれ印加した場合について、液晶層850の透過率の計算を行った。なお、上記の各電極に印加した場合の設定は、図22(A)、(B)ともに、図中の左側の画素が黒表示を想定し、図中の右側の画素が白表示を想定した場合の印加電圧としている。
図23に透過率の計算結果を示す。なお、透過率の計算には、計算ソフトとしてLCD Master(Shintech社製)を用いた。
図23において、横軸が位置(μm)を、縦軸が透過率(%)を、それぞれ表している。また、図23において、実線が試料3を、破線が試料4を、それぞれ表している。また、図23において、図22(A)、(B)に示す電極804a、804b、854a、854bの位置を表すために、灰色の実線で電極804a、804b、854a、854bの形状を模式的に表している。
図23に示す計算結果より、本発明の一態様の構成である試料3は、位置20〜30μm付近の透過率が低いことが分かる。一方で比較用の一態様の試料4は、位置20〜30μ付近の透過率が高いことが分かる。これは、試料3は試料4と比較し液晶層850の上方に電極838を有するため、電極838に印加される電圧(本実施例においては、0V)によって、位置20〜30μ付近の透過率の上昇を抑制することを示唆している。また、位置40〜50μm付近においては、試料3の透過率が試料4の透過率よりも高いことが確認できる。なお、図23において、位置0〜25μmで表す左側の画素では、各電極の電圧を0Vとしているため、黒表示、すなわち透過率が低いことが望ましい。また、位置26μ〜55μmで表す右側の画素では、電極804bと電極854bに、それぞれ6V印加しているため、白表示、すなわち透過率が高いことが望ましい。したがって、本発明の一態様の構成である試料3は、比較用の一態様の試料4と比べて、液晶層850の上方に電極838を有する構成であるため、優れた透過率特性であることが計算により確認できた。
以上のように、本発明の一態様の構成の液晶表示装置は、隣接する画素において、白表示と黒表示のコントラストが優れた液晶表示装置とすることができる結果を示唆している。
本実施例に示す構成は、他の実施の形態に示す構成、または他の実施例に示す構成と適宜組み合わせて用いることができる。
100 画素
102 トランジスタ
111 液晶素子
111a 液晶素子
111b 液晶素子
111c 液晶素子
112 トランジスタ
113 容量素子
120 基板
122 共通電極
124 絶縁層
126 画素電極
130 基板
132 共通電極
134 液晶層
230 パネル
231 画素部
232 駆動回路
233 駆動回路
240 液晶表示装置
241 コントローラ
242 入力装置
243 CPU
244 画像処理回路
245 画像メモリ
246 データ
247 電源回路
302 基板
304 導電膜
306 絶縁膜
307 酸化物半導体膜
308 酸化物半導体膜
309 酸化物半導体膜
310 導電膜
312 導電膜
313 導電膜
314 絶縁膜
316 絶縁膜
318 共通電極
320 絶縁膜
321 絶縁膜
322 画素電極
324 配向膜
330 基板
332 遮光膜
334 有色膜
336 絶縁膜
338 共通電極
340 配向膜
350 液晶層
352 酸化物半導体膜
354 電極
360 開口部
362 開口部
364 開口部
366 開口部
602 基板
604 導電膜
606 絶縁膜
608 酸化物半導体膜
610 導電膜
612 導電膜
614 絶縁膜
616 絶縁膜
618 共通電極
620 絶縁膜
622 画素電極
624 配向膜
630 基板
632 遮光膜
634 有色膜
636 絶縁膜
638 共通電極
640 配向膜
642 電極
650 液晶層
712 トランジスタ
720 液晶表示装置
730 液晶表示装置
802 基板
804a 電極
804b 電極
814 絶縁膜
821 絶縁膜
822a 画素電極
822b 画素電極
830 基板
838 電極
850 液晶層
854a 電極
854b 電極
856 絶縁膜
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5201 筐体
5202 表示部
5203 支持台
5401 筐体
5402 表示部
5403 キーボード
5404 ポインティングデバイス
5601 筐体
5602 筐体
5603 表示部
5604 表示部
5605 接続部
5606 操作キー
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805 レンズ
5806 接続部
5901 筐体
5902 表示部
5903 カメラ
5904 スピーカー
5905 ボタン
5906 外部接続部
5907 マイク

Claims (4)

  1. 酸化物半導体膜をチャネル形成領域に含むトランジスタと、
    前記トランジスタと電気的に接続される画素電極と、
    前記画素電極と接する絶縁層と、
    前記絶縁層と接する第1の共通電極と、を有する第1の基板と、
    前記第1の基板と対峙するように配置され、第2の共通電極を有する第2の基板と、
    前記第1の基板と前記第2の基板に挟持される液晶層と、を有し、
    前記液晶層が、ネガ型の液晶材料を用い、
    前記液晶材料の固有抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下である
    ことを特徴とする液晶表示装置。
  2. 酸化物半導体膜をチャネル形成領域に含むトランジスタと、
    前記トランジスタと電気的に接続される画素電極と、
    前記画素電極と接する絶縁層と、
    前記絶縁層と接する第1の共通電極と、を有する第1の基板と、
    前記第1の基板と対峙するように配置され、第2の共通電極を有する第2の基板と、
    前記第1の基板と前記第2の基板に挟持される液晶層と、を有し、
    前記第1の共通電極と前記第2の共通電極が、各々独立した電源線に接続され、
    前記液晶層が、ネガ型の液晶材料を用い、
    前記液晶材料の固有抵抗率が1.0×1013Ω・cm以上1.0×1016Ω・cm以下である
    ことを特徴とする液晶表示装置。
  3. 請求項1または請求項2において、
    前記酸化物半導体膜は、In、Ga、及びZnを含む
    ことを特徴とする液晶表示装置。
  4. 請求項1または請求項2において、
    前記第1の共通電極と前記画素電極との電位差より、前記第1の共通電極と前記第2の共通電極との電位差が小さい
    ことを特徴とする液晶表示装置。
JP2014103390A 2013-05-21 2014-05-19 液晶表示装置 Withdrawn JP2015043070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014103390A JP2015043070A (ja) 2013-05-21 2014-05-19 液晶表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013106681 2013-05-21
JP2013106681 2013-05-21
JP2013126895 2013-06-17
JP2013126895 2013-06-17
JP2013153362 2013-07-24
JP2013153362 2013-07-24
JP2014103390A JP2015043070A (ja) 2013-05-21 2014-05-19 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018186806A Division JP2019012285A (ja) 2013-05-21 2018-10-01 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2015043070A true JP2015043070A (ja) 2015-03-05

Family

ID=51935181

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014103390A Withdrawn JP2015043070A (ja) 2013-05-21 2014-05-19 液晶表示装置
JP2018186806A Withdrawn JP2019012285A (ja) 2013-05-21 2018-10-01 液晶表示装置
JP2020080910A Active JP7072601B2 (ja) 2013-05-21 2020-05-01 液晶表示装置
JP2022077619A Active JP7402269B2 (ja) 2013-05-21 2022-05-10 半導体装置、電子機器
JP2023207718A Pending JP2024037827A (ja) 2013-05-21 2023-12-08 表示装置、電子機器

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018186806A Withdrawn JP2019012285A (ja) 2013-05-21 2018-10-01 液晶表示装置
JP2020080910A Active JP7072601B2 (ja) 2013-05-21 2020-05-01 液晶表示装置
JP2022077619A Active JP7402269B2 (ja) 2013-05-21 2022-05-10 半導体装置、電子機器
JP2023207718A Pending JP2024037827A (ja) 2013-05-21 2023-12-08 表示装置、電子機器

Country Status (2)

Country Link
US (2) US10416504B2 (ja)
JP (5) JP2015043070A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016017483A1 (ja) * 2014-07-29 2016-02-04 シャープ株式会社 液晶表示装置
JP2017116819A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 液晶表示装置
US10558092B2 (en) 2016-03-15 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
JP2020518868A (ja) * 2017-08-02 2020-06-25 江門億都半導体有限公司Jiangmen Yeebo Semiconductor Co.,Ltd. 低消費電力の自動感光式サングラス

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI636309B (zh) 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
US10008167B2 (en) 2015-03-03 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
US10976625B2 (en) 2016-06-08 2021-04-13 Hannstar Display (Nanjing) Corporation Display panel
CN107479265B (zh) * 2016-06-08 2020-08-14 南京瀚宇彩欣科技有限责任公司 显示面板
US20190324309A1 (en) * 2016-07-06 2019-10-24 Sharp Kabushiki Kaisha Touch-panel-equipped display device
CN106154639B (zh) 2016-09-29 2020-01-10 厦门天马微电子有限公司 一种液晶显示面板及液晶显示装置
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
TWI659254B (zh) 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11056483B2 (en) * 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
CN108169964A (zh) * 2018-01-24 2018-06-15 京东方科技集团股份有限公司 液晶显示面板的封装结构、液晶显示面板及液晶显示器
JP2019184638A (ja) * 2018-04-02 2019-10-24 シャープ株式会社 液晶表示装置および電子機器
CN110412798B (zh) * 2019-06-17 2022-08-02 上海天马微电子有限公司 显示面板和显示装置
US11120756B2 (en) * 2019-08-12 2021-09-14 Sharp Kabushiki Kaisha Liquid crystal panel
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356786A (ja) * 1999-06-16 2000-12-26 Nec Corp 液晶表示装置
JP2002031812A (ja) * 2000-06-01 2002-01-31 Hynix Semiconductor Inc フリンジフィールドスイッチングモード液晶表示装置
JP2009075179A (ja) * 2007-09-19 2009-04-09 Hitachi Displays Ltd 液晶表示装置
JP2009134228A (ja) * 2007-11-08 2009-06-18 Epson Imaging Devices Corp 液晶表示装置
JP2010170119A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20100230680A1 (en) * 2009-03-13 2010-09-16 Samsung Electronics Co., Ltd. Liquid crystal display device including common electrode and reference electrode
US20110115997A1 (en) * 2007-06-05 2011-05-19 Samsung Electronics Co., Ltd. Liquid crystal display panel

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004054090A (ja) * 2002-07-23 2004-02-19 Hitachi Displays Ltd 液晶表示装置
US7995181B2 (en) 2002-08-26 2011-08-09 University Of Central Florida Research Foundation, Inc. High speed and wide viewing angle liquid crystal displays
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4504626B2 (ja) 2003-03-31 2010-07-14 シャープ株式会社 液晶表示装置及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
US20110106614A1 (en) * 2005-11-01 2011-05-05 Jumptap, Inc. Mobile User Characteristics Influenced Search Results
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8106865B2 (en) 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4999476B2 (ja) 2007-01-24 2012-08-15 スタンレー電気株式会社 液晶表示素子
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8208080B2 (en) 2007-03-07 2012-06-26 Chimei Innolux Corporation Liquid crystal display
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2009128503A (ja) 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4678031B2 (ja) 2008-01-11 2011-04-27 ソニー株式会社 液晶装置および電子機器
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5135063B2 (ja) 2008-05-27 2013-01-30 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20100031963A (ko) * 2008-09-17 2010-03-25 전북대학교산학협력단 단일 패널을 이용한 시야각 조절 액정표시장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010096796A (ja) 2008-10-14 2010-04-30 Seiko Epson Corp 液晶表示装置及び電子機器
JP2010122572A (ja) * 2008-11-21 2010-06-03 Sony Corp 表示装置、表示装置の駆動方法、および電子機器
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP5173966B2 (ja) * 2009-08-31 2013-04-03 株式会社ジャパンディスプレイイースト 液晶表示装置
CN105679834A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR20170130641A (ko) 2009-10-21 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR101800038B1 (ko) 2009-12-04 2017-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101805102B1 (ko) 2010-01-20 2017-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101816505B1 (ko) 2010-01-20 2018-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 표시 방법
KR101848684B1 (ko) 2010-02-19 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 장치
US8508276B2 (en) * 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5616184B2 (ja) 2010-09-28 2014-10-29 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置および電子機器
JP5351118B2 (ja) * 2010-10-05 2013-11-27 株式会社ジャパンディスプレイ 液晶表示装置
US20150108467A1 (en) 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5719439B2 (ja) 2011-06-27 2015-05-20 シャープ株式会社 液晶駆動装置及び液晶表示装置
KR101876945B1 (ko) * 2011-09-23 2018-07-11 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102099262B1 (ko) 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
KR20140046818A (ko) * 2012-10-11 2014-04-21 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000356786A (ja) * 1999-06-16 2000-12-26 Nec Corp 液晶表示装置
JP2002031812A (ja) * 2000-06-01 2002-01-31 Hynix Semiconductor Inc フリンジフィールドスイッチングモード液晶表示装置
US20110115997A1 (en) * 2007-06-05 2011-05-19 Samsung Electronics Co., Ltd. Liquid crystal display panel
JP2009075179A (ja) * 2007-09-19 2009-04-09 Hitachi Displays Ltd 液晶表示装置
JP2009134228A (ja) * 2007-11-08 2009-06-18 Epson Imaging Devices Corp 液晶表示装置
JP2010170119A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20100230680A1 (en) * 2009-03-13 2010-09-16 Samsung Electronics Co., Ltd. Liquid crystal display device including common electrode and reference electrode

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016017483A1 (ja) * 2014-07-29 2016-02-04 シャープ株式会社 液晶表示装置
US9995967B2 (en) 2014-07-29 2018-06-12 Sharp Kabushiki Kaisha Liquid crystal display device
JP2017116819A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 液晶表示装置
US10558092B2 (en) 2016-03-15 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
US11719980B2 (en) 2016-03-15 2023-08-08 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
JP2020518868A (ja) * 2017-08-02 2020-06-25 江門億都半導体有限公司Jiangmen Yeebo Semiconductor Co.,Ltd. 低消費電力の自動感光式サングラス

Also Published As

Publication number Publication date
JP7402269B2 (ja) 2023-12-20
JP2019012285A (ja) 2019-01-24
US20140347588A1 (en) 2014-11-27
JP2022122874A (ja) 2022-08-23
US10416504B2 (en) 2019-09-17
JP2020126269A (ja) 2020-08-20
US20190339577A1 (en) 2019-11-07
JP2024037827A (ja) 2024-03-19
JP7072601B2 (ja) 2022-05-20

Similar Documents

Publication Publication Date Title
JP7072601B2 (ja) 液晶表示装置
JP7021294B2 (ja) 液晶表示装置
KR102643760B1 (ko) 표시 장치
JP6903111B2 (ja) 表示装置
JP6351947B2 (ja) 液晶表示装置の作製方法
JP2018159951A (ja) 液晶表示装置
TW201514583A (zh) 顯示裝置
JP2014142621A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180710

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20181010