JP2015032678A - 炭化珪素半導体装置の製造方法、炭化珪素半導体装置の製造工程の管理方法 - Google Patents

炭化珪素半導体装置の製造方法、炭化珪素半導体装置の製造工程の管理方法 Download PDF

Info

Publication number
JP2015032678A
JP2015032678A JP2013160909A JP2013160909A JP2015032678A JP 2015032678 A JP2015032678 A JP 2015032678A JP 2013160909 A JP2013160909 A JP 2013160909A JP 2013160909 A JP2013160909 A JP 2013160909A JP 2015032678 A JP2015032678 A JP 2015032678A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
carbide semiconductor
manufacturing
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013160909A
Other languages
English (en)
Other versions
JP6124727B2 (ja
Inventor
博明 岡部
Hiroaki Okabe
博明 岡部
壮之 古橋
Akiyuki Furuhashi
壮之 古橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013160909A priority Critical patent/JP6124727B2/ja
Publication of JP2015032678A publication Critical patent/JP2015032678A/ja
Application granted granted Critical
Publication of JP6124727B2 publication Critical patent/JP6124727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】本発明は、高精度の温度管理をすることで、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現する炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造工程の管理方法を提供することを目的とする。
【解決手段】本発明は、(a)炭化珪素の下地を準備する工程と、(b)下地上にカーボン保護膜20を形成する工程と、(c)下地およびカーボン保護膜に対し、熱処理を行う工程と、(d)工程(c)の後、カーボン保護膜をラマン分光法を用いて分析することで、下地上の温度を測定する工程とを備える。
【選択図】図1

Description

本発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造工程の管理方法に関する。
炭化珪素は優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。炭化珪素結晶中の導電性の制御には、イオン注入による不純物の注入と高温での熱処理による活性化とが有効であり、導電性を制御された炭化珪素結晶は、MOSFET(metal−oxide−semiconductor field−effect transistor)のチャネル形成等に用いられる。
炭化珪素結晶中の不純物として、主に、p型ではアルミニウムが、n型では窒素が用いられる。注入されたそれぞれの不純物が活性化する温度は、アルミニウムが1700℃程度であり、窒素が1500℃程度である。このように、炭化珪素結晶中の不純物の電気的な活性化には、極めて高温の熱処理が必要になる。
炭化珪素基板をこのような高温で熱処理した場合、炭化珪素表面において昇華による表面荒れが発生し、これによりデバイス特性の劣化等が生じる可能性がある。
このような表面荒れを防止または低減する方法として、特許文献1には、酸素を含む炭化水素材料ガスを熱分解する熱CVD(Chemical Vapor Deposition)法により炭化珪素基板表面にカーボン保護膜を形成し、このカーボン保護膜によって、活性化アニール処理の際の炭化珪素表面における表面荒れを防止または低減する方法が開示されている。
イオン注入された不純物の活性化率は温度に対して敏感であり、非特許文献1によると、アルミニウムの活性化率の温度依存性は1600℃〜1700℃では0.56%/℃、1700℃〜1800℃では0.07%/℃である。これによると、熱処理温度を1700℃とした場合に設定した温度のわずかに3%の誤差が生じると、不純物の活性化率に4〜29%の差が生じることになる(非特許文献1)。
特許第4412411号公報
木本恒暢他,「SiCへの高エネルギーAl、Bイオン注入による深い接合の形成」,平成14年,電学論C 122巻1号 p17−22
不純物の活性化率のばらつきは、イオン注入した不純物の濃度プロファイルにもよるが、深さ方向に対して不純物濃度が一定である場合には、MOSFETの閾値電圧のばらつきとなる。
炭化珪素基板を用いて作製したMOSFETは、珪素基板を用いて作製したものとは異なり、閾値電圧と実効移動度との間に強いトレードオフの関係を持つ。このため、炭化珪素基板中の不純物の活性化率のばらつきは、閾値電圧に影響するだけでなく実効移動度にも影響を及ぼすことになる。MOSFETのオン抵抗は閾値電圧および実効移動度に依存するため、不純物の活性化率のばらつきに起因するオン抵抗のばらつきはさらに顕著になる。
炭化珪素半導体装置は依然として結晶欠陥による歩留まり低下が大きく、大電流を得るために小面積の素子を並列に接続することが多い。上記の閾値電圧およびオン抵抗のばらつきは、通電能力の低下のみならず電流の集中を引き起こし、装置破壊の原因となる。炭化珪素基板で作製したMOSFETの活用には、素子ごとの特性ばらつきを抑制することが必要不可欠となる。
このためには活性化に用いられる炉内の温度管理が重要であり、その基礎となる温度モニター方法、特に炭化珪素基板の実処理温度のモニター方法が重要である。
しかしながら、一般的に1500℃を超える高温の炉内温度を調整する場合には、炉の外側から放射温度計を用いて炉内温度を計測し、ヒーター出力にフィードバックすることが多い。この方法では、炭化珪素基板から放出される珪素および炭素、熱処理時に炭化珪素基板表面の保護のために用いられるカーボン(またはグラファイト)膜から発生する炭素、さらには、炉内を構成する部材から発生する物質が、モニター用の開口窓を曇らせてしまい計測精度が落ちる。
一方で、熱電対を用いることで直接炉内温度を計測することが可能であるが、1500℃以上の高温中では、繰り返しの熱処理による消耗が激しく、長期間にわたって安定した管理を行うことは難しい。
また、活性化熱処理炉の実処理温度をモニターする方法として、イオン注入した炭化珪素基板を活性化アニールし、活性化アニール温度に敏感なシート抵抗を用いるまたは実効的な不純物濃度を評価する方法があるが、評価用にTEG(TEST ELEMENT GROUP)を作製し、そのI−V特性およびC−V特性といった電気特性を測定する必要がある。このため、炭化珪素半導体装置の製造工程管理および装置管理に迅速にフィードバックすることができない。また、実デバイスにおける実処理温度をモニターするためにTEGを作製する場合は、実デバイス作製可能面積がTEGの面積分減ることになり、デバイス作製コストが上昇してしまう。
このように、1500℃を超える高温では炉内温度を直接モニターすることは難しく、設定温度と実際の温度にずれが生じやすい。また、高温であるために少しの誤差が大きな温度差となる。
炭化珪素結晶中の不純物の活性化率は活性化温度に強く依存し、温度制御における誤差により大きくばらつく。実効的な不純物濃度の差はトランジスタ特性に大きく影響し、特に閾値電圧およびオン抵抗のばらつきの原因となる。これを抑制するため、さらには一般的に炭化珪素半導体装置の製造工程においては温度管理が重要であり、その基礎となる温度モニター方法、特に炭化珪素基板の実処理温度を簡易にモニターできる方法が重要である。
本発明は、上記のような問題を解決するためになされたものであり、高精度の温度管理をすることで、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現する炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造工程の管理方法を提供することを目的とする。
本発明の一態様に関する炭化珪素半導体装置の製造方法は、(a)炭化珪素の下地を準備する工程と、(b)前記下地上にカーボン保護膜を形成する工程と、(c)前記下地および前記カーボン保護膜に対し、熱処理を行う工程と、(d)前記工程(c)の後、前記カーボン保護膜をラマン分光法を用いて分析することで、前記下地上の温度を測定する工程とを備えることを特徴とする。
本発明の一態様に関する炭化珪素半導体装置の製造工程の管理方法は、上記の炭化珪素半導体装置の製造方法の、前記工程(d)における分析結果を、前記炭化珪素半導体装置の製造工程における設計パラメータにフィードバックさせることを特徴とする。
本発明の上記態様によれば、カーボン保護膜をラマン分光法を用いて分析し、その分析結果に基づいて下地上の温度を測定するため、高精度の温度管理が可能となり、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現することができる。
実施形態に関する測定したラマンスペクトルの例を示した図である。 実施形態に関する熱処理温度と、D−BANDおよびG−BANDのピークの半値幅との関係を示した図である。 実施形態に関する炭化珪素半導体装置の製造方法によって製造される電界効果トランジスタの断面構造を示す図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 実施形態に関する炭化珪素半導体装置の製造方法を説明するための図である。 MOSFETの閾値電圧と、チャネルでの実効移動度との関係を示した図である。
以下、添付の図面を参照しながら実施形態について説明する。
図12は、炭化珪素基板を用いて作製したMOSFETの閾値電圧と、チャネルでの実効移動度との関係(トレードオフの関係)を示した図である。炭化珪素基板を用いて作製したMOSFETは、珪素基板を用いて作製したものとは異なり、閾値電圧と実効移動度との間に強いトレードオフの関係を持つ。このため、炭化珪素基板中の不純物の活性化率のばらつきは、閾値電圧に影響するだけでなく実効移動度にも影響を及ぼすことになる。MOSFETのオン抵抗は閾値電圧および実効移動度に依存するため、不純物の活性化率のばらつきに起因するオン抵抗のばらつきはさらに顕著になる。
炭化珪素半導体装置は依然として結晶欠陥による歩留まり低下が大きく、大電流を得るために小面積の素子を並列に接続することが多い。上記の閾値電圧およびオン抵抗のばらつきは、通電能力の低下のみならず電流の集中を引き起こし、装置破壊の原因となる。炭化珪素基板で作製したMOSFETの活用には、素子ごとの特性ばらつきを抑制することが必要不可欠となる。
このためには活性化に用いられる炉内の温度管理が重要であり、その基礎となる温度モニター方法、特に炭化珪素基板の実処理温度のモニター方法が重要である。
以下に説明する実施形態は、上記のような問題を解決するものであり、高精度の温度管理をすることで、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現する炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造工程の管理方法に関するものである。
<第1実施形態>
<ラマン分光法>
まず、本実施形態に関する炭化珪素半導体装置の製造方法において用いられる、ラマン分光法について簡単に説明する。
物質に光が照射されると、光と物質との相互作用により反射、屈折および吸収等のほかに、散乱と呼ばれる現象が起こる。この散乱光の中には、入射した光と同じ波長の光が散乱されたレイリー散乱(弾性散乱)光と、分子振動によって入射光とは異なる波長の光が散乱されたラマン散乱(非弾性散乱)光とが含まれている。このうちのラマン散乱光を分光し、得られたラマンスペクトルを用いて物質の構造を解析する手法がラマン分光法である。
ラマン分光法では、励起光源として単色光のレーザ光が使用され、散乱された光は分光器に通されてラマンスペクトルが検出される。ここで得られたラマンスペクトルは、縦軸が散乱強度、横軸が入射光と散乱光とのエネルギー差、すなわち振動数の差を意味するラマンシフトであるグラフに表される。
<製造方法>
次に、本実施形態に関する炭化珪素半導体装置の製造方法について説明する。
まず、炭化珪素基板を用意し、活性化に用いる熱処理装置の汚染防止のために硫酸過水、塩酸過水またはアンモニア過水等による洗浄を行い、炭化珪素基板表面に形成された自然酸化膜除去のためにフッ酸洗浄を行う。
次に、当該炭化珪素基板表面に、エタノールを熱分解する熱CVD法によりカーボン保護膜を形成する。具体的には、炭化珪素基板を設置した成膜炉をアルゴン等の不活性ガス雰囲気で850℃〜1000℃となるように加熱し、さらにエタノールを導入して1.33×10Pa(100Torr)以下の減圧状態とする。この際、エタノールが熱分解され、炭化珪素基板表面にカーボン保護膜が形成される。当該カーボン保護膜の厚さは、ラマン分光のシグナルが大きく分析が行いやすい10nm以上で、かつ、活性化アニールの温度付加によりひび割れ等が生じにくい500nm以下とすることが望ましい。
続いて、熱処理装置により、アルゴンまたは窒素等の不活性ガス中、または真空中で、炭化珪素基板(およびカーボン保護膜)をたとえば1500〜2000℃の高温条件下で30秒〜1時間程度熱処理を行う。
続いて、熱処理した炭化珪素基板表面のカーボン保護膜をラマン分光により分析する。当該分析は、熱処理中または熱処理終了後に、熱処理装置内に配置されているカーボン保護膜に対して行ってもよいし、熱処理終了後に、熱処理装置外に取り出されたカーボン保護膜に対して行ってもよい。図1は、一例として、1500〜1900℃の条件下、10分間の熱処理をしたカーボン保護膜を、波長532nmの励起光源を用いて測定したラマンスペクトルを示した図である。図1においては、縦軸を強度(a.u.)、横軸をラマンシフト(cm−1)とする。
熱処理前のラマンスペクトルでは、ダイヤモンド結合(SP3結合)のカーボンに由来するピークが1350cm−1(D−BAND)に、グラファイト結合(SP2結合)のカーボンに由来するピークが1600cm−1(G−BAND)に見られる。熱処理後のサンプルでも同様に、D−BANDおよびG−BANDにピークが見られる。
ここで、熱処理温度を横軸、D−BANDおよびG−BANDのピークの半値幅を縦軸にプロットしたグラフを図2に示す。図2においては、縦軸を半値幅(cm−1)、横軸を温度(℃)とする。図2に示されるように、熱処理温度が高くなるほどD−BANDおよびG−BANDの半値幅が狭くなっており、熱処理温度が高くなるほどカーボン保護膜の結晶性が高くなっていることを示唆されている。このように、ラマンスペクトルは熱処理温度に敏感であり、図2に示されるラマンスペクトルの特性を用いることで、カーボン保護膜が接触する炭化珪素基板上の実処理温度を同定することができる。
上記のように、表面にカーボン保護膜が形成された炭化珪素基板を活性化アニール炉で熱処理し、カーボン保護膜をラマン分光により分析することで、炭化珪素基板上の実処理温度を簡易にモニターすることができる。炭化珪素基板上の温度を高精度で測定できるため、迅速に炭化珪素半導体装置の製造工程および装置管理にフィードバックすることができる。
本実施形態に示された方法は、炭化珪素基板表面にデバイス作製のためのエピタキシャル層またはイオン注入層等が形成されているか否かに関わらず適用することが可能である。よって、実デバイス作製の際にも、炭化珪素基板表面の表面荒れ防止用に形成されたカーボン保護膜をラマン分光により分析することで、簡易にプロセスモニターとして用いることができる。
ラマン分光に用いる光源としては、YAGレーザの2倍高調波(波長532nm)、He−Neレーザ(波長633nm)、Arレーザ(波長488nm)または各種半導体レーザ等が挙げられる。
また、レーザ光を1μm程度にまで絞って照射できる顕微ラマン分光を用いることで、局所的な測定が可能となるため、基板面内の温度分布もモニターすることができる。
<変形例>
上記実施形態では、炭化珪素基板表面にエタノールを熱分解する熱CVD法によりカーボン保護膜を形成したが、原料はエタノールに限定されず、メタン、アセチレンまたはプロパン等の炭化水素ガス、メタノールまたはプロパノール等のアルコールガス、ヒドロキシ酸、カルボン酸、ケトン、アルデヒド、フェノール、エステルまたはエーテルを気化させたもの、テトラヒドロフラン(THF)等の環状エーテル化合物を気化させたもの、または、一酸化炭素が用いられてもよい。
また、上記実施形態における炭化珪素基板には、上面に炭化珪素エピタキシャル層からなるドリフト層が形成された炭化珪素基板、さらには、ドリフト層表面に不純物が注入された炭化珪素基板が含まれる。これらは、炭化珪素の下地ということができる。
また、カーボン保護膜の形成方法は熱CVD法に限定されず、プラズマCVD法またはスパッタ法等が用いられてもよい。
<効果>
本実施形態によれば、炭化珪素半導体装置の製造方法が、(a)炭化珪素の下地を準備する工程と、(b)下地上にカーボン保護膜を形成する工程と、(c)下地およびカーボン保護膜に対し、熱処理を行う工程と、(d)工程(c)の後、カーボン保護膜をラマン分光法を用いて分析することで、下地上の温度を測定する工程とを備える。
このような構成によれば、カーボン保護膜をラマン分光法を用いて分析し、その分析結果に基づいて下地上の温度を測定するため、高精度の温度管理が可能となり、炭化珪素半導体装置の品質の安定と歩留まりの向上を実現することができる。
<第2実施形態>
実デバイス作製において活性化アニールの際の炭化珪素基板における実処理温度を測定し、その後の製造工程にフィードバックすることにより、イオン注入した不純物の活性化率のばらつきに起因したMOSFETの閾値電圧のばらつきおよびオン抵抗のばらつきを抑制することができる。
非特許文献1によると、アルミニウムの活性化率の温度依存性は1600℃〜1700℃では0.56%/℃、1700℃〜1800℃では0.07%/℃である。
次に、イオン注入した不純物の活性化率と閾値電圧との関係について述べる。まず、アクセプタ濃度が深さ方向に対して一定である場合について述べる。
アクセプタとしてイオン注入されたアルミニウムの活性化率が80%であるとした場合で、ゲート酸化膜中の固定電荷、すなわち、炭化珪素基板とゲート酸化膜との間の界面における欠陥準位が存在しないと仮定すると、ゲート酸化膜厚が50nmで3Vの閾値電圧を得るには7.2×1016cm−3のアクセプタが空乏層の広がる深さまで存在すればよい。同じアクセプタ濃度で活性化率が70%であるときには閾値電圧は2.76Vに、活性化率が60%であるときには閾値電圧は2.51Vまで低下する。
活性化率の低下によって閾値電圧が所望の基準値よりも低下するが、この場合、ゲート酸化膜厚を厚くすることによって閾値電圧を高め、制御することができる。逆に、活性化率が所望の基準値よりも高い場合には、ゲート酸化膜厚を薄くすることによって、閾値電圧を調整できる。例えば、アクセプタ濃度で活性化率が60%である場合、ゲート酸化膜厚を61nmとすることによって閾値電圧を3Vにできる。
ゲート酸化膜厚は、ゲート酸化膜を熱酸化によって形成する場合には、熱成長させる温度または時間によって調整でき、ゲート酸化膜を化学的気相成長法によって堆積させて形成する場合には、堆積時間によって調整することができる。
<製造方法>
以下、具体的に本実施形態に関する炭化珪素半導体装置の製造方法を説明する。
図3は、本実施形態に関する炭化珪素半導体装置の製造方法によって製造される金属−酸化物半導体電界効果トランジスタ(MOSFET)のデバイス断面構造を示す図である。
図3において、炭化珪素半導体装置は、第1導電型の炭化珪素基板1表面に形成される、第1導電型の炭化珪素からなるドリフト層2と、ドリフト層2表面から所定の深さに、互いに間をおいて形成される第2導電型のベース領域3aおよびベース領域3bと、ベース領域3aおよびベース領域3bのそれぞれの表面に形成される、第1導電型のソース領域4aおよびソース領域4bと、ベース領域3aおよびベース領域3b上に、ソース領域4aおよびソース領域4bにまで延在してドリフト層2、ベース領域3aおよびベース領域3b上に形成されるゲート酸化膜5と、ソース領域4aおよびソース領域4bそれぞれに電気的に接触されるソース電極7aおよびソース電極7bと、ゲート酸化膜5上にベース領域3a、ベース領域3bおよびそれらの間の領域上に、平面的にみてソース領域4aおよびソース領域4bに到達するように形成されるゲート電極6と、炭化珪素基板1の下部表面に形成されるドレイン電極8とを備える。
炭化珪素基板1と、ドリフト層2と、ベース領域3aおよびベース領域3bと、ソース領域4aおよびソース領域4bとにより、基礎的構造が形成される。
図3に示される炭化珪素半導体装置においては、ゲート電極6に電圧が印加されると、このゲート電極6直下のベース領域3a表面およびベース領域3b表面に反転チャネル層が形成される。そして、ソース領域4aおよびソース領域4bと、ドリフト層2との間に電荷の流れる経路が形成される。
炭化珪素MOSFETがnチャネルMOSFETの場合、キャリアは電子であり、ソース領域4aおよびソース領域4bからドリフト層2へ流れ込む電子は、ドレイン電極8に印加される電圧により形成される電界に従ってドリフト層2および炭化珪素基板1を介してドレイン電極8に到達する。したがって、ゲート電極6に電圧を印加することにより、ドレイン電極8からソース電極7aおよびソース電極7bに電流が流れる。
炭化珪素MOSFETがpチャネルMOSFETであり、キャリアが正孔の場合には、ドレイン電極8から注入される正孔が、ドリフト層2を介して流れてベース領域3aおよびベース領域3bに到達し、次いで、ベース領域3aおよびベース領域3b表面に形成された反転チャネル層を介してソース電極7aおよびソース電極7bの電位に従ってソース領域4aおよびソース領域4bに流れ込む。これにより、正孔がドレイン電極8からソース電極7aおよびソース電極7bに流れる。
以下、図3に示される炭化珪素半導体装置の製造方法について、図面を参照しながら、工程順に説明する。
図4に示されるように、第1導電型の炭化珪素基板1上に、エピタキシャル結晶成長法を用いて第1導電型の炭化珪素エピタキシャル層からなるドリフト層2を形成する。このドリフト層2の厚さは、5〜50μm程度であればよく、また不純物濃度は1×1015〜1×1018cm−3程度であればよい。
上述の条件でドリフト層2を形成することにより、数百Vないし5kV以上の耐圧を有する縦型高耐圧MOSFETを実現することができる。
第1導電型の炭化珪素基板1の面方位としては(0001)面、(000−1)面または(11−20)面等を用いることができる。また、この炭化珪素基板1のポリタイプとしては、4H、6Hおよび3Cのいずれかを用いることができる。
次に、エピタキシャル結晶成長法によりドリフト層2を形成した後、ドリフト層2表面に、後述するベース領域を形成する領域が露出するように、写真製版技術を用いてレジスト、二酸化珪素または窒化珪素等によりマスクを形成する。このマスクを不純物注入阻止膜として不純物をイオン注入し、一対の第2導電型のベース領域3aおよびベース領域3bを形成する。イオン注入は、ベース領域3aおよびベース領域3bにおける第2導電型不純物の深さ方向に対する濃度分布が、レトログレードプロファイルになるように行う。
なお、図5においては、このイオン注入時に用いられるマスクを除去した後の素子の断面構造が示されている。
この炭化珪素半導体装置がnチャネルMOSFETの場合、ベース領域3aおよびベース領域3bに導入される第2導電型不純物としては、ボロン(B)またはアルミニウム(Al)が利用可能であり、またpチャネルMOSFETの場合には、この第2導電型注入不純物として、リン(P)または窒素(N)を利用することができる。
ベース領域3aおよびベース領域3bの深さは、ドリフト層2の厚さを超えないことが要求され、その深さとしては、例えば0.5〜3μm程度あればよい。
また、ベース領域3aおよびベース領域3bの第2導電型の不純物濃度は、ドリフト層2における第1導電型の不純物濃度を超える濃度に設定し、たとえば1×1017〜1×1019cm−3程度であればよい。
次いで、写真製版技術を用いてドリフト層2表面にマスクを形成し、ソース領域形成部分を露出させ、このマスクを用いて、ベース領域3aおよびベース領域3b内に第1導電型不純物をイオン注入して、第1導電型のソース領域4aおよびソース領域4bをそれぞれ形成する。図6においては、このソース領域形成用のマスク除去後の断面構造が示されている。
ソース領域4aおよびソース領域4b内に導入される第1導電型の不純物としては、この炭化珪素半導体装置がnチャネルMOSFETの場合、例えばリン(P)または窒素(N)等を利用することができ、また、この炭化珪素半導体装置がpチャネルMOSFETの場合、例えばボロン(B)またはアルミニウム(Al)等を利用することができる。
ソース領域4aおよびソース領域4bの深さは、ベース領域3aおよびベース領域3bの深さよりも浅くされる。このソース領域4aおよびソース領域4bに導入される第1導電型の不純物濃度は、たとえば1×1018〜1×1021cm−3程度であればよい。
続いて、ドリフト層2表面の表面荒れを防ぐために、カーボン保護膜20をドリフト層2上に堆積させる(図7)。そして、熱処理装置により、アルゴンまたは窒素等の不活性ガス中、または真空中で、ドリフト層2(およびカーボン保護膜20)を例えば1500〜2000℃の高温条件下で、例えば30秒〜1時間程度熱処理を行う。この処理により、注入イオンが電気的に活性化される。
次に、熱処理されたドリフト層2上のカーボン保護膜20からラマン分光によりラマンスペクトルを取得し、このデータに基づいて実熱処理温度および不純物の活性化率を導出する。導出したドリフト層2上の実熱処理温度は、例えば次回の炭化珪素半導体装置の製造工程にフィードバックし、所望の温度で熱処理が行うことができるよう、設定パラメータを調整することに利用できる。
続いて、カーボン保護膜20をOプラズマにより除去し、イオン注入または熱処理等による表面のダメージを除去するため、熱酸化またはドライエッチング等により一定の深さまで表面層を除去する。
その後、ドリフト層2中の不純物の活性化率に基づいて設定した厚さを持つゲート酸化膜5を形成する(図8)。すなわち、導出された不純物の活性化率(分析結果)に基づいて、形成するゲート酸化膜5の厚さ(装置構成の設定パラメータ)を調整する。ゲート酸化膜5の厚さは、ゲート酸化膜5を熱酸化によって形成する場合には熱成長させる温度や時間によって調整でき、ゲート酸化膜5を化学的気相成長法によって堆積させて形成する場合には堆積時間によって調整できる。これにより、第2導電型の不純物の活性化率がばらついても、MOSFETの閾値電圧を等しくすることができる。
ゲート酸化膜5を形成後、窒化処理を行う。窒化処理として、一酸化窒素(NO)ガス、一酸化二窒素(NO)ガス、二酸化窒化(NO)ガスおよびアンモニア(NH)ガスのうちから選択された少なくとも1種のガスもしくは混合ガス、または、不活性ガスとの混合ガス等の雰囲気で熱処理が行われる。熱処理温度の範囲は1150℃〜1350℃が望ましい。
次いで、図9に示されるように、ゲート酸化膜5上にゲート電極6を成膜し、次いで写真製版技術を用いてパターニングする。ゲート電極6は、ベース領域3aおよびベース領域3b、ならびに、ソース領域4aおよびソース領域4bがその両端部に位置し、ベース領域3aおよびベース領域3b間の露出したドリフト層2がその中央に位置するような形状にパターニングされる。
また、ゲート電極6は、一対のソース領域4aおよびソース領域4bと、例えば10nm〜5μmの範囲で平面的に見て重なり合うように形成されるのが望ましい。ゲート電極6の端部におけるフリンジ効果の影響を抑制して、均一にベース領域3aおよびベース領域3b表面に電圧を印加して、ベース領域3aおよびベース領域3b表面に確実に、反転チャネル層を形成する。
このゲート電極6の素材としては、n型またはp型の多結晶珪素(ポリシリコン)であってもよく、またn型またはp型の多結晶炭化珪素であってもよく、また、アルミニウム、またはチタン、モリブデン、タンタル、ニオブおよびタングステン等の低抵抗高融点金属であってもよく、また、高融点低抵抗金属の窒化物が用いられてもよい。
このゲート電極6のパターニング後、ゲート酸化膜5の不要部分を、写真製版技術を用いたパターニング、および、ウェットまたはドライエッチングにより除去することにより、図10に示されるように、ソース領域4aおよびソース領域4bの表面が露出される。ゲート酸化膜5は、ゲート電極6よりも長く形成され、次工程で形成されるソース電極とゲート電極6の間を確実に電気的に分離する。
次いで、図11に示されるように、このベース領域3a、ベース領域3b、ソース領域4aおよびソース領域4bの露出した部分に、ソース電極7aおよびソース電極7bを成膜およびパターニングにより形成する。
この後、炭化珪素基板1の裏面にドレイン電極8を形成することにより、図3に示される素子構造を有する半導体装置の主要部が完成する。
ソース電極7a、ソース電極7bおよびドレイン電極8の素材としては、アルミニウム、ニッケル、チタンまたは金等、またはこれらの複合物を用いることができる。また、ソース電極7aおよびソース電極7bと第1導電型の炭化珪素基板1との間のオーミック接触を得るために、ソース電極7aおよびソース電極7bならびにドレイン電極8を形成した後に、1000℃程度の熱処理が行われてもよい。
以上のように、本実施の形態では、ドリフト層2中の不純物の活性化率を基に決定したゲート酸化膜厚にする。これにより第2導電型の不物の活性化率のばらついても、MOSFETの閾値電圧を等しくできる。
<効果>
本実施形態によれば、炭化珪素半導体装置の製造方法が、炭化珪素の下地を準備する工程として、(a1)炭化珪素基板1上にドリフト層2を形成する工程と、(a2)ドリフト層2表面に、不純物を注入する工程とを備える。
さらに、ドリフト層2上にカーボン保護膜20を形成する工程と、ドリフト層2およびカーボン保護膜20に対し、不純物を活性化させるための熱処理を行う工程と、カーボン保護膜20をラマン分光法を用いて分析することで、ドリフト層2上の温度を測定する工程とを備える。
このような構成によれば、高温で活性化アニールされたドリフト層2上に形成されたカーボン保護膜20をラマン分光法により分析し、ドリフト層2上の実温度をモニターするため、簡易に温度管理が可能となる。
ラマン分光法を用いることで、TEG作製、シート抵抗測定または容量測定等のような電気特性測定を必要とせず、簡易に製造工程を管理することができる。
また、実デバイスにおける実処理温度をモニターする際でも、TEGを作製する必要がないため、実デバイス作製可能面積が減ることがなく、デバイス作製コストを低減できる。
また、本実施形態によれば、炭化珪素半導体装置の製造方法が、(e)熱処理したカーボン保護膜の分析結果に基づいて、不純物の活性化率を算出する工程と、(f)カーボン保護膜20を除去する工程と、(g)除去後、ドリフト層2上にゲート酸化膜5を形成する工程とを備える。
このとき、ゲート酸化膜5の厚さが、導出した不純物の活性化率に基づいて調整される。
このような構成によれば、不純物の活性化率がばらついた場合でも、当該ばらつきをキャンセルするようにゲート酸化膜5の厚さを調整することで、炭化珪素半導体装置の閾値電圧を等しくすることができる。
上記実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
1 炭化珪素基板、2 ドリフト層、3a,3b ベース領域、4a,4b ソース領域、5 ゲート酸化膜、6 ゲート電極、7a,7b ソース電極、8 ドレイン電極、20 カーボン保護膜。

Claims (12)

  1. (a)炭化珪素の下地を準備する工程と、
    (b)前記下地上にカーボン保護膜を形成する工程と、
    (c)前記下地および前記カーボン保護膜に対し、熱処理を行う工程と、
    (d)前記工程(c)の後、前記カーボン保護膜をラマン分光法を用いて分析することで、前記下地上の温度を測定する工程とを備えることを特徴とする、
    炭化珪素半導体装置の製造方法。
  2. 前記工程(a)が、
    (a1)前記炭化珪素基板上にドリフト層を形成する工程と、
    (a2)前記ドリフト層表面に、不純物を注入する工程とを備え、
    前記工程(b)が、前記ドリフト層上にカーボン保護膜を形成する工程であり、
    前記工程(c)が、前記ドリフト層および前記カーボン保護膜に対し、前記不純物を活性化させるための熱処理を行う工程であり、
    前記工程(d)が、前記工程(c)の後、前記カーボン保護膜をラマン分光法を用いて分析することで、前記ドリフト層上の温度を測定する工程であることを特徴とする、
    請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記工程(c)が、1500℃以上の温度で前記不純物を活性化させる工程であることを特徴とする、
    請求項2に記載の炭化珪素半導体装置の製造方法。
  4. (e)前記工程(d)における分析結果に基づいて、前記不純物の活性化率を算出する工程と、
    (f)前記カーボン保護膜を除去する工程と、
    (g)前記工程(f)の後、前記ドリフト層上にゲート酸化膜を形成する工程とをさらに備え、
    前記ゲート酸化膜の厚さが、導出した前記不純物の活性化率に基づいて調整されることを特徴とする、
    請求項2または3に記載の炭化珪素半導体装置の製造方法。
  5. 前記ゲート酸化膜の厚さが、前記不純物の活性化率が基準値よりも高い場合には薄く、前記不純物の活性化率が基準値よりも低い場合には厚く調整されることを特徴とする、
    請求項4に記載の炭化珪素半導体装置の製造方法。
  6. 前記カーボン保護膜の厚さが、10nm以上、かつ、500nm以下であることを特徴とする、
    請求項1〜5のいずれかに記載の炭化珪素半導体装置の製造方法。
  7. 前記工程(b)が、熱CVD法を用いて、前記下地上に前記カーボン保護膜を形成する工程であることを特徴とする、
    請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。
  8. 前記工程(b)が、アルコールガスを原料とした熱CVD法を用いて、前記下地上に前記カーボン保護膜を形成する工程であることを特徴とする、
    請求項1〜7のいずれかに記載の炭化珪素半導体装置の製造方法。
  9. 前記工程(b)が、炭化水素ガスまたは環状エーテル化合物を原料とした熱CVD法を用いて、前記下地上に前記カーボン保護膜を形成する工程であることを特徴とする、
    請求項1〜7のいずれかに記載の炭化珪素半導体装置の製造方法。
  10. 前記工程(b)が、プラズマCVD法を用いて、前記下地上に前記カーボン保護膜を形成する工程であることを特徴とする、
    請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。
  11. 前記工程(b)が、スパッタ法を用いて、前記下地上に前記カーボン保護膜を形成する工程であることを特徴とする、
    請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。
  12. 請求項1〜11のいずれかに記載の炭化珪素半導体装置の製造方法の、前記工程(d)における分析結果を、前記炭化珪素半導体装置の製造工程または装置構成における設定パラメータにフィードバックさせることを特徴とする、
    炭化珪素半導体装置の製造工程の管理方法。
JP2013160909A 2013-08-02 2013-08-02 炭化珪素半導体装置の製造方法、炭化珪素半導体装置の製造工程の管理方法 Active JP6124727B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013160909A JP6124727B2 (ja) 2013-08-02 2013-08-02 炭化珪素半導体装置の製造方法、炭化珪素半導体装置の製造工程の管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013160909A JP6124727B2 (ja) 2013-08-02 2013-08-02 炭化珪素半導体装置の製造方法、炭化珪素半導体装置の製造工程の管理方法

Publications (2)

Publication Number Publication Date
JP2015032678A true JP2015032678A (ja) 2015-02-16
JP6124727B2 JP6124727B2 (ja) 2017-05-10

Family

ID=52517766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013160909A Active JP6124727B2 (ja) 2013-08-02 2013-08-02 炭化珪素半導体装置の製造方法、炭化珪素半導体装置の製造工程の管理方法

Country Status (1)

Country Link
JP (1) JP6124727B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095113A1 (ja) * 2019-11-12 2021-05-20 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036470A (ja) * 1998-07-21 2000-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JP2002303550A (ja) * 2001-04-03 2002-10-18 Mitsui Mining & Smelting Co Ltd 温度測定方法及び温度測定装置
JP2003158160A (ja) * 2001-09-10 2003-05-30 Matsushita Electric Ind Co Ltd 膜の評価方法,温度測定方法及び半導体装置の製造方法
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd SiC−MISFET及びその製造方法
JP2005226162A (ja) * 2004-02-12 2005-08-25 Univ Of Electro-Communications ダイヤモンドライクカーボン膜の製造方法
JP2007119908A (ja) * 2005-09-30 2007-05-17 Kochi Prefecture Sangyo Shinko Center プラズマcvd装置及びプラズマ表面処理方法
JP2008260670A (ja) * 2007-04-13 2008-10-30 Univ Of Electro-Communications ダイヤモンドライクカーボン膜の製造方法
JP2009036645A (ja) * 2007-08-02 2009-02-19 Honda Motor Co Ltd 熱履歴測定方法
JP2009065112A (ja) * 2007-08-10 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009143800A (ja) * 2007-12-17 2009-07-02 Samsung Electronics Co Ltd グラフェンシェルの製造方法及びグラフェンシェル
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011146662A (ja) * 2009-04-15 2011-07-28 Mes Afty Corp SiC半導体素子の製造方法
JP2012015229A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 炭化珪素半導体デバイスの製造方法
JP2012064741A (ja) * 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013232553A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036470A (ja) * 1998-07-21 2000-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JP2002303550A (ja) * 2001-04-03 2002-10-18 Mitsui Mining & Smelting Co Ltd 温度測定方法及び温度測定装置
JP2003158160A (ja) * 2001-09-10 2003-05-30 Matsushita Electric Ind Co Ltd 膜の評価方法,温度測定方法及び半導体装置の製造方法
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd SiC−MISFET及びその製造方法
JP2005226162A (ja) * 2004-02-12 2005-08-25 Univ Of Electro-Communications ダイヤモンドライクカーボン膜の製造方法
JP2007119908A (ja) * 2005-09-30 2007-05-17 Kochi Prefecture Sangyo Shinko Center プラズマcvd装置及びプラズマ表面処理方法
JP2008260670A (ja) * 2007-04-13 2008-10-30 Univ Of Electro-Communications ダイヤモンドライクカーボン膜の製造方法
JP2009036645A (ja) * 2007-08-02 2009-02-19 Honda Motor Co Ltd 熱履歴測定方法
JP2009065112A (ja) * 2007-08-10 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009143800A (ja) * 2007-12-17 2009-07-02 Samsung Electronics Co Ltd グラフェンシェルの製造方法及びグラフェンシェル
JP2011146662A (ja) * 2009-04-15 2011-07-28 Mes Afty Corp SiC半導体素子の製造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2012015229A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 炭化珪素半導体デバイスの製造方法
JP2012064741A (ja) * 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013232553A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095113A1 (ja) * 2019-11-12 2021-05-20 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JPWO2021095113A1 (ja) * 2019-11-12 2021-11-25 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP6124727B2 (ja) 2017-05-10

Similar Documents

Publication Publication Date Title
JP5608840B1 (ja) 炭化珪素半導体装置およびその製造方法
KR102324000B1 (ko) 실리콘 탄화물 반도체 디바이스 및 그 제조 방법
CN102150270B (zh) Mosfet和用于制造mosfet的方法
JP2006210818A (ja) 半導体素子およびその製造方法
JP2008117878A (ja) 半導体装置の製造方法
US20180308937A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
KR101692000B1 (ko) SiC 전력 반도체 소자용 열산화막의 제조 방법 및 SiC 전력 반도체 소자의 제조 방법
Gupta et al. Variation of interface trap level charge density within the bandgap of 4H-SiC with varying oxide thickness
KR101555547B1 (ko) SiC 반도체장치의 제조방법
US8536583B2 (en) MOSFET and method for manufacturing MOSFET
Pavlidis et al. The thermal effects of substrate removal on GaN HEMTs using Raman Thermometry
JP6124727B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置の製造工程の管理方法
EP3043376A1 (en) Silicon carbide semiconductor element and method for manufacturing silicon carbide semiconductor element
US20160149025A1 (en) Semiconductor device and method of manufacturing the same
JP6066874B2 (ja) 炭化珪素半導体装置の製造方法
JP6347442B2 (ja) 炭化珪素半導体装置の製造方法
US10163637B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7412765B2 (ja) SiC半導体素子の製造方法及びSiC半導体素子
KR20170018309A (ko) 반도체 기판의 결함영역의 평가방법
Uren et al. An improved technique for the evaluation of surface Fermi energy in metal-oxide-semiconductor capacitors
Menichelli et al. Characterization of energy levels related to impurities in epitaxial 4H-SiC ion implanted p+ n junctions
JP2019050294A (ja) 炭化珪素半導体装置
JP6031971B2 (ja) 半導体試料の電気的評価方法および評価装置
JP2017168688A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170404

R150 Certificate of patent or registration of utility model

Ref document number: 6124727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250