JP2013232553A - 炭化珪素半導体素子の製造方法 - Google Patents

Abstract

【課題】活性化熱処理後の炭化珪素基板の表面荒れを防いで平滑に保ち、安価に良好な特性のデバイスを作製できること。
【解決手段】炭化珪素単結晶基板上に炭化珪素エピタキシャル膜１２が成膜された炭化珪素基板１１に燐、窒素、アルミニウムのいずれかによるイオン１３の注入を行い、炭化珪素基板１１を加熱を行わない室温のスパッタ装置を用い、炭化珪素基板１１表面上にカーボン保護膜１４を形成し、炭化珪素基板１１を活性化熱処理し、カーボン保護膜１４を除去する。これにより、カーボン保護膜１４は、活性化熱処理前のラマン分光測定による波数１２８０〜１３８０ｃｍ^-1および１５５０〜１６５０ｃｍ^-1に散乱強度のピークを有さず、活性化熱処理後に前記散乱強度のピークを有する。
【選択図】図１

Description

本発明は、炭化珪素単結晶半導体素子の製造方法に関し、特に、ＳｉＣ半導体を用いた半導体装置において、熱処理時にＳｉＣ半導体表面の荒れを防ぐ炭化珪素半導体素子の製造方法に関する。

近年、珪素（以下Ｓｉと記す）に代わる半導体材料の一つとして炭化珪素（ＳｉＣ）が注目されている。ＳｉＣは、バンドギャップが４Ｈ−ＳｉＣで３．２５ｅＶと、Ｓｉのバンドギャップ（１．１２ｅＶ）に比べて３倍近く大きいため、動作上限温度を高くできる。また、絶縁破壊電界強度についても、４Ｈ−ＳｉＣで３．０ＭＶ／ｃｍと、Ｓｉの絶縁破壊電界強度（０．２５ＭＶ／ｃｍ）に比べて約１桁大きいため、絶縁破壊電界強度の３乗の逆数で効く素子の抵抗（オン抵抗）が低減され、定常状態での電力損失を低減できる。

さらに、熱伝導度についても、４Ｈ−ＳｉＣで４．９Ｗ／ｃｍＫと、Ｓｉの熱伝導度（１．５Ｗ／ｃｍＫ）に比べて３倍以上高いので、熱冷却効果が高く冷却装置を小型化できるという利点も有している。飽和ドリフト速度も２×１０⁷ｃｍ／ｓと大きいため、高速動作にも優れている。このようなことから、ＳｉＣは、電力用半導体素子（以下パワーデバイスと呼ぶ）や高周波デバイス、高温動作デバイスなどへの応用が期待されている。

現在、ＳｉＣを用いてＭＯＳＦＥＴ、ｐｎダイオード、ショットキーダイオード等が試作され、絶縁耐圧とオン抵抗（すなわち、通電時の順方向電圧／順方向電流）についてＳｉの特性を超えるデバイスが続出しており、徐々に量産化の動きが加速されてきている。

これらＳｉＣの素子作製には、選択された領域において導電型やキャリア濃度を制御する技術が必要である。その方法としては、熱拡散法とイオン注入法がある。ＳｉＣ中においては、不純物の拡散係数が非常に小さいため、Ｓｉ半導体で広く用いられている熱拡散法は、ＳｉＣに適用することが難しい。そのため、ＳｉＣでは通常イオン注入法が用いられている（例えば、下記特許文献１参照。）。注入されるイオン種としては、ｎ型に対しては窒素（Ｎ）、燐（Ｐ）が用いられ、ｐ型に対してはアルミニウム（Ａｌ）または、ほう素（Ｂ）が多く用いられる。

ＳｉＣに対するイオン注入後には、イオンを活性化させるために、例えば１７００℃前後の温度で活性化熱処理する必要があるが、表面を保護しないで熱処理すると表面荒れが起こることが知られている。表面荒れが起こる原因の一つが高温における表面近傍のＳｉ原子の昇華である。もう一つは、ステップバンチングによる表面荒れである。ステップバンチングとは、例えば４Ｈ−ＳｉＣの（０００１）面から［１１−２０］方向に８°程度傾けた（この角度をオフ角度という）ＳｉＣ基板上に成長させたエピタキシャル層について、各原子層が横方向に成長していくため、各原子層の端にある成長ステップが、ある条件下において統合されて、表面の凹凸が激しくなる現象である。

活性化熱処理の後、例えば絶縁ゲート構造のＭＯＳ素子の場合には熱酸化膜を、ショットキーダイオードの場合は、ショットキー電極を形成する。しかし、前述の表面荒れにより、絶縁破壊やリークを起こし、素子特性の低下を引き起こすことが問題となる。

この表面荒れを防ぐための一つの方法として、ＳｉＨ4ガスを添加したＡｒガス中での熱処理をすると、表面荒れが低減できることが報告されている。この方法では、材料ガスの供給、装置本体、残留ガスの排気等の各部に、安全に特殊材料ガスを使用するための特殊仕様が必要となり、装置コストが高くなることが問題となる。また、表面荒れを防ぐ別の方法としては、イオン注入後に、表面にカーボンの膜を形成してから熱処理することにより、表面荒れが低減されることが知られている。カーボン保護膜の成膜はスパッタ法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、レジストを塗布して炭化させる方法などが行われている。

ＣＶＤ法の場合は、キャリアガス等に用いる水素の材料ガスの供給、装置本体、残留ガスの排気等の各部にかかるコストが高くなる。レジストを塗布して炭化させる方法の場合は、一度に大量形成できる一方、材料自体の利用効率が低いことや炭化するための工数が増えるため、一概に有効な手法とは言い難い。このため、一般的にはスパッタ法で、カーボンターゲットを用いＡｒガスでスパッタリングを行い、例えば２００〜６００℃の加熱成膜温度が用いられている。

特開２００１−６８４２８号公報

しかしながら、上記のスパッタ法では、表面（ＳｉＣ基板のおもて側）近傍のＳｉ原子の昇華、およびステップバンチングによる表面荒れを抑えることはできるが、おもて側から深さ２〜１０ｎｍ、幅１００ｎｍ程度の箇所に、長さが１μｍ程度を有してワームのようなやや直線の湾曲した筋状のくぼみが発生することが問題となっている。

本発明は、上記課題に鑑み、活性化熱処理後の炭化珪素基板の表面荒れを防いで平滑に保ち、安価に良好な特性のデバイスを作製できる炭化珪素半導体素子の製造方法を提供することを目的とする。

上記目的を達成するため、本発明の炭化珪素半導体素子の製造方法は、半導体デバイスの材料として炭化珪素単結晶基板および炭化珪素エピタキシャル膜が成膜された炭化珪素基板の表面層にイオン注入により不純物領域を形成する工程と、前記炭化珪素基板を加熱を行わない室温のスパッタ装置を用い、前記炭化珪素基板の表面上にカーボン保護膜を形成する工程と、前記炭化珪素基板を活性化熱処理する工程と、前記カーボン保護膜を除去する工程と、を含むことにより、前記カーボン保護膜は、前記活性化熱処理前のラマン分光測定による波数１２８０〜１３８０ｃｍ^-1および１５５０〜１６５０ｃｍ^-1に散乱強度のピークを有さず、前記活性化熱処理後に前記散乱強度のピークを有することを特徴とする。

また、前記炭化珪素基板に形成する前記カーボン保護膜の形成膜厚は、１０ｎｍ〜１０００ｎｍ、好ましくは１０〜１００ｎｍ、さらに好ましくは１０〜３０ｎｍであることを特徴とする。

また、前記スパッタ装置のスパッタパワー密度は、１Ｗ／ｃｍ²以下、好ましくは０．５Ｗ／ｃｍ²以下、さらに好ましくは０．３５Ｗ／ｃｍ²以下であることを特徴とする。

上記構成によれば、カーボン保護膜の形成時にグラファイト化していないアモルファスカーボンを堆積させて活性化熱処理を行うことで、カーボン保護膜に局所的なクラックを防止することができる。そして、筋状のくぼみを抑え、活性化熱処理後のＳｉＣ基板表面の荒れを防いで平滑に保ち、安価に良好な特性のデバイスを作製できる。また、カーボン保護膜製膜を室温で行うため、設定基板温度までの昇温時間を短縮でき、さらにスパッタ装置本体の加熱機構等が不要であり、生産性を向上でき、安価なデバイス作製が可能となる。

本発明によれば、活性化熱処理後の炭化珪素基板の表面荒れを防いで平滑に保ち、安価に良好な特性のデバイスを作製できるという効果を奏する。

本発明の炭化珪素半導体素子の製造工程を示す図である。 本発明の実施例により作製したカーボン保護膜の熱活性化処理前のラマン分光状態を示す図表である。 本発明の実施例により作製したカーボン保護膜の熱活性化処理後のラマン分光状態を示す図表である。 カーボン保護膜のスパッタ条件を異ならせた比較例におけるカーボン保護膜のラマン分光状態を示す図表である。 本発明の実施例により作製したカーボン保護膜の除去後のＳｉＣ基板の表面粗さを示すＡＦＭ像である。 比較例におけるカーボン保護膜の除去後の表面粗さを示すＡＦＭ像である。 ＱＢＤ測定の結果を示す図表である。

以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。

発明者らは、上述した課題に記載した筋状のくぼみは、カーボン保護膜をアッシングで除去する前に存在することから、カーボン保護膜とＳｉＣとの線膨脹係数の違いにより、活性化熱処理時に局所的なクラックが生じ、クラックが生じた箇所でＳｉ原子の昇華が起こっていることを見出した。

このため、本発明では、カーボン保護膜形成時に、グラファイト化していないアモルファスカーボンを堆積させ、活性化熱処理時の局所的なクラックを防止する。グラファイト化していないアモルファスカーボンは、例えば、室温スパッタ法、かつ０．５Ｗ／ｃｍ²のスパッタパワー密度、かつ２０ｎｍの膜厚で形成する。

カーボン保護膜のスパッタ形成時のＳｉＣ基板加熱は、グラファイトのカーボン結合を発生させる。グラファイトのカーボン結合は、ラマン分光による測定で確認することができる。カーボン結合の一つがグラファイトのラマン活性モード（振動モード）いわゆるＧバンドである１５５０〜１６５０ｃｍ^-1の散乱強度のピーク、もうひとつがグラファイトの欠陥に由来する、いわゆるＤバンドである１２８０〜１３８０ｃｍ^-1の散乱強度のピークで確認できる。カーボン保護膜に前記カーボン結合が存在した場合、活性化熱処理時の１℃／ｓｅｃ以上の急激な昇温速度によって、局所的なクラックを生じさせる。

スパッタパワー密度が５Ｗ／ｃｍ²と高すぎる場合もＳｉＣ基板の加熱と同様に、プラズマによりＳｉＣ基板が加熱され、グラファイトのカーボン結合を発生させ、結果的にカーボン保護膜の局所的な発生を起こす。ただしＳｉＣ基板の冷却機構を有するスパッタ装置の場合においてはこの限りではない。

カーボン保護膜の膜厚は、ランダムな堆積によりＳｉＣ基板表面を一様に覆うことができる１０ｎｍ以上であることが望ましく、生産性を考えた場合タクトタイムから１０００ｎｍ以下であることが望ましい。

（実施例）
次に、活性化熱処理時に局所的なクラックを発生させないカーボン保護膜の形成方法について実施例を用いて説明する。なお、本実施例は、製膜方法、条件等本発明の効果を得られるための一例であり、すべての条件を表すものではない。

図１は、本発明の炭化珪素半導体素子の製造工程を示す図である。本発明の炭化珪素半導体素子１は、図１（ａ）に示すように、結晶構造が４Ｈ−ＳｉＣ基板（４°オフ基板）１１に、ドナー密度１×１０¹⁶／ｃｍ³のｎ型ＳｉＣエピタキシャル膜１２を５μｍ成長させた炭化珪素（ＳｉＣ）基板を使用する。以下の説明において、４Ｈ−ＳｉＣ基板１１と、ＳｉＣエピタキシャル膜１２を含めてＳｉＣ基板１１と称す。

そして、図１（ｂ）に示すように、ＳｉＣ基板１１を有機洗浄、ＲＣＡ洗浄し、ＳｉＣ基板１１上にイオン注入装置により、０．５μｍまでボックスプロファイルの濃度が１×１０¹⁸／ｃｍ³となるように３０ｋｅＶ〜３５０ｋｅＶの範囲でアルミニウム（Ａｌ⁺）イオン１３を注入し不純物領域を形成する。注入するイオンとしては、ほかに燐（Ｐ）、窒素（Ｎ）が挙げられる。

次に、図１（ｃ）に示すように、イオン注入を行ったＳｉＣ基板１１に、ＤＣマグネトロンスパッタ装置によるカーボンターゲットを用いて、純アルゴン（Ａｒ）ガスをスパッタガスとしてカーボン保護膜１４を形成する。スパッタ条件は、スパッタパワー密度０．５Ｗ／ｃｍ²、スパッタ圧力０．６Ｐａ、膜厚２０ｎｍで行う。この際、ＳｉＣ基板１１の加熱は行わない。

このカーボン保護膜１４の形成膜厚は、１０ｎｍ〜１０００ｎｍ、好ましくは１０〜１００ｎｍ、さらに好ましくは１０〜３０ｎｍである。また、スパッタ装置のスパッタパワー密度は、１Ｗ／ｃｍ²以下、好ましくは０．５Ｗ／ｃｍ²以下、さらに好ましくは０．３５Ｗ／ｃｍ²以下である。

次に、カーボン保護膜１４を形成したＳｉＣ基板１１を活性化熱処理装置に挿入し、１×１０^-2Ｐａ以下まで真空引きを行い、Ａｒガスを導入し、１×１０⁵Ｐａの圧力で１７００℃５ｍｉｎの熱活性化処理を行う。

次に、図１（ｄ）に示すように、活性化熱処理したＳｉＣ基板１１をアッシング装置でカーボン保護膜１４の除去（アッシング）を行う。アッシングは、リアクティブイオンエッチング装置で酸素（Ｏ2）を導入し、１２Ｐａの圧力、ＲＦパワー５００Ｗの印加により、酸素プラズマ中で行う。アッシング時間は５分である。

（比較例）
比較例として、上述した実施例に示した製造工程のうち、カーボン保護膜のスパッタ条件を除き、同様の工程でＳｉＣ基板の作製を行った。この比較例におけるカーボン保護膜のスパッタ条件は、ＤＣマグネトロンスパッタ装置でカーボンターゲットを用い、純ＡｒガスをスパッタガスとしてＳｉＣ基板１１を加熱６００℃、スパッタパワー密度５Ｗ／ｃｍ²、スパッタ圧力０．６Ｐａ、膜厚２０ｎｍで行った。

（実施例と比較例の評価１）
作製したカーボン保護膜について実施例および比較例のカーボン保護膜について、ラマン分光法によるラマン分光測定を行った。図２は、本発明の実施例により作製したカーボン保護膜の熱活性化処理前のラマン分光状態を示す図表であり、図３は、本発明の実施例により作製したカーボン保護膜の熱活性化処理後のラマン分光状態を示す図表である。図４は、カーボン保護膜のスパッタ条件を異ならせた比較例におけるカーボン保護膜のラマン分光状態を示す図表である。これらの図における横軸は波数、縦軸はラマン散乱強度である。

実施例の図２においては、カーボン保護膜１４の活性化熱処理前においては、グラファイトのカーボン結合によるＧバンド（１５８０ｃｍ^-1）と、Ｄバンド（１３６０ｃｍ^-1）のピークはなく、図３に示すように、カーボン保護膜１４の活性化熱処理後にＧバンドおよびＤバンドのピークが発生していることが分かる。比較例の図４においては、スパッタにより、グラファイトのラマン活性モードによるＧバンド、およびグラファイト欠陥に起因するＤバンドのピークが発生している。

そして、これら実施例および比較例ともに、カーボン保護膜を除去した後に、原子間力顕微鏡（ＡＦＭ）を用い、５μｍ□の範囲でＳｉＣ基板１１の表面粗さを評価した。評価は、一つのＳｉＣ基板１１あたり５点とし、１０個のＳｉＣ基板１１について測定を行った。図５は、本発明の実施例により作製したカーボン保護膜の除去後のＳｉＣ基板１１の表面粗さを示すＡＦＭ像であり、図６は、比較例におけるカーボン保護膜の除去後の表面粗さを示すＡＦＭ像である。

図５に示すように、実施例では、ＳｉＣ基板１１上に筋状のくぼみは全く発生しなかった。これに対し、図６に示すように、比較例においては、深さ２〜３ｎｍ、幅１００ｎｍ、長さが１μｍ程度のワームのようなやや直線の湾曲した筋状のくぼみが発生しており、この１μｍの筋状のくぼみの本数は３本〜２５本発生している。１０個のＳｉＣ基板１１の平均では１個あたり約１０本程度生じている。

（実施例と比較例の評価２）
次に、実施例および比較例のカーボン保護膜を除去したＳｉＣ基板１１に有機洗浄、ＲＣＡ洗浄を行い、水蒸気と酸素を含むガス中で１０００℃のウェット酸化を３０分行い、厚さ約５０ｎｍの絶縁膜を形成した。この絶縁膜上に真空蒸着装置を用いてＡｌを３００ｎｍ堆積させ、フォトリソグラフィとエッチングを用いたパターニングにより、φ１００μｍの電気測定用のアルミニウムパッドを形成した。この後、ＳｉＣ基板１１の裏側にも真空蒸着装置を用いてＡｌを蒸着し、７０ｎｍの厚さで裏面電極として形成した。

そして、完成したＭＯＳキャパシタを２５ｍＡ／ｃｍ²の電流密度でそれぞれ破壊電荷量（ＱＢＤ）の測定を行った。図７は、ＱＢＤ測定の結果を示す図表である。横軸はＱＢＤ値、縦軸は累積破壊確率である。実施例においては、若干少ない電荷量で破壊確率を示しているものの、ほぼ酸化膜自体の破壊確率を示しており、比較例と比べ良好な結果が得られた。

以上説明したように、本実施の形態によれば、スパッタ時に加熱せず、グラファイト結合のないアモルファスカーボン膜を形成することにより、加熱時のカーボン保護膜のクラックを抑制でき、ＳｉＣ基板表面に筋状のくぼみの発生を防止できる。カーボン保護膜の形成時にグラファイト化していないアモルファスカーボンを堆積させて活性化熱処理を行うため、カーボン保護膜に局所的なクラックを防止している。

ＳｉＣ基板表面の筋状のくぼみを抑えることにより、活性化熱処理後のＳｉＣ基板表面の荒れを防いで平滑に保ち、絶縁破壊やリークを防ぎ、素子特性を向上させて安価に良好な特性のデバイスを作製できるようになる。また、カーボン保護膜製膜を室温で行うため、設定基板温度までの昇温時間を短縮でき、さらにスパッタ装置本体の加熱機構等が不要であり、生産性を向上でき、安価なデバイス作製が可能となる。本発明のＳｉＣ半導体を用いた半導体装置としては、ＭＯＳＦＥＴ、ＳＢＤ、ＩＧＢＴなどに適用できる。

以上のように、本発明にかかる炭化珪素半導体素子の製造方法は、例えばパワーデバイス等の電力用半導体装置や、産業用あるいは自動車用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。

１ 炭化珪素半導体素子
１１ 炭化珪素（ＳｉＣ）基板
１２ ＳｉＣエピタキシャル膜
１３ 注入イオン
１４ カーボン保護膜

Claims (3)

1. 半導体デバイスの材料として炭化珪素単結晶基板および炭化珪素エピタキシャル膜が成膜された炭化珪素基板の表面層にイオン注入により不純物領域を形成する工程と、
   前記炭化珪素基板を加熱を行わない室温のスパッタ装置を用い、前記炭化珪素基板の表面上にカーボン保護膜を形成する工程と、
   前記炭化珪素基板を活性化熱処理する工程と、
   前記カーボン保護膜を除去する工程と、を含むことにより、
   前記カーボン保護膜は、前記活性化熱処理前のラマン分光測定による波数１２８０〜１３８０ｃｍ^-1および１５５０〜１６５０ｃｍ^-1に散乱強度のピークを有さず、前記活性化熱処理後に前記散乱強度のピークを有することを特徴とする炭化珪素半導体素子の製造方法。
2. 前記炭化珪素基板に形成する前記カーボン保護膜の形成膜厚は、１０ｎｍ〜１０００ｎｍであることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
3. 前記スパッタ装置のスパッタパワー密度は、１Ｗ／ｃｍ²以下であることを特徴とする請求項１または２に記載の炭化珪素半導体素子の製造方法。

Images