JP2014531767A - 自己組織化可能な重合体のためのパターン付配向テンプレートを提供する方法 - Google Patents

自己組織化可能な重合体のためのパターン付配向テンプレートを提供する方法 Download PDF

Info

Publication number
JP2014531767A
JP2014531767A JP2014532437A JP2014532437A JP2014531767A JP 2014531767 A JP2014531767 A JP 2014531767A JP 2014532437 A JP2014532437 A JP 2014532437A JP 2014532437 A JP2014532437 A JP 2014532437A JP 2014531767 A JP2014531767 A JP 2014531767A
Authority
JP
Japan
Prior art keywords
self
substrate
domains
graphoepitaxy
buttress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014532437A
Other languages
English (en)
Other versions
JP6138137B2 (ja
Inventor
ニューエン,タン
フィンデルス,ヨゼフ
ケテラース,ウィルヘルムス
ウイスター,サンダー
デル ヘイデン,エディー ヴァン
デル ヘイデン,エディー ヴァン
メッセン,ヒエロニーモス
コール,ロエロフ
ピータース,エミール
ヘース,クリス ヴァン
ヘース,クリス ヴァン
ブリツァード,アウレリー
ボーツ,ヘンリ
ドルツィニナ,タマラ
ルイター,ジェシカ デ
ルイター,ジェシカ デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2014531767A publication Critical patent/JP2014531767A/ja
Application granted granted Critical
Publication of JP6138137B2 publication Critical patent/JP6138137B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/12Single-crystal growth directly from the solid state by pressure treatment during the growth
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147Film patterning
    • B81C2201/0149Forming nanoscale microstructures using auto-arranging or self-assembling material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Graft Or Block Polymers (AREA)

Abstract

2次元アレイに自己組織化するように構成された自己組織化ブロック重合体を整列させるグラフォエピタキシーテンプレートであって、2次元アレイは、第1の軸に平行に延在し、直交する第2の軸に沿って相互に間隔を空けて配置され、連続する第2のドメインによって区切られた不連続な第1のドメインの平行な並びを有する。グラフォエピタキシーテンプレートは、第1の軸に対して平行に延在し、第1の軸を画定する第2の軸に沿って相互に間隔を空けて配置された第1及び第2の実質的に平行な側壁を有し、側壁に平行で側壁の間にあって側壁から連続する第2のドメインによって隔てられた基板上の自己組織化ブロック共重合体の不連続な第1のドメインの少なくとも1つの並びを保持する区画を提供する。この区画は、不連続な第1のドメインの少なくとも1つを区画内の特定の位置に配置するように構成されたグラフォエピタキシー核生成フィーチャを有する。グラフォエピタキシーテンプレートを形成し、デバイスリソグラフィのためにそれを使用する方法も開示される。【選択図】図7

Description

[関連出願の相互参照]
[0001] 本出願は、2011年11月3日出願の米国仮出願第61/542,498号、2011年12月21日出願の米国仮出願第61/578,637号及び2012年2月21日出願の米国仮出願第1/601,439号の利益を主張し、これらの出願の全体が参照により本明細書に組み込まれる。
[001] 本発明は、自己組織化ブロック重合体を基板の表面に整列させる基板上のグラフォエピタキシーテンプレート(graphoepitaxy template)に関し、及び、このようなグラフォエピタキシーテンプレートを形成する方法に関する。本発明はまた、このような基板上での自己組織化重合体層の形成に関し、及び、グラフォエピタキシーテンプレートを有する基板上に堆積して組織化されたブロック共重合体などの自己組織化重合体のレジスト層を用いたデバイスリソグラフィの方法に関する。
[002] デバイス製造用のリソグラフィでは、所与の基板面積上でのフィーチャの密度を高めるため、リソグラフィパターンのフィーチャのサイズを縮小するという継続的な要望がある。ナノスケールのクリティカルディメンション(CD)を有するより小さいフィーチャのパターンによって、デバイス又は回路構造の密度を高めることが可能になり、電子デバイスやその他のデバイスのサイズの縮小と製造コストの低減という改善の可能性が生ずる。フォトリソグラフィでは、フィーチャの微小化を推進することで、液浸リソグラフィ及び極端紫外線(EUV)リソグラフィなどの技術が進歩している。
[003] いわゆるインプリントリソグラフィは一般に、パターンを基板上に転写するために(インプリントテンプレートと呼ばれることが多い)「スタンプ」の使用を伴う。インプリントリソグラフィの利点は、フィーチャの解像度が例えば放射源の発光波長又は投影システムの開口数によって制限されないことにある。代わりに、解像度は、インプリントテンプレートのパターン密度に主として制限されることがある。
[004] フォトリソグラフィとインプリントリソグラフィとの両方で、例えば、インプリントテンプレート又は別の基板の表面の高解像度パターニングを提供することが望ましく、これを達成するために化学的レジストを使用してもよい。
[005] 先行技術のリソグラフィ方法で得られるよりも優れた値に解像度を改善するための潜在的な方法として、又はインプリントテンプレートを作製するための電子ビームリソグラフィの代替として、自己組織化ブロック共重合体(BCP)を使用することが検討されてきた。
[006] 自己組織化可能なブロック共重合体は、ある一定温度未満(秩序−無秩序転移温度TD)に冷却すると秩序無秩序転移を起こし、その結果、化学的性質が異なる共重合体ブロックの相分離が生じて、数十ナノメートル又はさらには10nm未満の寸法の正しく並べられた化学的に別個のドメインが形成されるので、ナノ加工に有用な化合物である。異なるブロックタイプの共重合体の分子量及び組成を操作することによってドメインの寸法と形状とを制御してもよい。ドメイン間の界面の幅は、1〜5nm程度でよく、共重合体ブロックの化学組成を変更することによって操作されてもよい。
[007] 自己組織化テンプレートとしてブロック共重合体の薄膜を使用する可能性は、Chaikin及びRegister他によって実証されている(Science 276, 1401(1997年))。20nmの寸法のドット及びホールの高密度配列がポリ(スチレン−ブロック−イソプレン)の薄膜から窒化ケイ素の基板に転写される。
[008] ブロック共重合体は、重合体鎖に沿って並べて配置され、各々が1つ以上の同一のモノマーを含む異なるブロックを有する。各ブロックはそれぞれのタイプの多くのモノマーを含んでもよい。したがって、例えばA−Bブロック共重合体は、Aブロック(又は各Aブロック)内に複数のAタイプモノマー、及びBブロック(又は各Bブロック)内に複数のBタイプモノマーを有してもよい。適切なブロック共重合体の例は、例えばポリスチレンモノマー(疎水性ブロック)とポリメチルメタクリレート(PMMA)モノマー(親水性ブロック)との共有結合ブロックを有する重合体である。異なる疎水性/親水性のブロックを有する別のブロック共重合体も有用であり得る。例えば、交互の又は周期的なブロック共重合体(例えば、[−A−B−A−B−A−B−]n、又は[−A−B−C−A−B−C]m、但し、n及びmは整数)のようなトリブロック共重合体(A−B−C)が有用であり得る。ブロックは、直線状又は分岐状(例えば、星形又は分岐構成)の共有結合によって互いに連結される。
[009] ブロック共重合体は、ブロックの体積分率、各ブロックタイプ内の重合度(すなわち各ブロック内の各タイプのモノマーの数)、任意選択としての溶媒の使用及び表面の相互作用に応じて自己組織化の際に多くの異なる相を形成し得る。薄膜内に適用されると、幾何学的閉じ込めが追加の境界状態をもたらし、これが位相の数を制限することがある。一般に、球状(例えば立方晶)、円筒状(例えば正方晶又は六方晶)の相、及びラメラ相(すなわち立方晶、六方晶、又はラメラ空間充填対称の自己組織化相)が自己組織化ブロック共重合体の薄膜内に観察され、観察される相タイプは異なる重合体ブロックの相対的な体積分率に依存することがある。
[0010] 自己組織化可能な重合体として使用するのに適したブロック共重合体は、ポリ(スチレン−b−メチルメタクリレート)、ポリ(スチレン−b−2−ビニルピリドン)、ポリ(スチレン−b−ブタジエン)、ポリ(スチレン−b−フェロセニチルジメチルシラン)、ポリ(スチレン−b−エチレンオキシド)、ポリ(エチレンオキシド−b−イソプレン)を含むが、これらに限定されない。符号「b」は「ブロック」を表す。これらはジブロック共重合体の例であるが、自己組織化はトリブロック、テトラブロック、又はその他のマルチブロック共重合体も使用できることは明らかである。
[0011] 自己組織化重合体相は、対称軸を基板に対して平行又は垂直に向けて配向することができ、ラメラ及び円筒相はそれぞれ、線及びスペーサパターン及び空孔アレイを形成でき、ドメインタイプの1つが、その後エッチングされるときに明らかな対照を提供するので、リソグラフィ用途にとって興味深い。
[0012] ブロック共重合体などの重合体の自己組織化を案内又は誘導するための2つの方法は、グラフォエピタキシーと、化学的エピタキシーとも呼ばれる化学的プレパターニングとである。グラフォエピタキシー法では、ブロック共重合体の自己組織化は基板のトポロジー的プレパターニングによって誘導される。自己組織化ブロック共重合体は、平行な線形パターンを形成することができ、トレンチ内の異なる共重合体のブロックドメインの隣接ラインは、パターニングされた基板によって画定される。例えば、ブロック共重合体が、重合体鎖内にAブロックとBブロックとを有するジブロック共重合体である場合は(但し、Aの性質は親水性、Bの性質は疎水性)、Aブロックは、側壁の性質が親水性である場合は、トレンチの側壁の近傍に形成されるドメイン内に組織化される。基板上のプレパターンの間隔を細分化するブロック共重合体のパターンによって、パターニングされた基板の解像度よりも解像度を改善し得る。
[0013] 化学的プレパターニング法(本明細書では化学的エピタキシーと呼ぶ)では、ブロック共重合体ドメインの自己組織化が基板上の化学的パターン(すなわち、化学的テンプレート)によって誘導される。化学的パターンと重合体鎖内の共重合体ブロックのタイプの少なくとも1つとの間の化学的親和性が、基板上の化学的パターンの対応する領域へのドメインタイプのうち1つの正確な配置(本明細書では「ピン留め」とも呼ぶ)を可能にする。例えば、ブロック共重合体がAブロックとBブロック(本質的にAが親水性、Bが疎水性)とを有するジブロック共重合体で、化学的パターンが親水性表面上に疎水性領域を含む場合、Bドメインは優先的に疎水性領域上に組織化する。アライメントのグラフォエピタキシー法と同様に、解像度は、基板上のプレパターニングされたフィーチャの間隔を細分化(いわゆる密度増倍)するブロック共重合体パターンによるパターニングされた基板の解像度を超えて改善される。化学的プレパターニングは直線プレパターンに限定されない。例えば、プレパターンは、円筒相形成ブロック共重合体で使用するパターンとして適した2次元ドットアレイの形態であってもよい。グラフォエピタキシー及び化学的プレパターニングは、例えば、基板表面上に異なるタイプのドメインが横に並んだラメラ又は円筒相の自己組織化を誘導するために使用してもよい。
[0014] ナノ加工でブロック共重合体の自己組織化を実施するプロセスにおいて、化学的プレパターン又はグラフォエピタキシーテンプレートの一部としての中立配向制御層で基板を修正して基板に対して自己組織化パターンを好ましい向きにしてもよい。自己組織化重合体層内で使用する幾つかのブロック共重合体の場合、ブロックの1つと基板の表面との間に優先的相互作用が発生して配向を引き起こすことがある。例えば、ポリスチレン(PS)−b−PMMAブロック共重合体の場合、PMMAブロックは優先的に酸化物表面を湿潤させ(すなわち、それとの高い化学的親和性を有し)、これを利用して自己組織化パターンを基板の表面の平面に対して平行に向けることができる。例えば、基板の表面に中立配向層を堆積させて基板の表面を両方のブロックに対して中立にすることで垂直配向を引き起こすことができる。言い換えれば、中立配向層は各ブロックに対して同様の化学的親和性を有するので、両方のブロックは同様に表面の中立配向層を湿潤する。「垂直配向」とは、各ブロックのドメインが基板の表面に横に並んで配置され、異なるブロックのドメイン間の界面領域が表面の平面に実質的に垂直に位置するという意味である。
[0015] 中立表面は、化学的エピタキシー及びグラフォエピタキシーで有用である。中立表面は、エピタキシーテンプレートの特定の配向領域間の表面上で使用される。例えば、AブロックとBブロック(本質的に、Aが親水性、Bが疎水性)とを有するジブロック共重合体を整列させる化学的エピタキシーテンプレートでは、化学的パターンは、疎水性領域間に中立配向領域を有する疎水性ピン留め領域を含んでいてもよい。Bドメインは優先的に疎水性ピン留め領域上に組織化し、A及びBブロックの幾つかの交互に生起するドメインが化学的プレパターンの特定の(ピン留め)配向領域間の中立領域の上方に整列する。
[0016] 例えば、このようなジブロック共重合体を整列させるグラフォエピタキシーテンプレートでは、パターンは中立配向領域が疎水性レジストフィーチャの間にある疎水性レジストフィーチャを含んでいてもよい。Bドメインは優先的に疎水性レジストフィーチャに並んで組織化し、A及びBブロックの幾つかの交互に生起するドメインがグラフォエピタキシーテンプレートの特定の(ピン留め)配向レジストフィーチャ間の中立配向領域の上方に整列する。
[0017] 中立配向層は、例えば、ヒドロキシル末端基又はその他の何らかの反応性の末端基の基板の表面の酸化物に対する反応によって基板に共有結合的に結合したランダム共重合体ブラシを使用することで作成できる。中立配向層の形成の他の構成では、架橋可能なランダム共重合体又は適当なシラン(すなわち(トリ)クロロシラン又は(トリ)メトキシシラン(シリルとしても知られている)末端基などの置換反応性シランを有する分子)を用いて、基板表面と自己組織化可能な重合体層との間の中間層として作用することで表面を中立にすることができる。上記シラン系中立配向層は通常単一層として存在するが、架橋可能な重合体は通常、単一層として存在せず、通常40nm以下の層の厚さを有していてもよい。中立配向層は、例えば、1つのブロックタイプの自己組織化可能な層が中立配向層の下方の基板に直接接触させるための1つ以上のギャップを有していてもよい。これは、自己組織化可能な重合体層の特定のブロックタイプのドメインを基板に固定し、ピン留めするか又は整列させ、基板表面を特定の配向フィーチャとして作用させる際に有用である。
[0018] 自己組織化可能な重合体の薄層を、上記基板上、グラフォエピタキシー又は化学的エピタキシーテンプレート上に堆積させることができる。自己組織化可能な重合体の適切な堆積方法はスピンコートであるが、それはこのプロセスが輪郭のはっきりした均一の自己組織化共重合体の薄層を提供できるからである。堆積した自己組織化可能な重合体膜の適当な層の厚さは約10〜100nmである。ブロック共重合体膜の堆積に続いて、膜は無秩序又は部分的に秩序状態であってもよく、自己組織化を促進し及び/又は完了するために1つ以上の追加ステップが必要であってもよい。例えば、自己組織化可能な重合体を溶媒内の溶液として堆積させることができ、例えば蒸発によって自己組織化の前に溶媒を除去してもよい。
[0019] ブロック共重合体の自己組織化は、多数の小さい成分(ブロック共重合体)の組織化の結果としてより大きいより複雑な構造(本明細書でドメインと呼ばれる自己組織化パターン内のナノメートルサイズのフィーチャ)が形成されるプロセスである。重合体の自己組織化を制御する物理学から当然に欠陥が発生する。自己組織化はA−Bブロック共重合体のA/A、B/B及びA/B(又はB/A)ブロックペア間の相互作用の差(すなわち、相互の化学的親和性の差)によって駆動され、位相分離の駆動力は考察対象のシステムについてのFlory−Huggins理論によって記述される。化学的エピタキシー又はグラフォエピタキシーの使用によって欠陥の形成を大幅に低減できる。
[0020] 自己組織化の過程を経る重合体の場合、自己組織化可能な重合体は秩序―無秩序転移温度TDを示す。TDは、示差走査熱量測定(DSC)などの重合体の秩序―無秩序状態を評価する任意の適切な技術によって測定可能である。層形成がこの温度より下で発生すると、分子が駆動されて自己組織化する。温度TODを超えると、無秩序のA/Bドメインからのエントロピー寄与が、層内部の隣接するA−A及びB−Bブロックペアの間の好ましい相互作用から生起するエンタルピー寄与よりまさった状態で、無秩序の層が形成される。自己組織化可能な重合体はまた、重合体が効果的に静止し、それを超えると共重合体分子は、層内で隣接する共重合体分子に対して再配向するガラス転移温度Tを示すことができる。ガラス転移温度は示差走査熱量測定(DSC)によって適切に測定される。
[0021] 上記の秩序化中に形成された欠陥はアニーリングによって部分的に除去できる。ディスクリネーションのような欠陥(回転対称違反、例えば、ダイレクタの配向の欠陥などの線欠陥)は、符号が逆の別の欠陥又はディスクリネーションとのペアリングによって消滅させることができる。自己組織化可能な重合体の鎖移動性は、欠陥の移動及び消滅を決定する1つの要因であってもよく、したがってアニーリングは、鎖移動性が高いが自己組織化秩序化パターンが失われていない温度で実行できる。これは、重合体の秩序/無秩序転移温度TDの数℃上又は下までの温度を意味する。
[0022] リソグラフィのためのレジスト層として使用するための、異なる化学タイプのドメイン(異なるブロックタイプのドメイン)の秩序化パターンを有する例えばブロック共重合体などの自己組織化重合体の層を提供するために、秩序化及び欠陥の消滅を1回のアニーリングプロセスに組み合わせてもよく、又は、複数のプロセスを用いてもよい。
[0023] デバイスアーキテクチャ又はトポロジーなどのパターンを自己組織化重合体層から自己組織化重合体が堆積された基板に転写するために、通常、第1のドメインタイプがいわゆるブレークスルーエッチングによって除去され、基板の表面上に第2のドメインタイプのパターンが提供され、基板は第2のドメインタイプのパターンフィーチャの間にむき出しで配置される。
[0024] ブレークスルーエッチングに続けて、第2のドメインタイプによってレジストされ、表面がむき出しで配置される基板の表面にくぼみを形成するエッチング手段を用いたいわゆる転写エッチングによってパターンを転写できる。当技術分野で周知のパターン転写のその他の方法も、ブロック共重合体の自己組織化によって形成されるパターンに適用できる。
[0025] PCT特許出願公開第WO2008/091714号は、自己組織化ブロック共重合体を用いた2次元の四角形及び矩形アレイのサブリソグラフィナノスケールの微細構造を製造する方法を開示する。開示されたグラフォエピタキシーフィーチャは、実質的に平行な側壁の間に形成された複数の開放端のトレンチであって、端部が整列したトレンチを有する。側壁及びトレンチの端部は、優先的に重合体ドメインの1つを湿潤させ、中立な湿潤表面として作用する床を有する。
[0026] 自己組織化ブロック共重合体系では、様々な理由から欠陥が存在する可能性がある。ブロック共重合体から自己組織化アレイを形成するドメインの秩序化が、基板の表面の異なる核生成サイトから開始する場合、結果として得られる最終的な組織の構造の不一致が起こる可能性がある。欠陥の通常の例は、組織化パターンの途切れ及び/又は擬似結晶構成内の転位又は欠落単位である(例えば、六角相パターン内の欠落円筒)。欠陥とは別に、完全な格子又は高反復フィーチャからの逸脱に起因する配置エラーが、円筒相又は立方晶相又は正方晶相などの規則相を用いて例えば基板上に接点を提供するために使用する2次元アレイフィーチャが提供される状況で特に、自己組織化ブロック共重合体の使用を阻害する障害物である。
[0027] 2次元(2D)アレイを基板上に提供する自己組織化ブロック共重合体の場合、連続的な第2のドメインによって互いに隔てられたデカルト座標のy軸に平行に延在する不連続な第1のドメインの平行な並びがあるのが通常である。通常は、基板の表面に垂直な(すなわち、デカルト座標のz軸に沿った)周期性は存在しない。平行な並びの配向は、基板上でデカルト座標のy軸を画定するグラフォエピタキシー側壁の間に形成されたトレンチの側壁間で達成できる。しかしながら、y軸に沿った不連続なドメインの配置は十分に制御されていない。円筒型の自己組織化相の場合、不連続な第1のドメインは円筒であり、y軸に平行な隣接する並びは円筒を相互にオフセットするので、円筒の平行な並びは、y軸に平行に整列した円筒の並びに対して60°傾いている。
[0028] 集積回路(IC)及びハードドライブのナノ加工などの多くの適用例で、このような不連続ドメインの配置エラーは小さい(例えば、3nm以下)。仮想の完全な自己組織化2次元アレイの対応する完全な格子点からの実際の不連続ドメインの偏差を決定することで配置エラーを定量化できる。
[0029] したがって、自己組織化ブロック共重合体の不連続な第1のドメインの配置を正確に制御できる方法を提供することが望ましい。また、y軸方向の変動がわずかである、言い換えれば、不連続な第1のドメインがy軸方向に沿って正確に均等な間隔に確実に配置されるようにする助けとなる方法を提供することも望ましい。
[0030] 例えば、デバイスリソグラフィでの使用に適したレジスト層として使用するために自己組織化するように構成されたブロック共重合体の自己組織化層を基板の表面上の2次元アレイ内に誘導する際に使用するグラフォエピタキシーテンプレートを基板の表面上に提供することが望ましく、それによって当技術分野の問題の1つ以上が対処され又は克服される。特に、例えば、基板に対してこのような2次元アレイを正確に配置できるグラフォエピタキシーテンプレートを提供することが望ましい。
[0031] 「備える(comprises)」又は「備えている(comprising)」という用語の使用は、適宜、「本質的に〜からなる(consists essentially)」又は「本質的に〜からなっている(consisting essentially)」の意味を含み、さらに「からなる(consists of)」又は「からなっている(consisting of)」という意味を含むと解釈することができる。
[0032] 本発明の一態様によれば、基板の表面上に自己組織化ブロック重合体を整列させるための基板上のグラフォエピタキシーテンプレートであって、ブロック共重合体が2次元アレイ内に自己組織化するように構成され、2次元アレイは、デカルト座標のy軸に平行に延在し、直交するデカルト座標のx軸に沿って相互に間隔を空けて配置され、連続的な第2のドメインによって区切られた不連続な第1のドメインの平行な並びを含み、
グラフォエピタキシーテンプレートが第1及び第2の実質的に平行な側壁を備え、第1及び第2の実質的に平行な側壁は、y軸に対して平行に延在してy軸を画定し、x軸に沿って相互に間隔を空けて配置されて区画を提供し、区画は、側壁同士の間で側壁に平行であって、連続的な第2のドメインによって側壁から隔てられた基板上の不連続な第1のドメインの少なくとも1つの並びを保持するように構成され、
区画は、不連続な第1のドメインの少なくとも1つを区画内の特定の位置に配置するように構成されたグラフォエピタキシャル核生成フィーチャ(graphoepitaxial nucleation feature)を備える、グラフォエピタキシーテンプレートが提供される。
[0033] この態様は基板上のグラフォエピタキシーテンプレートに関連する。このテンプレートは、自己組織化ブロック重合体を基板表面上に整列させるためのもので、ブロック共重合体は2次元アレイ内に自己組織化するように構成されており、2次元アレイは、デカルト座標のy軸に平行に延在し、直交するデカルト座標のx軸に沿って相互に間隔を空けて配置され、連続的な第2のドメインによって隔てられた不連続な第1のドメインの平行な並びを備える。不連続な第1のドメインはブロック共重合体の重合体ブロックの1つを含み、第2の連続ドメインはその他のブロックの1つを含む。
[0034] グラフォエピタキシーテンプレートは、デカルト座標のy軸に平行に延在してy軸を画定し、x軸に沿って相互に間隔を空けて配置されて、直交するように(すなわち、y軸に対して90°に)設定された第1及び第2の実質的に平行な側壁であって、第1及び第2の実質的に平行な側壁は、側壁の間にあって側壁に平行な基板上の不連続な第1のドメインの少なくとも1つの並びを保持するように構成されて、側壁から連続する第2のドメインによって区切られている。
[0035] 例えば、基板の表面で薄層が自己組織化されるとブロック共重合体が円筒相を形成し、該円筒が、長軸を基板表面に対して垂直に向けて配置されるように構成されている場合、上記円筒は、第2の連続ドメインがその間にある不連続な第1のドメインになる。上記円筒は、側壁に平行な1つ以上の並びを形成するように構成されている。
[0036] 通常、自己組織化したアレイは、不連続な第1のドメインの並びが、x軸に沿って測定されたピッチLを有して間隔を空けて配置され、各並び内の上記不連続なドメインが、y軸に沿って測定されたピッチLを有して間隔を空けて配置されるように構成されている。平行な側壁は適切な間隔を空けて配置されているので、y軸に平行に配置された不連続な第1のドメインの例えば1〜20個、例えば2〜10個などの少なくとも1つの並びが存在する。該当する間隔は、例えば、電子顕微鏡法によって測定可能な不連続な第1のドメインの間の間隔のピッチの情報から決定可能である。しかしながら、平行な側壁の間隔は厳密にn.L(ここで、nはブロック共重合体の側壁上の配置に厳密に依存する例えば1〜20の整数)というわけではない。例えば、必要な間隔は(n.L+2.d)であってもよく、ここで、dは平行な側壁での過渡領域の厚さを表す。dの値は、平行な側壁の間隔が系統的に変化するのに従って平行な側壁の間隔の関数としての測定ピッチを描画することで側壁とブロック共重合体との任意の特定の構成について測定可能である。例えば、幾つかのブロック共重合体では、dの値は約5nmである。このような過渡領域は、「不感帯」という用語で呼んでもよい。本発明の一実施形態によるグラフォエピタキシーテンプレートの寸法設計時には、1つ以上のこのような過渡領域又は「不感帯」を適当に考慮しなければならない。
[0037] 平行な側壁によって画定された区画は、不連続な第1のドメインの少なくとも1つを区画内の特定の位置に配置するように構成されたグラフォエピタキシャル核生成フィーチャを備える。言い換えれば、側壁に平行な位置にある不連続なドメインの並びの一部であることに加えて、不連続な第1のドメインの少なくとも1つは、グラフォエピタキシャル核生成フィーチャによって決定されるy軸に沿った位置に配置される。
[0038] 「実質的に平行」という用語の意味は、側壁が、区画内のグラフォエピタキシャル核生成フィーチャの存在などによって引き起こされる小さい逸脱を除き、その全長にわたって平行であるということである。
[0039] 通常、グラフォエピタキシーテンプレートの側壁は、組織化ブロック共重合体の不連続な第1のドメインとの化学的親和性が高く、連続的な第2のドメインとの化学的親和性が低い。しかしながら、状況が逆になる、すなわち、側壁が、不連続な第1のドメインとの化学的親和性が低く、連続的な第2のドメインとの化学的親和性が高いという場合もある。側壁間の間隔は、自己組織化ブロック共重合体が過度の歪なしに平衡状態を呈するような値である。したがって、不連続な第1のドメインがPMMAからなる場合、側壁の材料として、PMMAとの親和性が高い材料、例えば、水素シルセスキオキサンなどのPMMAによって湿潤される材料を選択できる。
[0040] 不連続な第1のドメインを基板の表面に対して垂直なその長軸に整列させるために、基板の表面は、不連続な第1のドメインと第2の連続ドメインとの両方に対する中立の化学的親和性を適切に有していてもよい。
[0041] 好適な構成では、グラフォエピタキシャル核生成フィーチャは第1の側壁及び/又は第2の側壁内のアルコーブであってもよい。アルコーブは、内部に少なくとも1つの不連続な第1のドメインを保持する形状であってもよい。
[0042] 別の好適な構成では、グラフォエピタキシャル核生成フィーチャは、第1の側壁から区画内に延在するバットレスであってもよい。バットレスは、それが区画内に延在する側壁と同様の厚さであってもよく、側壁に連続して形成されていてもよい。バットレスは、第2の側壁へ向かって延在し、区画全体にわたる仕切壁を提供してもよい。
[0043] 例えば、複数のこのような仕切壁を平行な側壁間に提供して側壁間に複数の小区画を提供してもよい。これらは閉鎖小区画の形態であってもよい。例えば、区画の各々の端部を閉鎖する末端壁の役割を果たす仕切壁を平行な側壁の各端部に配置してもよい。
[0044] 1つ以上のバットレスは、区画を横切って第2の側壁側へ延在して、バットレスと第2の側壁との間のギャップを除いて区画全体にわたって延在する仕切壁を提供できる。代替的に、バットレス自体にギャップを設けてもよい。これによって、バットレスは、小さいギャップを除いてほぼ閉鎖された区画を提供する。このような小さいギャップの幅は不連続な第1のドメインの間隔以下の程度であってもよい。例えば、隣接する不連続な第1のドメインの間隔が例えば20〜60nmの2次元アレイの場合、ギャップは例えば5〜50nm、例として約10nmのサイズを有していてもよい。
[0045] 好適には、バットレスは、2次元アレイと係合してバットレスが2次元アレイの1つ以上の不連続な第1のドメインに置き換わる(すなわち、取って代わる)形状であってもよい。
[0046] バットレスは、壁に対して平行な又は壁とある角度をなす、例えば側壁と同様の幅を有する壁の直線部分の形態であってもよい。バットレスは山形の形状に形成されていてもよい。
[0047] バットレスは、バットレス壁の直線部分と第1の側壁との間に約60°、120°又は90°の角度が形成されるように第1の側壁に接合する位置に壁の直線部分を含んでいてもよい。角度は、デカルト座標のy軸に平行でない2次元アレイの不連続な第1のドメインの並びのアライメントに合致するように選択できる。
[0048] バットレスは、本明細書に記載する1つ以上の別のグラフォエピタキシャル核生成フィーチャを備えていてもよく、例えば、アルコーブ、ギャップ、及び/又は別のバットレスを含んでいてもよく、又は角度が付いたバットレスを形成するように構成された複数の部分を有していてもよい。
[0049] 好適な構成では、第1の側壁は、x軸に沿って互いにオフセットされた第1及び第2の平行な側壁部分を含み、グラフォエピタキシャル核生成フィーチャが第1及び第2の部分の間の不連続部であってもよい。オフセット距離は、側壁が連続する側壁として残るように側壁の幅より小さくてもよい。
[0050] 好適には、第1及び第2の平行な側壁部分は、x軸に沿って測定されたN.Lだけオフセットされてもよい。ここで、Nは整数、Lはx軸に沿って測定された2次元アレイの平行な並びのピッチ(すなわち、中心軸の間の間隔)である。Nは通常、1、2、3、4又は5である。上記任意の過渡領域又は「不感帯」が平行な側壁の相互間隔の構成で考慮されるため、本発明の一実施形態によるこの構成でのオフセット考慮の際に再び考慮する必要はないことに留意されたい。
[0051] 第2の側壁は、追加的に又は代替的に、第1の側壁同様、互いにオフセットされた第1及び第2の側壁部分を含んでいてもよい。
[0052] 好適な構成では、グラフォエピタキシャル核生成フィーチャは、基板の表面から上方に延在して上記側壁と間隔を空けて配置された区画内の柱であってもよい。この柱は、側壁と同様の厚さであってもよく、同じ材料から構成されてもよい。
[0053] 柱は、好適には、自己組織化重合体の2次元アレイと係合する形状を有し、また係合する位置にあり、したがって、バットレスは、2次元アレイの1つ以上の不連続な第1のドメインに置き換わる。
[0054] 柱は、1つ以上の別のグラフォエピタキシャル核生成フィーチャを備えてもよく、例えば、1つ以上のギャップ、アルコーブ及び/又は別のバットレスを含んでもよい。
[0055] グラフォエピタキシーテンプレートはレジスト層から適切に形成され、レジスト層の一部分はエッチングされて残りのフィーチャがグラフォエピタキシーテンプレートを形成している。グラフォエピタキシーテンプレートは好適には水素シルセスキオキサンからなる。任意のバットレス及び/又は柱は同様に適切に形成されたテンプレートの側壁と同じ材料を用いてもよい。
[0056] 本発明の一態様によれば、基板上に自己組織化可能なブロック共重合体を堆積させるように基板の表面を準備する方法であって、基板の表面に本明細書に記載のグラフォエピタキシーテンプレートを形成するステップを含む方法が提供される。
[0057] この態様は、基板上に自己組織化可能なブロック共重合体を堆積させるように基板の表面を準備する方法を提供する。この方法は、基板の表面に本明細書に記載のグラフォエピタキシーテンプレートを形成するステップを含む。グラフォエピタキシーテンプレートは、隣接する1対の平行な側壁の間に区画を画定する複数の側壁を含んでもよく、このように形成された区画は、本明細書に記載する1つ以上のグラフォエピタキシャル核生成フィーチャを含んでもよい。
[0058] グラフォエピタキシーテンプレートの側壁、及び、任意のバットレス並びに/又は柱は、
レジスト層を表面に塗布するステップと、
レジスト層を化学線に選択的に露光してレジスト層の露光領域と未露光領域とを提供するステップと、
現像装置を用いて露光領域又は未露光領域を除去してその上に残りのレジスト領域のレジストフィーチャを有する表面を提供するステップと、によって基板上に適切に提供でき、
レジストフィーチャは、グラフォエピタキシーテンプレートの側壁、及び、任意のバットレス並びに/又は柱を形成する。
[0059] 本発明の一態様によれば、グラフォエピタキシーテンプレートの側壁及び任意のバットレスが、
レジスト層を表面に塗布するステップと、
化学線へのレジスト層の第1の選択的露光を実行してレジスト層の第1の露光領域を提供するステップと、
化学線へのレジスト層の第2の選択的露光を実行してレジスト層の第2の露光領域を提供するステップであって、第2の露光領域が第1の露光領域に部分的に重なり、第1及び第2の選択的露光の両方でレジスト層の領域が未露光のままである、ステップと、
現像装置を用いて未露光レジスト層の領域を除去してその上に残りの露光レジスト領域のレジストフィーチャを有する表面を提供するステップと、によって基板上に提供され、
レジストフィーチャは、グラフォエピタキシーテンプレートの側壁及び/又はバットレスを形成する。
[0060] バットレスは、第1及び第2の選択的露光の一方でのみ露光されたレジスト層の露光領域によって形成してもよい。
[0061] 本発明の一態様によれば、自己組織化ブロック重合体を基板の表面に整列させる方法であって、
ブロック共重合体が2次元アレイ内で自己組織化するように構成され、2次元アレイは不連続な第1のドメインの平行な並びを含み、不連続な第1のドメインの平行な並びは、デカルト座標のy軸に平行に延在し、直交するデカルト座標のx軸に沿って相互に間隔を空けて配置され、連続的な第2のドメインによって区切られており、上記方法が、
基板の表面上に本明細書に記載のグラフォエピタキシーテンプレートを提供するステップと、
自己組織化可能なブロック重合体組成物をグラフォエピタキシーテンプレートの区画内に堆積させるステップと、
自己組織化可能な重合体組成物を処理して区画内の自己組織化ブロック共重合体の2次元アレイ内への自己組織化を提供するステップと、を含む、方法が提供される。
[0062] この態様は、自己組織化ブロック重合体を基板の表面に整列させる方法を提供する。ブロック共重合体は2次元アレイ内に自己組織化するように構成されており、2次元アレイは不連続な第1のドメインの平行な並びを含み、不連続な第1のドメインの平行な並びは、デカルト座標のy軸に平行に延在し、直交するデカルト座標のx軸に沿って相互に間隔を空けて配置され、連続する第2のドメインによって隔てられている。例えば、円筒型2次元アレイ内に自己組織化するようにブロック共重合体を構成してもよい。この方法は、
基板の表面上に本明細書に記載するグラフォエピタキシーテンプレートを提供するステップと、
自己組織化可能なブロック重合体組成物をグラフォエピタキシーテンプレートの区画内に堆積させるステップと、
自己組織化可能な重合体組成物を処理して区画内の自己組織化ブロック共重合体の2次元アレイ内への自己組織化を提供するステップと、を含む。
[0063] ブロック共重合体の自己組織化を提供する処理は、アニーリング、冷却、蒸発による溶媒の損失などを含んでもよい。自己組織化可能な重合体は通常、溶融物又は溶液として無秩序状態で区画内に堆積する。これは、例えば、スピンコーティングなどのプロセスによって達成できる。
[0064] 本発明の一態様によれば、レジストエッチングによって基板の表面をパターニングするリソグラフィ方法であって、本明細書に記載する方法によって自己組織化ブロック共重合体層を表面に提供するステップを含み、自己組織化ブロック共重合体層がレジスト層として使用される方法が提供される。
[0065] この態様は、レジストエッチングによって基板の表面をパターニングするリソグラフィ方法を提供する。この方法は、本明細書に記載する方法によって自己組織化ブロック共重合体層を表面に提供するステップを含み、自己組織化ブロック共重合体層がレジスト層として使用される。例えば、エッチングを用いて2次元アレイの第1又は第2のドメインの一方を除去することができる。通常、不連続なドメインを用いてそれらを除去することで導通接点を提供し、その後、基板の表面上で堆積した導体に置き換えることができる。
[0066] 本発明の一態様によれば、基板の表面にデバイストポグラフィを形成する方法であって、本明細書に記載する方法によって形成された自己組織化重合体層をレジスト層として使用しながら基板を修正してデバイストポグラフィを提供するステップを含む。
[0067] この態様は、基板の表面にデバイストポグラフィを形成する方法を提供する。本明細書に記載する方法によって形成された自己組織化重合体層をレジスト層として使用しながら基板を修正してデバイストポグラフィが提供される。基板の修正は、例えば、基板のエッチング又は第1若しくは第2のドメインの一方を除去した後にマークとして自己組織化重合体層を用いて基板上に材料を堆積させる工程を含んでいてもよい。
[0068] 以下の特徴は適宜、本発明の様々な全態様に適用可能である。適切であるなら、以下の特徴の組み合わせを本明細書に記載する、例えば、請求の範囲に記載する方法、装置及び組成物の一部として使用できる。本明細書に記載する方法及びグラフォエピタキシーテンプレートはデバイスリソグラフィでの使用に適している。例えば、本明細書に記載する方法及びグラフォエピタキシーテンプレートをデバイス基板の直接のパターニング又はインプリントリソグラフィで使用するインプリントテンプレートのパターニングで使用する自己組織化重合体のレジスト層の処理又は形成に使用できる。
[0069] 自己組織化可能な重合体は、第1及び第2のドメインタイプに関連付けられた異なるブロックタイプを有する秩序化重合体層に自己組織化可能な少なくとも2つの異なるブロックタイプを含む本明細書にすでに記載したブロック共重合体であってもよい。ブロック共重合体は、ジブロック共重合体又はトリブロック共重合体又はマルチブロック共重合体であってもよい。自己組織化可能な重合体として交互又は周期ブロック共重合体を使用してもよい。以下の態様及び例では2つのドメインタイプだけを記載するが、本発明の一実施形態は、3つ以上の異なるドメインタイプを有する自己組織化可能な重合体にも適用可能である。
[0070] 一実施形態では、自己組織化可能な重合体は、第1のモノマーの1つ以上の第1のブロックと、第2のモノマーの1つ以上の第2のブロックと、を含むブロック共重合体である。有用な重合体は、PS(ポリスチレン)/PMMA(ポリメチルメタクリレート)のブロックの相対体積比の選択によって基板表面上に自己組織化する際に2次元円筒型アレイに自己組織化するように構成されたPS/PMMAのジブロック共重合体である。
[0071] 本明細書で使用する化学的親和性という用語は互いに関連付けられた2つの異なる化学種の傾向を意味する。例えば、本質的に親水性の化学種は水に対する高い化学的親和性を有するが、疎水性化合物は、水に対する低い化学的親和性を有する反面、アルカンに対する化学的親和性は高い。本質的に極性の化学種は他の極性化合物と水とに対する高い化学的親和性を有する一方、無極性、非極性又は疎水性化合物は、水と極性種とに対する低い化学的親和性を有するが、アルカンなどのその他の非極性種に対する高い化学的親和性を示す。化学的親和性は、以下のように2つの化学種の界面に関連付けられた自由エネルギーに関連する。すなわち、界面自由エネルギーが高い場合、2つの種は互いに対して低い化学的親和性を有するが、界面自由エネルギーが低い場合、2つの種は互いに対して高い化学的親和性を有する。化学的親和性は、「湿潤」という観点から表すことができる。これは、液体と表面とが互いに対して高い化学的親和性を有する場合に液体が固体表面を湿潤する一方で、化学的親和性が低い場合には液体が表面を湿潤しないという現象である。
[0072] 本明細書では、あるフィーチャの厚さに言及する場合、厚さは、基板の表面に対して垂直でフィーチャの重心を通る軸に沿って適当な手段によって適切に測定される。厚さは、干渉法などの技術によって適切に測定でき、又はエッチング速度の情報によって評価することができる。
[0073] 本明細書で「層」について言及する場合はいつでも、当該層が存在する場合には、実質的に均一な厚さの層であると解釈すべきである。「実質的に均一な厚さ」とは、厚さが層全体の平均値の10%を超えて、又は5%を超えて変動しないという意味である。
[0074] 添付図面を参照して本発明の特定の実施形態を説明する。
[0075]グラフォエピタキシーによる基板へのA−Bブロック共重合体の誘導自己組織化と、1つのドメインを選択的にエッチングすることによるレリーフパターンの形成とを概略的に示す。 [0075]グラフォエピタキシーによる基板へのA−Bブロック共重合体の誘導自己組織化と、1つのドメインを選択的にエッチングすることによるレリーフパターンの形成とを概略的に示す。 [0075]グラフォエピタキシーによる基板へのA−Bブロック共重合体の誘導自己組織化と、1つのドメインを選択的にエッチングすることによるレリーフパターンの形成とを概略的に示す。 [0076]化学的プレパターニングによる基板へのA−Bブロック共重合体の誘導自己組織化と、1つのドメインを選択的にエッチングすることによるレリーフパターンの形成とを概略的に示す。 [0076]化学的プレパターニングによる基板へのA−Bブロック共重合体の誘導自己組織化と、1つのドメインを選択的にエッチングすることによるレリーフパターンの形成とを概略的に示す。 [0076]化学的プレパターニングによる基板へのA−Bブロック共重合体の誘導自己組織化と、1つのドメインを選択的にエッチングすることによるレリーフパターンの形成とを概略的に示す。 [0077]ポリスチレン及びPMMAブロックの相対体積分率が互いに対して変化する際にポリ(スチレン−b−メチルメタクリレート)重合体によって形成される様々な相を概略的に示す。 [0077]ポリスチレン及びPMMAブロックの相対体積分率が互いに対して変化する際にポリ(スチレン−b−メチルメタクリレート)重合体によって形成される様々な相を概略的に示す。 [0077]ポリスチレン及びPMMAブロックの相対体積分率が互いに対して変化する際にポリ(スチレン−b−メチルメタクリレート)重合体によって形成される様々な相を概略的に示す。 [0077]ポリスチレン及びPMMAブロックの相対体積分率が互いに対して変化する際にポリ(スチレン−b−メチルメタクリレート)重合体によって形成される様々な相を概略的に示す。 [0077]ポリスチレン及びPMMAブロックの相対体積分率が互いに対して変化する際にポリ(スチレン−b−メチルメタクリレート)重合体によって形成される様々な相を概略的に示す。 [0078]グラフォエピタキシーテンプレートの側壁間の2次元アレイとして円筒相を形成するブロック共重合体を概略的に示す。 [0078]グラフォエピタキシーテンプレートの側壁間の2次元アレイとして円筒相を形成するブロック共重合体を概略的に示す。 [0079]本発明の一実施形態によるグラフォエピタキシーテンプレートの一実施形態による隣接する平行な側壁間に形成された複数の区画の平面図を示す。 [0080]本発明の一実施形態によるグラフォエピタキシーテンプレートの隣接する平行な側壁間に形成された区画を示す。 [0080]本発明の一実施形態によるグラフォエピタキシーテンプレートの隣接する平行な側壁間に形成された区画を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0081]本発明の一実施形態によるグラフォエピタキシーテンプレートの平面図を示す。 [0082]列(A)、(B)及び(C)は二重露光フォトリソグラフィを用いた、また行(a)〜(c)で行(d)に概略的に示す結果として得られるテンプレートへの自己組織化による本発明の一実施形態によるグラフォエピタキシーテンプレートを形成するための段階を示す。[0083] 図5及び図7〜図13には、2次元アレイは示されていない−グラフォエピタキシーテンプレートのみ示されている。図6、図14及び図15の行(d)には、区画内の不連続な第1のドメインの整列した行の少なくとも幾つかを示すことで2次元アレイが示されている。
[0084] 図1Aは、1つ以上の側壁3と底面4とによって境界付けられたトレンチ2がその内部に形成された基板1を示す。図1Bでは、親液性(親水性)のAブロックと疎液性(疎水性)のBブロックとを有する自己組織化可能なA−Bブロック共重合体がトレンチ内に堆積され、ブロック共重合体の堆積中にミクロ相分離された個別の周期的ドメインへと分離されたラメラ相として堆積されたA及びBドメインの交互のストライプを有する層5を形成している。これはグラフォエピタキシーと呼ばれる。タイプAのドメインは、これも親液性(親水性)である側壁3の近傍で核を形成している。図1Cでは、タイプAのドメインが、タイプBのドメインを残して選択的化学エッチングにより除去され、トレンチ内にレリーフパターンを形成し、そこでこれらのドメインは、例えば化学エッチングによる底面4のその後のパターニング用のテンプレートの役割を果たし得る。選択的な除去は、例えば共重合体のブロック間の架橋剤の選択的な光劣化又は光開裂、及びそれに続く1つのブロックの可溶化によって達成されてもよい。自己組織化重合体構造5のピッチ又は波長、及びトレンチ4の幅は、ドメインの幾つかの交互のストライプがトレンチに適合でき、タイプAのドメインが側壁の各々に接するように配置される。
[0085] 図2Aは、重合体のタイプAのブロックへの親和力がより高い領域を提供するために表面13上に化学的に形成されたピニングストライプ11の形態の化学的パターンを有する基板10を示す。図2Bでは、親液性(親水性)のAブロックと疎液性(疎水性)のBブロックとを有する自己組織化可能なA−Bブロック共重合体が基板10の表面13上に堆積され、ブロック共重合体の堆積中にミクロ相分離された個別の周期的ドメインへと相分離されたA及びBドメインの交互のストライプを有するラメラ相の層12を形成している。これは化学的プレパターニングと呼ばれる。タイプAのドメインは、これも親液性(親水性)であるピニングストライプ11の上に核を形成している。図1Cでは、タイプAのドメインがタイプBのドメインを残して選択的化学エッチングにより除去され、表面13上にレリーフパターンを形成し、そこでこれらのドメインは、例えば化学エッチングによる表面13のその後のパターニング用のテンプレートの役割を果たし得る。自己組織化重合体構造12のピッチ又は波長、及びピニングストライプ11の間隔は、ドメインの幾つかの交互のストライプがピニングストライプ11の間に適合でき、タイプAのドメインが各ピニングストライプ11の上にあるように配置される。
[0086] 以下の説明で、自己組織化可能な重合体として使用されるジブロック共重合体は、ポリ(スチレン−b−メチルメタクリレート)ブロック共重合体である。
[0087] 図3では、図3A〜図3Bが、表面上の薄膜内の自己組織化ポリ(スチレン−b−メチルメタクリレート)ブロック共重合体によって形成された異なる相の進行を示す。図3Aには、PS対PMMAの比率が80:20の場合の不連続なドメインがPSの連続ドメイン31内のPMMAの球30である立方晶相が示されている。
[0088] PS対PMMAの比率が70:30に低下すると、不連続なドメインがPMMAの円筒32で、連続ドメイン31がPSである円筒相が形成される。50:50の比率の場合、PMMAの1つ以上のラメラ34とPSの1つ以上のラメラ35とを有するラメラ相が、図3Cに示すように形成される。PS対PMMAの比率が30:70の場合、図3Dに示すように、不連続なドメインがPSの円筒37であり、連続ドメイン36がPSである反転円筒相が形成される。比率が20:80の場合、図3Eに示すように、不連続なドメインが、PMMAの連続ドメイン38内のPSの球39である反転立方晶相が形成される。
[0089] 図4Aは、PS対PMMAの体積分率比が70:30のポリ(スチレン−b−メチルメタクリレート)ブロック共重合体を示す。重合体部46はポリスチレンを表し、重合体部45がPMMAを表す。図4Bでは、この重合体が基板41上のグラフォエピタキシーテンプレートの側壁42、43の間の2次元アレイに自己組織化し、PMMA45が、不連続な円筒型ドメインを形成し、ポリスチレン46が、円筒を囲む連続ドメインを形成する様子が示されている。この例のグラフォエピタキシーテンプレートの側壁は、PMMA45に対して高い化学的親和性を有し、その結果、この構成で、PMMAの円筒45が、ポリスチレン46の第2の連続する相の領域によって側壁から離れた位置に間隔を空けて幾つかの並びに配置されている。
[0090] 以下の図では、本発明の一実施形態を提示するブロック共重合体は、2次元六角柱アレイに自己組織化するように構成された70:30のPS対PMMA重合体であり、不連続な第1のドメインが、y軸に平行であって、y軸に対して60°(及び120°)に整列した互いに平行な別の並びを形成する。この特定の構成は本発明の一実施形態を提示するために使用されているが、本発明は別の2次元アレイを使用することが容易に可能である。
[0091] 図5は、幾つかの平行な側壁50が側壁間に区画55を形成する本発明の一実施形態によるグラフォエピタキシーテンプレートを示す。各対の側壁の間には、各対の側壁の各々の第1の側壁に対して60°に配置された末端壁54がある。例えば、レジストのさらなる線53が各対の側壁の間に仕切壁を提供する。この線53も第1の側壁に対して60°に配置され、壁が2次元六角アレイのアライメントに適した位置にある、グラフォエピタキシーテンプレート内の一組の閉鎖された区画51と一組の開放端52とを提供することが分かる。
[0092] 各々のタイプの区画で、側壁と末端壁との間に形成された区画の隅部は、グラフォエピタキシャル核生成フィーチャとして作用し、自己組織化ブロック共重合体の2次元アレイの不連続な第1のドメインを配置する配置点を提供する。側壁と末端壁との間又は側壁と仕切壁との間の間隔は、自己組織化ブロック共重合体の2次元秩序化アレイが歪なしに区画内に収まるように構成されている。理論に縛られることをよしとせず、開放端区画52は歪を緩和できると考えられるが、区画の閉鎖端の隅部からの核生成は依然として有効であり、これが急速なアニーリングを容易にする。
[0093] 図6Aで、1つの区画が各対の隣接する側壁の間にある3つの区画を形成する4つの平行な側壁601、602、603、604が示されている。自己組織化2次元高分子繊維が各区画内に示され、各区画内の不連続なドメイン611の3つの平行な並びが、側壁に平行に、またy軸に平行に整列した第2の連続ドメイン612によって区切られている。各区画の端部のバットレス(605〜610)が提供され、バットレスとそれぞれの各側壁との間の小さいギャップを除いてほぼ端部を閉鎖している。例えば、側壁601と602との間の区画の場合、バットレス605が区画の一方の端部をほぼ閉鎖し、バットレス608が同じ区画の他方の端部をほぼ閉鎖している。バットレス605、608は第1の側壁601に対して60°に配置され、自己組織化重合体の六角アレイによる区画内に形成された2次元アレイへのアライメントに適合する。バットレス605、608と第1の側壁601との間が鋭角である、例えば、60°の角度の場合は特に、バットレスとそれぞれの各側壁との間に小さいギャップを有するこの利点の1つとして、所望の角度からの角度の逸脱への敏感さが低減することが挙げられる。
[0094] 図6Bで、同じく3つの区画を提供するように構成された4つの互いに平行な側壁613、614、615、616を有する同様の構成が示されている。図6Bの実施形態では、バットレス617、618、619、620、621、622が山形の形態で、それぞれの区画内の秩序化された自己組織化重合体内への不連続相ドメインのアライメントに適合する寸法である。上述したように、歪の解放を可能にするバットレスとそれぞれの側壁との間にはギャップがある。バットレスと側壁との間のギャップは、例えば10nm程度である。区画の隅部にギャップがあることの利点の1つは、無秩序の自己組織化重合体の区画内への堆積中の浮きかすの形成が軽減されるということである。閉鎖された区画の場合、浮きかすが隅部に集まる傾向があるが、開放隅部の場合、核生成サイトでの浮きかすの集積を低減又は解消できる。
[0095] 本発明による別の実施形態(図示せず)は図6Bに示す構成と同様であるが、山形の形態のバットレス620、621、622が、山形の先端が−y方向ではなくy方向に向くように構成されている。次に、山形の形態のバットレス617、618、619、620、621、622はそれぞれの区画内の秩序化された自己組織化重合体内への不連続相ドメインのアライメントに適合する寸法である。一実施形態では、バットレスとそれぞれの側壁との間にギャップは提供されない。
[0096] 図7は、グラフォエピタキシャル核生成フィーチャの幾つかの異なる構成を示すグラフォエピタキシーテンプレート構成を示す。区画(a)で、バットレスは、第1の側壁70から近い距離内の第2の側壁71まで延在する。区画(b)で、バットレスは、各側壁71、72から内側に延在して中央のギャップで一組の仕切壁を効果的に形成する。部分(c)は、各々が側壁73、74又は末端壁内にギャップを有する幾つかの小区画を有する区画を示す。
[0097] 図8は、側壁80、81間の直線の仕切壁84、85、又は側壁81、82間の山形の仕切壁86、87、及び自己組織化ブロック共重合体の秩序化2次元アレイの不連続なドメインを整列させるために間隔を空けて配置されたセレーションの形態の1つ以上のアルコーブ89を備えた側壁82、83間の仕切壁88を有する別の変形構成を示す。
[0098] 図9は、グラフォエピタキシャル核生成フィーチャとしてのそれぞれの側壁900、902、905、908、911、915、918からの短いバットレス901、903、904、906、907、909、910、912、913、914、916、917の使用を示す。バットレスは、それぞれの側壁の間で核生成を行なう際に2次元六角アレイの単一の不連続なドメインに置き換わり、2次元アレイを配置するように構成された直線バットレスである。
[0099] 図10Aは、ギャップで隣接する区画内に延在し、それぞれの側壁100、105へ向かうバットレス103、104を備えた側壁101内のギャップ102を含む核生成フィーチャの組み合わせを示す。図10Bは、側壁101内のギャップ102だけが核生成フィーチャとして使用される構成を示す。
[00100] 図11は、各々が残りの部分と互いに平行であるがx軸に沿ってオフセットされた3つの部分(110、112、133及び115、116、117)を各側壁が有する側壁の構成を示す。したがって、図11の左端の側壁の場合、部分110は部分112からオフセットされ、核生成フィーチャとしての角度114(この例では60°)を形成する。同様の構成が、部分116が部分117からオフセットされ、核生成フィーチャとしての角度118(この例では90°)を形成する右に隣接する側壁について示されている。さらに右側の側壁では、側壁部分の間のオフセット部に120°の角度である核生成フィーチャが示されている。
[00101] 図12A及び図12Bは、側壁121、122、125に取り付けられ、又はそれらに隣接する核生成フィーチャとしての1つ以上のバットレス123の別の使用法を示す。この実施形態では、バットレス123は、2次元六角アレイの幾つかの不連続なドメインに置き換わって結果として得られるアレイを歪ませることなく核生成フィーチャとしての役割を果たすようなサイズである。図12Cでは、側壁127、128、129のアルコーブ126が核生成フィーチャとして存在する。
[00102] 側壁131のアルコーブ132の核生成フィーチャとしての使用法の別の例が図13に示されている。図示のアルコーブは、側壁131に沿って距離Lだけ間隔を空けて配置される。ここで、L=N.Lであり、又は仕切壁133の場合、間隔は不連続なドメインの平行な並びのピッチLに対応するように設定される。さらに、隣接する側壁上のアルコーブ132は、角度a、例えば、60°の間隔を空けることができる。

[00103] 図14で、連続ドメイン149の中の不連続なドメイン148の2次元アレイに適合するような位置と寸法とを有し、各柱147が不連続な第1のドメイン148に効果的に置き換わり、各柱が、整列した核生成サイトとして作用することができる側壁141、142、143、145、146の間の場所に位置する柱147が提供される。核生成が複数の柱から開始したとしても、各柱のアライメントが結果として得られる自己組織化2次元アレイのアライメントを確実にする助けになる。上述したように、ブロック共重合体が幅dを有する過渡領域、又は「不感帯」をグラフォエピタキシーフィーチャとの界面に形成する可能性があるため、この現象を考慮に入れて柱のサイズを構成することができる。
[00104] 本発明の好ましい実施形態では、グラフォエピタキシーテンプレートは、2次元六角アレイの単一の不連続なドメインに置き換わるグラフォエピタキシャル核生成フィーチャの使用を2次元アレイの不連続な第1のドメインを配置する地点を提供するグラフォエピタキシャル核生成フィーチャと組み合わせる。例えば、本発明のグラフォエピタキシーテンプレート(図示せず)は、2次元六角アレイの単一の不連続なドメインに置き換わるグラフォエピタキシャル核生成フィーチャとして図9に関連して上述した901、903、904、906、907、909、910、912、913、914、916、917などの短いバットレスの使用を2次元アレイの不連続な第1のドメインを配置する地点を提供するグラフォエピタキシャル核生成フィーチャとして図5に関連して上述した区画の隅部の使用と組み合わせる。図5に関連して記載した区画の隅部の代わりに、2次元アレイの不連続な第1のドメインを配置する地点を提供する別のタイプのグラフォエピタキシャル核生成フィーチャを使用してもよい。例えば、図6A又は図6Bのグラフォエピタキシャル核生成フィーチャなどの、上述したか又は図示した適用可能なグラフォエピタキシャル核生成フィーチャのいずれかを使用できる。また、図9に関連して記載した短いバットレスの代わりに、2次元六角アレイの単一の不連続なドメインに置き換わる別のタイプのグラフォエピタキシャル核生成フィーチャを使用してもよい。また、図13に示すアルコーブ132と図6A又は図6Bのグラフォエピタキシャル核生成フィーチャとの組み合わせ(バットレスとそれぞれの側壁との間にギャップがある、又はない)などのグラフォエピタキシャル核生成フィーチャの別の組み合わせも可能である。上記複数のタイプのグラフォエピタキシャル核生成フィーチャの組み合わせの利点は、不連続な第1のドメインをy軸に沿って均一な間隔で配置する際の精度が改善されるということである。
[00105] 図5〜図14に示すグラフォエピタキシーテンプレートの実施形態で、基板上にレジスト層を堆積させ、その後レジスト層をエッチングしてその一部を除去し、グラフォエピタキシーテンプレートのパターンを残留レジストフィーチャとして基板の表面上に残すことでテンプレートを基板上に適切に提供できる。
[00106] 一実施形態では、テンプレートは、レジスト層などの層の電子ビームリソグラフィによって形成できる。
[00107] 図15で、列(A)、(B)及び(C)は、各々のケースでの、二重露光フォトリソグラフィによる様々なグラフォエピタキシーテンプレートの形成を示す。各列の最後の行は、各列の行(d)のテンプレート内に整列したブロック共重合体の自己組織化を示す。
[00108] 図15の実施形態である列(A)、(B)及び(C)の各々で、レジスト上に1対の重なり合うフォトリソグラフィ露光が、行(a)に示す1回目の露光と行(b)に示す2回目の露光によって実行され、それによって、各々の例で露光されたレジストが現像されると、組み合わせの結果として得られる露光が本発明の実施形態によるテンプレートを提供する。この方法によって簡単なマスクを使用でき、パターン(a)及び(b)の重なりによってグラフォエピタキシーテンプレートが形成され、行(c)に示す結果として得られるグラフォエピタキシーテンプレートが与えられる。結果として得られるグラフォエピタキシーテンプレートは、そうでなければ単一マスクと化学線への単一露光を用いた従来のフォトリソグラフィで利用可能な解像度よりも小さかったはずの寸法を有するバットレスの形態の核生成フィーチャを含むことができる。各列の行(d)は、結果として得られるグラフォエピタキシーテンプレートをブロック共重合体の自己組織化のアライメントに使用する方法を示す。
[00109] 記載して図示した上記実施形態の性質は例示的なものであって、限定的ではないと考えられるため、好ましい実施形態のみが図示され、及び/又は、記述されていることと、請求の範囲に規定する本発明の範囲内に含まれる全ての変更と修正とが保護の対象であることを理解されたい。例えば、上記の例は六角2次元アレイに組織化するように構成された自己組織化可能な重合体に関するが、例えば、60°又は120°ではなく、側壁に対して90°に配置したフィーチャの末端壁、柱又はバットレスに合わせてグラフォエピタキシーテンプレートを修正して、矩形、四角形及又は面心2次元アレイに自己組織化するように構成された重合体を使用してもよい。また、側壁と末端壁、柱又はバットレスとの間に設定した角度(例えば、図8の角度a)が、不連続な第1のドメインをy軸に沿って均一な間隔で配置する際の精度に影響する。側壁に対して60〜80°の角度で配置された末端壁、柱又はバットレスによって特に良好な結果が達成される。側壁に対して65〜75°、例えば、66°又は72°の角度で配置された末端壁、柱又はバットレスによってさらに良好な結果が達成される。
[00110] 本発明の一実施形態はリソグラフィ方法に関するものである。この方法は、電子デバイス及び集積回路などのデバイスの製造プロセスに、又は例えば、集積光学系、磁気ドメインメモリ用の誘導及び検出パターン、フラットパネルディスプレイ、液晶ディスプレイ(LCD)、薄膜磁気ヘッド、有機発光ダイオードなどの製造などのその他の用途に使用してもよい。本発明の一実施形態はまた、集積回路、ビットパターンド媒体及び/又は磁気記憶デバイス用(例えば、ハードドライブ用)の離散型トラック媒体の製造に使用する表面上に規則的なナノ構造を作成するための使用に関する。
[00111] 特に、本発明は、基板上のパターニングされたフィーチャの幅又はクリティカルディメンションが、約1μm以下、通常は100nm以下、さらには10nm以下である高解像度のリソグラフィ用に使用される。
[00112] リソグラフィは、幾つかのパターンを基板上に与えるステップを含んでおり、パターンは、集積回路などのデバイスを共に形成するように互いの上に積層される。先行して与えられた各パターンとのアライメントは重要な要件である。パターンが互いに十分に正確に位置合わせされないと、層同士の電気的接続がなされない結果になることがある。ひいてはそれによってデバイスの機能不良が生じることがある。したがって、リソグラフィ装置は通常は、各パターンを先行して与えられたパターンと、及び/又は、基板上に備えられたアライメントマークと、位置合わせするために使用されるアライメント装置を含んでいる。
[00113] 以上、本発明の特定の実施形態を説明したが、説明とは異なる方法でも本発明を実施することができることが理解される。例えば、本発明は、上記で開示したような方法を述べる機械読み取り式命令の1つ以上のシーケンスを含むコンピュータプログラム、又はこのようなコンピュータプログラムを内部に記憶したデータ記憶媒体(例えば半導体メモリ、磁気又は光ディスク)の形態をとることができる。
[00114] 本明細書では、「基板」という用語は、基板の表面にある、又は基板の表面を形成する別の平坦化層又は反射防止コーティング層などの基板の一部を形成する任意の表面層、又はある基板上に設けられる任意の表面層を含むものとして意図されている。

Claims (22)

  1. 基板の表面上に自己組織化ブロック重合体を整列させる基板上のグラフォエピタキシーテンプレートであって、
    前記ブロック共重合体は、2次元アレイ内に自己組織化し、
    前記2次元アレイは、
    デカルトy軸に平行に延在し、直交するデカルトx軸に沿って相互に間隔を空けて配置され、及び、連続的な第2のドメインによって隔てられた不連続な第1のドメインの平行な並びを備え、
    前記グラフォエピタキシーテンプレートは、実質的に平行な第1及び第2の側壁を備え、
    前記実質的に平行な第1及び第2の側壁は、
    前記y軸に対して平行に延在して前記y軸を画定し、前記x軸に沿って相互に間隔を空けて配置されており、
    前記側壁同士の間の基板上で前記側壁に平行な不連続な第1のドメインの少なくとも1つの並びであって、前記連続的な第2のドメインによって前記不連続な第1のドメインから区切られた不連続な第1のドメインの少なくとも1つの並びを保持する区画を提供し、
    前記区画は、前記不連続な第1のドメインの少なくとも1つを前記区画内の特定の位置に配置するグラフォエピタキシャル核生成フィーチャを備える、グラフォエピタキシーテンプレート。
  2. 前記グラフォエピタキシャル核生成フィーチャが、前記第1の側壁及び/又は前記第2の側壁内にアルコーブを備える、請求項1に記載のグラフォエピタキシーテンプレート。
  3. 前記アルコーブが、少なくとも1つの不連続な第1のドメインを当該アルコーブ内に保持する形状である、請求項1又は2に記載のグラフォエピタキシーテンプレート。
  4. 前記グラフォエピタキシャル核生成フィーチャが、前記第1の側壁から前記区画内に延在するバットレスを備える、請求項1〜3のいずれかに記載のグラフォエピタキシーテンプレート。
  5. 前記バットレスが、前記第2の側壁へ向かって延在して前記区画全体にわたる仕切壁を提供する、請求項5に記載のグラフォエピタキシーテンプレート。
  6. 前記バットレスは、
    前記区画全体にわたって前記第2の側壁まで延在しており、
    前記バットレスと前記第2の側壁との間のギャップを除いて前記区画全体にわたって延在する仕切壁を提供する、請求項5に記載のグラフォエピタキシーテンプレート。
  7. 前記バットレスは、前記バットレスが前記2次元アレイの1つ以上の不連続な第1のドメインに置き換わるように前記2次元アレイに係合する形状である、請求項4〜6のいずれかに記載のグラフォエピタキシーテンプレート。
  8. 前記バットレスが、前記バットレスの直線部分と前記第1の側壁との間に60°〜80°の角度が形成されるように、前記第1の側壁に接合する位置に直線部分を備える、請求項4〜7のいずれかに記載のグラフォエピタキシーテンプレート。
  9. 前記バットレスが、さらなるグラフォエピタキシャル核生成フィーチャを備える、請求項4〜8のいずれかに記載のグラフォエピタキシーテンプレート。
  10. 前記第1の側壁が、前記x軸に沿って互いにオフセットされた第1及び第2の平行な側壁部分を備え、前記グラフォエピタキシャル核生成フィーチャが前記第1及び第2の部分の間に切れ目を備える、請求項1〜9のいずれかに記載のグラフォエピタキシーテンプレート。
  11. 前記第1及び第2の平行な側壁部分が、前記x軸に沿って測定されたN.Lだけオフセットされ、Nが整数、Lが前記x軸に沿った前記2次元アレイの前記平行な列のピッチである、請求項10に記載のグラフォエピタキシーテンプレート。
  12. 前記グラフォエピタキシャル核生成フィーチャが、前記区画内に、前記基板の表面から外側に延在して前記側壁から間隔を空けて配置された柱を備える、請求項1〜11のいずれかに記載のグラフォエピタキシーテンプレート。
  13. 前記柱は、前記バットレスが前記2次元アレイの1つ以上の不連続な第1のドメインに置き換わるように、前記2次元アレイに係合する形状を有し、かつ、係合する位置にある、請求項12に記載のグラフォエピタキシーテンプレート。
  14. 前記柱が、さらなるグラフォエピタキシャル核生成フィーチャを備える、請求項12又は請求項13に記載のグラフォエピタキシーテンプレート。
  15. 前記グラフォエピタキシーテンプレートが水素シルセスキオキサンから形成される、請求項1〜14のいずれかに記載のグラフォエピタキシーテンプレート。
  16. 基板上に自己組織化可能なブロック共重合体を堆積させるために基板の表面を準備する方法であって、
    請求項1〜15のいずれかに記載のグラフォエピタキシーテンプレートを前記基板の表面に形成するステップを含む、方法。
  17. 前記グラフォエピタキシーテンプレートの前記側壁、及び、任意のバットレス並びに/又は柱が、
    レジスト層を前記表面に塗布するステップと、
    前記レジスト層を化学線に選択的に露光してレジスト層の露光領域と未露光領域とを提供するステップと、
    現像装置を用いて前記露光レジスト領域又は前記未露光レジスト領域を除去して前記表面上に残りのレジスト領域のレジストフィーチャを有する前記表面を提供するステップと、によって前記基板上に提供され、
    前記レジストフィーチャが、前記グラフォエピタキシーテンプレートの前記側壁、及び、任意のバットレス並びに/又は柱を形成する、請求項16に記載の方法。
  18. 前記グラフォエピタキシーテンプレートの前記側壁及び/又はバットレスが、
    レジスト層を前記表面に塗布するステップと、
    化学線への前記レジスト層の第1の選択的露光を実行してレジスト層の第1の露光領域を提供するステップと、
    化学線への前記レジスト層の第2の選択的露光を実行してレジスト層の第2の露光領域を提供するステップであって、前記第2の露光領域が前記第1の露光領域に部分的に重なり、前記第1及び第2の選択的露光の両方で前記レジスト層の領域が未露光のままである、ステップと、
    現像装置を用いて未露光の前記レジスト領域を除去して、前記基板上に前記残りの露光レジスト領域のレジストフィーチャを有する前記表面を提供するステップであって、前記レジストフィーチャが前記グラフォエピタキシーテンプレートの前記側壁及び/又はバットレスを形成する、ステップと、によって前記基板上に提供される、請求項16に記載の方法。
  19. バットレスが、前記第1及び第2の選択的露光の一方でのみ露光された前記レジスト層の露光領域によって形成される、請求項18に記載の方法。
  20. 自己組織化ブロック重合体を基板の表面に整列させる方法であって、
    前記ブロック共重合体は2次元アレイ内に自己組織化し、前記2次元アレイは、デカルトy軸に平行に延在し、直交するデカルトx軸に沿って相互に間隔を空けて配置され、及び、連続的な第2のドメインによって区切られた不連続な第1のドメインの平行な並びを備え、前記方法は、
    前記基板の表面上に請求項1〜15のいずれかに記載のグラフォエピタキシーテンプレートを提供するステップと、
    前記自己組織化可能なブロック重合体組成物を前記グラフォエピタキシーテンプレートの前記区画内に堆積させるステップと、
    前記自己組織化可能な重合体組成物を処理して前記区画内の自己組織化ブロック共重合体の前記2次元アレイ内への自己組織化を提供するステップと、を含む、方法。
  21. レジストエッチングによって基板の表面をパターニングするリソグラフィ方法であって、請求項20に記載の方法によって自己組織化ブロック共重合体層を前記表面に提供するステップを含み、前記自己組織化ブロック共重合体層はレジスト層として使用される、リソグラフィ方法。
  22. 基板の表面にデバイストポグラフィを形成する方法であって、請求項20に記載の方法によって形成された前記自己組織化重合体層をレジスト層として使用するとともに前記基板をエッチングして前記デバイストポグラフィを提供するステップを含む、方法。
JP2014532437A 2011-10-03 2012-10-02 自己組織化可能な重合体のためのパターン付配向テンプレートを提供する方法 Expired - Fee Related JP6138137B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161542498P 2011-10-03 2011-10-03
US61/542,498 2011-10-03
US201161578637P 2011-12-21 2011-12-21
US61/578,637 2011-12-21
US201261601439P 2012-02-21 2012-02-21
US61/601,439 2012-02-21
PCT/EP2012/069400 WO2013050338A1 (en) 2011-10-03 2012-10-02 Method to provide a patterned orientation template for a self-assemblable polymer

Publications (2)

Publication Number Publication Date
JP2014531767A true JP2014531767A (ja) 2014-11-27
JP6138137B2 JP6138137B2 (ja) 2017-05-31

Family

ID=47137670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532437A Expired - Fee Related JP6138137B2 (ja) 2011-10-03 2012-10-02 自己組織化可能な重合体のためのパターン付配向テンプレートを提供する方法

Country Status (7)

Country Link
US (1) US10240250B2 (ja)
JP (1) JP6138137B2 (ja)
KR (1) KR102026270B1 (ja)
CN (1) CN103889888B (ja)
NL (1) NL2009555A (ja)
TW (1) TWI467636B (ja)
WO (1) WO2013050338A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018509759A (ja) * 2015-02-19 2018-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ブロック・コポリマの誘導自己組織化のためのハイブリッド形態学的化学的プレパターン

Families Citing this family (301)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8691925B2 (en) 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8686109B2 (en) 2012-03-09 2014-04-01 Az Electronic Materials (Luxembourg) S.A.R.L. Methods and materials for removing metals in block copolymers
US9086621B2 (en) 2012-04-20 2015-07-21 Asml Netherlands B.V. Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
WO2013160027A1 (en) * 2012-04-27 2013-10-31 Asml Netherlands B.V. Methods and compositions for providing spaced lithography features on a substrate by self-assembly of block copolymers
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9566609B2 (en) * 2013-01-24 2017-02-14 Corning Incorporated Surface nanoreplication using polymer nanomasks
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10457088B2 (en) * 2013-05-13 2019-10-29 Ridgefield Acquisition Template for self assembly and method of making a self assembled pattern
JP6232226B2 (ja) * 2013-08-09 2017-11-15 東京応化工業株式会社 相分離構造を含む構造体の製造方法
US9093263B2 (en) 2013-09-27 2015-07-28 Az Electronic Materials (Luxembourg) S.A.R.L. Underlayer composition for promoting self assembly and method of making and using
US9181449B2 (en) 2013-12-16 2015-11-10 Az Electronic Materials (Luxembourg) S.A.R.L. Underlayer composition for promoting self assembly and method of making and using
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9275896B2 (en) * 2014-07-28 2016-03-01 GlobalFoundries, Inc. Methods for fabricating integrated circuits using directed self-assembly
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102350587B1 (ko) * 2015-04-23 2022-01-14 삼성전자 주식회사 미세 패턴 형성 방법
KR102350586B1 (ko) * 2015-04-23 2022-01-14 삼성전자 주식회사 미세 패턴 형성 방법
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
TWI723052B (zh) * 2015-10-23 2021-04-01 日商東京威力科創股份有限公司 基板處理方法、程式及電腦記憶媒體
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10343920B2 (en) * 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
WO2018033559A1 (en) 2016-08-18 2018-02-22 AZ Electronic Materials (Luxembourg) S.à.r.l. Polymer compositions for self-assembly applications
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP6835969B2 (ja) 2016-12-21 2021-02-24 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングMerck Patent Gesellschaft mit beschraenkter Haftung ブロックコポリマーの自己組織化のための新規組成物及び方法
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102633318B1 (ko) 2017-11-27 2024-02-05 에이에스엠 아이피 홀딩 비.브이. 청정 소형 구역을 포함한 장치
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Asm 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Asm 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Asm 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Asm Ip私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Asm Ip 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Asm Ip私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Asm Ip私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Asm Ip私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
US11551912B2 (en) 2020-01-20 2023-01-10 Asm Ip Holding B.V. Method of forming thin film and method of modifying surface of thin film
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Asm Ip私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Asm Ip私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Asm Ip私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Asm Ip私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Asm Ip私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
TWI808692B (zh) * 2022-03-22 2023-07-11 華邦電子股份有限公司 自對準多重圖案化標記

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334414A (ja) * 2001-05-09 2002-11-22 Toshiba Corp 記録媒体およびその製造方法
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法
JP2008090956A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 磁気記録媒体、その製造方法、および磁気記録装置
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー, インク. サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746825B2 (en) * 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
WO2006112887A2 (en) * 2004-11-22 2006-10-26 Wisconsin Alumni Research Foundation Methods and compositions for forming aperiodic patterned copolymer films
US8133534B2 (en) * 2004-11-22 2012-03-13 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
US7829246B2 (en) * 2005-11-08 2010-11-09 Nec Electronics Corporation Method of forming pattern
US7627447B2 (en) 2007-01-23 2009-12-01 The Boeing Company Method and apparatus for localizing and mapping the position of a set of points on a digital model
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8404124B2 (en) * 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8114301B2 (en) * 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
CN101602481A (zh) * 2009-07-16 2009-12-16 上海交通大学 具有凸半球结构的硅平台制备方法
CN101989047B (zh) * 2009-07-30 2012-08-01 上海华虹Nec电子有限公司 一种利用双重曝光方法来检测掩模板图形形貌的方法
CN101916039A (zh) * 2010-07-16 2010-12-15 深圳清溢光电股份有限公司 一种掩模板的制作方法
US20120196094A1 (en) * 2011-01-31 2012-08-02 Seagate Technology Llc Hybrid-guided block copolymer assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334414A (ja) * 2001-05-09 2002-11-22 Toshiba Corp 記録媒体およびその製造方法
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法
JP2008090956A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 磁気記録媒体、その製造方法、および磁気記録装置
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー, インク. サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018509759A (ja) * 2015-02-19 2018-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ブロック・コポリマの誘導自己組織化のためのハイブリッド形態学的化学的プレパターン

Also Published As

Publication number Publication date
JP6138137B2 (ja) 2017-05-31
US10240250B2 (en) 2019-03-26
KR20140083008A (ko) 2014-07-03
CN103889888A (zh) 2014-06-25
WO2013050338A1 (en) 2013-04-11
KR102026270B1 (ko) 2019-09-27
NL2009555A (en) 2013-04-08
US20140245948A1 (en) 2014-09-04
TW201320154A (zh) 2013-05-16
TWI467636B (zh) 2015-01-01
CN103889888B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
JP6138137B2 (ja) 自己組織化可能な重合体のためのパターン付配向テンプレートを提供する方法
US9250528B2 (en) Methods and compositions for providing spaced lithography features on a substrate by self-assembly of block copolymers
TWI529816B (zh) 藉嵌段共聚物之自組裝而在一基板上提供具間隔的微影特徵之方法
US9086621B2 (en) Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
KR101929865B1 (ko) 디바이스 리소그래피에 사용하기 위한 자기-조립성 폴리머를 위한 템플릿의 제공 방법
US8956804B2 (en) Self-assemblable polymer and methods for use in lithography
TWI486705B (zh) 使用自組聚合物之微影技術
KR101772038B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 리소그래피 피처들을 제공하는 방법들
US20140346141A1 (en) Self-assemblable polymer and methods for use in lithography
US9229324B2 (en) Methods of providing patterned templates for self-assemblable block copolymers for use in device lithography
WO2013152928A1 (en) Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography
KR101721127B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 이격된 리소그래피 피처들을 제공하는 방법들

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170425

R150 Certificate of patent or registration of utility model

Ref document number: 6138137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees