JP2014522107A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2014522107A
JP2014522107A JP2014521935A JP2014521935A JP2014522107A JP 2014522107 A JP2014522107 A JP 2014522107A JP 2014521935 A JP2014521935 A JP 2014521935A JP 2014521935 A JP2014521935 A JP 2014521935A JP 2014522107 A JP2014522107 A JP 2014522107A
Authority
JP
Japan
Prior art keywords
hole
prepreg
target
electroplating
target prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014521935A
Other languages
English (en)
Inventor
シンホン スー
ジョージ ジュニア ダドニコフ
シューハン シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Founder Hi Tech Electronic Co Ltd
Peking University Founder Group Co Ltd
Zhuhai Founder PCB Development Co Ltd
Original Assignee
Chongqing Founder Hi Tech Electronic Co Ltd
Peking University Founder Group Co Ltd
Zhuhai Founder PCB Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Founder Hi Tech Electronic Co Ltd, Peking University Founder Group Co Ltd, Zhuhai Founder PCB Development Co Ltd filed Critical Chongqing Founder Hi Tech Electronic Co Ltd
Publication of JP2014522107A publication Critical patent/JP2014522107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】本発明は、印刷回路基板及びその製造方法を提供する。
【解決手段】
本発明は、目標プリプレグの少なくとも1つの予め設定された孔に対応する位置に穴あけ処理を行い、目標プリプレグを貫通し且つ孔径が予め設定された孔よりも大径な貫スルーホールを形成し、貫スルーホール内で導電材料をめっきするのを防止する電気めっき保護インクを充填し、プリプレグ及びコアボードを積層処理して多層PCB板を形成し、積層処理を行う一部又は全部のプリプレグは目標プリプレグであり、多層PCB板に対して穴あけ処理を行い、穴あけ処理により形成された孔の内壁に対して電気めっき処理を行うことを含む印刷回路基板及びその製造方法を提供する。当該目標プリプレグ内に電気めっき保護インクが充填されており、絶縁部分が形成されているので、ショートライン効果が解消され、電気信号の減衰が避けられている。
【選択図】図3

Description

本発明は、印刷回路基板の技術分野に関し、特に印刷回路基板及びその製造方法に関する。
印刷回路基板(PCB)は重要な電子部品であり、一般的に複数の電子素子同士の電気的な接続を図るために用いられている。多層PCB板はその上に配置されているスルーホール構成により、電気信号をPCB板の複数の導電層の間で伝送することができる。図1に示すPCB板において、2つのコアボードa1、a2及び2つのプリプレグB1、B2を含み、コアボードa1は2つの導電層a11、a13と1つの絶縁層a12を含み、コアボードa2は2つの導電層a21、a23と1つの絶縁層a22を含む。PCB板のスルーホールCの内壁に導電材料C1が電気めっきされており、スルーホールCの導電材料C1により、電気信号SignalがPCB板の導電層a11の線路と導電層a13の線路との間で伝送することが実現可能である。
PCB板の製造工程において、積層処理の後、ドリル刃を用いて高速で切断し、PCB板の予め設定された位置に上下を貫通するスルーホールを形成させると共に当該スルーホールを金属化し、即ち、当該スルーホールの内壁に銅堆積及び電気めっき処理を行うことにより、電気信号を異なる導電層の間で伝送することが可能となる。しかし、あるPCB板の中で、スルーホールの作用は、電気信号を一部の導電層上の線路間で伝送することに過ぎず、例えば、図1に示すPCB板の中で、スルーホールCの作用は電気信号を導電層a11の線路と導電層a13の線路との間で伝送することに過ぎない。一方、スルーホールのうちのプリプレグB1、B2及び絶縁層a22を貫通する部分は、電気信号を伝送するのに不要なものであり、即ち、ショートライン(short-line)Dとして形成されている(ショートラインとは、スルーホールの中で電気信号の伝送に不要となる余分な導電材料をいうものである)。
高速電気信号がスルーホールを介して伝送されるとき、PCB板のスルーホール内で1本又は複数本のショートラインが存在しているため、電気信号の伝送中に歪みが生じ、即ち、ショートライン効果が生じやすい。電気信号がスルーホールを介して伝送されるとき、一部の電気信号は導電層の銅線接続部からスルーホールの1つ又は複数のショートラインへ入り、この一部の電気信号は多少の遅延後にショートラインの末端から導線の接続部に反射されている。この遅延される反射は電気信号の完全性に干渉しつつ電気信号の符号誤り率を大きくし、かつ電気信号の減衰がショートラインの長さの増加につれて増えているので、電気信号の伝送を確保するために、その存在しているショートライン効果を解消しなければならない。
従来、PCB板のスルーホールCのショートラインを除去するために、通常ドリルを用いてスルーホールCのショートライン部分にバックドリル(back drilling)を行うことによってスルーホールCの中のショートライン部分を取り除く。図2に示すように、バックドリルを用いて図1に示すショートラインDを除去したPCB板であり、バックドリルによる処理を行った後、図1に示すショートラインDの位置にバックドリル孔hが形成されている。バックドリル方法は一部のショートラインを除去可能であるが、ドリルの先端部は一般的に尖頭構成であるので、ショートラインを完全に除去することができず、更に電気信号の完全性に左右しうる寄生容量、寄生インダクタンス及び時間遅延を完全に解消することができず、即ち、ショートライン効果を完全に解消することができない。そして、ドリルを用いてバックドリル処理を行う際に、ドリル装置の精度が高く求められている。精度が高くなければ(例えばドリルが深すぎるか、或いは中心から外れるとき)、ショートラインを除去すると同時にスルーホールの機能部(即ち、電気信号を異なる導電層間で伝送するとき、スルーホールの中で電気信号を伝送する作用を奏する部分)を損ないやすくなるから、PCB板が廃棄されており、PCB板の仕上げ率を低下させつつ製造コストを増やしている。
上述のように、従来のバックドリルを用いてPCB板のスルーホールのショートラインを除去する方法によって、ショートライン効果を完全に解消することができず、且つ処理中にPCB板が不良品となりやすいので、PCB板の仕上げ率を低下させつつ製造コストを増やすことになった。
従来の技術に存在している、PCB板にバックドリル処理を行った後、ショートライン効果を完全に解消することができず、かつ処理中にPCB板が不良品となり得る問題点を解決するために、本発明の実施例は、印刷回路基板及びその製造方法を提供することを目的とする。
本発明の実施例は、下記のステップを含む印刷回路基板の製造方法を提供する。
目標プリプレグの少なくとも1つの予め設定された孔に対応する位置に穴あけ処理を行い、目標プリプレグを貫通し且つ孔径が予め設定された孔よりも大径な貫スルーホールを形成し、前記目標プリプレグ中の予め設定された孔は層間で電気信号を伝送する必要のない孔であり、
前記貫スルーホール内で導電材料をめっきするのを防止する電気めっき保護インクPPR(permanent plating resist)を充填し、
プリプレグ及びコアボードを積層処理して多層印刷回路基板PCB板を形成し、積層処理を行う一部又は全部のプリプレグは前記目標プリプレグであり、
前記多層PCB板に対して穴あけ処理を行い、前記目標プリプレグの前記予め設定された孔を貫通し、
前記多層PCB板に穴あけ処理を行うことにより形成された孔の内壁に対して電気めっき処理を行う。
前記目標プリプレグが複数個存在している場合に、前記目標プリプレグに穴あけ処理を行う前に、
すべての目標プリプレグの中から、前記PCB板において層間で電気信号を伝送する必要のある孔に隣接する目標プリプレグを選択して、穴あけ処理を行う必要のある目標プリプレグとする。
前記貫スルーホール内で電気めっき保護インクを充填した後、かつ積層処理を行う前に、本発明の実施例の方法において、
前記電気めっき保護インクに対して硬化処理を行うことを更に含む。
前記目標プリプレグに穴あけ処理を行う前に、本発明の実施例の方法において、
前記目標プリプレグの上面及び下面に、前記目標プリプレグが穴あけ処理工程において損なわれるのを防止するための保護膜をそれぞれ被覆することを更に含む。
前記電気めっき保護インクに硬化処理を行った後、かつ積層処理を行う前に、
前記目標プリプレグの上面及び下面の保護膜を除去することを更に含む。
好ましくは、前記保護膜はポリエステルフィルムである。
好ましくは、前記電気めっき保護インクは疎水性の絶縁樹脂である。
好ましくは、前記疎水性の絶縁樹脂は、シリコーン樹脂、ポリエチレン樹脂、フルオロカーボン化合物樹脂、ポリウレタン樹脂及びアクリル酸樹脂の一種であり、又はこれらの2種以上からなる複合体である。
好ましくは、前記穴あけ処理はレーザー穴あけ、機械による穴あけ及びパンチを含む。
好ましくは、前記貫スルーホール内で電気めっき保護インクを充填し、
空洞埋め込み方式により前記貫スルーホール内で電気めっき保護インクを充填するか、若しくは、
孔型印刷方式により前記貫スルーホール内で電気めっき保護インクを充填するか、若しくは、
スクリーン印刷方式により前記貫スルーホール内で電気めっき保護インクを充填することを含む。
本発明の実施例は印刷回路基板を提供する。前記印刷回路基板は電気めっき保護インクを充填した少なくとも1つの目標プリプレグを含み、前記目標プリプレグ中の予め設定された孔に対応する位置に前記目標プレプレグを貫通する孔環を設け、前記孔環の内孔は前記予め設定された孔であり、前記孔環の外径は前記貫スルーホールの孔径であり、前記孔環内で前記電気めっき保護インクが充填されている。
好ましくは、前記印刷回路基板は導電層を更に備え、
前記目標プリプレグに隣接する導電層のうち、前記電気めっき保護インクに対応する位置に導電材料が配設される。
好ましくは、前記導電層は前記目標プリプレグに隣接する両側の導電層である。
本発明の実施例は、目標プリプレグ上の予め設定された孔の位置に孔を開けると共にこの貫スルーホール内で電気めっき保護インクを充填することによって、次の積層処理後のPCB板に穴あけ処理を行うことにより形成された孔に電気めっき処理を行う際に、当該貫スルーホールの内壁に導電材料をめっきすることはなく、これにより、当該貫スルーホールに電気信号を伝送しない絶縁部が形成されているため、電気信号の減衰が避けられており、ショートライン効果が解消されている。
ショートライン効果が解消されていない第1種のPCB板の構成を示す模式図である。 バックドリル処理を行ったPCB板の構成を示す模式図である。 本発明の実施例における第1種の印刷回路基板の製造方法の工程図である。 は、ショートライン効果が解消されていない第2種のPCB板の構成を示す模式図である。 は、ショートライン効果が解消されていない第3種のPCB板の構成を示す模式図である。 は、ショートライン効果が解消されていない第4種のPCB板の構成を示す模式図である。 本発明の実施例における第1種の印刷回路基板の製造方法により製造されるPCB板の製造工程における構成を示す模式図である。 本発明の実施例における第1種の印刷回路基板の製造方法により製造されるPCB板の製造工程における構成を示す模式図である。 本発明の実施例における第1種の印刷回路基板の製造方法により製造されるPCB板の製造工程における構成を示す模式図である。 は、本発明の実施例における第2種の印刷回路基板の製造方法の工程図である。 は、本発明の実施例において電気めっき保護インクが充填されている目標プリプレグの製造方法の工程図である。 本発明の実施例において電気めっき保護インクが充填されている目標プリプレグの製造工程における構成を示す模式図である。 本発明の実施例において電気めっき保護インクが充填されている目標プリプレグの製造工程における構成を示す模式図である。 本発明の実施例において電気めっき保護インクが充填されている目標プリプレグの製造工程における構成を示す模式図である。 本発明の実施例において電気めっき保護インクが充填されている目標プリプレグの製造工程における構成を示す模式図である。 本発明の実施例において電気めっき保護インクが充填されている目標プリプレグの製造工程における構成を示す模式図である。 は、本発明の実施例における製造方法により製造される第1種のPCB板の構成を示す模式図である。 は、本発明の実施例における製造方法により製造される第2種のPCB板の構成を示す模式図である。 は、図9に示す電気めっき保護インクが充填されている目標プリプレグの上面図である。
本発明は、目標プリプレグ上の予め設定された孔の位置に孔を開けると共にこの貫スルーホール内で電気めっき保護インクを充填して絶縁部を形成することによって、PCB板にバックドリル処理を行った後、ショートライン効果を完全に解消することができず、かつ処理中にPCB板が不良品となり得る問題点を解決することができる。
本発明の実施例におけるコアボードはPCB板を構成する素材であり、2つの導電層及び2つの導電層の間に介在する絶縁層を備え、コアボードの導電層は一般的に銅箔である。プリプレグPP(prepreg)はPCB板の複数のコアボード間の粘着材料及び層間絶縁体として、FR-4、エポキシガラス、ポリイミドガラス、セラミック炭化水素、ポリイミドフィルム、樹脂浸漬製ガラスクロス、フィルム、樹脂浸漬製マット材料、ケブラーなどの材料を採用してよい。
積層処理を行う前に、PCB板は通常に2つの常用の積層方式を含み、1つの積層方式は銅箔ラミネーション(foil-lamination)であり、即ち、1つ以上のコアボード、プリプレグ及び銅箔層からなり、銅箔層はPCB板の最も外側の2層に設けられており、例えば、4層のPCB板の中の積層順序は、銅箔層→プリプレグ→コアボード→プリプレグ→銅箔層である。もう1つの積層方式はコアボードラミネーション(core-lamination)であり、即ち、1つ以上のコアボード、2つのコアボードの間にあるプリプレグからなり、例えば、4層のPCB板の中の積層順序はコアボード→プリプレグ→コアボードである。
なお、プリプレグは電子レベルのガラス繊維布帛を樹脂に浸漬させてなるものであり、積層処理の前に、プリプレグ中の樹脂はB-Stage(非安定状態)段階にあり、積層処理された後、プリプレグ中の樹脂はC-Stage(安定状態)段階に切り換えられる。積層処理工程において、プリプレグによりコアボードと銅箔とを粘着させ、即ち、複数の導電層と複数の絶縁層を加工して一つの全体的構成とする。これは多層PCB板を製造する基礎であり、かつ積層処理されたプリプレグはコアボードの絶縁層と同じであるので、積層処理されたプリプレグは絶縁層とも呼ばれている。
以下で、明細書の図面に沿いながら、本発明の実施例について更に詳細に説明する。本発明の実施例では、コアボード積層方式によるPCB板の製造方法について説明する。銅箔積層方式によるPCB板の製造方法はコアボード積層方式によるPCB板の製造方法と類似しているので、ここでは改めて述べない。
図3に示すように、本発明の実施例における印刷回路基板の製造方法は下記のステップを含む。即ち、
S301において、目標プリプレグの少なくとも1つの予め設定された孔に対応する位置に穴あけ処理を行い、目標プリプレグを貫通し且つ孔径が予め設定された孔よりも大径な貫スルーホールを形成し、目標プリプレグ中の予め設定された孔は層間で電気信号を伝送する必要のない孔であり、
S302において、貫スルーホール内で導電材料をめっきするのを防止する電気めっき保護インクを充填し、
S303において、プリプレグ及びコアボードを積層処理して多層PCB板を形成し、積層処理を行う一部又は全部のプリプレグは目標プリプレグであり、
S304において、多層PCB板に対して穴あけ処理を行い、目標プリプレグの前記予め設定された孔を貫通し、
S305において、多層PCB板に穴あけ処理を行うことにより形成された孔の内壁に対して電気めっき処理を行う。
通常に、PCB板の中に、異なる導電層の間に異なる電気信号を伝送するための複数の孔が備えられ、この孔はスルーホールであってもよいし、盲孔であってもよい。本発明の実施例は、PCB板の中の異なる導電層の間に異なる電気信号を伝送するための1つの孔を備え、かつ当該孔はスルーホールであり、層間で1つの電気信号を伝送する必要のあることを例として説明を行う。異なる導電層の間に異なる電気信号を伝送するための複数の孔を有するPCB板の製造方法は、異なる導電層の間に異なる電気信号を伝送するための1つの孔を有するPCB板の製造方法と類似しており、異なる導電層の間で伝送する必要のある複数の電気信号を含むPCB板の製造方法は、異なる導電層の間で伝送する必要のある1つの電気信号を含むPCB板の製造方法と類似しているので、ここでは省略する。PCB板の中において異なる導電層の間で異なる電気信号を伝送する孔が盲孔である情況は、当該孔がスルーホールである情況と類似しているので、ここでは省略する。
なお、PCB板の中の異なる導電層の間に異なる電気信号を伝送するための複数の孔は、積層処理の後、PCB板に穴あけ処理を行うことにより形成される孔である。しかし、当該孔の位置は前期にPCB板を設計したときに特定されたものである。
S301における目標プリプレグ中の予め設定された孔とは、層間で電気信号を伝送する必要のある孔をいい、つまり、当該予め設定された孔は、PCB板において異なる導電層の間で異なる電気信号を伝送する孔の一部であり、当該孔のうち層間で電気信号を伝送する必要のない部分である。
目標プリプレグは、PCB板の異なる導電層の間で異なる電気信号を伝送するための孔のうち、層間で電気信号を伝送する必要のない部分の所在するプリプレグである。例えば、図1におけるPCB板では、1つの電気信号Signalが導電層a11からスルーホールCの内壁の導電材料C1により導電層a13へ伝送される場合に、当該PCB板に対して、当該スルーホールCのプリプレグB1及びB2における孔は電気信号を伝送する必要がないので、プリプレグB1及びB2は目標プリプレグであり、スルーホールCの目標プリプレグB1における孔は目標プリプレグB1の中の予め設定された孔であり、スルーホールCの目標プリプレグB2における孔は目標プリプレグB2の中の予め設定された孔であると特定可能である。
別の例では、図4AにおけるPCB板1は3つのコアボード10、11及び12、2つのプリプレグ100a及び100Bを備え、コアボード10は導電層10a、10C及び絶縁層10Bを備え、コアボード11は導電層11a、11C及び絶縁層11Bを備え、コアボード12は導電層12a、12C及び絶縁層12Bを備える。当該PCB板1は、導電材料14が堆積・電気めっきされているスルーホール13を備える。当該PCB板1は、導電層10aからスルーホール13の内壁の導電材料14を通じて導電層11Cへ伝送する1つの電気信号20を備える。当該PCB板1では、当該スルーホール13のプリプレグ100aにおける孔は電気信号20を伝送する必要があり、当該スルーホール13のプリプレグ100Bにおける孔は電気信号20を伝送する必要がないので、プリプレグ100Bは目標プリプレグであり、スルーホール13の目標プリプレグ100Bにおける孔は目標プリプレグ100B中の予め設定された孔であると特定可能である。
さらに、図4Bに示すように、PCB板1は3つのコアボード10、11及び12、2つのプリプレグ100a及び100Bを備える。スルーホール13のプリプレグ100a及び100Bにおける孔は電気信号20を伝送する必要のないものであるので、プリプレグ100a及び100Bは目標プリプレグであり、スルーホール13のプリプレグ100aにおける孔は目標プリプレグ100a中の予め設定された孔であり、スルーホール13の目標プリプレグ100Bにおける孔は目標プリプレグ100B中の予め設定された孔であると特定可能である。
S301において、目標プリプレグ中の予め設定された孔に対応する位置に穴あけ処理を行い、当該目標プリプレグを貫通し且つ孔径が予め設定された孔よりも大径な貫スルーホールを形成する。
具体的には、PCB板は1つの目標プリプレグしか含んでいない場合に、当該目標プリプレグ中の予め設定された孔に対応する位置に穴あけ処理を行い、貫スルーホールを形成する。
PCB板は複数の目標プリプレグを含んでいる場合に、少なくとも1つの目標プリプレグ中の当該予め設定された孔に対応する位置に穴あけ処理を行い、貫スルーホールを形成する。
具体的には、1つ以上又は全部の目標プリプレグ中の予め設定された孔に対応する位置に穴あけ処理を行い、貫スルーホールを形成する。図4Bに示すPCB板1は、2つの目標プリプレグ100a〜100Bを含んでいるから、目標プリプレグ100a中の予め設定された孔に対応する位置に穴あけ処理を行うこともできれば、目標プリプレグ100B中の予め設定された孔に対応する位置に穴あけ処理を行うこともでき、さらには目標プリプレグ100a及び100B中の予め設定された孔に対応する位置にそれぞれ穴あけ処理を行い、貫スルーホールを形成することが可能となる。
好ましくは、目標プリプレグが複数個存在している場合に、目標プリプレグに穴あけ処理を行う前に、すべての目標プリプレグの中から、PCB板において層間で電気信号を伝送する必要のある孔に隣接する目標プリプレグを選択して、穴あけ処理を行う必要のある目標プリプレグとする。
具体的には、目標プリプレグが複数個存在している場合に、すべての目標プリプレグを処理することなく、PCB板のうち層間で電気信号を伝送する必要のある孔に隣接する目標プリプレグのみに対して孔あけ及び電気めっき保護インク充填処理さえ行えば、ショートライン効果を解消したり、電気信号の減衰を回避したりする効果を達成することができる。これにより、ショートライン効果を解消しつつ電気信号の減衰を回避することを前提として、目標プリプレ具の処理効率を高めてPCB板の製造時間を短縮することが可能となる。
図4Bに示すPCB板1では、スルーホール13のうち層間で電気信号を伝送する必要のある孔はスルーホール13のコアボード10における孔であり、コアボード10における孔に隣接するのは目標プリプレグ100aだけである。従って、目標プリプレグ100中の予め設定された孔に対応する位置に穴あけ処理を行い、当該選定された目標プリプレグ100aを貫通しかつ孔径が当該予め設定された孔よりも大径な貫スルーホールを形成する。
また、図4Cに示すPCB板1では、電気信号20がコアボード11の導電層11aから導電層11Cへ伝送されるとき、スルーホール13のうち層間で電気信号を伝送する必要のある孔は当該スルーホール13のコアボード11における孔に過ぎず、スルーホール13のうち層間で電気信号を伝送する必要のある孔は当該スルーホール13のコアボード10における孔と、当該スルーホール13の目標プリプレグ100aにおける孔と、当該スルーホール13の目標プリプレグ100Bにおける孔と、当該スルーホール13のコアボード12における孔とを含む。そうすると、当該スルーホール13のうち層間で電気信号を伝送する必要のある孔に隣接する目標プリプレグは目標プリプレグ100a及び目標プリプレグ100Bを含む。
これに応じて、穴あけ処理を行う際に、目標プリプレグ100a上の予め設定された孔に対応する位置のみにおいて孔あけ及び電気めっき保護インク充填処理を行うことができるが、積層処理後に、電気信号20のスルーホール13中の目標プリプレグ100B及びコアボード12での伝送を阻止することができないため、電気信号20の部分的な減衰となり、ショートライン効果を完全に解消することができない。また、目標プリプレグ100B上の予め設定された孔に対応する位置において孔あけを行うことができるが、電気信号20の部分的な減衰も招いてショートライン効果を完全に解消することができない。好ましくは、それぞれ目標プリプレグ100aと目標プリプレグ100B上の予め設定された孔に対応する位置に穴あけを行うことにより、電気信号の減衰が避けられ、ショートライン効果が完全に解消されている。
S301における穴あけ処理としては、必要に応じて、レーザ穴あけ、機械穴あけ及びパンチが用いられる。
プリプレグが穴あけ処理の最中に損なわれる(摩損、変形などを含む)のを防止するために、穴あけ処理を行う前に、目標プリプレグの上面及び下面に1層の保護膜をそれぞれ被覆する。
好ましくは、保護膜としてはポリエステルフィルムが挙げられ、当該ポリエステルフィルムは良好な耐熱性、表面平坦性、透明度及び機械柔軟性を有する。
これに応じて、電気めっき保護インクを硬化処理した後、かつ積層処理を行う前に、目標プリプレグの上面及び下面の保護膜を除去することを更に含む。
S302における電気めっき保護インクは疎水性の絶縁樹脂である。
好ましくは、当該疎水性の絶縁樹脂は、シリコーン樹脂、ポリエチレン樹脂、フルオロカーボン化合物樹脂、ポリウレタン樹脂及びアクリル酸樹脂の一種であり、又はこれらの2種以上からなる複合体である。
シリコーン樹脂、ポリエチレン樹脂、フルオロカーボン化合物樹脂、ポリウレタン樹脂及びアクリル酸樹脂からなる群より選ばれる1種以上からなる複合体は軟膏または粘性液体であってもよい。
S302における貫スルーホール内での電気めっき保護インクの充填は、下記の充填方式の1つ以上を含むが、これらだけに限られるものではない。即ち、
空洞埋め込み方式により貫スルーホール内で電気めっき保護インクを充填するか、若しくは、
孔型印刷方式により貫スルーホール内で電気めっき保護インクを充填するか、若しくは、
スクリーン印刷方式により貫スルーホール内で電気めっき保護インクを充填する。
S303において、プリプレグ及びコアボードに対して積層処理を行い、多層印刷回路基板PCBを形成する。積層処理を行う一部または全部のプリプレグは前記目標プリプレグである。
具体的には、図4Bに示すPCB板1を例として説明する。電気めっき保護インク60が充填されているプリプレグは目標プリプレグ100Bであり、電気めっき保護インク60が充填されていないプリプレグは目標プリプレグ100aである。図5Aに示すように、すべてのプリプレグ100a〜100B及びコアボード10〜12に対してPCB板1の製造上の要求に従い積層処理を行い、多層PCB板1を形成する。
S304において、S303において形成された多層PCB板に対して穴あけ処理を行うと共に、目標プリプレグ中の予め設定された孔を開ける。
具体的には、多層PCB板に対して穴あけ処理を行った後、当該多層PCB板を貫通するスルーホールを形成し、当該スルーホールはプリプレグ中の予め設定された孔を通過し、かつ当該スルーホールの内径はプリプレグ中の予め設定された孔の内径と同じである。図5Aに示すPCB板1を例として説明を行う。PCB板1に対して穴あけ処理を行う際に、電気めっき保護インク60が充填されているプリプレグは目標プリプレグ100Bの予め設定された孔を貫通してコアボード10-12、プリプレグ100a及び目標プリプレグ100Bを貫通するスルーホール13を形成し、図5Bに示す如くである。
S305において、多層PCB板に穴あけ処理を行うことにより形成された孔の内壁に対して電気めっき処理を行う。
具体的には、S304において形成された孔の内壁に対して銅堆積及び電気めっき処理を行う。電気めっき処理後に、当該孔の中の電気めっき保護インクが付いている内壁に導電材料がめっきされていないので、絶縁部分が形成されている。一方、当該孔の中の電気めっき保護インクが付いていない内壁に導電材料がめっきされているので、導電部分が形成されている。そうすると、電気信号が当該孔の導電部分のみを通じて層間で伝送される。
図5Bに示すPCB板を例として説明すると、PCB板1のスルーホール13に対して銅堆積及び電気めっき処理を行った後、スルーホール13の中の電気めっき保護インクが付いていない内壁に導電材料14がめっきされているため、導電部分、例えば、図5Cにおけるスルーホール13のコアボード10、プリプレグ100a、コアボード11及びコアボード12における孔が形成されている。スルーホール13の中の電気めっき保護インク60が付いている内壁に導電材料14がめっきされていないため、絶縁部分、例えば図5Cにおけるスルーホール13の目標プリプレグ100Bにおける予め設定された孔が形成されている。図5Cに示すように、電気信号20は、スルーホール13の目標プリプレグ100Bにおける絶縁部分及びコアボード11における導電部分で伝送されず、スルーホール13におけるコアボード10、プリプレグ100a及びコアボード11における導電部により導電層10aの線路から導電層11Cの線路へ伝送されるしかできない。これによって、ショートライン効果が解消されつつ電気信号20の減衰が避けられるだけではなく、電気信号の完全性も確保されている。
S302の後、かつS303の前に、本発明の実施例における印刷回路基板の製造方法は、図6に示すように、下記のステップを更に含む。即ち、
S306において、電気めっき保護インクに対して硬化処理を行う。
以下で、レーザドリルを例として、穴あけ処理を行うものとして選定された目標プリプレグの処理工程について詳細に説明する。図7に示すように、下記のステップを含む。即ち、
S701において、図8Aに示すように、目標プリプレグ100の上面及び下面に保護膜50をそれぞれ被覆し、
S702において、図8Bに示すように、レーザドリルを用いて当該目標プリプレグ100中の予め設定された孔に対応する位置に穴あけ処理を行い、
S703において、図8Cに示すように、穴あけ処理を行った後、当該目標プリプレグ100及び保護膜50を貫通する貫スルーホール110を形成し、
S704において、図8Dに示すように、貫スルーホール110内で電気めっき保護インク60を充填し、電気めっき保護インク60に対して硬化処理を行い、
S705において、図8Eに示すように、目標プリプレグ100の上面及び下面の保護膜50を除去する。
本発明の実施例は、前記本発明の実施例における印刷回路基板の製造方法により製造される印刷回路基板を提供する。当該印刷回路基板は少なくともは1つの電気めっき保護インクを充填する目標プリプレグを含み、当該目標プリプレグ中の予め設定された孔に対応する位置に当該目標プレプレグを貫通する孔環を設け、当該孔環の内孔は予め設定された孔であり、当該孔環の外径は貫スルーホールの孔径であり、かつ当該孔環内で電気めっき保護インクが充填されている。
図1に示すPCB板を例として、本発明の実施例における印刷回路基板の製造方法により製造されるPCB板は図9に示す如くである。目標プリプレグB1内で電気めっき保護インク60が充填されており、目標プリプレグB2内で電気めっき保護インク60が充填されていない。目標プリプレグB1における絶縁部分により、電気信号はスルーホールCのコアボードa1における導電部分により導電層a11から導電層a13へ伝送されることしかできず、スルーホールCの目標プリプレグB1における絶縁部分、スルーホールCのコアボードa2における導電部分及びスルーホールCのプリプレグa2における導電部分で伝送されることはできないから、ショートライン効果が解消され、電気信号の減衰が避けられている。
好ましくは、当該印刷回路基板は導電層を更に備え、電気めっき保護インクが充填されている目標プリプレグに隣接する導電層のうち、当該電気めっき保護インクに対応する位置に導電材料を配設する。
好ましくは、電気めっき保護インクが充填されている目標プリプレグに隣接する導電層は当該目標プリプレグに隣接する両側の導電層である。
図9に示すように、PCB板の目標プリプレグB1の孔環の中で電気めっき保護インクが充填されており、当該目標プリプレグB1に隣接する導電層はコアボードa1の導電層a13及びコアボードa2の導電層a21であり、スルーホールCの導電層a13及び導電層a21における孔の内壁に導電材料がめっきされている。
前記方法の実施例で製造されるPCB板により、電気めっき保護インクが充填されている目標プリプレグの両側と緊密に隣り合う導電層のうち、当該目標プリプレグの孔環の内孔(即ち、予め設定された孔)と相応する位置にある孔の内壁に導電材料がめっきされている。例えば、図9における目標プリプレグB1の両側と緊密に隣り合う導電層は、コアボードa1の導電層a13及びコアボードa2の導電層a21である。
また、図9に示すように、導電層a13及びa21上において目標プリプレグB1の孔環中の電気めっき保護インク60と対応する位置に導電材料(例えば銅皮)を残すことにより、電気信号をスルーホールCにより導電層a11から導電層a13に伝送することができる。図10に示すように、電気信号をスルーホールCにより導電層a21から導電層a22に伝送することもできる。
導電層a13及びa21上において目標プリプレグB1の孔環中の電気めっき保護インク60と対応する位置とは、導電層a13及びa21上において目標プリプレグB1の孔環中の電気めっき保護インク60と接触している位置を意味している。
図11における目標プリプレグB1の上面図は図9に示すように、当該目標プリプレグB1中の予め設定された孔に対応する位置に、当該目標プリプレグB1を貫通する孔環B11を含み、当該孔環B11の内孔は予め設定された孔であり、当該孔環B11の外径は貫スルーホールの孔径であり、かつ当該孔環B11内で電気めっき保護インク60が充填されている。
なお、本発明の実施例はいずれもPCB板の中に異なる導電層の間で伝送する必要のある電気信号を備えることを例として説明を行う。PCB板の中に、異なる導電層の間で伝送する必要のある複数の電気信号を備える場合に、本発明の実施例で製造されるPCB板を用いれば、ショートライン効果を解消しつつ複数の電気信号同士間の干渉を回避し、各電気信号の完全性を確保することが可能となる。
本発明の実施例では、目標プリプレグ中の予め設定された孔の中で電気めっき保護インクが充填されているため、スルーホールの当該予め設定された孔の部分に絶縁部分が形成されており、積層処理後のPCB板の表面平坦性が確保されている。目標プリプレグの厚みが比較的大きいから、電気信号が当該絶縁部分を通過するのを有効に防止でき、さらに電気信号の減衰をより効果的に回避することが可能となる。
本発明の最適な実施例について描いているが、当業者はいったん基本的な進歩性の概念を知ったら、これらの実施例に対して別の変更や補正を行うことができる。そのため、添付されている特許請求の範囲は、最適な実施例及び本発明の範囲に該当するすべての変更及び補正を含むものとして解釈されている。
本発明の実施例は、目標プリプレグ上の予め設定された孔の位置に穴あけを行うと共に、当該貫スルーホール内で電気めっき保護インクを充填することによって、次のPCB板に穴あけ処理を行うことにより形成された孔に電気めっき処理を行う際に、当該目標プリプレグの孔環の内壁に導電材料をめっきすることはなく、これにより、当該孔環に電気信号を伝送しない絶縁部分が形成されているため、電気信号の減衰が避けられており、ショートライン効果が解消されている。
本発明の精神及び範囲から逸脱しないかぎり、当業者は本発明に対して様々な変更や変形を行うことができるのが明らかである。これらの変更や変形は本発明の特許請求の範囲及び均等的な範囲に該当すれば、本発明の範囲内に含まれる。

Claims (12)

  1. 目標プリプレグの少なくとも1つの予め設定された孔に対応する位置に穴あけ処理を行い、前記目標プリプレグを貫通し且つ孔径が前記予め設定された孔よりも大径な貫スルーホールを形成し、前記目標プリプレグ中の予め設定された孔は層間で電気信号を伝送する必要のない孔であり、
    前記貫スルーホール内で導電材料をめっきするのを防止する電気めっき保護インクを充填し、
    プリプレグ及びコアボードを積層処理して多層印刷回路基板PCB板を形成し、積層処理を行う一部又は全部のプリプレグは前記目標プリプレグであり、
    前記多層PCB板に対して穴あけ処理を行い、前記目標プリプレグの前記予め設定された孔を貫通し、
    前記多層PCB板に穴あけ処理を行うことにより形成された孔の内壁に対して電気めっき処理を行うことを含むことを特徴とする印刷回路基板の製造方法。
  2. 前記目標プリプレグが複数個存在している場合に、前記目標プリプレグに穴あけ処理を行う前に、
    すべての目標プリプレグの中から、前記PCB板において層間で電気信号を伝送する必要のある孔に隣接する目標プリプレグを選択して、穴あけ処理を行う必要のある目標プリプレグとすることを更に含むことを特徴とする請求項1に記載の方法。
  3. 前記貫スルーホール内で電気めっき保護インクを充填した後、かつ積層処理を行う前に、
    前記電気めっき保護インクに対して硬化処理を行うことを更に含むことを特徴とする請求項1又は2に記載の方法。
  4. 前記目標プリプレグに穴あけ処理を行う前に、
    前記目標プリプレグの上面及び下面に、前記目標プリプレグが穴あけ処理工程において損なわれるのを防止するための保護膜をそれぞれ被覆することを更に含み、
    前記電気めっき保護インクに硬化処理を行った後、かつ積層処理を行う前に、
    前記目標プリプレグの上面及び下面の保護膜を除去することを更に含むことを特徴とする請求項3に記載の方法。
  5. 前記保護膜はポリエステルフィルムであることを特徴とする請求項4に記載の方法。
  6. 前記電気めっき保護インクは疎水性の絶縁樹脂であることを特徴とする請求項1に記載の方法。
  7. 前記疎水性の絶縁樹脂は、シリコーン樹脂、ポリエチレン樹脂、フルオロカーボン化合物樹脂、ポリウレタン樹脂及びアクリル酸樹脂の一種であり、又はこれらの2種以上からなる複合体であることを特徴とする請求項6に記載の方法。
  8. 前記穴あけ処理はレーザー穴あけ、機械による穴あけ及びパンチを含むことを特徴とする請求項1、2又は4に記載の方法。
  9. 前記貫スルーホール内で電気めっき保護インクを充填することは、
    空洞埋め込み方式により前記貫スルーホール内で電気めっき保護インクを充填するか、若しくは、
    孔型印刷方式により前記貫スルーホール内で電気めっき保護インクを充填するか、若しくは、
    スクリーン印刷方式により前記貫スルーホール内で電気めっき保護インクを充填することを含む請求項1、2又は4に記載の方法。
  10. 電気めっき保護インクを充填した少なくとも1つの目標プリプレグを含み、前記目標プリプレグ中の予め設定された孔に対応する位置に前記目標プレプレグを貫通する孔環を設け、前記孔環の内孔は前記予め設定された孔であり、前記孔環の外径は前記貫スルーホールの孔径であり、前記孔環内で前記電気めっき保護インクが充填されていることを特徴とする印刷回路基板。
  11. 更に導電層を備え、
    前記目標プリプレグに隣接する導電層において、前記電気めっき保護インクに対応する位置に導電材料が配設されることを特徴とする請求項10に記載の印刷回路基板。
  12. 前記導電層は前記目標プリプレグに隣接する両側の導電層であることを特徴とする請求項11に記載の印刷回路基板。
JP2014521935A 2011-12-31 2012-10-29 印刷回路基板及びその製造方法 Pending JP2014522107A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110460708.1 2011-12-31
CN201110460708.1A CN103188886B (zh) 2011-12-31 2011-12-31 一种印制电路板及其制作方法
PCT/CN2012/083704 WO2013097539A1 (zh) 2011-12-31 2012-10-29 一种印制电路板及其制作方法

Publications (1)

Publication Number Publication Date
JP2014522107A true JP2014522107A (ja) 2014-08-28

Family

ID=48679760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521935A Pending JP2014522107A (ja) 2011-12-31 2012-10-29 印刷回路基板及びその製造方法

Country Status (6)

Country Link
US (1) US9900978B2 (ja)
EP (1) EP2800463A4 (ja)
JP (1) JP2014522107A (ja)
KR (1) KR20140043356A (ja)
CN (1) CN103188886B (ja)
WO (1) WO2013097539A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10820427B2 (en) 2013-03-15 2020-10-27 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
CN104349610B (zh) * 2013-07-24 2018-03-27 北大方正集团有限公司 印制电路板子板及印制电路板的制造方法和印制电路板
CN103369821B (zh) * 2013-07-25 2016-04-20 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法
CN103402332B (zh) * 2013-07-25 2016-04-20 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法
CN103687342B (zh) * 2013-12-02 2016-08-31 广州美维电子有限公司 一种具有断孔的印制电路板及其制作方法
CN103687341B (zh) * 2013-12-02 2016-08-24 广州美维电子有限公司 一种印制电路板的断孔制作方法
CN103687279B (zh) * 2013-12-02 2016-08-31 广州美维电子有限公司 一种印制电路板制作方法
KR101975132B1 (ko) * 2014-02-21 2019-05-03 미쓰이금속광업주식회사 보호층 구비 동장 적층판 및 다층 프린트 배선판
CN105578798B (zh) * 2014-10-08 2018-08-07 深南电路有限公司 一种印制电路板及其制作方法
US10237983B2 (en) * 2014-12-23 2019-03-19 Sanmina Corporation Method for forming hole plug
CN105451448B (zh) * 2015-11-30 2018-06-26 北大方正集团有限公司 线路板的制作方法、线路板以及钻针
US9872399B1 (en) * 2016-07-22 2018-01-16 International Business Machines Corporation Implementing backdrilling elimination utilizing anti-electroplate coating
US10172243B2 (en) 2016-11-14 2019-01-01 International Business Machines Corporation Printed circuit board and methods to enhance reliability
US10212828B1 (en) * 2017-11-27 2019-02-19 International Business Machines Corporation Via stub elimination by disrupting plating
US10333235B1 (en) * 2018-03-15 2019-06-25 Sten R. Gerfast Selecting switching functions using screw-force, on modules having traces
CN108449886B (zh) * 2018-04-04 2019-08-20 生益电子股份有限公司 一种pcb的加工方法
CN108681646B (zh) * 2018-05-23 2022-02-18 郑州云海信息技术有限公司 一种检查pcb设计中焊盘内短折线的方法及装置
DE102018210469B3 (de) 2018-06-27 2019-12-05 Conti Temic Microelectronic Gmbh Verwendung einer Leiterplatte zur Getriebesteuerung und zur Anordnung auf einer Schnittstelle
CN109089375B (zh) * 2018-09-26 2021-07-27 郑州云海信息技术有限公司 一种针对pcb板过孔对信号完整性影响的分析方法与系统
CN109618488A (zh) * 2018-12-24 2019-04-12 华为技术有限公司 一种印刷电路板、通信设备
CN112165783A (zh) * 2020-09-23 2021-01-01 黄石星河电路有限公司 一种用减铜方式制作单面局部凸铜工艺
CN113423195B (zh) * 2021-05-28 2023-03-14 安捷利(番禺)电子实业有限公司 一种pcb板的制备方法及制备的pcb板
CN114635170B (zh) * 2022-04-19 2023-12-12 科惠(佛冈)电路有限公司 Pth孔成型方法
CN114867207A (zh) * 2022-04-29 2022-08-05 梅州市志浩电子科技有限公司 一种线路板背钻stub控制方法及线路板
TWI823523B (zh) * 2022-08-17 2023-11-21 先豐通訊股份有限公司 電路板及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133596A (ja) * 1986-11-26 1988-06-06 カシオ計算機株式会社 多層印刷配線板およびその製造方法
US20020092677A1 (en) * 2001-01-17 2002-07-18 Farquhar Donald S. Formation of multisegmented plated through holes
JP2002208781A (ja) * 2001-01-10 2002-07-26 Nitto Denko Corp 配線基板プリプレグ及びその製造方法
JP2003229666A (ja) * 2002-02-04 2003-08-15 Ibiden Co Ltd 配線板の製造方法および配線板
JP2008532326A (ja) * 2005-03-04 2008-08-14 サンミナ−エスシーアイ コーポレーション めっきレジストによるビア構造の同時かつ選択的な分割
JP2011140652A (ja) * 2003-05-27 2011-07-21 Ajinomoto Co Inc 多層プリント配線板の層間絶縁用樹脂組成物、接着フィルム及びプリプレグ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789423A (en) * 1982-03-04 1988-12-06 E. I. Du Pont De Nemours And Company Method for manufacturing multi-layer printed circuit boards
US4606787A (en) * 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US4921777A (en) * 1987-08-03 1990-05-01 Allied-Signal Inc. Method for manufacture of multilayer printed circuit boards
DE59309575D1 (de) * 1992-06-15 1999-06-17 Heinze Dyconex Patente Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
JPH06183421A (ja) * 1992-07-21 1994-07-05 Risho Kogyo Co Ltd 内層回路入り多層印刷回路板用基板の荷造り方法
WO1994008443A1 (en) * 1992-09-29 1994-04-14 Berg N Edward Method and apparatus for fabricating printed circuit boards
CN1179614C (zh) * 2000-10-09 2004-12-08 耀华电子股份有限公司 软硬合成多层印刷电路板的制造方法
EP1220586A3 (en) 2000-12-28 2004-05-12 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
US7337537B1 (en) * 2003-09-22 2008-03-04 Alcatel Lucent Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board
JP6183421B2 (ja) * 2015-08-03 2017-08-23 カシオ計算機株式会社 画像処理装置及びプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133596A (ja) * 1986-11-26 1988-06-06 カシオ計算機株式会社 多層印刷配線板およびその製造方法
JP2002208781A (ja) * 2001-01-10 2002-07-26 Nitto Denko Corp 配線基板プリプレグ及びその製造方法
US20020092677A1 (en) * 2001-01-17 2002-07-18 Farquhar Donald S. Formation of multisegmented plated through holes
JP2003229666A (ja) * 2002-02-04 2003-08-15 Ibiden Co Ltd 配線板の製造方法および配線板
JP2011140652A (ja) * 2003-05-27 2011-07-21 Ajinomoto Co Inc 多層プリント配線板の層間絶縁用樹脂組成物、接着フィルム及びプリプレグ
JP2008532326A (ja) * 2005-03-04 2008-08-14 サンミナ−エスシーアイ コーポレーション めっきレジストによるビア構造の同時かつ選択的な分割

Also Published As

Publication number Publication date
EP2800463A4 (en) 2015-12-02
US20140190733A1 (en) 2014-07-10
US9900978B2 (en) 2018-02-20
WO2013097539A1 (zh) 2013-07-04
CN103188886A (zh) 2013-07-03
KR20140043356A (ko) 2014-04-09
CN103188886B (zh) 2016-02-03
EP2800463A1 (en) 2014-11-05

Similar Documents

Publication Publication Date Title
JP2014522107A (ja) 印刷回路基板及びその製造方法
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
JP5833236B2 (ja) 硬質可撓性プリント回路基板の製造方法および硬質可撓性プリント回路基板
JP5529239B2 (ja) 多層硬軟性印刷回路基板及びその製造方法
KR101412389B1 (ko) 배선판 및 그 제조 방법
WO2008057717A2 (en) Method for fabricating closed vias in a printed circuit board
KR101580203B1 (ko) 다층 플렉시블 인쇄 회로 기판, 및 이를 제조하기 위한 방법
KR102071763B1 (ko) 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
KR20040061409A (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
CN103442525A (zh) 一种刚挠结合印制电路板及其制作方法
WO2015141004A1 (ja) 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JP2013135043A (ja) 高周波回路用フレックスリジッドプリント配線板の製造方法および屈曲プリント配線基板
US20150008029A1 (en) Circuit board and method of manufacturing the same
JP2009277692A (ja) 多層プリント配線板,電子装置,及び電子装置の製造方法
JP2015173302A (ja) 印刷回路基板
JP7034946B2 (ja) 回路基板の製造方法
CN115460772A (zh) 一种印刷电路板、印刷电路板制备方法以及电子设备
CN104902694A (zh) 内层厚铜电路板的加工方法和内层厚铜电路板
WO2015083222A1 (ja) 多層基板、及び、その製造方法
KR100337708B1 (ko) 인쇄회로기판
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
KR100598264B1 (ko) 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법
KR101156924B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160216