CN108681646B - 一种检查pcb设计中焊盘内短折线的方法及装置 - Google Patents
一种检查pcb设计中焊盘内短折线的方法及装置 Download PDFInfo
- Publication number
- CN108681646B CN108681646B CN201810503992.8A CN201810503992A CN108681646B CN 108681646 B CN108681646 B CN 108681646B CN 201810503992 A CN201810503992 A CN 201810503992A CN 108681646 B CN108681646 B CN 108681646B
- Authority
- CN
- China
- Prior art keywords
- bonding pad
- pad
- length
- line segment
- half width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pinball Game Machines (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种检查PCB设计中焊盘内短折线的方法，所述的方法包括：步骤1：调用skill程序，获取设计内所有的pin和via；步骤2：遍历获取的pin和via列表，获取pin和via的焊盘；步骤3：获取焊盘的大小及区域内的走线；步骤4：将走线线段的长度与焊盘半宽度比较，若线段长度大于等于焊盘半宽度则跳过，否则加入错误列表。该方法弥补了现有技术方案效率低、耗时长、容易有遗漏等缺点。本发明还提供了一种检查PCB设计中焊盘内短折线的装置，包括第一抓取模块、第二抓取模块、第三抓取模块和检测模块。
Description
技术领域
本发明涉及PCB板设计领域，更具体地说，涉及一种检查PCB设计中焊盘内短折线的方法及装置。
背景技术
在PCB设计的后期，工程师需要对PCB板进行全面细致的检查，此检查包含的方面广泛，其中包括焊盘内短折线的检查。在设计规则中，焊盘内短折线是不允许存在的，这样在与pin脚连接处的短折线存在会影响信号质量，且不利于生产。
现有的技术方案是人工遍历式检查，对所有焊盘进行查看，人工寻找短折线。现有方案缺点为：1)人工遍历需要肉眼查找，效率低下；2)焊盘与走线数量众多，人工遍历耗时长，容易延长产品周期；3)人工遍历容易有遗漏，影响设计质量。
发明内容
针对以上缺点，本发明提出检查PCB设计中焊盘内短折线的方法及装置，弥补了现有技术方案效率低、耗时长、容易有遗漏等缺点。
本发明实施例提供了一种检查PCB设计中焊盘内短折线的方法，所述的方法包括：
步骤1：调用skill程序，获取设计内所有的pin和via；
步骤2：遍历获取的pin和via列表，获取pin和via的焊盘；
步骤3：获取焊盘的大小及区域内的走线；
步骤4：将走线线段的长度与焊盘半宽度比较，若线段长度大于等于焊盘半宽度则跳过，否则加入错误列表。
进一步的，所述的方法还包括：
步骤5：进入错误列表，点击坐标页面跳转到对应位置，可以查看问题。
进一步的，步骤1的具体实现过程为：
S11：设置过滤器为选中pin和via；
S12：全选设计中的对象，过滤器设置的对象类型被选择。
进一步的，步骤S11中，过滤器的设置方法为：首先设置所有对象类型中允许选中的类型，然后在允许选中类型里选择勾选的类型为pin和via。
进一步的，步骤2中，获取pin和via对象后，pin和via列表中包含pin和via对应的属性，并指向焊盘。
进一步的，步骤3中，获取焊盘后，可同时获取焊盘的属性，指向焊盘的限定区，然后抓取限定区范围内的走线，获取走线后，可直接获取走线的属性，并指向线段长度。
进一步的，步骤4中，焊盘的限定区为焊盘大小区域矩形的左下角和右上角坐标，通过该坐标可计算焊盘宽度的一半；比较线段长度与焊盘宽度的一半，出线起点一定是在焊盘中心点，若线段长度大于等于焊盘半宽度，则证明走线在焊盘内未拐弯。
本发明实施例还提供了一种检查PCB设计中焊盘内短折线的装置，所述的装置包括：
第一抓取模块，用于从PCB设计中，获取设计内所有的pin和via；
第二抓取模块，用于从第一抓取模块中，获取pin和via的焊盘；
第三抓取模块，用于从第二抓取模块中，获取焊盘的大小及区域内的走线；
检测模块，用于比较走线线段的长度与焊盘半宽度，若线段长度大于等于焊盘半宽度，则跳过，否则加入错误列表。
进一步的，所述的装置还包括：
查看模块，用于从错误列表中查看问题的对应位置。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
通过本发明，可以快速焊盘内短折线，并提供含有坐标信息的结果报告，大大提高了工作效率和准确度，有利于提高设计质量。
附图说明
图1是本发明实施例1的方法流程图；
图2是本发明实施例1的装置原理图；
图3是本发明实施例2的方法流程图；
图4是本发明实施例2的装置原理图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
如图1所示，本发明实施例1提供了一种检查PCB设计中焊盘内短折线的方法，所述的方法包括：
步骤1：调用skill程序，获取设计内所有的pin和via。
步骤1的具体实现原理为：
S11：设置过滤器为选中pin和via。过滤器的设置方法为：首先设置所有对象类型中允许选中的类型，然后在允许选中类型里选择勾选的类型为pin和via。
S12：全选设计中的对象，过滤器设置的对象类型被选择。
步骤2：遍历获取的pin和via列表，获取pin和via的焊盘。步骤2中，获取pin和via对象后，pin和via列表中包含pin和via对应的属性，并指向焊盘。
步骤3：获取焊盘的大小及区域内的走线。步骤3中，获取焊盘后，可同时获取焊盘的属性，指向焊盘的限定区，然后抓取限定区范围内的走线，获取走线后，可直接获取走线的属性，并指向线段长度。
步骤4：将走线线段的长度与焊盘半宽度比较，若线段长度大于等于焊盘半宽度则跳过，否则加入错误列表。
步骤4中，焊盘的限定区为焊盘大小区域矩形的左下角和右上角坐标，通过该坐标可计算焊盘宽度的一半；比较线段长度与焊盘宽度的一半，出线起点一定是在焊盘中心点，若线段长度大于等于焊盘半宽度，则证明走线在焊盘内未拐弯。
如图2所示，针对本发明实施例1的方法，还提供了一种检查PCB设计中焊盘内短折线的装置，所述的装置包括第一抓取模块、第二抓取模块、第三抓取模块和检测模块。
所述的第一抓取模块，用于从PCB设计中，获取设计内所有的pin和via，供第二抓取模块调用。
所述的第二抓取模块，根据第一抓取模块获取的pin和via，从中获取pin和via的焊盘。
所述的第三抓取模块，根据第二抓取模块获取的pin和via的焊盘，从中获取焊盘的大小及区域内的走线。
检测模块，用于比较走线线段的长度与焊盘半宽度，若线段长度大于等于焊盘半宽度，则跳过，否则加入错误列表。
检测模块检测的原理为：获取焊盘后，可直接获取焊盘的属性，指向焊盘的限定区，限定区为焊盘大小区域矩形的左下角和右上角坐标，通过该坐标可计算焊盘宽度的一半；比较线段长度与焊盘宽度的一半，出线起点一定是在焊盘中心点，若线段长度大于等于焊盘半宽度，则证明走线在焊盘内未拐弯。
实施例2
如图3所示，本发明实施例2提供了一种检查PCB设计中焊盘内短折线的方法，所述的方法包括：
步骤1：调用skill程序，获取设计内所有的pin和via。
步骤1的具体实现原理为：
S11：设置过滤器为选中pin和via。过滤器的设置方法为：首先设置所有对象类型中允许选中的类型，然后在允许选中类型里选择勾选的类型为pin和via。
S12：全选设计中的对象，过滤器设置的对象类型被选择。
步骤2：遍历获取的pin和via列表，获取pin和via的焊盘。步骤2中，获取pin和via对象后，pin和via列表中包含pin和via对应的属性，并指向焊盘。
步骤3：获取焊盘的大小及区域内的走线。步骤3中，获取焊盘后，可同时获取焊盘的属性，指向焊盘的限定区，然后抓取限定区范围内的走线，获取走线后，可直接获取走线的属性，并指向线段长度。
步骤4：将走线线段的长度与焊盘半宽度比较，若线段长度大于等于焊盘半宽度则跳过，否则加入错误列表。
步骤4中，焊盘的限定区为焊盘大小区域矩形的左下角和右上角坐标，通过该坐标可计算焊盘宽度的一半；比较线段长度与焊盘宽度的一半，出线起点一定是在焊盘中心点，若线段长度大于等于焊盘半宽度，则证明走线在焊盘内未拐弯。
步骤5：进入错误列表，点击坐标页面跳转到对应位置，可以查看问题。
如图4所示，针对本发明实施例2的方法，还提供了一种检查PCB设计中焊盘内短折线的装置，所述的装置包括第一抓取模块、第二抓取模块、第三抓取模块和检测模块。
所述的第一抓取模块，用于从PCB设计中，获取设计内所有的pin和via，供第二抓取模块调用。
所述的第二抓取模块，根据第一抓取模块获取的pin和via，从中获取pin和via的焊盘。
所述的第三抓取模块，根据第二抓取模块获取的pin和via的焊盘，从中获取焊盘的大小及区域内的走线。
所述的检测模块，用于比较走线线段的长度与焊盘半宽度，若线段长度大于等于焊盘半宽度，则跳过，否则加入错误列表。
检测模块检测的原理为：获取焊盘后，可直接获取焊盘的属性，指向焊盘的限定区，限定区为焊盘大小区域矩形的左下角和右上角坐标，通过该坐标可计算焊盘宽度的一半；比较线段长度与焊盘宽度的一半，出线起点一定是在焊盘中心点，若线段长度大于等于焊盘半宽度，则证明走线在焊盘内未拐弯。
所述的查看模块，用于从错误列表中查看问题的对应位置。具体方法为：进入错误列表，点击坐标页面跳转到对应位置，可以查看问题。
对于实施例1或实施例2，在实际应用中，整个步骤过程由skill程序，执行的过程如下：
1)进行软件加载和调用，首先，在Allegro软件的命令行中输入skill load(checkseg.il)，其中，checkseg.il为源程序文件，此操作加载程序；其次，在命令行中输入checkseg，其中checkseg为程序命令，此操作调用程序；
2)点击列表中的条目，设计放大跳转，查看短折线；
3)修改设计，解决问题。
尽管说明书及附图和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造专利的保护范围当中。
Claims (9)
1.一种检查PCB 设计中焊盘内短折线的方法，其特征在于，所述的方法包括：
步骤 1：调用skill 程序，获取设计内所有的pin 和via；
步骤 2：遍历获取的pin 和via 列表，获取pin 和via 的焊盘；步骤 3：获取焊盘的大小及区域内的走线；
步骤 4：将走线线段的长度与焊盘半宽度比较，若线段长度大于等于焊盘半宽度则跳过，否则加入错误列表。
2.根据权利要求 1 所述的一种检查PCB 设计中焊盘内短折线的方法，其特征在于，所述的方法还包括：
步骤 5：进入错误列表，点击坐标页面跳转到对应位置查看问题。
3.根据权利要求 1 或 2 所述的一种检查PCB 设计中焊盘内短折线的方法，其特征在于，步骤 1 的具体实现过程为：
S11：设置过滤器为选中pin 和via；
S12：全选设计中的对象，过滤器设置的对象类型被选择。
4.根据权利要求 3 所述的一种检查PCB 设计中焊盘内短折线的方法，其特征在于，步骤 S11 中，过滤器的设置方法为：首先设置所有对象类型中允许选中的类型，然后在允许选中类型里选择勾选的类型为pin 和via。
5.根据权利要求 1 或 2 所述的一种检查PCB 设计中焊盘内短折线的方法，其特征在于，步骤 2 中，获取 pin 和via 对象后，pin 和via 列表中包含pin 和via 对应的属性，并指向焊盘。
6.根据权利要求 1 或 2 所述的一种检查PCB 设计中焊盘内短折线的方法，其特征在于，步骤 3 中，获取焊盘后，可同时获取焊盘的属性，指向焊盘的限
定区，然后抓取限定区范围内的走线，获取走线后，可直接获取走线的属性，并指向线段长度。
7.根据权利要求 1 或 2 所述的一种检查PCB 设计中焊盘内短折线的方法，其特征在于，步骤 4 中，焊盘的限定区为焊盘大小区域矩形的左下角和右上角坐标，通过该坐标可计算焊盘宽度的一半；比较线段长度与焊盘宽度的一半，出线起点一定是在焊盘中心点，若线段长度大于等于焊盘半宽度，则证明走线在焊盘内未拐弯。
8.一种检查PCB 设计中焊盘内短折线的装置，其特征在于，所述的装置包括：
第一抓取模块，用于从PCB 设计中，获取设计内所有的pin 和via；第二抓取模块，用于从第一抓取模块中，获取pin 和via 的焊盘；
第三抓取模块，用于从第二抓取模块中，获取焊盘的大小及区域内的走线；检测模块，用于比较走线线段的长度与焊盘半宽度，若线段长度大于等于
焊盘半宽度，则跳过，否则加入错误列表。
9.根据权利要求 8 所述的一种检查PCB 设计中焊盘内短折线的装置，其特征在于，所述的装置还包括：
查看模块，用于从错误列表中查看问题的对应位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810503992.8A CN108681646B (zh) | 2018-05-23 | 2018-05-23 | 一种检查pcb设计中焊盘内短折线的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810503992.8A CN108681646B (zh) | 2018-05-23 | 2018-05-23 | 一种检查pcb设计中焊盘内短折线的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108681646A CN108681646A (zh) | 2018-10-19 |
| CN108681646B true CN108681646B (zh) | 2022-02-18 |
Family
ID=63807958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810503992.8A Active CN108681646B (zh) | 2018-05-23 | 2018-05-23 | 一种检查pcb设计中焊盘内短折线的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108681646B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205229058U (zh) * | 2015-11-06 | 2016-05-11 | 天津普林电路股份有限公司 | 一种高密度积层板用aoi自动光学检查机缺陷测试板 |
| CN107256311A (zh) * | 2017-06-12 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种PCB设计中检查并删除dangling via的方法 |
| CN107832514A (zh) * | 2017-10-27 | 2018-03-23 | 盛科网络（苏州）有限公司 | 一种表贴焊盘的检测方法和装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7522114B2 (en) * | 2005-02-09 | 2009-04-21 | Pinyon Technologies, Inc. | High gain steerable phased-array antenna |
| CN103188886B (zh) * | 2011-12-31 | 2016-02-03 | 北大方正集团有限公司 | 一种印制电路板及其制作方法 |
-
2018
- 2018-05-23 CN CN201810503992.8A patent/CN108681646B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205229058U (zh) * | 2015-11-06 | 2016-05-11 | 天津普林电路股份有限公司 | 一种高密度积层板用aoi自动光学检查机缺陷测试板 |
| CN107256311A (zh) * | 2017-06-12 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种PCB设计中检查并删除dangling via的方法 |
| CN107832514A (zh) * | 2017-10-27 | 2018-03-23 | 盛科网络（苏州）有限公司 | 一种表贴焊盘的检测方法和装置 |
Non-Patent Citations (2)
| Title |
|---|
| A cooperative approach to optimize the Printed Circuit Boards drill routing process using Intelligent Water Drops;Praveen RanjanSrivastava;《Computers & Electrical Engineering》;20150430;第43卷;270-277页 * |
| Altium Designer技术在PCB板设计中的应用研究;叶俊杰;《电子质量》;20171231(第2期);80-83页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108681646A (zh) | 2018-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013236063A (ja) | Ｐｃｂ検査装置の作業データ生成及び検査方法 | |
| CN107729235B (zh) | 定位代码缺陷生产者的方法、装置、设备及计算机可读介质 | |
| US11009544B2 (en) | Inspection system, wafer map display, wafer map display method, and computer program | |
| CN111476582B (zh) | 一种不良品处理方法、装置及计算机可读存储介质 | |
| JP2011222636A (ja) | 検査装置，検査方法、及び欠陥座標補正方法 | |
| CN113310997A (zh) | Pcb板缺陷确认方法、装置、自动光学检测设备及储存介质 | |
| CN108681646B (zh) | 一种检查pcb设计中焊盘内短折线的方法及装置 | |
| CN107480368A (zh) | 一种检查pcb板上器件超高的方法及系统 | |
| CN105092994A (zh) | Esd检测方法、装置以及esd调试方法、装置 | |
| CN109241594B (zh) | T型拓扑结构线长检查方法、装置、设备及可读存储介质 | |
| CN107895064B (zh) | 元器件极性检测方法、系统、计算机可读存储介质及设备 | |
| CN108829575A (zh) | 测试案例推荐方法、电子装置及可读存储介质 | |
| CN104459516A (zh) | 一种用于smt首件检测的测试方法 | |
| KR20100109399A (ko) | 콘택트 파라미터의 설정 방법 및 콘택트 파라미터의 설정용 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
| JP2018091771A (ja) | 検査方法、事前画像選別装置及び検査システム | |
| CN111458628A (zh) | 模板文件的更新方法、装置、设备及计算机可读存储介质 | |
| CN116577638A (zh) | 一种电路板智能测试系统、方法、装置及介质 | |
| CN112420535A (zh) | 一种芯片制作方法及系统 | |
| CN112272968A (zh) | 检查方法、检查系统及程序 | |
| CN115409799A (zh) | Led芯片自动针痕检测方法、装置、介质及电子设备 | |
| CN114632710A (zh) | 芯片的不良品筛选方法、装置、终端及服务器 | |
| US8301405B2 (en) | System and method for measuring pin voltages of electronic components | |
| CN107798183B (zh) | 一种pcb设计中用于检查插件电容连接层面数的方法及系统 | |
| JP2012118038A (ja) | 半導体製造での欠陥信号の検出における、統計システム及びその方法 | |
| CN108446527A (zh) | 一种检查pcb设计中走线线宽的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |