JP2014502421A - 半導体フィンの下に埋め込み誘電体層を形成する方法 - Google Patents
半導体フィンの下に埋め込み誘電体層を形成する方法 Download PDFInfo
- Publication number
- JP2014502421A JP2014502421A JP2013539245A JP2013539245A JP2014502421A JP 2014502421 A JP2014502421 A JP 2014502421A JP 2013539245 A JP2013539245 A JP 2013539245A JP 2013539245 A JP2013539245 A JP 2013539245A JP 2014502421 A JP2014502421 A JP 2014502421A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- fin
- dielectric layer
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
Description
・バルク半導体基板を用意するステップ。
・少なくとも2つの溝を基板に設けるステップ。これにより前記溝の間に少なくとも1つのフィンまたは前記溝によって分離された複数のフィンを形成する。
・前記溝を絶縁材料で充填するステップ。
・前記溝の各々において前記絶縁材料を部分的に除去するステップ。その結果、前記絶縁材料の一部が前記溝の各々の底に残留し、前記溝の各々に絶縁領域を形成する。
・ライナー(liner)を少なくとも前記溝の側壁に堆積させるステップ。
・各絶縁領域の上部からある層を除去し、これによりフィンの底部領域の側壁にウインドウ開口を形成するステップ。
・ウインドウ開口を介して、フィンの前記底部領域にある半導体材料を転換(transform)し、局所的な埋め込み誘電体層を前記底部領域に形成するステップ。前記ライナーおよび前記絶縁領域は、フィンが前記底部領域の外側にある領域で転換されるのを実質的に防止する。
・半導体基板上にある少なくとも1つの半導体フィン。少なくとも1つの半導体フィンは、フィンの底に埋め込み誘電体層を備える。
・少なくとも1つの半導体フィンと接触したソースおよびドレイン領域。ソースおよびドレイン領域は、ソースおよびドレイン領域の底および外側部分に埋め込み誘電体層を備える。
・少なくとも1つの半導体フィンに渡って垂直に延びる導電ゲート電極。
・バルク半導体基板を用意するステップ。
・バルク半導体基板においてバルク領域およびSOI領域を規定するステップ。
・SOI領域に半導体ピラー(pillar)を設けるステップ。半導体ピラーは、底部領域および側壁表面を有する。
・半導体ピラーの底部領域に、埋め込み酸化物層を形成するステップ。
・バルク領域とSOI領域との間で、半導体ピラーの両側に絶縁領域を設けるステップ。
・バルク半導体基板を用意するステップ。
・前記半導体基板に少なくとも1つのフィンを設けるステップ。フィンは、側壁表面、上部表面および底部領域を有する。
・フィンの側方に絶縁領域を設けるステップ。
・ゲート誘電体層をフィンの上部表面および側壁表面に設けるステップ。
・埋め込みトンネル誘電体層をフィンの底部領域に設けるステップ。
・導電層をフィンおよびゲート誘電体層に渡って設けるステップ。
・半導体基板。
・フィンベースのチャネル領域。
・ソース領域。
・ドレイン領域。
・局所的な埋め込み誘電体層。局所的な埋め込み誘電体層は、チャネル領域の全体長さに渡って存在する。局所的な埋め込み誘電体層は、ソースおよびドレイン領域の外側部分にのみ存在する。
・半導体基板。
・局所的な埋め込み誘電体層によって半導体基板から絶縁された、フィンベースのチャネル領域。
・局所的な埋め込み誘電体層によって半導体基板から部分的にのみ絶縁された、ソース領域。
・局所的な埋め込み誘電体層によって半導体基板から部分的にのみ絶縁された、ドレイン領域。
・半導体基板。
・局所的な埋め込みトンネル酸化物層によって半導体基板から絶縁された、浮遊ゲート領域。
・浮遊ゲート領域に渡るインターポリ(interpoly)誘電体層。
・インターポリ誘電体層に渡る制御ゲート領域。
・浮遊ゲートの側方で半導体基板にあるSTI(shallow trench isolation)領域。
Claims (12)
- 半導体フィン(111,112,113,114)の下に埋め込み誘電体層を形成する方法であって、
・バルク半導体基板(100)を用意するステップと、
・少なくとも2つの溝(121,122,123)を基板に設けて、これにより前記溝の間に少なくとも1つのフィン(111,112,113,114)または前記溝によって分離された複数のフィンを形成するステップと、
・前記溝を絶縁材料で充填するステップと、
・前記溝の各々において前記絶縁材料を部分的に除去し、その結果、前記絶縁材料の一部(130)が前記溝の各々の底に残留し、前記溝の各々に絶縁領域(130)を形成するステップと、
・ライナー(160)を、前記溝の側壁(180)に、または前記側壁および前記溝の各々における絶縁領域(130)の上部に堆積させるステップと、
・各絶縁領域(130)の上部層を除去し、これによりフィンの底部領域(140)の側壁にウインドウ開口(170)を形成するステップと、
・前記ウインドウ開口を介して、フィンの前記底部領域(140)にある半導体材料を転換し、これにより局所的な埋め込み誘電体層(150)を前記底部領域に形成するステップと、を含み、
前記ライナー(160)および前記絶縁領域(130)は、フィンが前記底部領域(140)の外側にある領域で転換されるのを実質的に防止するようにした方法。 - 前記底部領域(130)にある半導体材料を転換することは、半導体材料を酸化することを含む請求項1記載の方法。
- 前記バルク基板(100)は、単結晶半導体基板である請求項1または2記載の方法。
- 前記ライナー(160)は、前記溝の各々において絶縁領域(130)の上部にさらに堆積され、
各絶縁領域(130)の上部からある層を除去するステップより、前記絶縁領域(130)の上部からライナー(160)を除去するステップが先行する請求項1〜3のいずれかに記載の方法。 - 絶縁材料を部分的に除去するステップ後で、ライナー(160)を堆積させるステップ前に、保護層(140)を溝の側壁に堆積させるステップをさらに含む請求項1〜4のいずれかに記載の方法。
- 前記埋め込み誘電体層は、10nm未満の等価換算膜厚を有する請求項1〜5のいずれかに記載の方法。
- 前記埋め込み誘電体層の絶縁破壊電界は、17mV/cmより大きく、酸化物トラップ密度は、6×1015cm−3未満である請求項1〜6のいずれかに記載の方法。
- バルク領域(100a)および半導体・オン・インシュレータ(SOI)領域(100b)が基板表面に規定され、前記溝(122,123)が前記SOI領域に形成され、その結果、前記溝の1つ(122)が、バルク領域(100a)とSOI領域(100b)との間の分離を形成する請求項1〜7のいずれかに記載の方法。
- ゲート誘電体層(181)をフィンの上部表面および側壁表面に設けるステップと、
導電層(171)をフィンおよびゲート誘電体層に渡って設けて、浮遊ゲート半導体メモリデバイスを形成するステップと、をさらに含み、
前記埋め込み誘電体層(150)は、トンネル誘電体層として機能するようにした請求項1〜7のいずれかに記載の方法。 - 基板は、単結晶基板であり、
前記ゲート誘電体層(181)は、フィンの上部表面および側壁表面の熱酸化によって設けられる請求項8記載の方法。 - フィンFET型半導体デバイスであって、
・半導体基板上にある少なくとも1つの半導体フィン(600)であって、少なくとも1つの半導体フィンは、フィンの底に埋め込み誘電体層を備える半導体フィンと、
・少なくとも1つの半導体フィン(600)と接触したソースおよびドレイン領域(601,602)であって、ソースおよびドレイン領域の底および外側部分(603)に埋め込み誘電体層を備えるソースおよびドレイン領域と、
・少なくとも1つの半導体フィンに渡って垂直に延びる導電ゲート電極と、を備えるフィンFET型半導体デバイス。 - 該半導体デバイスは、浮遊ゲート半導体メモリデバイスであり、
導電ゲート電極(604)がメモリデバイスの制御ゲートとして機能し、半導体フィン(600)が半導体デバイスの浮遊ゲートとして機能し、埋め込み誘電体層がメモリデバイスのトンネル誘電体層として機能する請求項11記載のフィンFET型半導体デバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41530210P | 2010-11-18 | 2010-11-18 | |
US61/415,302 | 2010-11-18 | ||
EP11152112.6 | 2011-01-25 | ||
EP11152112.6A EP2455967B1 (en) | 2010-11-18 | 2011-01-25 | A method for forming a buried dielectric layer underneath a semiconductor fin |
PCT/EP2011/070273 WO2012066049A1 (en) | 2010-11-18 | 2011-11-16 | A method for forming a buried dielectric layer underneath a semiconductor fin |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014502421A true JP2014502421A (ja) | 2014-01-30 |
Family
ID=45561175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013539245A Pending JP2014502421A (ja) | 2010-11-18 | 2011-11-16 | 半導体フィンの下に埋め込み誘電体層を形成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8835278B2 (ja) |
EP (1) | EP2455967B1 (ja) |
JP (1) | JP2014502421A (ja) |
KR (1) | KR101444045B1 (ja) |
WO (1) | WO2012066049A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219005B2 (en) * | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US9117877B2 (en) * | 2012-01-16 | 2015-08-25 | Globalfoundries Inc. | Methods of forming a dielectric cap layer on a metal gate structure |
US8629512B2 (en) * | 2012-03-28 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate stack of fin field effect transistor with slanted sidewalls |
US9368596B2 (en) * | 2012-06-14 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a field effect transistor |
US8586449B1 (en) | 2012-08-14 | 2013-11-19 | International Business Machines Corporation | Raised isolation structure self-aligned to fin structures |
US8987790B2 (en) | 2012-11-26 | 2015-03-24 | International Business Machines Corporation | Fin isolation in multi-gate field effect transistors |
US8890249B2 (en) * | 2012-11-30 | 2014-11-18 | International Business Machines Corporation | Bulk FinFET ESD device |
KR101536530B1 (ko) * | 2014-07-15 | 2015-07-15 | 한양대학교 산학협력단 | 핀 전계 효과 트랜지스터 |
US10818558B2 (en) * | 2015-04-24 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure having trench and manufacturing method thereof |
CN106531792A (zh) * | 2015-09-09 | 2017-03-22 | 中国科学院微电子研究所 | 一种形成绝缘体上鳍的方法 |
TWI707385B (zh) * | 2019-10-15 | 2020-10-11 | 力晶積成電子製造股份有限公司 | 半導體結構的製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0779133B2 (ja) | 1986-06-12 | 1995-08-23 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2668707B2 (ja) | 1988-06-07 | 1997-10-27 | セイコー電子工業株式会社 | 半導体不揮発性メモリの製造方法 |
US5691230A (en) | 1996-09-04 | 1997-11-25 | Micron Technology, Inc. | Technique for producing small islands of silicon on insulator |
US6211039B1 (en) | 1996-11-12 | 2001-04-03 | Micron Technology, Inc. | Silicon-on-insulator islands and method for their formation |
JP2000058802A (ja) | 1998-01-13 | 2000-02-25 | Stmicroelectronics Srl | Soiウェハの製造方法 |
EP1049155A1 (en) * | 1999-04-29 | 2000-11-02 | STMicroelectronics S.r.l. | Process for manufacturing a SOI wafer with buried oxide regions without cusps |
US6417033B1 (en) | 2000-12-19 | 2002-07-09 | Vanguard International Semiconductor Corp. | Method of fabricating a silicon island |
KR100510772B1 (ko) | 2003-02-04 | 2005-08-30 | 동부아남반도체 주식회사 | 반도체용 실리콘 온 인슐레이터 기판의 형성 방법 |
KR100521382B1 (ko) * | 2003-06-30 | 2005-10-12 | 삼성전자주식회사 | 핀 전계효과 트랜지스터 제조 방법 |
US7153753B2 (en) * | 2003-08-05 | 2006-12-26 | Micron Technology, Inc. | Strained Si/SiGe/SOI islands and processes of making same |
DE102006001680B3 (de) * | 2006-01-12 | 2007-08-09 | Infineon Technologies Ag | Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung |
US20090206405A1 (en) * | 2008-02-15 | 2009-08-20 | Doyle Brian S | Fin field effect transistor structures having two dielectric thicknesses |
KR20100062213A (ko) | 2008-12-01 | 2010-06-10 | 삼성전자주식회사 | 반도체 장치와 반도체 장치 제조 방법 |
US8319311B2 (en) * | 2009-03-16 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid STI gap-filling approach |
US8759943B2 (en) * | 2010-10-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having notched fin structure and method of making the same |
-
2011
- 2011-01-25 EP EP11152112.6A patent/EP2455967B1/en not_active Not-in-force
- 2011-11-16 JP JP2013539245A patent/JP2014502421A/ja active Pending
- 2011-11-16 US US13/885,884 patent/US8835278B2/en not_active Expired - Fee Related
- 2011-11-16 KR KR1020137012501A patent/KR101444045B1/ko active IP Right Grant
- 2011-11-16 WO PCT/EP2011/070273 patent/WO2012066049A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2455967A1 (en) | 2012-05-23 |
US8835278B2 (en) | 2014-09-16 |
WO2012066049A1 (en) | 2012-05-24 |
KR101444045B1 (ko) | 2014-09-23 |
US20140065794A1 (en) | 2014-03-06 |
KR20130100173A (ko) | 2013-09-09 |
EP2455967B1 (en) | 2018-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835278B2 (en) | Method for forming a buried dielectric layer underneath a semiconductor fin | |
TWI596774B (zh) | 半導體裝置及其製造方法 | |
US7439134B1 (en) | Method for process integration of non-volatile memory cell transistors with transistors of another type | |
US7816228B2 (en) | Method of manufacturing a semiconductor device | |
JP4463463B2 (ja) | Sonosフラッシュメモリ素子形成方法 | |
JP6464320B2 (ja) | シリコンオンインシュレータ基板を備えた埋め込みメモリデバイスを製造する方法 | |
KR100996800B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2021192462A (ja) | 電荷トラップスプリットゲートデバイス及びその製作方法 | |
TWI601270B (zh) | 半導體結構及其形成方法 | |
KR20220008275A (ko) | 3차원 수평의 nor 메모리 어레이 형성 공정 | |
JP7439135B2 (ja) | 3次元メモリデバイスおよびその製造方法 | |
US20070235836A1 (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
US20050045944A1 (en) | Semiconductor circuit arrangement with trench isolation and fabrication method | |
TWI277179B (en) | Non-volatile memory device | |
KR100880341B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
CN109037154A (zh) | 一种半导体器件的制造方法 | |
JP5788346B2 (ja) | フローティングゲート半導体メモリデバイスおよびそのようなデバイスの製造方法 | |
US8178408B2 (en) | Methods of manufacturing charge trap-type non-volatile memory devices | |
TWI555065B (zh) | 非揮發性記憶體的製造方法 | |
TWI786813B (zh) | 浮置閘極的製造方法 | |
CN109616475B (zh) | 去除侧壁ono结构中阻挡氧化层残留的工艺方法 | |
CN109037213A (zh) | 一种半导体器件及其制备方法和电子装置 | |
JP4284311B2 (ja) | 半導体記憶装置の製造方法 | |
CN108735670A (zh) | 一种半导体器件及其制造方法和电子装置 | |
TW202332012A (zh) | 非揮發性記憶體元件的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |