KR101536530B1 - 핀 전계 효과 트랜지스터 - Google Patents

핀 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR101536530B1
KR101536530B1 KR1020140088727A KR20140088727A KR101536530B1 KR 101536530 B1 KR101536530 B1 KR 101536530B1 KR 1020140088727 A KR1020140088727 A KR 1020140088727A KR 20140088727 A KR20140088727 A KR 20140088727A KR 101536530 B1 KR101536530 B1 KR 101536530B1
Authority
KR
South Korea
Prior art keywords
doped region
lightly doped
active pattern
region
doping concentration
Prior art date
Application number
KR1020140088727A
Other languages
English (en)
Inventor
안준성
김태환
유주태
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020140088727A priority Critical patent/KR101536530B1/ko
Priority to PCT/KR2015/007287 priority patent/WO2016010336A1/ko
Application granted granted Critical
Publication of KR101536530B1 publication Critical patent/KR101536530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

핀 전계 효과 트랜지스터가 제공된다. 상기 핀 전계 효과 트랜지스터는, 기판으로부터 돌출되고, 제1 방향으로 연장하는 핀(fin) 형태의 활성 패턴, 상기 활성 패턴을 가로지르는 제2 방향으로 연장하는 게이트 전극, 및 상기 게이트 전극과 상기 활성 패턴 사이의 게이트 절연막을 포함하되, 상기 활성 패턴은, 상기 게이트 전극에 의해 정의되는 채널 영역을 포함하되, 상기 채널 영역은, 제1 도핑 농도로 도핑된 저농도 도핑 영역, 및 상기 제1 도핑 농도보다 높은 제2 도핑 농도로 도핑된 고농도 도핑 영역을 포함한다.

Description

핀 전계 효과 트랜지스터{Fin field effect transistor}
본 발명은 핀 전계 효과 트랜지스터에 관련된 것으로, 보다 상세하게는, 기판으로부터 돌출된 핀 형태의 활성 패턴이 저농도 도핑 영역 및 고 농도 채널 영역을 포함하는 핀 전계 효과 트랜지스터에 관련된 것이다.
일반적인 구조인 수평채널을 갖는 트랜지스터는 디자인 룰이 줄어듦에 따라 여러가지 문제를 유발하여 트랜지스터의 축소(scale-down)에 한계가 있다. 축소된 수평채널 트랜지스터의 가장 큰 문제점으로 채널의 길이가 짧아져 단채널효과 및 DIBL(Drain Induced Barrier Lower)효과를 들 수 있다.
통상적인 트랜지스터에서 채널의 길이가 50 ㎚ 이하로 축소되면 공정변수에 의해 소자특성의 산포도가 높아지며, 채널길이가 30 ㎚ 이하일 경우 단채널효과 및 DIBL효과가 극심해져 트랜지스터가 정상적으로 동작하기 어려운 것으로 알려져 있다.
이러한 문제를 해결하기 위해, 대한민국 특허 등록 공보 10-0645065(출원번호 10-2005-0054688)에 개시된 것과 같이, 핀의 하부에 절연막을 개재하여, 핀을 이웃하는 핀으로부터 고립시켜, 프로그램 디스터번스(program disturbance)를 방지하는 핀 전계 효과 트랜지스터가 개발되고 있다.
한편, 비휘발성 메모리 소자는 기억 용량의 효율을 높이기 위하여 소형화, 대용량화가 필요로 하게 되었다. 기존의 메모리 소자는 트랩(trapped) 또는 플로팅(floating) 된 전자의 양을 구별하여 각각의 기억 상태를 정의하여 멀티레벨 소자로의 연구가 진행되어 왔으나 전자의 양을 센싱하는데 한계가 있어 2-bit 이상을 가진 소자의 읽기 동작은 용이하지 않은 실정이다. 복수의 게이트를 사용하는 멀티비트 소자에 대한 연구가 수행되었으나 기존의 비휘발성 메모리 소자와 구조 및 셀(cell) 모양이 다르기 때문에 기존의 공정장치로 복수의 게이트를 사용하는 멀티비트 소자 제작시 공정과정이 복잡하고 소형화에 한계가 있는 단점이 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 고신뢰성의 핀 전계 효과 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 멀티비트 동작이 가능한 핀 전계 효과 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 인접한 셀 사이의 간섭이 최소화된 핀 전계 효과 트랜지스터 및 그 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위해, 본 발명은 핀 전계 효과 트랜지스터를 제공한다.
일 실시 예에 따르면, 상기 핀 전계 효과 트랜지스터는, 기판으로부터 돌출되고, 제1 방향으로 연장하는 핀(fin) 형태의 활성 패턴, 상기 활성 패턴을 가로지르는 제2 방향으로 연장하는 게이트 전극, 및 상기 게이트 전극과 상기 활성 패턴 사이의 게이트 절연막을 포함하되, 상기 활성 패턴은, 상기 게이트 전극에 의해 정의되는 채널 영역을 포함하되, 상기 채널 영역은, 제1 도핑 농도로 도핑된 저농도 도핑 영역, 및 상기 제1 도핑 농도보다 높은 제2 도핑 농도로 도핑된 고농도 도핑 영역을 포함할 수 있다.
일 실시 예에 따르면, 상기 활성 패턴은, 상기 제1 방향으로 연장하는 제1 측벽, 및 상기 제2 측벽에 대향하고 상기 제1 방향으로 연장하는 제2 측벽을 포함하고, 상기 저농도 도핑 영역은 상기 제1 측벽에 인접하게 위치하고, 상기 고농도 도핑 영역은 상기 제2 측벽에 인접하게 위치하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 활성 패턴은, 상기 저농도 도핑 영역 및 상기 고농도 도핑 영역 사이에 위치하고, 상기 제1 도핑 농도 및 상기 제2 도핑 농도보다 낮은 도핑 농도를 갖는 중간 영역(intermediate region)을 포함할 수 있다.
일 실시 예에 따르면, 상기 게이트 전극은, 서로 인접하되, 상기 제1 방향으로 이격된, 제1 게이트 전극 및 제2 게이트 전극을 포함하고, 상기 활성 패턴은, 상기 제1 및 제2 게이트 전극에 의해 각각 정의되는, 제1 채널 영역 및 제2 채널 영역을 포함하고, 상기 제1 채널 영역은 상기 제1 도핑 농도로 도핑된 제1 저농도 도핑 영역, 및 상기 제2 도핑 농도로 도핑된 제1 고농도 도핑 영역을 포함하고, 상기 제2 채널 영역은 상기 제1 도핑 농도로 도핑된 제2 저농도 도핑 영역, 및 상기 제2 도핑 농도로 도핑된 제2 고농도 도핑 영역을 포함하고, 상기 제1 저농도 도핑 영역 및 상기 제2 저농도 도핑 영역은, 상기 활성 패턴 내에서 상기 제1 방향 및 상기 제2 방향으로 이격되고, 상기 제1 고농도 도핑 영역 및 상기 제2 고농도 도핑 영역은, 상기 활성 패턴 내에서 상기 제1 방향 및 상기 제2 방향으로 이격되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 활성 패턴은, 상기 제1 방향으로 연장하는 제1 측벽, 및 상기 제2 측벽에 대향하고 상기 제1 방향으로 연장하는 제2 측벽을 포함하고, 상기 제1 저농도 도핑 영역 및 상기 제2 고농도 도핑 영역은, 상기 제1 측벽에 인접하게 위치하고, 상기 제1 고농도 도핑 영역 및 상기 제2 저농도 도핑 영역은, 상기 제2 측벽에 인접하게 위치하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 게이트 전극은, 상기 제2 게이트 전극을 사이에 두고, 상기 제1 게이트 전극과 상기 제1 방향으로 이격된, 제3 게이트 전극을 더 포함하고, 상기 활성 패턴은, 상기 제3 게이트 전극에 의해 정의되는, 제3 채널 영역을 더 포함하되, 상기 제3 채널 영역은, 상기 제1 도핑 농도로 도핑된 제3 저농도 도핑 영역, 및 상기 제2 도핑 농도로 도핑된 제3 고농도 도핑 영역을 포함하고, 상기 제3 저농도 도핑 영역은, 상기 제2 저농도 도핑 영역과 상기 제1 방향 및 상기 제2 방향으로 이격되고, 상기 제3 고농도 도핑 영역은, 상기 제2 고농도 도핑 영역과 상기 제1 방향 및 상기 제2 방향으로 이격되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 활성 패턴은, 상기 제1 방향으로 연장하는 제1 측벽, 및 상기 제2 측벽에 대향하고 상기 제1 방향으로 연장하는 제2 측벽을 포함하고, 상기 제1 저농도 도핑 영역, 상기 제2 고농도 도핑 영역, 및 상기 제3 저농도 도핑 영역은, 상기 제1 측벽에 인접하게 위치하고, 상기 제1 고농도 도핑 영역, 상기 제2 저농도 도핑 영역, 및 제3 고농도 도핑 영역은, 상기 제2 측벽에 인접하게 위치하는 것을 포함할 수 있다.
본 발명의 실시 예에 따르면, 핀 형태의 활성 패턴은, 게이트 전극에 의해 정의되는 채널 영역을 포함하되, 상기 채널 영역은, 활성 패턴의 제1 측벽에 인접한 저농도 도핑 영역, 및 상기 활성 패턴의 제2 측벽에 인접한 고농도 도핑 영역을 포함한다. 이로 인해, 본 발명의 실시 예에 따른 핀 전계 효과 트랜지스터는 2개의 문턱 전압을 가지고, 멀티비트로 동작될 수 있다.
또한, 복수의 게이트 전극들에 의해 정의되는 채널 영역들은, 서로 교대로 배열된 고농도 도핑 영역 및 저농도 도핑 영역을 가질 수 있다. 이로 인해, 인접한 셀들 사이의 간섭이 최소화되어, 고신뢰성의 핀 전계 효과 트랜지스터가 제공될 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 핀 전계 효과 트랜지스를 설명하기 위한 사시도이다.
도 2는 도 1의 S-S'대한 단면도이다.
도 3은 본 발명의 제2 실시 예에 따른 핀 전계 효과 트랜지스터를 설명하기 위한 사시도이다.
도 4는 도 3의 A-A' B-B' 및 C-C' 대한 단면도들이다.
도 5는 본 발명이 제3 실시 예에 따른 핀 전계 효과 트랜지스터를 설명하기 위한 도면이다.
도 6은 본 발명의 제4 실시 예에 따른 핀 전계 효과 트랜지스터를 설명하기 위한 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 제1 실시 예에 따른 핀 전계 효과 트랜지스를 설명하기 위한 사시도이고, 도 2는 도 1의 S-S'대한 단면도이다.
도 1 및 도 2를 참조하면, 기판(100) 상에 제1 방향으로 연장하는 핀(fin) 형태의 활성 패턴(110, active pattern))이 배치된다. 상기 제1 방향은, 도 1에서 X 축 방향일 수 있다. 상기 활성 패턴(110)은, 상기 기판(100)으로부터 돌출될 수 있다. 상기 활성 패턴(110) 및 상기 기판(100)을 별개의 구성으로 설명되지만, 상기 활성 패턴(110)은 상기 기판(100)의 일부분일 수 있다. 상기 기판(100)은, 실리콘(Si) 기판, 화합물 반도체 기판(예를 들어, GaAs, AlGaAs, InGaAsP 등) 등일 수 있다.
상기 기판(100) 상에 소자 분리막(120)이 배치될 수 있다. 상기 활성 패턴(110)은 상기 소자 분리막(120)을 관통하여, 위로(도 1에서, Z 축 방향)으로 돌출될 수 있다.
상기 활성 패턴(110) 및 상기 소자 분리막(102) 상에 게이트 전극(120)이 배치될 수 있다. 상기 게이트 전극(120)은, 상기 제1 방향(도 1에서, X축 방향)으로 연장하는 상기 활성 패턴(110)을 제2 방향으로 가로질 수 있다. 상기 제2 방향은 상기 제1 방향과 교차하는 방향(도 1에서, Y 축 방향)일 수 있다.
상기 게이트 전극(120) 및 상기 활성 패턴(110) 사이에 게이트 절연막(130)이 배치될 수 있다. 상기 게이트 절연막(130)은, 절연 물질(예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘산질화물, 금속산화물 등)으로 형성될 수 있다.
상기 활성 패턴(110)은 상기 제1 방향 및 상기 제2 방향에 직각인 제3 방향(도 1에서 Z 축 방향)으로 연장하는 제1 측벽(110a) 및 제2 측벽(110b)을 포함할 수 있다. 상기 제1 측벽(110a) 및 상기 제2 측벽(110b)은 상기 게이트 절연막(130)과 접촉될 수 있다. 상기 제1 측벽(110a) 및 상기 제2 측벽(110b)은 서로 마주볼(facing) 수 있다.
상기 활성 패턴(110)은, 상기 게이트 전극(120)에 인가되는 전압에 의해 정의되는 채널 영역을 포함할 수 있다. 상기 채널 영역은, 상기 게이트 전극(120)과 중첩(overlap)되는 상기 활성 패턴(110)의 일부분에 정의될 수 있다.
상기 채널 영역은, 제1 도핑 농도로 도핑된 저농도 도핑 영역(120a), 상기 제1 도핑 농도보다 높은 제2 도핑 농도로 도핑된 고농도 도핑 영역(120b), 및 상기 제1 및 제2 도핑 농도보다 낮은 도핑 농도를 갖는 중간 영역(120c, intermediate region)을 포함할 수 있다. 상기 저농도 도핑 영역(120a) 및 상기 고농도 도핑 영역(120b)은, 상기 제1 측벽(110a) 및 상기 제2 측벽(110b)에 각각 인접하게 배치될 수 있다. 상기 중간 영역(120c)은, 상기 저농도 도핑 영역(120a) 및 상기 고농도 도핑 영역(120b) 사이에 위치할 수 있다. 일 실시 예에 따르면, 도 2에 도시된 바와 달리, 상기 중간 영역(120c)은 생략될 수 있다.
일 실시 예에 따르면, 상기 저농도 도핑 영역(120a) 및 상기 고농도 도핑 영역(120b)을 갖는, 상기 채널 영역은, 포토리소그래피 공정으로 형성될 수 있다. 예를 들어, 상기 채널 영역을 형성하는 단계는, 상기 활성 영역(110)의 제1 측벽(110a)에 인접한 일부분 상에 제1 물질막을 형성하는 단계, 상기 제1 물질막을 도핑 방지막으로 사용하여, 상기 제2 측벽(110b)에 인접한 일부분에 도펀트로 도핑하는 단계, 및 상기 제1 물질막을 제거하는 단계, 도펀트로 상기 활성 영역(110)을 도핑하는 단계를 포함할 수 있다.
상기 채널 영역의 상기 저농도 도핑 영역(120a) 및 상기 고농도 도핑 영역(120b)은, 서로 다른 문턱 전압을 가질 수 있다. 이로 인해, 하나의 셀(cell)이 4가지 상태의 드레인 전류 분포를 가질 수 있고, 이에 따라 멀티 비트(2-bit) 동작이 가능한 핀 전계 효과 트랜지스터 제공될 수 있다.
예를 들어, 서로 다른 두 개의 문턱전압 중 작은 값을 Vth1라 하고 큰 값을 Vth2라고 하면, Vth1과 Vth2 사이의 특정 구동전압을 가했을 때 드레인 전류를 I1이라고 정의한다. Vth2 와 드레인 전류가 수렴하는 전압인 Vsat 사이의 특정 구동전압에서 흐르는 드레인 전류를 I2로 정의하고, 드레인 전류의 수렴 값을 Ion으로 정의한다. 본 발명의 실시 예에 따른 핀 전계 효과 트랜지스터의 드레인 전류를 센싱하여 I1보다 작은 경우 00, 상기 드레인 전류가 I1보다 크고 I2보다 작은 상태일 때를 01, 상기 드레인 전류 값이 I2보다 크고 Ion 보다 작은 상태를 10, 상기 드레인 전류 값이 Ion이 되면 그 상태를 11로 정의될 수 있다. 이와 같은 구동 방식으로 4가지 드레인 전류 분포를 갖는 2-bit의 멀티 비트 동작이 가능한 핀 전계 효과 트랜지스터가 제공될 수 있다.
상기 제1 방향(도 1에서, X축 방향)으로 복수의 게이트 전극들이 더 제공되는 경우, 상기 고농도 도핑 영역 및 상기 저농도 도핑 영역은 서로 교대로(alternating) 배치될 수 있다. 이를, 도 3 및 도 4를 참조하여 설명한다.
도 3은 본 발명의 제2 실시 예에 따른 핀 전계 효과 트랜지스터를 설명하기 위한 사시도이고, 도 4는 도 3의 A-A', B-B', 및 C-C'대한 단면도들이다.
도 3 및 도 4를 참조하면, 도 1을 참조하여 설명된 제1 방향(도 3에서, X축 방향)으로 연장하는 상기 활성 패턴(110) 상에, 제1 내지 제3 게이트 전극들(121, 122, 123)이 상기 제1 방향으로 배열될 수 있다.
상기 제1 내지 제3 게이트 전극들(121, 122, 123)에 의해, 상기 활성 패턴(110) 내에 제1 내지 제3 채널 영역들이 각각 정의될 수 있다. 상기 제1 내지 제3 채널 영역들은, 상기 제1 내지 제3 게이트 전극들(121, 122, 123)과 중첩되는 상기 활성 패턴(110)의 일부분들에 정의될 수 있다.
상기 제1 내지 제3 채널 영역들의 각각은, 저농도 도핑 영역 및 고농도 도핑 영역을 가질 수 있다. 상기 저농도 도핑 영역들 및 상기 고농도 도핑 영역들은, 상기 제1 방향(도 3에서 X 축 방향)으로 서로 교대로 배열되어, 상기 제1 내지 제3 채널 영역들 사이에 간섭이 최소화될 수 있다.
구체적으로, 상기 제1 채널 영역은, 제1 도핑 농도로 도핑된 제1 저농도 도핑 영역(121a), 및 상기 제1 도핑 농도보다 높은 제2 도핑 농도로 도핑된 제1 고농도 도핑 영역(121b)을 포함할 수 있다. 상기 제2 채널 영역은, 상기 제1 도핑 농도로 도핑된 제2 저농도 도핑 영역(122a), 및 상기 제2 도핑 농도로 도핑된 제2 고농도 도핑 영역(122b)을 포함할 수 있다. 상기 제3 채널 영역은, 상기 제1 도핑 농도로 도핑된 제3 저농도 도핑 영역(123a), 및 상기 제2 도핑 농도로 도핑된 제3 고농도 도핑 영역(123b)을 포함할 수 있다.
상기 제1 저농도 도핑 영역(121a), 상기 제2 고농도 도핑 영역(122b), 및 상기 제3 저농도 도핑 영역(123a)은, 상기 제1 측벽(110a)에 인접하게 위치할 수 있다. 다시 말하면, 상기 제1 저농도 도핑 영역(121a), 상기 제2 고농도 도핑 영역(122b), 및 상기 제3 저농도 도핑 영역(123a)은, 상기 활성 패턴(110)이 연장하는 상기 제1 방향(도 3에서 X축 방향)으로, 배열될 수 있다. 상기 제1 고농도 도핑 영역(121b), 상기 제2 저농도 도핑 영역(122a), 및 상기 제3 고농도 도핑 영역(123a)은 상기 제2 측벽(110b)에 인접하게 배치될 수 있다. 다시 말하면, 상기 제1 고농도 도핑 영역(121b), 상기 제2 저농도 도핑 영역(122a), 및 상기 제3 고농도 도핑 영역(123a)은, 상기 활성 패턴(110)이 연장하는 상기 제1 방향(도 3에서 X축 방향)으로, 배열될 수 있다. 이에 따라, 상기 제1 방향으로 배열된 상기 제1 저농도 도핑 영역(121a), 상기 제2 고농도 도핑 영역(122b), 및 상기 제3 저농도 도핑 영역(123a)과, 상기 제1 방향으로 배열된 상기 제1 고농도 도핑 영역(121b), 상기 제2 저농도 도핑 영역(122a), 및 상기 제3 고농도 도핑 영역(123a)은, 상기 제2 방향(도 3에서 Y 축 방향)으로 서로 이격될 수 있다.
상기 제1 저농도 도핑 영역(121a) 및 상기 제2 저농도 도핑 영역(122a)은, 상기 활성 패턴(110) 내에서 상기 제1 방향(도 3에서 X축 방향) 및 상기 제2 방향(도 3에서 Y축 방향)으로 이격될 수 있다. 상기 제3 저농도 도핑 영역(123a)은 상기 제2 저농도 도핑 영역(122a)과 상기 활성 패턴(110) 내에서 상기 제1 방향 및 상기 제2 방향으로 이격될 수 있다.
상기 제1 고농도 도핑 영역(121b) 및 상기 제2 고농도 도핑 영역(122b)은, 상기 활성 패턴(110) 내에서 상기 제1 방향 및 상기 제2 방향으로 이격될 수 있다. 상기 제3 고농도 도핑 영역(123b)은, 상기 제2 고농도 도핑 영역(122b)과 상기 활성 패턴(110) 내에서 상기 제1 방향 및 상기 제2 방향으로 이격될 수 있다.
도 1에서, 상기 활성 패턴(110)이 상기 소자 분리막(102)을 관통하여 상기 기판(100)으로부터 돌출되는 것으로 설명되었지만, 본 발명의 제3 실시 예에 따르면, 활성 패턴이 소자 분리막 상에 배치될 수 있다. 본 발명의 제3 실시 예에 따른 핀 전계 효과 트랜지스터와 본 발명의 제1 실시 예에 따른 핀 전계 효과 트랜지스터의 차이점이 도 5를 참조하여 설명되며, 본 발명의 제1 실시 예에 따른 핀 전계 효과 트랜지스터와 동일한 부분은 설명이 생략된다.
도 5는 본 발명이 제3 실시 예에 따른 핀 전계 효과 트랜지스터를 설명하기 위한 도면이다.
도 5를 참조하면, 도 1 및 도 2를 참조하여 설명된 본 발명의 제1 실시 예에 따른 핀 전계 효과 트랜지스터와 달리, 소자 분리막(104) 상에 활성 패턴(110)이 배치될 수 있다. 이 경우, 상기 활성 패턴(110)은 상기 기판(100)의 일부분을 구성하지 않는다. 상기 활성 패턴(110)은, 상기 소자 분리막(104) 상에 반도체 막을 형성한 후, 상기 반도체 막을 식각하여 형성될 수 있다.
도 5를 참조하여 설명된 본 발명의 제3 실시 예에 따른 핀 전계 효과 트랜지스터에서, 도 3 및 도 4를 참조하여 설명된 것과 같이, 복수의 게이트 전극들이 제공되는 경우, 저농도 도핑 영역 및 고농도 도핑 영역이 서로 교대로 배열될 수 있다. 본 발명의 제4 실시 예에 따른 핀 전계 효과 트랜지스터와 본 발명의 제3 실시 예에 따른 핀 전계 효과 트랜지스터의 차이점이 도 6을 참조하여 설명되며, 본 발명의 제3 실시 예에 따른 핀 전계 효과 트랜지스터와 동일한 부분은 설명이 생략된다.
도 6은 본 발명의 제4 실시 예에 따른 핀 전계 효과 트랜지스터를 설명하기 위한 도면이다.
도 6을 참조하면, 도 3 및 도 4를 참조하여 설명된 본 발명의 제2 실시 예에 따른 핀 전계 효과 트랜지스터와 달리, 도 5를 참조하여 설명된 것과 같이, 상기 소자 분리막(104) 상에 활성 패턴(110)이 배치될 수 있다.
상기 활성 패턴(110) 및 상기 소자 분리막(104) 상에 복수의 게이트 전극들(121, 122, 123)에 배치되고, 상기 복수의 게이트 전극들(121, 122, 123)에 의해 정의되는 복수의 채널 영역들의 각각은, 도 3 및 도4를 참조하여 설명된 것과 같이, 고농도 도핑 영역 및 저농도 도핑 영역을 포함할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
102, 104: 소자 분리막
110: 활성 패턴
110a: 제1 측벽
110b: 제2 측벽
120, 121, 122, 123: 게이트 전극
120a, 121a, 122a, 123a: 저농도 도핑 영역
120b, 121b, 122b, 123b: 고농도 도핑 영역
130: 게이트 절연막

Claims (7)

  1. 기판으로부터 돌출되고, 제1 방향으로 연장하는 핀(fin) 형태의 활성 패턴;
    상기 활성 패턴을 가로지르는 제2 방향으로 연장하고, 서로 인접하되 상기 제1 방향으로 이격된 제1 및 제2 게이트 전극들; 및
    상기 제1 및 제2 게이트 전극들과 상기 활성 패턴 사이의 게이트 절연막을 포함하되,
    상기 활성 패턴은, 상기 제1 및 제2 게이트 전극들에 의해 각각 정의되는 제1 및 제2 채널 영역을 포함하고,
    상기 제1 채널 영역은, 제1 도핑 농도로 도핑된 제1 저농도 도핑 영역, 및 상기 제1 도핑 농도보다 높은 제2 도핑 농도로 도핑된 제1 고농도 도핑 영역을 포함하고,
    상기 제2 채널 영역은, 상기 제1 도핑 농도로 도핑된 제2 저농도 도핑 영역, 및 상기 제2 도핑 농도로 도핑된 제2 고농도 도핑 영역을 포함하고,
    상기 제1 저농도 도핑 영역 및 상기 제2 고농도 도핑 영역은, 상기 활성 패턴의 제1 측벽에 인접하게 위치하고,
    상기 제1 고농도 도핑 영역 및 상기 제2 저농도 도핑 영역은, 상기 제1 측벽에 대향하는 상기 활성 패턴의 제2 측벽에 인접하게 위치하는 것을 포함하는 핀 전계 효과 트랜지스터.
  2. 삭제
  3. 제1 항에 있어서,
    상기 활성 패턴은, 상기 제1 저농도 도핑 영역 및 상기 제1 고농도 도핑 영역 사이, 및 상기 제2 저농도 도핑 영역 및 상기 제2 고농도 도핑 영역 사이에 위치하고, 상기 제1 도핑 농도 및 상기 제2 도핑 농도보다 낮은 도핑 농도를 갖는 중간 영역(intermediate region)을 포함하는 핀 전계 효과 트랜지스터.
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 게이트 전극은, 상기 제2 게이트 전극을 사이에 두고, 상기 제1 게이트 전극과 상기 제1 방향으로 이격된, 제3 게이트 전극을 더 포함하고,
    상기 활성 패턴은, 상기 제3 게이트 전극에 의해 정의되는 제3 채널 영역을 더 포함하되,
    상기 제3 채널 영역은, 상기 제1 도핑 농도로 도핑된 제3 저농도 도핑 영역, 및 상기 제2 도핑 농도로 도핑된 제3 고농도 도핑 영역을 포함하고,
    상기 제3 저농도 도핑 영역은, 상기 제2 저농도 도핑 영역과 상기 제1 방향 및 상기 제2 방향으로 이격되고,
    상기 제3 고농도 도핑 영역은, 상기 제2 고농도 도핑 영역과 상기 제1 방향 및 상기 제2 방향으로 이격되는 것을 포함하는 핀 전계 효과 트랜지스터.
  7. 제6 항에 있어서,
    상기 제1 저농도 도핑 영역, 상기 제2 고농도 도핑 영역, 및 상기 제3 저농도 도핑 영역은, 상기 제1 측벽에 인접하게 위치하고,
    상기 제1 고농도 도핑 영역, 상기 제2 저농도 도핑 영역, 및 상기 제3 고농도 도핑 영역은, 상기 제2 측벽에 인접하게 위치하는 것을 포함하는 핀 전계 효과 트랜지스터.
KR1020140088727A 2014-07-15 2014-07-15 핀 전계 효과 트랜지스터 KR101536530B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140088727A KR101536530B1 (ko) 2014-07-15 2014-07-15 핀 전계 효과 트랜지스터
PCT/KR2015/007287 WO2016010336A1 (ko) 2014-07-15 2015-07-14 핀 전계 효과 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140088727A KR101536530B1 (ko) 2014-07-15 2014-07-15 핀 전계 효과 트랜지스터

Publications (1)

Publication Number Publication Date
KR101536530B1 true KR101536530B1 (ko) 2015-07-15

Family

ID=53793800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140088727A KR101536530B1 (ko) 2014-07-15 2014-07-15 핀 전계 효과 트랜지스터

Country Status (2)

Country Link
KR (1) KR101536530B1 (ko)
WO (1) WO2016010336A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953883B2 (en) 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630746B1 (ko) * 2005-05-06 2006-10-02 삼성전자주식회사 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법
JP2013026470A (ja) * 2011-07-21 2013-02-04 Renesas Electronics Corp 半導体装置
US8679906B2 (en) * 2006-11-13 2014-03-25 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
JP5456036B2 (ja) * 2009-06-12 2014-03-26 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2455967B1 (en) * 2010-11-18 2018-05-23 IMEC vzw A method for forming a buried dielectric layer underneath a semiconductor fin

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630746B1 (ko) * 2005-05-06 2006-10-02 삼성전자주식회사 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법
US8679906B2 (en) * 2006-11-13 2014-03-25 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
JP5456036B2 (ja) * 2009-06-12 2014-03-26 株式会社東芝 不揮発性半導体記憶装置
JP2013026470A (ja) * 2011-07-21 2013-02-04 Renesas Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953883B2 (en) 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same
US10453756B2 (en) 2016-04-11 2019-10-22 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device including a pair of channel semiconductor patterns
US10714397B2 (en) 2016-04-11 2020-07-14 Samsung Electronics Co., Ltd. Semiconductor device including an active pattern having a lower pattern and a pair of channel patterns disposed thereon and method for manufacturing the same

Also Published As

Publication number Publication date
WO2016010336A1 (ko) 2016-01-21

Similar Documents

Publication Publication Date Title
US7605422B2 (en) Semiconductor device
KR102609555B1 (ko) 전계효과 트랜지스터, cmos 시스템온칩 및 이의 제조방법
KR100784860B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US8410547B2 (en) Semiconductor device and method for fabricating the same
US8716803B2 (en) 3-D single floating gate non-volatile memory device
US20130082315A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR100843711B1 (ko) 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법
KR100745766B1 (ko) 네 개의 스토리지 노드막을 구비하는 비휘발성 메모리 소자및 그 동작 방법
JP2012186438A (ja) 不揮発性メモリ及びその製造方法
KR20150136355A (ko) 반도체 장치 제조 방법
US20070278613A1 (en) Semiconductor device
KR100785018B1 (ko) 핀들에 비스듬한 각도로 신장하는 제어 게이트 전극을 갖는비휘발성 메모리 소자
JP2008166442A (ja) 半導体装置およびその製造方法
US6420234B1 (en) Short channel length transistor and method of fabricating the same
KR101078726B1 (ko) 반도체 소자 및 그의 제조방법
KR101536530B1 (ko) 핀 전계 효과 트랜지스터
KR100674987B1 (ko) 벌크 웨이퍼 기판에 형성된 트랜지스터의 구동 방법
US20110186924A1 (en) Semiconductor device and method of fabricating the same
KR100843234B1 (ko) 반도체 소자 및 그 제조 방법
US8471339B2 (en) Semiconductor device and related method of fabrication
KR100463203B1 (ko) 활성 영역을 구비하는 반도체 소자
JP5402633B2 (ja) 不揮発性半導体記憶装置
US20080054353A1 (en) Semiconductor device and method of manufacturing the same
US11715796B2 (en) High frequency transistor
US7557403B2 (en) Double gate transistors having at least two polysilicon patterns on a thin body used as active region and methods of forming the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 5