TWI707385B - 半導體結構的製造方法 - Google Patents
半導體結構的製造方法 Download PDFInfo
- Publication number
- TWI707385B TWI707385B TW108137087A TW108137087A TWI707385B TW I707385 B TWI707385 B TW I707385B TW 108137087 A TW108137087 A TW 108137087A TW 108137087 A TW108137087 A TW 108137087A TW I707385 B TWI707385 B TW I707385B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- silicon
- spacer
- insulating layer
- protrusion
- Prior art date
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一種半導體結構的製造方法,包括以下步驟。提供基底,其中基底包括SOI區。在基底上形成圖案化硬罩幕層。圖案化硬罩幕層的上視形狀為網狀。以圖案化硬罩幕層作為罩幕,移除部分基底,而形成多個溝渠與位在多個溝渠之間的突出部,且使得基底包括基部與突出於基部的突出部。在SOI區的圖案化硬罩幕層的側壁上與SOI區的突出部的側壁上形成間隙壁。在SOI區中,以圖案化硬罩幕層與間隙壁作為罩幕,對溝渠所暴露出的基底進行熱氧化製程,而在SOI區的基底中形成貫穿氧化物層。貫穿氧化物層延伸通過SOI區的溝渠下方與SOI區的突出部下方。
Description
本發明是有關於一種半導體結構的製造方法,且特別是有關於一種具有絕緣層覆矽(silicon on insulator,SOI)結構的半導體結構的製造方法。
由於SOI結構與基底高隔離及低接面電容的特性,其相關的半導體元件持續顯現大有可為的潛力,如SOI鰭式場效電晶體(fin field-effect transistor,FINFET)、SOI無接面電晶體(junctionless transistor)、SOI奈米線等。然而,由於目前SOI結構的製造方法相當複雜且需要特殊工具進行製作,所以這些常規方法的製造成本相當高昂。
本發明提供一種半導體結構的製造方法,其可有效地降低SOI結構的製程複雜度與製造成本。
本發明提出一種半導體結構的製造方法,包括以下步驟。提供基底,其中基底包括SOI區。在基底上形成圖案化硬罩幕層。圖案化硬罩幕層的上視形狀為網狀。以圖案化硬罩幕層作為罩幕,移除部分基底,而形成多個溝渠與位在多個溝渠之間的突出部,且使得基底包括基部與突出於基部的突出部。在SOI區的圖案化硬罩幕層的側壁上與SOI區的突出部的側壁上形成間隙壁。在SOI區中,以圖案化硬罩幕層與間隙壁作為罩幕,對溝渠所暴露出的基底進行熱氧化製程,而在SOI區的基底中形成貫穿氧化物層。貫穿氧化物層延伸通過SOI區的溝渠下方與SOI區的突出部下方。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,貫穿氧化物層可將SOI區的突出部與SOI區的基部進行隔離。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,更可包括在間隙壁與突出部之間形成襯層。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,間隙壁與襯層的形成方法可包括以下步驟。在突出部的側壁上與基部上形成襯材料層。形成覆蓋圖案化硬罩幕層與襯材料層的間隙壁材料層。移除部分間隙壁材料層與部分襯材料層,而形成間隙壁與襯層,且暴露出SOI區的圖案化硬罩幕層與SOI區的基部。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,部分間隙壁材料層與部分襯材料層的移除方法例如是乾式蝕刻法。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,更可包括在形成間隙壁之後且在形成貫穿氧化物層之前,對SOI區的基部進行非等向性濕式蝕刻製程,而在SOI區的基部中形成凹陷。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,更可包括在形成貫穿氧化物層之後,移除部分突出部。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,更可包括以下步驟。在形成貫穿氧化物層之後,形成填入溝渠且覆蓋圖案化硬罩幕層與間隙壁的填充層。移除SOI區的部分填充層與SOI區的圖案化硬罩幕層,而暴露出SOI區的突出部的頂部。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,更可包括以下步驟。移除至少部分填充層,而暴露出至少部分間隙壁。移除暴露出的至少部分間隙壁,而暴露出突出部的至少部分側壁。
依照本發明的一實施例所述,在上述半導體結構的製造方法中,基底更可包括非SOI區。在形成貫穿氧化物層之後,非SOI區的突出部與非SOI區的基部可彼此相連。
基於上述,在本發明所提出的半導體結構的製造方法中,藉由熱氧化製程形成貫穿氧化物層,而製作出SOI結構,因此可降低SOI結構的製程複雜度與製造成本。此外,網狀的圖案化硬罩幕層可具有局部對稱網格(local symmetric mesh)。因此,在形成貫穿氧化物層時,網狀的圖案化硬罩幕層的局部對稱網格可將突出部兩側因氧化所產生的方向相反的應力相互抵銷,以防止突出部產生歪斜。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1M為本發明一實施例的半導體結構的製造流程剖面圖。圖2A至圖2D為本發明一些實施例的圖案化罩幕層的上視形狀的示意圖。圖3A至圖3F為本發明一些實施例的經切割後的突出部的上視形狀的示意圖。
請參照圖1A,提供基底100,其中基底100包括SOI區R1。此外,基底100更可包括非SOI區R2,但本發明並不以此為限。在其他實施例中,根據產品需求,基底100亦可不包括非SOI區R2。基底100可為半導體基底,如矽基底或砷化鋁鎵(AlGaAs)基底等。
接著,可在基底100上形成緩衝層102。緩衝層102的材料例如是氧化矽。緩衝層102的形成方法例如是熱氧化法。
然後,可在緩衝層102罩上形成罩幕層104。罩幕層104的材料例如是氮化矽。罩幕層104的形成方法例如是化學氣相沉積製程。
接下來,可在罩幕層104上形成定義層106。定義層106的材料例如是非晶碳。定義層106例如是組合使用沉積製程與圖案化製程所形成。圖案化製程可使用微影製程與蝕刻製程來進行。在一些實施例中,為了獲得更小的線寬,上述圖案化製程可採用自對準雙重圖案化(self-aligned double patterning,SADP)製程、自對準四重圖案化(self-aligned quadruple patterning,SAQP)製程或自對準八重圖案化(self-aligned octuple patterning SAOP)製程。
請參照圖1B,可利用定義層106作為罩幕,移除部分罩幕層104與部分緩衝層102,而形成罩幕層104a與緩衝層102a。藉此,可在基底100上形成圖案化硬罩幕層108。圖案化硬罩幕層108可包括緩衝層102a與罩幕層104a。在本實施例中,圖案化硬罩幕層108是以多層結構為例,然而本發明的圖案化硬罩幕層108的結構與製造方法並不以此為限。在其他實施例中,圖案化硬罩幕層108可為單層結構或三層以上的多層結構。舉例來說,圖案化硬罩幕層108可為僅包括罩幕層104a的單層結構。
此外,請參照圖2A至圖2D,圖案化硬罩幕層108的上視形狀為網狀,且可具有局部對稱網格。圖2A至圖2D中的圖案化硬罩幕層108的上視形狀僅為舉例說明,本發明的網狀的圖案化硬罩幕層108的形狀並不以此為限。只要網狀的圖案化硬罩幕層108的形狀具有局部對稱網格,即屬於本發明所涵蓋的範圍。
請參照圖1C,移除定義層106。定義層106可藉由灰化製程進行移除。
接著,以圖案化硬罩幕層108作為罩幕,移除部分基底100,而形成多個溝渠T與位在多個溝渠T之間的突出部P,且使得基底100包括基部B與突出於基部B的突出部P。突出部P可用以作為半導體元件的主動區。由於突出部P是利用網狀的圖案化硬罩幕層108作為罩幕而形成,因此圖案化硬罩幕層108的上視形狀可為網狀。部分基底100的移除方法例如是乾式蝕刻法。
請參照圖1D,可在突出部P的側壁上與基部B上形成襯材料層110。襯材料層110的材料例如是氧化矽。襯材料層110的形成方法例如是熱氧化法。
然後,可形成覆蓋圖案化硬罩幕層108與襯材料層110的間隙壁材料層112。間隙壁材料層112的材料例如是氮化矽。間隙壁材料層112的形成方法例如是化學氣相沉積法。
請參照圖1E,可在非SOI區R2中形成圖案化光阻層114。圖案化光阻層114可覆蓋非SOI區R2的間隙壁材料層112。圖案化光阻層114可藉由微影製程所形成。在其他實施例中,在基底100不包括非SOI區R2的情況下,可不形成圖案化光阻層114。
接著,可移除部分間隙壁材料層112與部分襯材料層110,而形成間隙壁112a與襯層110a,且暴露出SOI區R1的圖案化硬罩幕層108與SOI區R1的基部B。藉此,可在SOI區R1的圖案化硬罩幕層108的側壁上與SOI區R1的突出部P的側壁上形成間隙壁112a,且可在間隙壁112a與突出部P之間形成襯層110a,但本發明並不此為限。在其他實施例中,亦可不形成襯層110a。部分間隙壁材料層112與部分襯材料層110的移除方法例如是乾式蝕刻法。
此外,在形成間隙壁112a與襯層110a的製程中,圖案化光阻層114可用以保護非SOI區R2的間隙壁材料層112與非SOI區R2的襯材料層110。如此一來,在形成間隙壁112a與襯層110a之後,在非SOI區R2中仍保留間隙壁材料層112與襯材料層110。
請參照圖1F,可對SOI區R1的基部B進行非等向性濕式蝕刻製程,而在SOI區R1的基部B中形成凹陷R。藉由對基部B進行非等向性濕式蝕刻製程,可使得凹陷R所暴露出的基部B具有相同方向的晶格面。在其他實施例中,可不對基部B進行非等向性濕式蝕刻製程。
請參照圖1G,可移除圖案化光阻層114。圖案化光阻層114的移除方法例如是乾式去光阻法(dry stripping)或濕式去光阻法(wet stripping)。在本實施例中,是以先藉由非等向性濕式蝕刻製程在SOI區R1的基部B中形成凹陷R,再移除圖案化光阻層114為例,但本發明並不以此為限。在其他實施例中,可先移除圖案化光阻層114,再藉由非等向性濕式蝕刻製程在SOI區R1的基部B中形成凹陷R。非等向性濕式蝕刻製程所使用的蝕刻劑例如是四甲基氫氧化銨(tetramethyl ammonium hydroxide,TMAH)或氫氧化鉀(KOH)。
接著,在SOI區R1中,以圖案化硬罩幕層108與間隙壁112a作為罩幕,對溝渠T所暴露出的基底100進行熱氧化製程,而在SOI區R1的基底100中形成貫穿氧化物層116。舉例來說,可藉由熱氧化法在突出部P兩側的基部B中形成氧化物(未示出),且突出部P兩側的氧化物可持續成長而彼此相連且合併(merge),以形成貫穿氧化物層116。在藉由熱氧化製程形成貫穿氧化物層116時,網狀的圖案化硬罩幕層108的局部對稱網格可將突出部P兩側因氧化所產生的方向相反的應力相互抵銷,以防止突出部P產生歪斜。在本實施例中,由於凹陷R所暴露出的基部B可具有相同方向的晶格面,藉此可提升氧化速率的均勻性。此外,貫穿氧化物層116的剖面形狀可具有波浪狀的底部輪廓。
貫穿氧化物層116延伸通過SOI區R1的溝渠T下方與SOI區R1的突出部P下方,藉此可在SOI區R1中形成SOI結構。此外,貫穿氧化物層116可將SOI區R1的突出部P與SOI區R1的基部B進行隔離。在進行上述熱氧化製程的過程中,由於間隙壁材料層112與襯材料層110覆蓋非SOI區R2的基部B,因此貫穿氧化物層116不會延伸通過非SOI區R2的溝渠T下方與非SOI區R2的突出部P下方。如此一來,在形成貫穿氧化物層116之後,非SOI區R2的突出部P與非SOI區R2的基部B可彼此相連。
請參照圖1H,可形成暴露出部分突出部P的圖案化光阻層118。圖案化光阻層118可暴露出SOI區R1及/或非SOI區R2的部分突出部P。在本實施例中,圖案化光阻層118是以暴露出SOI區R1的部分突出部P為例來進行說明,但本發明並不以此為限。此外,圖案化光阻層118可藉由微影製程所形成。
請參照圖1I,可利用圖案化光阻層118作為罩幕,移除圖案化光阻層118所暴露出的部分圖案化硬罩幕層108與部分突出部P。藉由進行圖1H與圖1I的步驟,可在SOI區R1及/或非SOI區R2中,對突出部P進行主動區切割製程,而使得突出部P具有所需的主動區形狀。在本實施例中,是以對SOI區R1的突出部P進行切割為例來進行說明,但本發明並不以此為限。請參照圖3A至圖3F,經切割後的突出部P的上視形狀可包括點狀(圖3A)、條狀(圖3B)、方環狀(圖3C)、L形(圖3D)、十字形(圖3E)、圓環狀(圖3F)或其組合,但本發明並不以此為限。
請參照圖1J,可移除圖案化光阻層118。圖案化光阻層118的移除方法例如是乾式去光阻法或濕式去光阻法。
接著,形成填入溝渠T且覆蓋圖案化硬罩幕層108與間隙壁112a的填充層120。此外,填充層120更可覆蓋非SOI區R2的間隙壁材料層112。填充層120的材料例如是氧化矽。填充層120的形成方法例如是化學氣相沉積法。
請參照圖1K,可移除SOI區R1的部分填充層120與SOI區R1的圖案化硬罩幕層108,而暴露出SOI區R1的突出部P的頂部。在移除SOI區R1的部分填充層120與SOI區R1的圖案化硬罩幕層108的製程中,可同時移除部分間隙壁112a。此外,可移除非SOI區R2的部分填充層120、非SOI區R2的部分間隙壁材料層112與非SOI區R2的圖案化硬罩幕層108,而暴露出非SOI區R2的突出部P的頂部。部分填充層120、部分間隙壁材料層112、圖案化硬罩幕層108與部分間隙壁112a可藉由平坦化製程進行移除。平坦化製程例如是化學機械研磨製程或是組合使用化學機械研磨製程與濕式蝕刻製程。
請參照圖1L,可移除至少部分填充層120,而暴露出SOI區R1的至少部分間隙壁112a,且暴露出非SOI區R2的至少部分間隙壁材料層112。至少部分填充層120的移除方法例如是回蝕刻法。在本實施例中,是以移除部分填充層120,且暴露出部分間隙壁112a與部分間隙壁材料層112為例,但本發明並不以此為限。在其他實施例中,亦可移除全部填充層120,而暴露出整個間隙壁112a與整個間隙壁材料層112。
請參照圖1M,可移除暴露出的至少部分間隙壁112a與至少部分襯層110a,且可同時移除暴露出的至少部分間隙壁材料層112與至少部分襯材料層110,而暴露出突出部P的至少部分側壁。至少部分間隙壁112a、至少部分襯層110a、至少部分間隙壁材料層112與至少部分襯材料層110的移除方法例如是濕式蝕刻法。在本實施例中,是以移除部分間隙壁112a、部分襯層110a、部分間隙壁材料層112與部分襯材料層110,且暴露出突出部P的部分側壁為例,但本發明並不以此為限。在其他實施例中,亦可移除全部間隙壁112a、全部襯層110a、全部間隙壁材料層112與全部襯材料層110,而暴露出突出部P的整個側壁。
在暴露出突出部P的至少部分側壁之後,可繼續進行後續的閘極工程與元件工程,而完成半導體元件的製作。此外,後續的閘極工程與元件工程為所屬技術領域具有通常知識者所週知的技術,於此不再說明。
基於上述實施例可知,在上述半導體結構的製造方法中,藉由熱氧化製程形成貫穿氧化物層116,而製作出SOI結構,因此可降低SOI結構的製程複雜度與製造成本。此外,網狀的圖案化硬罩幕層108可具有局部對稱網格。因此,在形成貫穿氧化物層116時,網狀的圖案化硬罩幕層108的局部對稱網格可將突出部P兩側因氧化所產生的方向相反的應力相互抵銷,以防止突出部P產生歪斜。
綜上所述,上述實施例的半導體結構的製造方法可採用低製程複雜度與低製造成本的方式製作出SOI結構,且能夠防止突出部產生歪斜。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底
102、102a:緩衝層
104、104a:罩幕層
106:定義層
108:圖案化硬罩幕層
110:襯材料層
110a:襯層
112:間隙壁材料層
112a:間隙壁
114、118:圖案化光阻層
116:貫穿氧化物層
120:填充層
B:基部
P:突出部
R:凹陷
R1:SOI區
R2:非SOI區
T:溝渠
圖1A至圖1M為本發明一實施例的半導體結構的製造流程剖面圖。
圖2A至圖2D為本發明一些實施例的圖案化罩幕層的上視形狀的示意圖。
圖3A至圖3F為本發明一些實施例的經切割後的突出部的上視形狀的示意圖。
100:基底
110:襯材料層
110a:襯層
112:間隙壁材料層
112a:間隙壁
116:貫穿氧化物層
120:填充層
B:基部
P:突出部
R1:SOI區
R2:非SOI區
T:溝渠
Claims (8)
- 一種半導體結構的製造方法,包括:提供基底,其中所述基底包括絕緣層覆矽區;在所述基底上形成圖案化硬罩幕層,其中所述圖案化硬罩幕層的上視形狀為網狀;以所述圖案化硬罩幕層作為罩幕,移除部分所述基底,而形成多個溝渠與位在所述多個溝渠之間的突出部,且使得所述基底包括基部與突出於所述基部的所述突出部;在所述絕緣層覆矽區的所述圖案化硬罩幕層的側壁上與所述絕緣層覆矽區的所述突出部的側壁上形成間隙壁;在所述間隙壁與所述突出部之間形成襯層,其中所述間隙壁與所述襯層的形成方法包括:在所述突出部的側壁上與所述基部上形成襯材料層;形成覆蓋所述圖案化硬罩幕層與所述襯材料層的間隙壁材料層;以及移除部分所述間隙壁材料層與部分襯材料層,而形成所述間隙壁與所述襯層,且暴露出所述絕緣層覆矽區的所述圖案化硬罩幕層與所述絕緣層覆矽區的所述基部;以及在所述絕緣層覆矽區中,以所述圖案化硬罩幕層與所述間隙壁作為罩幕,對所述多個溝渠所暴露出的所述基底進行熱氧化製程,而在所述絕緣層覆矽區的所述基底中形成貫穿氧化物層,其中所述貫穿氧化物層延伸通過所述絕緣層覆矽區的所述多個溝渠 下方與所述絕緣層覆矽區的所述突出部下方。
- 如申請專利範圍第1項所述的半導體結構的製造方法,其中所述貫穿氧化物層將所述絕緣層覆矽區的所述突出部與所述絕緣層覆矽區的所述基部進行隔離。
- 如申請專利範圍第1項所述的半導體結構的製造方法,其中部分所述間隙壁材料層與部分襯材料層的移除方法包括乾式蝕刻法。
- 如申請專利範圍第1項所述的半導體結構的製造方法,更包括:在形成所述間隙壁之後且在形成所述貫穿氧化物層之前,對所述絕緣層覆矽區的所述基部進行非等向性濕式蝕刻製程,而在所述絕緣層覆矽區的所述基部中形成凹陷。
- 如申請專利範圍第1項所述的半導體結構的製造方法,更包括:在形成所述貫穿氧化物層之後,移除部分所述突出部。
- 如申請專利範圍第1項所述的半導體結構的製造方法,更包括:在形成所述貫穿氧化物層之後,形成填入所述多個溝渠且覆蓋所述圖案化硬罩幕層與所述間隙壁的填充層;以及移除所述絕緣層覆矽區的部分所述填充層與所述絕緣層覆矽區的所述圖案化硬罩幕層,而暴露出所述絕緣層覆矽區的所述突出部的頂部。
- 如申請專利範圍第6項所述的半導體結構的製造方法,更包括:移除至少部分所述填充層,而暴露出至少部分所述間隙壁;以及移除暴露出的至少部分所述間隙壁,而暴露出所述突出部的至少部分側壁。
- 如申請專利範圍第1項所述的半導體結構的製造方法,其中所述基底更包括非絕緣層覆矽區,且在形成所述貫穿氧化物層之後,所述非絕緣層覆矽區的所述突出部與所述非絕緣層覆矽區的所述基部彼此相連。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108137087A TWI707385B (zh) | 2019-10-15 | 2019-10-15 | 半導體結構的製造方法 |
CN201911093280.4A CN112670232A (zh) | 2019-10-15 | 2019-11-11 | 半导体结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108137087A TWI707385B (zh) | 2019-10-15 | 2019-10-15 | 半導體結構的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI707385B true TWI707385B (zh) | 2020-10-11 |
TW202117809A TW202117809A (zh) | 2021-05-01 |
Family
ID=74091398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108137087A TWI707385B (zh) | 2019-10-15 | 2019-10-15 | 半導體結構的製造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112670232A (zh) |
TW (1) | TWI707385B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201324586A (zh) * | 2011-12-06 | 2013-06-16 | Univ Nat Taiwan | 大面積薄型單晶矽之製作技術 |
TW201820549A (zh) * | 2016-11-15 | 2018-06-01 | 新唐科技股份有限公司 | 半導體裝置及其形成方法 |
TW201828354A (zh) * | 2017-01-26 | 2018-08-01 | 聯華電子股份有限公司 | 半導體元件的製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100514596C (zh) * | 2006-01-13 | 2009-07-15 | 联华电子股份有限公司 | 金属内连线的制作方法与结构 |
EP2455967B1 (en) * | 2010-11-18 | 2018-05-23 | IMEC vzw | A method for forming a buried dielectric layer underneath a semiconductor fin |
CN103107089B (zh) * | 2011-11-14 | 2016-09-14 | 联华电子股份有限公司 | 非平面晶体管的制作方法 |
US9418902B2 (en) * | 2013-10-10 | 2016-08-16 | Globalfoundries Inc. | Forming isolated fins from a substrate |
US9735060B1 (en) * | 2016-01-26 | 2017-08-15 | Globalfoundries Inc. | Hybrid fin cut etching processes for products comprising tapered and non-tapered FinFET semiconductor devices |
CN107403835B (zh) * | 2016-05-19 | 2021-12-14 | 联芯集成电路制造(厦门)有限公司 | 半导体装置及其制作工艺 |
-
2019
- 2019-10-15 TW TW108137087A patent/TWI707385B/zh active
- 2019-11-11 CN CN201911093280.4A patent/CN112670232A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201324586A (zh) * | 2011-12-06 | 2013-06-16 | Univ Nat Taiwan | 大面積薄型單晶矽之製作技術 |
TW201820549A (zh) * | 2016-11-15 | 2018-06-01 | 新唐科技股份有限公司 | 半導體裝置及其形成方法 |
TW201828354A (zh) * | 2017-01-26 | 2018-08-01 | 聯華電子股份有限公司 | 半導體元件的製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202117809A (zh) | 2021-05-01 |
CN112670232A (zh) | 2021-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109786458B (zh) | 半导体器件及其形成方法 | |
US9634000B2 (en) | Partially isolated fin-shaped field effect transistors | |
US10090203B2 (en) | Method for fabricating semiconductor device | |
US20190051737A1 (en) | Semiconductor device and method for fabricating the same | |
US20170338225A1 (en) | Semiconductor structure having fins and method for manufacturing the same | |
US20150014772A1 (en) | Patterning fins and planar areas in silicon | |
JP2008042207A (ja) | 半導体装置の製造方法 | |
KR20160122695A (ko) | 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리 | |
TWI539533B (zh) | 半導體裝置及其製造方法 | |
EP2933829B1 (en) | Method for reducing defects in shallow trench isolation | |
US10784342B1 (en) | Single diffusion breaks formed with liner protection for source and drain regions | |
TWI707385B (zh) | 半導體結構的製造方法 | |
US11037788B2 (en) | Integration of device regions | |
CN104701151A (zh) | 栅极的形成方法 | |
EP3651189A1 (en) | A method for producing a gate cut structure on an array of semiconductor fins | |
CN108305850B (zh) | 半导体结构及其形成方法 | |
KR100764409B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN104835738A (zh) | 一种形成FinFET器件的鳍片的方法 | |
CN110265358B (zh) | 半导体器件沟道的制作方法、半导体器件及其制造方法 | |
US20200083090A1 (en) | Method for Producing a Gate Cut Structure on an Array of Semiconductor Fins | |
US8129248B2 (en) | Method of producing bipolar transistor structures in a semiconductor process | |
CN104658896B (zh) | 蚀刻方法、半导体器件 | |
WO2024045296A1 (zh) | 半导体结构及其制备方法 | |
CN111816555B (zh) | 半导体器件及其形成方法 | |
CN108022843B (zh) | 半导体结构的形成方法 |