JP2014241406A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014241406A
JP2014241406A JP2014099421A JP2014099421A JP2014241406A JP 2014241406 A JP2014241406 A JP 2014241406A JP 2014099421 A JP2014099421 A JP 2014099421A JP 2014099421 A JP2014099421 A JP 2014099421A JP 2014241406 A JP2014241406 A JP 2014241406A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
insulating film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014099421A
Other languages
English (en)
Other versions
JP6614759B2 (ja
JP2014241406A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
早川　昌彦
Masahiko Hayakawa
昌彦 早川
大介 松林
Daisuke Matsubayashi
大介 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014099421A priority Critical patent/JP6614759B2/ja
Publication of JP2014241406A publication Critical patent/JP2014241406A/ja
Publication of JP2014241406A5 publication Critical patent/JP2014241406A5/ja
Application granted granted Critical
Publication of JP6614759B2 publication Critical patent/JP6614759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。
【解決手段】第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極の側面はそれぞれ、酸化物半導体膜の側面より外側に位置する半導体装置である。第１のゲート電極または第２のゲート電極は、第１のゲート電極または第２のゲート電極と酸化物半導体膜との間に設けられたゲート絶縁膜を介して、酸化物半導体膜の側面と対向する。
【選択図】図１

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照。）。
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術が開示されている（特許文献２、特許文献３参照）。
特開２００６−１６５５２８号公報 特開２０１１−１３８９３４号公報 特開２０１１−１２４３６０号公報
本発明の一態様は、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極の側面はそれぞれ、酸化物半導体膜の側面より外側に位置する半導体装置である。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、ストレス時間に対するトランジスタのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が等しく、ストレス時間に対するしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が３０°未満であり、且つストレス時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である半導体装置である。なお、ストレス時間とは、トランジスタに、電圧、温度等の負荷を与える時間のことをいう。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、ストレス時間に対するトランジスタのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が等しく、しきい値電圧の変動量の累乗近似線の傾きが０．５以下であり、ストレス時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である半導体装置である。
なお、第１のゲート電極または第２のゲート電極は、第１のゲート電極または第２のゲート電極と酸化物半導体膜との間に設けられたゲート絶縁膜を介して、酸化物半導体膜の側面と対向してもよい。
また、第１のゲート電極及び第２のゲート電極は、酸化物半導体膜の外側で絶縁膜を介して対向してもてよい。
また、上記トランジスタをチャネルエッチ構造のトランジスタとすることができる。また、酸化物半導体膜上において、一対の電極の間隔を、１μｍ以上４μｍ未満とすることができる。
酸化物半導体膜は、Ｉｎ、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）、及びＺｎを有する酸化物であり、Ｉｎの原子数比は、Ｍの原子数比以上であるスパッタリングターゲットで形成することができる。
本発明の一態様により、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、信頼性の高いトランジスタを有する半導体装置を提供することができる。
トランジスタの信頼性を説明する図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタのバンド構造を説明する図である。 半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 酸化物半導体の極微電子線回折パターンを示す図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタのＶｇ−Ｉｄ特性を説明する図である。 ＧＢＴ試験後のトランジスタのＶｇ−Ｉｄ特性を説明する図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 ストレス時間に対するトランジスタのΔＶｔｈを説明する図である。 トランジスタの構造を説明する断面図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタのポテンシャルを計算した結果を説明する図である。 モデルを説明する図である。 モデルを説明する図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタの構造を説明する断面図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。
図２（Ａ）乃至図２（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び断面図を示す。図２に示すトランジスタ５０は、チャネルエッチ型のトランジスタである。図２（Ａ）はトランジスタ５０の上面図であり、図２（Ｂ）は、図２（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図２（Ｃ）は、図２（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図２（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。
図２（Ｂ）及び図２（Ｃ）に示すトランジスタ５０は、基板１１上に設けられるゲート電極１５と、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重なる酸化物半導体膜１８と、酸化物半導体膜１８に接する一対の電極２１、２２と、ゲート絶縁膜１７、酸化物半導体膜１８、及び一対の電極２１、２２上の保護膜２６と、保護膜２６を介して酸化物半導体膜１８と重なるゲート電極２９を有する。なお、保護膜２６は、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５を有する。
本実施の形態に示すトランジスタ５０は、複数のゲート電極を有し、該ゲート電極の間に酸化物半導体膜１８を有するデュアルゲート構造のトランジスタである。図２（Ｃ）に示すチャネル幅方向において、酸化物半導体膜１８の外側にゲート電極２９の端部が位置する。または、チャネル幅方向において、ゲート電極２９は、保護膜２６を介して酸化物半導体膜１８の側面と対向する。またはチャネル幅方向において、酸化物半導体膜１８の外側において、ゲート電極１５及びゲート電極２９は、ゲート絶縁膜１７及び保護膜２６を介して対向する。
図２（Ｄ）は、図２（Ｃ）の破線３０の拡大図である。図２（Ｄ）を用いて、ゲート電極１５、酸化物半導体膜１８、ゲート電極２９の端部の位置について説明する。
ここで、図２（Ｄ）に示すように、酸化物半導体膜１８の端部及びゲート電極２９の端部の距離をｄとし、保護膜２６の厚さをｔとすると、酸化物半導体膜１８の端部及びゲート電極２９の端部の距離ｄは、保護膜２６の厚さｔ以下であることが好ましい。酸化物半導体膜１８の端部及びゲート電極２９の端部の距離ｄは、保護膜２６の厚さｔ以下とすることで、酸化物半導体膜１８の端部に、ゲート電極２９の電界を影響させることが可能であり、酸化物半導体膜１８の端部を含む全体をチャネルとして機能させることができる。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージにより欠陥が形成される共に、不純物付着などにより汚染される。このため、電界などのストレスが与えられることによって、酸化物半導体膜の端部は、活性化しやすくなり、ｎ型（低抵抗）となりやすい。そのため、本実施の形態ではゲート電極１５と重なる酸化物半導体膜１８の端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、一対の電極２１、２２の間に設けられると、該領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、図２（Ｃ）に示すように、酸化物半導体膜１８の外側にゲート電極２９の端部が位置することで、ゲート電極２９の電界の影響により、酸化物半導体膜１８の側面またはその近傍における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、ゲート電極１５及びゲート電極２９を設けることで、更にはゲート電極１５及びゲート電極２９を同電位とすることで、酸化物半導体膜１８においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ５０のオン電流が大きくなると共に、電界効果移動度が高くなる。
また、ゲート電極１５及びゲート電極２９を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板１１及びゲート電極１５の間、ゲート電極２９上に設けられる荷電粒子等の電荷が酸化物半導体膜１８に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、ゲート電極１５及びゲート電極２９が、同電位、または異なる電位の場合において生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、ゲート電極１５及びゲート電極２９を有し、且つゲート電極１５及びゲート電極２９を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のバラつきも同時に低減される。
また、トランジスタ５０は、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動量が小さい。
本実施の形態の示すトランジスタ５０において、ゲートに正の電荷を印加するゲートＢＴストレス試験の前後において、ストレス時間に対するしきい値電圧の変動量（ΔＶｔｈ）を表す累乗近似線Ｌ１を図１に示す。なお、試験時間（ストレス時間）としきい値電圧の変動量をグラフにプロットすると、プロットされた値は累乗近似線で近似することができ、その累乗近似線は両対数グラフ上では直線となる。図１において、図１は両対数グラフであり、横軸はストレス時間の対数を表し、縦軸はしきい値電圧の変動量の対数を表す。また、ストレス試験の条件としては、基板温度を６０℃とし、測定環境を暗室下（ｄａｒｋ環境下）において、ゲート電圧に＋３０Ｖを印加して、任意の時間、例えば、１時間のストレスをトランジスタに与える条件である。
図１において、両対数グラフ上では累乗近似線Ｌ１は直線となるため、横軸と縦軸の対数目盛の間隔が等しい場合、本実施の形態に示すトランジスタ５０における累乗近似線Ｌ１と、ストレス時間に対してしきい値電圧の変動量が無い（ΔＶｔｈが０Ｖ）ときの直線、即ち、図１の破線で示す傾き０の直線Ｌ２とのなす角度θは、３０度未満、または２５度未満である。なお、横軸と縦軸の対数目盛の間隔が等しいとは、例えば、横軸においてストレス時間が１０倍となる０．０１時間から０．１時間の間隔と、縦軸において、ΔＶｔｈが１０倍となる０．０１Ｖから０．１Ｖの間隔が等しい、ということである。
なお、角度θの大きさが小さいほど、経年変化によるしきい値電圧の変動量が小さく、信頼性の高いトランジスタである。
また、図１において、横軸をｘ、縦軸をｙとすると、累乗近似線は、数式１で示すことができる。なお、ｂ、Ｃは定数であり、ｂは、累乗近似線の傾きに相当する。
本実施の形態に示すトランジスタ５０における累乗近似線Ｌ１の傾きｂは、０．５Ｖ／ｈｒ以下、または０．４Ｖ／ｈｒ以下であり、且つストレス時間が０．１時間のときのΔＶｔｈが０．２Ｖ未満、または０．５Ｖ未満である。
累乗近似線Ｌ１の傾きｂが小さい程、経年変化によるしきい値電圧の変動量が小さく、信頼性の高いトランジスタである。また、ストレス時間が０．１時間のときのΔＶｔｈが小さい程、動作初期時における信頼性が高いトランジスタである。この結果、累乗近似線Ｌ１の傾きｂが、０．５Ｖ／ｈｒ以下、または０．４Ｖ／ｈｒ以下であり、且つストレス時間が０．１時間のときのΔＶｔｈが０．２Ｖ未満、または０．５Ｖ未満であるトランジスタは信頼性が高い。
なお、図２（Ａ）においては、チャネル長方向あたりのゲート電極１５の幅より、酸化物半導体膜１８の幅が大きいが、図３（Ａ）に示すトランジスタ５１のように、チャネル長方向あたりの酸化物半導体膜１８の幅より、ゲート電極１５の幅を大きくすることができる。この結果、基板１１側からの光の照射をゲート電極１５で遮光することが可能であるため、トランジスタ５１の電気特性の変動を抑制することができる。なお、図３（Ａ）は、トランジスタ５１の上面図であり、図３（Ｂ）は、図３（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図３（Ｃ）は、図３（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。
なお、本実施の形態においては、ゲート電極１５及びゲート電極２９が接続され、同電位であるが、ゲート電極１５及びゲート電極２９が接続されず、それぞれ異なる電位が印加されてもよい。
以下に、トランジスタ５０の他の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を形成してもよい。または、基板１１とトランジスタ５０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、または５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１８は、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）がある。
なお、酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％以上及びＭが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上及びＭが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１８は、エネルギーギャップが２ｅＶ以上、２．５ｅＶ以上、または３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ５０のオフ電流を低減することができる。
酸化物半導体膜１８の厚さは、３ｎｍ以上２００ｎｍ以下、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。なお、酸化物半導体膜１８に含まれるＩｎの含有量が多いと、トランジスタのオン電流が増大し、電界効果移動度が高まる。このため、酸化物半導体膜１８として、金属元素の原子数比がＩｎ：Ｍ：Ｚｎ＝３：１：２のＩｎ−Ｍ−Ｚｎ酸化物のスパッタリングターゲットを用いて形成することで、電気特性の優れたトランジスタを作製することができる。
酸化物半導体膜１８としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１８は、キャリア密度が１×１０１７個／ｃｍ３以下、１×１０１５個／ｃｍ３以下、１×１０１３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１８として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜１８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１８におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１８において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１８のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１８は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
一対の電極２１、２２は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体膜１８へのダメージ緩和膜としても機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、または５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜２３と酸化物半導体膜１８との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１８の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３上に設けられる酸化物絶縁膜２４から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１８に移動させることができる。
酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。酸化物絶縁膜２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
酸化物絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、または５０ｎｍ以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜２４は、酸化物絶縁膜２３と比較して酸化物半導体膜１８から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。
さらに、酸化物絶縁膜２４上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜２５を設けることで、酸化物半導体膜１８からの酸素の外部への拡散と、外部から酸化物半導体膜１８への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
なお、保護膜２６の構成は上記構成に限定されず、適宜酸化物絶縁膜または窒化物絶縁膜の単層、または積層とすることができる。または、２層、４層等の積層構造を適宜用いることができる。
次に、図２に示すトランジスタ５０の作製方法について、図４を用いて説明する。
図４（Ａ）に示すように、基板１１上にゲート電極１５を形成し、ゲート電極１５上にゲート絶縁膜１７を形成する。
ここでは、基板１１としてガラス基板を用いる。
ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１５を形成する。この後、マスクを除去する。
なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ２００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１５を形成する。
ゲート絶縁膜１７は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
ゲート絶縁膜１７として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、ゲート絶縁膜１７として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
ここでは、ゲート絶縁膜１７として、厚さ４００ｎｍの窒化シリコン膜及び厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成する。窒化シリコン膜は、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法により形成する。酸化窒化シリコン膜は、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法により形成する。
次に、図４（Ｂ）に示すように、ゲート絶縁膜１７上に酸化物半導体膜１８を形成する。
酸化物半導体膜１８の形成方法について、以下に説明する。ゲート絶縁膜１７上に、酸化物半導体膜１８となる酸化物半導体膜を形成する。次に、酸化物半導体膜上に第２のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図４（Ｂ）に示すような、素子分離された酸化物半導体膜１８を形成する。この後、マスクを除去する。
後に酸化物半導体膜１８となる酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス及び酸素の混合ガス、希ガス（代表的にはアルゴン）、酸素等を適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、−８０℃以下、−１００℃以下、または−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）と、スパッタリングガスとして酸素を用いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。次に、酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜１８を形成する。
次に、図４（Ｃ）に示すように、一対の電極２１、２２を形成する。
一対の電極２１、２２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極２１、２２を形成する。この後、マスクを除去する。
ここでは、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ２００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極２１、２２を形成する。
次に、図４（Ｄ）に示すように、酸化物半導体膜１８及び一対の電極２１、２２上に、酸化物絶縁膜２３を形成する。次に、酸化物絶縁膜２３上に酸化物絶縁膜２４を形成する。
なお、酸化物絶縁膜２３を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２３を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２３及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１８に移動させることが可能であり、酸化物半導体膜１８の酸素欠損量を低減することができる。
プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜２３を設けることで、後に形成する酸化物絶縁膜２４の形成工程において、酸化物半導体膜１８へのダメージ低減が可能である。
なお、酸化物絶縁膜２３は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜２３として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、または８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２３を形成するため、当該工程において酸化物半導体膜１８に含まれる水素、水等を脱離させることができる。酸化物半導体膜１８に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２３の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２３を形成することで、酸化物半導体膜１８に含まれる水及び水素の含有量を低減することができる。
また、酸化物絶縁膜２３を形成する工程において加熱するため、酸化物半導体膜１８が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３に含まれる水の含有量が少なくなるため、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３を成膜する際に、酸化物半導体膜１８へのダメージを低減することが可能であり、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２３または後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１８に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜１８の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２３の成膜時における酸化物半導体膜１８へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸素脱離量でも酸化物半導体膜１８中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２３に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１８に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
ここでは、酸化物絶縁膜２３として、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１８上に酸化物絶縁膜２３が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２３が酸化物半導体膜１８の保護膜となる。この結果、酸化物半導体膜１８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。
なお、酸化物絶縁膜２４の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜２４の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、または１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。
ここでは、酸化物絶縁膜２４として、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、１ｐｐｍ以下、または１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に移動させ、酸化物半導体膜１８に含まれる酸素欠損量をさらに低減することができる。
また、酸化物絶縁膜２３及び酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜２５を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１８に移動し、酸化物半導体膜１８に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であり、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２３上に形成することで、酸化物半導体膜１８に酸素を移動させ、酸化物半導体膜１８に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素及び酸素の混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
また、一対の電極２１、２２を形成する際、導電膜のエッチングによって、酸化物半導体膜１８はダメージを受け、酸化物半導体膜１８のバックチャネル（酸化物半導体膜１８において、ゲート電極１５と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜１８に含まれる欠陥を低減することができるため、トランジスタ５０の信頼性を向上させることができる。
次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜２５を形成する。
なお、窒化物絶縁膜２５をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、または３２０℃以上３７０℃以下とすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜２５としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、または１０以上５０以下とすることが好ましい。
ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法により、厚さ１００ｎｍの窒化シリコン膜を形成する。
以上の工程により、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６を形成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。
ゲート電極１５及び後に形成するゲート電極２９を接続させる場合は、ここで、ゲート絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５に開口部を形成する。
次に、図４（Ｅ）に示すように、ゲート電極２９を形成する。ゲート電極２９の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極２９を形成する。この後、マスクを除去する。
なお、図３（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１８の外側にゲート電極２９の端部が位置するように、ゲート電極２９を形成する。
ここでは、厚さ１００ｎｍの酸化シリコンを有するインジウム錫酸化物（以下、ＩＴＯと示す。）膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて酸化シリコンを有するＩＴＯ膜をウエットエッチングして、ゲート電極２９を形成する。この後、加熱処理を行ってもよい。
以上の工程により、トランジスタ５０を作製することができる。
第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極の側面はそれぞれ、酸化物半導体膜の側面より外側に位置することで、酸化物半導体膜１８の端部に、ゲート電極２９の電界を影響させることが可能であり、酸化物半導体膜１８の端部を含む全体をチャネルとして機能させることができる。この結果、トランジスタのオン電流を増大させる共に、電界効果移動度を高めることが可能である。
また、本実施の形態に示すトランジスタは、第１のゲート電極及び第２のゲート電極を有するため、それぞれのゲート電極が外部からの電界を遮蔽することが可能である。この結果、ストレス試験の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。この結果、電気特性の優れたトランジスタを有する半導体装置を得ることができる。また、信頼性の高い半導体装置を得ることができる。
＜変形例１、下地絶縁膜について＞
本実施の形態に示すトランジスタ５０において、必要に応じて、基板１１及びゲート電極１５の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜１８への拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
＜変形例２、ゲート絶縁膜について＞
本実施の形態に示すトランジスタ５０において、必要に応じて、ゲート絶縁膜１７を積層構造とすることができる。ここでは、ゲート絶縁膜１７の構成について、図５を用いて説明する。
図５（Ａ）に示すように、ゲート絶縁膜１７は、窒化物絶縁膜１７ａ及び酸化物絶縁膜１７ｂが、ゲート電極１５側から順に積層される積層構造とすることができる。ゲート電極１５側に窒化物絶縁膜１７ａを設けることで、ゲート電極１５からの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１８に移動することを防ぐことができる。
また、酸化物半導体膜１８側に酸化物絶縁膜１７ｂを設けることで、ゲート絶縁膜１７及び酸化物半導体膜１８界面における欠陥準位密度を低減することが可能である。この結果、電気特性の劣化の少ないトランジスタを得ることができる。なお、酸化物絶縁膜１７ｂとして、酸化物絶縁膜２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成すると、ゲート絶縁膜１７及び酸化物半導体膜１８界面における欠陥準位密度をさらに低減することが可能であるため、さらに好ましい。
図５（Ｂ）に示すように、ゲート絶縁膜１７は、欠陥の少ない窒化物絶縁膜１７ｃと、水素ブロッキング性の高い窒化物絶縁膜１７ｄと、酸化物絶縁膜１７ｂとが、ゲート電極１５側から順に積層される積層構造とすることができる。ゲート絶縁膜１７として、欠陥の少ない窒化物絶縁膜１７ｃを設けることで、ゲート絶縁膜１７の絶縁耐圧を向上させることができる。また、水素ブロッキング性の高い窒化物絶縁膜１７ｄを設けることで、ゲート電極１５及び窒化物絶縁膜１７ｃからの水素が酸化物半導体膜１８に移動することを防ぐことができる。
図５（Ｂ）に示す窒化物絶縁膜１７ｃ、１７ｄの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない窒化シリコン膜を窒化物絶縁膜１７ｃとして形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を窒化物絶縁膜１７ｄとして成膜する。このような形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜１７を形成することができる。
図５（Ｃ）に示すように、ゲート絶縁膜１７は、不純物のブロッキング性が高い窒化物絶縁膜１７ｅと、欠陥の少ない窒化物絶縁膜１７ｃと、水素ブロッキング性の高い窒化物絶縁膜１７ｄと、酸化物絶縁膜１７ｂとが、ゲート電極１５側から順に積層される積層構造とすることができる。ゲート絶縁膜１７として、不純物のブロッキング性が高い窒化物絶縁膜１７ｅを設けることで、ゲート電極１５からの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１８に移動することを防ぐことができる。
図５（Ｃ）に示す窒化物絶縁膜１７ｅ、１７ｃ、１７ｄの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、不純物のブロッキング性が高い窒化シリコン膜を窒化物絶縁膜１７ｅとして形成する。次に、アンモニアの流量を増加させることで、欠陥の少ない窒化シリコン膜を窒化物絶縁膜１７ｃとして形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を窒化物絶縁膜１７ｄとして成膜する。このような形成方法により、欠陥が少なく、且つ不純物のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜１７を形成することができる。
＜変形例３、一対の電極について＞
本実施の形態に示すトランジスタ５０に設けられる一対の電極２１、２２として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることができる。この結果、酸化物半導体膜１８に含まれる酸素と一対の電極２１、２２に含まれる導電材料とが結合し、酸化物半導体膜１８において、酸素欠損領域が形成される。また、酸化物半導体膜１８に一対の電極２１、２２を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、図６に示すように、酸化物半導体膜１８において、一対の電極２１，２２と接する領域近傍に、低抵抗領域２０ａ、２０ｂが形成される。低抵抗領域２０ａ、２０ｂは、一対の電極２１、２２に接し、且つゲート絶縁膜１７と、一対の電極２１、２２の間に形成される。低抵抗領域２０ａ、２０ｂは、導電性が高いため、酸化物半導体膜１８と一対の電極２１、２２との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
また、一対の電極２１、２２を、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、一対の電極２１、２２と酸化物絶縁膜２３との界面において、一対の電極２１、２２の酸化を防ぐことが可能であり、一対の電極２１、２２の高抵抗化を抑制することが可能である。
＜変形例４、酸化物半導体膜について＞
本実施の形態に示すトランジスタ５０の作製方法において、一対の電極２１、２２を形成した後、酸化物半導体膜１８を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜１８に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１８を曝すことが好ましい。この結果、酸化物半導体膜１８にダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜１８の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１８に含まれる水素が結合し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１８から脱離する。この結果、酸化物半導体膜１８に含まれる水素及び水の含有量を低減することができる。
＜変形例５＞
本実施の形態に示すトランジスタ５０は、基板を２８０℃以上４００℃以下に保持しながら酸化物絶縁膜２３を形成することで、酸化物半導体膜１８に含まれる水素、水等を脱離させることができる。一方、図４（Ｂ）に示す酸化物半導体膜１８を形成した後、１５０℃以上基板歪み点未満、２００℃以上４５０℃以下、または３００℃以上４５０℃以下の加熱処理を行った後、基板を１８０℃以上２６０℃以下に保持しながら、酸化物絶縁膜２３を形成してもよい。この結果、酸化物半導体膜１８に含まれる水素、水等の含有量をさらに低減することが可能であり、さらに電気特性の優れたトランジスタを作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態１と比較して、酸化物半導体膜が積層された多層膜を有する点が異なる。
図７に、半導体装置が有するトランジスタ６０の上面図及び断面図を示す。図７（Ａ）はトランジスタ６０の上面図であり、図７（Ｂ）は、図７（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図７（Ｃ）は、図７（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図７（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。
図７（Ａ）乃至図７（Ｃ）に示すトランジスタ６０は、基板１１上に設けられるゲート電極１５と、ゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重なる多層膜２０と、多層膜２０に接する一対の電極２１、２２と、ゲート絶縁膜１７、多層膜２０、及び一対の電極２１、２２上の保護膜２６と、保護膜２６上のゲート電極２９と、を有する。保護膜２６は、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５を有する。保護膜２６はゲート絶縁膜として機能する。
本実施の形態に示すトランジスタ６０において、多層膜２０は、酸化物半導体膜１８及び酸化物半導体膜１９を有する。即ち、多層膜２０は２層構造である。また、酸化物半導体膜１８の一部がチャネル領域として機能する。また、多層膜２０に接するように、酸化物絶縁膜２３が形成されている。酸化物半導体膜１８と酸化物絶縁膜２３との間に、酸化物半導体膜１９が設けられている。また、酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。
酸化物半導体膜１９は、酸化物半導体膜１８を構成する元素の一種以上から構成される酸化物膜である。このため、酸化物半導体膜１８と酸化物半導体膜１９との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜１９は、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１８よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜１９の伝導帯の下端のエネルギーと、酸化物半導体膜１８の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜１９の電子親和力と、酸化物半導体膜１８の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜１９は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物半導体膜１９として、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜１９のエネルギーギャップを大きくする。（２）酸化物半導体膜１９の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜１８と比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜１９がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満及びＭが５０ａｔｏｍｉｃ％以上、または、Ｉｎが２５ａｔｏｍｉｃ％未満及びＭが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１８及び酸化物半導体膜１９が、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１８と比較して、酸化物半導体膜１９に含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１８に含まれる上記原子と比較して、１．５倍以上、２倍以上、または３倍以上高い原子数比である。
また、酸化物半導体膜１８及び酸化物半導体膜１９が、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１８をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、または、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。または、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、または、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。
酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１８を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１８としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜１９がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜１９としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜１８及び酸化物半導体膜１９の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１９は、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体膜１８へのダメージ緩和膜としても機能する。
酸化物半導体膜１９の厚さは、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍとする。
また、酸化物半導体膜１９は、酸化物半導体膜１８と同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、後述する微結晶構造、または非晶質構造を含む。
酸化物半導体膜１９は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１８及び酸化物半導体膜１９それぞれにおいて、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層した積層構造を有する場合がある。
ここでは、酸化物半導体膜１８及び酸化物絶縁膜２３の間に、酸化物半導体膜１９が設けられている。このため、酸化物半導体膜１９と酸化物絶縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１８との間には隔たりがある。この結果、酸化物半導体膜１８を流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１８とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜１９は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１８へ移動する不純物量を低減することが可能である。また、酸化物半導体膜１９は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１８における不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１８及び酸化物半導体膜１９は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜１８及び酸化物半導体膜１９の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、多層膜２０の代わりに、図７（Ｄ）に示すトランジスタ６５のように、多層膜３４を有してもよい。
多層膜３４は、酸化物半導体膜３１、酸化物半導体膜１８、及び酸化物半導体膜１９を有する。即ち、多層膜３４は３層構造である。また、酸化物半導体膜１８がチャネル領域として機能する。
また、ゲート絶縁膜１７及び酸化物半導体膜３１が接する。即ち、ゲート絶縁膜１７と酸化物半導体膜１８との間に、酸化物半導体膜３１が設けられている。
また、多層膜３４及び酸化物絶縁膜２３が接する。また、酸化物半導体膜１９及び酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１８と酸化物絶縁膜２３との間に、酸化物半導体膜１９が設けられている。
酸化物半導体膜３１は、酸化物半導体膜１９と同様の材料及び形成方法を適宜用いることができる。
酸化物半導体膜３１は、酸化物半導体膜１８より膜厚が小さいと好ましい。酸化物半導体膜３１の厚さを１ｎｍ以上５ｎｍ以下、または１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１８及び酸化物絶縁膜２３の間に、酸化物半導体膜１９が設けられている。このため、酸化物半導体膜１９と酸化物絶縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１８との間には隔たりがある。この結果、酸化物半導体膜１８を流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１８とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜１９は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１８へ移動する不純物量を低減することが可能である。また、酸化物半導体膜１９は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１８における不純物濃度及び酸素欠損量を低減することが可能である。
また、ゲート絶縁膜１７と酸化物半導体膜１８との間に、酸化物半導体膜３１が設けられており、酸化物半導体膜１８と酸化物絶縁膜２３との間に、酸化物半導体膜１９が設けられているため、酸化物半導体膜３１と酸化物半導体膜１８との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１８におけるシリコンや炭素の濃度、または酸化物半導体膜１９と酸化物半導体膜１８との界面近傍におけるシリコンや炭素の濃度を低減することができる。これらの結果、多層膜３４において、一定光電流測定法で導出される吸収係数は、１×１０−３／ｃｍ未満、または１×１０−４／ｃｍ未満となり、局在準位が極めて少ない。
このような構造を有するトランジスタ６５は、酸化物半導体膜１８を含む多層膜３４において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図７（Ａ）に示すトランジスタ６０に設けられる多層膜２０、及び図７（Ｄ）に示すトランジスタ６５に設けられる多層膜３４のバンド構造について、図８を用いて説明する。
ここでは、例として、酸化物半導体膜１８としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜１９としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定することができる。
酸化物半導体膜１８及び酸化物半導体膜１９の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定することができる。
したがって、酸化物半導体膜１８及び酸化物半導体膜１９の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。
図８（Ａ）は、多層膜２０のバンド構造の一部を模式的に示している。ここでは、多層膜２０に酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ａ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１８の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜１９の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図７（Ｂ）において、酸化物絶縁膜２３に相当する。
図８（Ａ）に示すように、酸化物半導体膜１８及び酸化物半導体膜１９において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜２０は、酸化物半導体膜１８と共通の元素を含み、酸化物半導体膜１８及び酸化物半導体膜１９の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図８（Ａ）より、多層膜２０の酸化物半導体膜１８がウェル（井戸）となり、多層膜２０を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１８に形成されることがわかる。なお、多層膜２０は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１８と酸化物半導体膜１９とが連続接合している、ともいえる。
なお、図８（Ａ）に示すように、酸化物半導体膜１９と、酸化物絶縁膜２３との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜１９が設けられることにより、酸化物半導体膜１８と該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１８の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、または０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図８（Ｂ）は、多層膜２０のバンド構造の一部を模式的に示し、図８（Ａ）に示すバンド構造の変形例である。ここでは、多層膜２０に酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１８の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図７（Ｂ）において、酸化物絶縁膜２３に相当する。
図７（Ｂ）に示すトランジスタにおいて、一対の電極２１、２２の形成時に多層膜２０の上方、すなわち酸化物半導体膜１９がエッチングされる場合がある。一方、酸化物半導体膜１８の上面は、酸化物半導体膜１９の成膜時に酸化物半導体膜１８と酸化物半導体膜１９の混合層が形成される場合がある。
例えば、酸化物半導体膜１８が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物半導体膜１９が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜である場合、酸化物半導体膜１８よりも酸化物半導体膜１９のＧａの含有量が多いため、酸化物半導体膜１８の上面には、ＧａＯｘ層または酸化物半導体膜１８よりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜１９がエッチングされた場合においても、ＥｃＳ１のＥｃＩ２側の伝導帯下端のエネルギーが高くなり、図８（Ｂ）に示すバンド構造のようになる場合がある。
図８（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、多層膜２０は、酸化物半導体膜１８のみと見かけ上観察される場合がある。しかしながら、実質的には、酸化物半導体膜１８上には、酸化物半導体膜１８よりもＧａを多く含む混合層が形成されているため、該混合層を１．５層として、捉えることができる。なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜２０に含有する元素を測定した場合、酸化物半導体膜１８の上方の組成を分析することで確認することができる。例えば、酸化物半導体膜１８の上方の組成が、酸化物半導体膜１８中の組成よりもＧａの含有量が多い構成となることで確認することができる。
図８（Ｃ）は、多層膜３４のバンド構造の一部を模式的に示している。ここでは、多層膜３４に酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ｃ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１８の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜１９の伝導帯下端のエネルギーを示し、ＥｃＳ３は酸化物半導体膜３１の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｄ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図７（Ｄ）において、酸化物絶縁膜２３に相当する。
図８（Ｃ）に示すように、酸化物半導体膜３１、酸化物半導体膜１８、及び酸化物半導体膜１９において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜３４は、酸化物半導体膜１８と共通の元素を含み、酸化物半導体膜１８及び酸化物半導体膜３１の間で、酸化物半導体膜１８及び酸化物半導体膜１９の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図８（Ｃ）より、多層膜３４の酸化物半導体膜１８がウェル（井戸）となり、多層膜３４を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１８に形成されることがわかる。なお、多層膜３４は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜３１と、酸化物半導体膜１８と、酸化物半導体膜１９とが連続接合している、ともいえる。
なお、酸化物半導体膜１８と、酸化物絶縁膜２３との界面近傍、酸化物半導体膜１８と、ゲート絶縁膜１７との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、図８（Ｃ）に示すように、酸化物半導体膜１９、３１が設けられることにより、酸化物半導体膜１８と該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合、酸化物半導体膜１８の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅＶ以上、または０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示すデュアルゲート構造のトランジスタにおいて、異なるゲート電極を接続し、同電位とした場合のトランジスタの電気特性について、図７、及び図２６乃至図３１を用いて説明する。
なお、ここでは、図７に示すゲート電極１５と、ゲート電極２９とを、電気的に短絡させてゲート電圧を加えるような駆動方法を、Ｄｕａｌ Ｇａｔｅ駆動という。即ち、Ｄｕａｌ Ｇａｔｅ駆動では、常にゲート電極１５の電圧と、ゲート電極２９の電圧とが等しくなる。
ここで、トランジスタの電気特性について計算した。図２６に計算で用いたトランジスタの構造を示す。なお、計算にはデバイスシミュレーションソフト Ａｔｌａｓ（Ｓｉｌｖａｃｏ社製）を用いた。
図２６（Ａ）に示す構造１のトランジスタは、デュアルゲート構造のトランジスタである。
構造１のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２０８上に絶縁膜２０９が形成される。絶縁膜２０９上にゲート電極２１３が形成される。また、ゲート電極２０１及びゲート電極２１３は、絶縁膜２０３及び絶縁膜２０９に形成される開口部（図示しない。）において、接続される。
図２６（Ｂ）に示す構造２のトランジスタはシングルゲート構造のトランジスタである。
構造２のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２０８上に絶縁膜２０９が形成される。
なお、計算において、ゲート電極２０１の仕事関数φＭを５．０ｅＶと設定した。絶縁膜２０３を、誘電率が４．１である厚さ１００ｎｍの膜と設定した。酸化物半導体膜２０５としてはＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄを３×１０１７ａｔｏｍｓ／ｃｍ３と設定した。一対の電極２０７、２０８の仕事関数φｓｄを４．６ｅＶとし、酸化物半導体膜２０５とオーミック接合と設定した。絶縁膜２０９の比誘電率を４．１とし、厚さを１００ｎｍと設定した。なお、酸化物半導体膜２０５における欠陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ１０μｍ及び１００μｍとした。
＜初期特性バラつきの低減＞
構造１に示すトランジスタのようにＤｕａｌ Ｇａｔｅ駆動とすることで、初期特性のバラつきを低減することができる。これは、Ｄｕａｌ Ｇａｔｅ駆動とすることで、Ｉｄ−Ｖｇ特性のしきい値電圧Ｖｔｈの変動量が、構造２に示すトランジスタに比べて小さくなることに起因する。
ここで、一例として、半導体膜がｎ型化したことによるＩｄ−Ｖｇ特性のマイナスシフトについて説明する。
ドナーイオンの電荷量の合計をＱ（Ｃ）とし、ゲート電極２０１、絶縁膜２０３、及び酸化物半導体膜２０５で形成される容量をＣＢｏｔｔｏｍとし、酸化物半導体膜２０５、絶縁膜２０９、及びゲート電極２１３で形成される容量をＣＴｏｐとする。このとき、構造１に示すトランジスタのＶｔｈの変動量ΔＶを数式（２）に示す。また、構造２に示すトランジスタのＶｔｈの変動量ΔＶを数式（３）に示す。
数式（２）に示すように、構造１に示すトランジスタのようなＤｕａｌ Ｇａｔｅ駆動では、ドナーイオンとゲート電極の間の容量が、ＣＢｏｔｔｏｍ、及びＣＴｏｐの和となるため、しきい値電圧の変動量が小さくなる。
また、構造１及び構造２のトランジスタそれぞれにおいて、ドレイン電圧が０．１Ｖ及び１Ｖのときの電流電圧曲線を計算した結果を図２７に示す。なお、図２７（Ａ）は、構造１に示すトランジスタの電流電圧曲線であり、図２７（Ｂ）は、構造２に示すトランジスタの電流電圧曲線である。ドレイン電圧Ｖｄが０．１Ｖのとき、構造１に示すトランジスタのしきい値電圧は−２．２６Ｖであり、構造２に示すトランジスタのしきい値電圧は−４．７３Ｖであった。
構造１に示すトランジスタのように、Ｄｕａｌ Ｇａｔｅ駆動を採用すると、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のバラつきも同時に低減される。
なお、ここではドナーイオンによるしきい値電圧のマイナスシフトを考慮したが、絶縁膜２０３及び絶縁膜２０９中の固定電荷、可動電荷、あるいは負の電荷（アクセプターライクな準位にトラップされた電子など）によるしきい値電圧のプラスシフトも同様に抑制されるため、バラつきが低減すると考えられる。
＜−ＧＢＴストレス試験の劣化の抑制＞
また、構造１に示すトランジスタのようにＤｕａｌ Ｇａｔｅ駆動とすることで、−ＧＢＴストレス試験の劣化を低減することができる。以下に、−ＧＢＴストレス試験の劣化を低減することができる理由について説明する。
一つ目の理由としては、Ｄｕａｌ Ｇａｔｅ駆動とすることで、静電ストレスが生じない点がある。図２８（Ａ）に、構造１のトランジスタにおいて、ゲート電極２０１及びゲート電極２１３それぞれに−３０Ｖを印加したときの、ポテンシャル等高線をプロットした図を示す。また、図２８（Ｂ）に、図２８（Ａ）のＡ−Ｂ断面におけるポテンシャルを示す。
酸化物半導体膜２０５は真性半導体であり、ゲート電極２０１、２１３に負の電圧が印加され、完全空乏化した時は、ゲート電極２０１、２１３の間には、一切の電荷が存在しない。この状態で、ゲート電極２０１及びゲート電極２１３を等電位にすると、図２８（Ｂ）に示すように、ゲート電極２０１及びゲート電極２１３の間は完全に等電位となる。電位が等しいため、絶縁膜２０３、酸化物半導体膜２０５、及び絶縁膜２０９に静電ストレスは生じない。この結果、可動イオンや、絶縁膜２０３及び絶縁膜２０９におけるキャリアのトラップ・デトラップなど、−ＧＢＴストレス試験の劣化の原因となる現象が発生しない。
二つ目の理由としては、Ｄｕａｌ Ｇａｔｅ駆動とすることで、ＦＥＴの外部からの電場が遮蔽されることである。ここでは、図２６（Ａ）に示す構造１のトランジスタ、及び図２６（Ｂ）に示す構造２のトランジスタそれぞれにおいて、絶縁膜２０９またはゲート電極２１３上に空気中の荷電粒子が吸着するモデルを図２９に示す。
図２９（Ｂ）に示すように、構造２に示すトランジスタにおいては、絶縁膜２０９表面に空気中の正の荷電粒子が吸着する。ゲート電極２０１に負の電圧が印加されると、正の荷電粒子が絶縁膜２０９に吸着される。この結果、図２９（Ｂ）の矢印で示すように、正の荷電粒子の電場が酸化物半導体膜２０５の絶縁膜２０９の界面まで影響し、実質的に正のバイアスが印加された状態となる。この結果、しきい値電圧が負にシフトすると考えられる。
一方、図２９（Ａ）に示すように、構造１に示すトランジスタにおいては、ゲート電極２１３表面に、正の荷電粒子が付着したとしても、図２９（Ａ）の矢印で示すように、ゲート電極２１３が正の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に正の荷電粒子が影響しない。即ち、ゲート電極２１３を有すると、外部からの電荷から、トランジスタを電気的に保護することが可能であり、−ＧＢＴストレス試験の劣化が抑制される。
以上の、二つの理由からＤｕａｌ Ｇａｔｅ駆動のトランジスタにおいて、−ＧＢＴストレス試験の劣化が抑制される。
＜異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制＞
ここで、構造２とした場合の、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動、及びその原因について説明する。
図３０に示すトランジスタは、ゲート電極２３１上にゲート絶縁膜２３３が設けられ、ゲート絶縁膜２３３上に酸化物半導体膜２３５が設けられる。酸化物半導体膜２３５上に一対の電極２３７、２３８が設けられ、ゲート絶縁膜２３３、酸化物半導体膜２３５、及び一対の電極２３７、２３８上に、絶縁膜２３９が設けられる。
なお、計算において、ゲート電極２３１の仕事関数φＭを５．０ｅＶと設定した。ゲート絶縁膜２３３を、誘電率が７．５である厚さ４００ｎｍの膜と、誘電率が４．１である厚さ５０ｎｍの膜の積層構造と設定した。酸化物半導体膜２３５としてはＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄは１×１０１３／ｃｍ３と設定した。一対の電極２３７、２３８の仕事関数φｓｄを４．６ｅＶとし、酸化物半導体膜２３５とオーミック接合と設定した。絶縁膜２３９の比誘電率を３．９とし、厚さを５５０ｎｍと設定した。なお、酸化物半導体膜２３５における欠陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ３μｍ及び５０μｍとした。
次に、図３０（Ａ）に示すトランジスタにおいて、絶縁膜２３９表面に正の荷電粒子が吸着したトランジスタのモデルを図３０（Ｂ）及び図３０（Ｃ）に示す。なお、図３０（Ｂ）においては、絶縁膜２３９の表面に正の固定電荷を一様に仮定した構造であり、図３０（Ｃ）においては、絶縁膜２３９の表面に正の固定電荷を部分的に仮定した構造である。
図３０（Ａ）乃至図３０（Ｃ）に示すトランジスタの電気特性を計算した結果を図３１（Ａ）乃至図３１（Ｃ）に示す。
図３１（Ａ）に示すように、図３０（Ａ）に示すトランジスタの絶縁膜２３９に正の固定電荷を仮定しない場合において、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が略一致している。
一方、図３１（Ｂ）に示すように、図３０（Ｂ）に示すトランジスタの絶縁膜２３９に正の固定電荷を一様に仮定した場合は、しきい値電圧がマイナスシフトしている。一方、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が略一致している。
また、図３１（Ｃ）に示すように、図３０（Ｃ）に示すトランジスタの絶縁膜２３９に正の固定電荷を部分的に仮定した場合は、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が異なっている。
一方、構造１に示すトランジスタにおいては、ゲート電極２１３が設けられているため、上記＜−ＧＢＴストレス試験の劣化の抑制＞で説明したように、ゲート電極２１３が外部の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に荷電粒子が影響しない。即ち、ゲート電極２１３を有すると、外部からの電荷から、トランジスタを電気的に保護することが可能であり、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
以上のことから、デュアルゲート構造とし、各ゲート電極に任意の電圧を印加することで、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、デュアルゲート構造とし、各ゲート電極に同電位の電圧を印加することで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。
＜チャネル幅方向におけるゲート電極の端部と酸化物半導体膜の端部との距離と、しきい値電圧の変動量について＞
図３２に、構造１に示すトランジスタのチャネル幅方向の断面模式図を示す。なお、図３２に示すトランジスタの断面模式図における各構成は、図２６（Ａ）に示す構造１の各構成と縮尺が異なる。
ここで、構造１に示すトランジスタのチャネル幅方向において、ゲート電極２０１とゲート電極２１３が酸化物半導体膜２０５よりも、チャネル幅方向にｔ２だけはみ出しているものの、酸化物半導体膜２０５の側面に対向するゲート電極が無い構造を構造３とする（図３２（Ａ）参照。）。
このとき、構造３に示すトランジスタをＤｕａｌ Ｇａｔｅ駆動したときの、電荷量Ｑ（Ｃ／ｍ２）によるＶｔｈの変動量ΔＶ４は数式（４）のようになる。
なお、トランジスタにおけるＶｔｈの変動量が数式（４）で表せる状況は、酸化物半導体膜２０５の側面における電荷がＶｔｈのシフトを引き起こす主要因である場合に限る。例えば、ゲート電極２０１あるいはゲート電極２１３が酸化物半導体膜２０５からチャネル幅方向にはみ出していないときに、酸化物半導体膜２０５の側面おけるドナーイオンの電荷により寄生チャネルが形成される場合がある。これに対し、構造３の場合は、数式（４）にしたがって、電荷の影響が抑制される。
以上では、電荷の起源として、特に酸化物半導体膜２０５の側面におけるドナーイオンを想定したが、絶縁膜、絶縁膜界面、あるいは酸化物半導体膜における固定電荷、あるいはトラップ準位に捉えられた電子やホールであっても、それらがＶｔｈのシフトを引き起こす主要因である場合には同様の議論が成り立つ。
構造３をより一般化した場合として、ゲート電極２０１とゲート電極２１３が酸化物半導体膜２０５よりも、チャネル幅方向にそれぞれＸＢ、ＸＴだけはみ出している構造４を考える（図３２（Ｂ）参照。）。このとき、ＣＢｏｔｔｏｍとＣＴｏｐは、それぞれ数式（５）と数式（６）のように書き換えられる。
ＸＢ、ＸＴを変化させたときに、数式（５）と数式（６）は、それぞれＸＢ＝ｔ１＋ｔｏｓ、ＸＴ＝ｔ３＋ｔｏｓで数式（７）に示す最大値ＣＢｏｔｔｏｍ Ｍａｘと数式（８）に示すＣＴｏｐ Ｍａｘを取る。
したがって、数式（４）に基づいてＶｔｈの変動量を最も小さくするには、ＸＢ＝ｔ１＋ｔｏｓ、ＸＴ＝ｔ３＋ｔｏｓとすれば良い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。
図９（Ａ）に、半導体装置の一例を示す。図９（Ａ）に示す半導体装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素１００を有する。また、信号線１０９に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１００のうち、いずれかの行に配設されたｎ個の画素１００と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１００のうち、いずれかの列に配設されたｍ個の画素１００に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１００のうち、いずれかの行に配設されたｎ個の画素１００と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素１００のうち、いずれかの列に配設されたｍ個の画素１００に電気的と接続される。
図９（Ｂ）、（Ｃ）は、図９（Ａ）に示す表示装置の画素１００に用いることができる回路構成の一例を示している。
図９（Ｂ）に示す画素１００は、液晶素子１２１と、トランジスタ１０３と、容量素子１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１００の仕様に応じて適宜設定される。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の画素１００のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素１００毎の液晶素子１２１の一対の電極の一方に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図９（Ｂ）に示す画素１００の構成において、トランジスタ１０３のソース電極及びドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の電極の他方に電気的に接続される。また、トランジスタ１０３のゲート電極は、走査線１０７に電気的に接続される。トランジスタ１０３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
図９（Ｂ）に示す画素１００の構成において、容量素子１０５の一対の電極の一方は、電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の電極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１００の仕様に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図９（Ｂ）の画素１００を有する表示装置では、走査線駆動回路１０４により各行の画素１００を順次選択し、トランジスタ１０３をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１００は、トランジスタ１０３がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図９（Ｃ）に示す画素１００は、表示素子のスイッチングを行うトランジスタ１３３と、画素の駆動を制御するトランジスタ１０３と、トランジスタ１３５と、容量素子１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる信号線１０９に電気的に接続される。さらに、トランジスタ１０３のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
トランジスタ１０３のソース電極及びドレイン電極の一方は、アノード線として機能する配線１３７と電気的に接続され、トランジスタ１０３のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０３のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量素子１０５の一方の電極に電気的に接続される。
トランジスタ１０３は、オン状態またはオフ状態になることにより、発光素子１３１に流れる電流を制御する機能を有する。
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えられる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジスタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流をモニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０３のソース電極及びドレイン電極の他方、及びトランジスタ１３３のゲート電極と電気的に接続され、容量素子１０５の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び発光素子１３１の一方の電極に電気的に接続される。
図９（Ｃ）に示す画素１００の構成において、容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン電極の他方、容量素子１０５の他方の電極、及びトランジスタ１０３のソース電極及びドレイン電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソードとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。図９（Ｃ）に示す構成においては、配線１３７に高電源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図９（Ｃ）の画素１００を有する表示装置では、走査線駆動回路１０４により各行の画素１００を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１００は、トランジスタ１０３がオフ状態になることで保持状態になる。さらに、トランジスタ１０３は、容量素子１０５と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次いで、画素１００に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図９（Ｂ）に示す画素１００の上面図を図１０に示す。なお、図１０においては、対向電極及び液晶素子を省略する。
図１０において、走査線として機能する導電膜３０４ｃは、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜３１０ｄは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜３１０ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜３０４ｃは、走査線駆動回路１０４（図９（Ａ）を参照。）と電気的に接続されており、信号線として機能する導電膜３１０ｄ及び容量線として機能する導電膜３１０ｆは、信号線駆動回路１０６（図９（Ａ）を参照。）に電気的に接続されている。
トランジスタ１０３は、走査線及び信号線が交差する領域に設けられている。トランジスタ１０３は、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜（図１０に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅ、酸化物半導体膜３０８ｂ上に形成された保護膜（図１０に図示せず。）、及びゲート電極として機能する導電膜３１６ｃにより構成される。なお、導電膜３０４ｃは、走査線としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ１０２のゲート電極として機能する。また、導電膜３１０ｄは、信号線としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能する。また、図１０において、走査線は、上面形状において端部が酸化物半導体膜３０８ｂの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜３０８ｂに光が照射されず、トランジスタの電気特性の変動を抑制することができる。また、ゲート電極として機能する導電膜３０４ｃ及びゲート電極として機能する導電膜３１６ｃは、開口部３６４ｃにおいて接続する。
また、導電膜３１０ｅは、開口部３６４ｃにおいて、画素電極として機能する透光性を有する導電膜３１６ｂと電気的に接続されている。
容量素子１０５は、開口部３６２において容量線として機能する導電膜３１０ｆと接続されている。また、容量素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜３０８ｃと、トランジスタ１０３上に設けられる窒化物絶縁膜で形成される誘電体膜と、画素電極として機能する透光性を有する導電膜３１６ｃと、で構成されている。導電性を有する膜３０８ｃは透光性を有するため、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１００内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、５５％以上、または６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。
また、図１０に示す画素１００は、信号線として機能する導電膜３１０ｄと平行な辺と比較して走査線として機能する導電膜３０４ｃと平行な辺の方が長い形状であり、且つ容量線として機能する導電膜３１０ｆが、信号線として機能する導電膜３１０ｄと平行な方向に延伸して設けられている。この結果、画素１００に占める導電膜３１０ｆの面積を低減することが可能であるため、開口率を高めることができる。また、容量線として機能する導電膜３１０ｆが接続電極を用いず、直接導電性を有する膜３０８ｃと接するため、さらに開口率を高めることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図１０の一点鎖線Ｃ−Ｄ間における断面図を図１１に示す。なお、図１１において、走査線駆動回路１０４及び信号線駆動回路１０６を含む駆動回路部（上面図を省略する。）の断面図をＡ−Ｂに示す。本実施の形態においては、縦電界方式の液晶表示装置について説明する。
本実施の形態に示す表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子３２２が挟持されている。
液晶素子３２２は、基板３０２の上方の透光性を有する導電膜３１６ｂと、配向性を制御する膜（以下、配向膜３１８、３５２という）と、液晶層３２０と、導電膜３５０と、を有する。なお、透光性を有する導電膜３１６ｂは、液晶素子３２２の一方の電極として機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりトランジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜上に設けられる。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅ、絶縁膜３１２、絶縁膜３１４、及びゲート電極として機能する導電膜３１６ｃによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂは、ゲート絶縁膜上に設けられる。また、導電膜３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１２及び絶縁膜３１４に設けられた開口部において、導電膜３１０ｅと接続する。
また、一方の電極として機能する導電性を有する膜３０８ｃ、誘電体膜として機能する絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量素子１０５を構成する。導電性を有する膜３０８ｃは、ゲート絶縁膜上に設けられる。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１６ａで接続される。
導電膜３０４ｂ及び透光性を有する導電膜３１６ａは、絶縁膜３０６及び絶縁膜３１２に設けられた開口部において接続する。また、導電膜３１０ｃと透光性を有する導電膜３１６ａは、絶縁膜３１２及び絶縁膜３１４に設けられた開口部において接続する。
ここで、図１１に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜３０４ｃは、画素部１０１に形成され、画素部のトランジスタのゲート電極として機能する。また、導電膜３０４ｂは、走査線駆動回路１０４に形成され、導電膜３１０ｃと接続する。
基板３０２は、実施の形態１に示す基板１１の材料を適宜用いることができる。
導電膜３０４ａ、３０４ｂ、３０４ｃとしては、実施の形態１に示すゲート電極１５の材料及び作製方法を適宜用いることができる。
基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタのゲート絶縁膜、及び画素部１０１のトランジスタのゲート絶縁膜としての機能を有する。
絶縁膜３０５としては、実施の形態１に示すゲート絶縁膜１７で説明した窒化物絶縁膜を用いて形成することが好ましい。絶縁膜３０６としては、実施の形態１に示すゲート絶縁膜１７で説明した酸化物絶縁膜を用いて形成することが好ましい。
絶縁膜３０６上には、酸化物半導体膜３０８ａ、３０８ｂ、導電性を有する膜３０８ｃが形成されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜３０８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。導電性を有する膜３０８ｃは、容量素子１０５の一方の電極として機能する。
酸化物半導体膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃは、実施の形態１に示す酸化物半導体膜１８の材料及び作製方法を適宜用いることができる。
導電性を有する膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同様に、酸化物半導体膜であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。
酸化物半導体膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃは共に、ゲート絶縁膜上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜３０８ａ、３０８ｂと比較して、導電性を有する膜３０８ｃの不純物濃度が高い。例えば、酸化物半導体膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、導電性を有する膜３０８ｃに含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜３０８ａ、３０８ｂと比較して、導電性を有する膜３０８ｃに含まれる水素濃度は２倍、または１０倍以上である。
また、導電性を有する膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂより抵抗率が低い。導電性を有する膜３０８ｃの抵抗率が、酸化物半導体膜３０８ａ、３０８ｂの抵抗率の１×１０−８倍以上１×１０−１倍以下で有ることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、または、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
酸化物半導体膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、酸化物半導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸化物半導体膜３０８ａ、３０８ｂは、半導体として機能し、酸化物半導体膜３０８ａ、３０８ｂを有するトランジスタは、優れた電気特性を有する。
一方、導電性を有する膜３０８ｃは、開口部３６２（図１４（Ａ）参照。）において絶縁膜３１４と接する。絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、絶縁膜３１４をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に絶縁膜３１４に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は、導電性が高くなり導体として機能する。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、酸化物半導体膜３０８ａ、３０８ｂと同様の材料を主成分とし、且つ水素濃度が酸化物半導体膜３０８ａ、３０８ｂより高いことにより、導電性が高められた金属酸化物を、導電性を有する膜３０８ｃとよぶ。
ただし、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃは、場合によっては、絶縁膜３１４と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃは、場合によっては、酸化物半導体膜３０８ａ、または、３０８ｂと別々の工程で形成されてもよい。その場合には、導電性を有する膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと、異なる材質を有していても良い。例えば、導電性を有する膜３０８ｃは、ＩＴＯ、または、インジウム亜鉛酸化物等を用いて形成してもよい。
本実施の形態に示す半導体装置は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、半導体装置の作製工程を削減できる。また、容量素子は、一対の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、実施の形態１に示す一対の電極２１、２２の材料及び作製方法を適宜用いることができる。
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、導電性を有する膜３０８ｃ、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様に、酸化物半導体膜との界面特性を向上させることが可能な材料を用いることが好ましく、少なくとも実施の形態１に示す酸化物絶縁膜２４と同様の材料及び作製方法を適宜用いることができる。また、実施の形態１に示すように、酸化物絶縁膜２３及び酸化物絶縁膜を積層して形成してもよい。
絶縁膜３１４は、絶縁膜３０５と同様に、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、実施の形態１に示す窒化物絶縁膜２５の材料及び作製方法を適宜用いることができる。
また、絶縁膜３１４上には透光性を有する導電膜３１６ａ、３１６ｂ、及びゲート電極として機能する導電膜３１６ｃが形成されている。透光性を有する導電膜３１６ａは、開口部３６４ａ（図１４（Ｃ）参照。）において導電膜３０４ｂと電気的に接続され、開口部３６４ｂ（図１４（Ｃ）参照。）において導電膜３１０ｃと電気的に接続される。即ち、導電膜３０４ｂ及び導電膜３１０ｃを接続する接続電極として機能する。透光性を有する導電膜３１６ｂは、開口部３６４ｃ（図１４（Ｃ）参照。）において導電膜３１０ｅと電気的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜３１６ｂは、容量素子の一対の電極の一方として機能することができる。導電膜３１６ｃは、開口部３６４ｃ（図１０参照。）において導電膜３０４ｃと電気的に接続される。
導電膜３０４ｂ及び導電膜３１０ｃが直接接するような接続構造とするには、導電膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパターニングを行い、マスクを形成する必要があるが、図１１の接続構造には、当該フォトマスクが不要である。しかしながら、図１１のように、透光性を有する導電膜３１６ｂにより、導電膜３０４ｂ及び導電膜３１０ｃを接続することで、導電膜３０４ｂ及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少なくすることができる。即ち、半導体装置の作製工程を削減することが可能である。
透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成されている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電膜３１６ａ、３１６ｂ、及び導電膜３５０上には、配向膜としての機能を有する絶縁膜を別途形成してもよい。
また、透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃと導電膜３５０との間には、液晶層３２０が形成されている。また液晶層３２０は、シール材（図示しない）を用いて、基板３０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。
また、透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃと導電膜３５０との間に液晶層３２０の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
図１１に示す半導体装置に示す基板３０２上に設けられた素子部の作製方法について、図１２乃至図１５を用いて説明する。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４ｃの形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。（図１２（Ａ）参照）。
また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法等を用いて形成することができる。
次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形成し、絶縁膜３０５上に絶縁膜３０６を形成する（図１２（Ａ）参照）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成することができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物の混入が抑制され好ましい。
次に、絶縁膜３０６上に酸化物半導体膜３０７を形成する（図１２（Ｂ）参照）。
酸化物半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。
次に、酸化物半導体膜３０７を所望の領域に加工することで、島状の酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用いることができる（図１２（Ｃ）参照）。
次に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に導電膜３０９を形成する（図１３（Ａ）参照）。
導電膜３０９としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３０９を所望の領域に加工することで、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅの形成は、所望の領域に第３のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図１３（Ｂ）参照）。
次に、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上を覆うように、絶縁膜３１１を形成する（図１３（Ｃ）参照）。
絶縁膜３１１としては、実施の形態１に示す酸化物絶縁膜２３及び酸化物絶縁膜２４と同様の条件を用いて積層して形成することができる。実施の形態１に示すように、酸化物絶縁膜２３を加熱しながら形成することで、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、に含まれる水素、水等を脱離させ、高純度化された酸化物半導体膜を形成することができる。
次に、絶縁膜３１１を所望の領域に加工することで、絶縁膜３１２、及び開口部３６２を形成する。なお、絶縁膜３１１、及び開口部３６２の形成は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。（図１４（Ａ）参照）。
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成する。開口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
こののち、実施の形態１と同様に、加熱処理を行って、絶縁膜３１１に含まれる酸素の一部を酸化物半導体膜３０８ａ、３０８ｂに酸素を移動させ、酸化物半導体膜３０８ａ、３０８ｂに含まれる酸素欠損量を低減することができる。
次に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１３を形成する（図１４（Ｂ）参照）。
絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法を用いて形成することができる。
絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにおいて水素は酸素と結合し、キャリアである電子が生成される。この結果、酸化物半導体膜３０８ｄは、導電性が高くなり、導電性を有する膜３０８ｃとなる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上４００℃以下、または３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜３０８ａ、３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３１３を所望の領域に加工することで、絶縁膜３１４、及び開口部３６４ａ、３６４ｂ、３６４ｃ、３６４ｄ（図１０参照。）、を形成する。なお、絶縁膜３１４、及び開口部３６４ａ、３６４ｂ、３６４ｃは、所望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１４（Ｃ）参照）。
また、開口部３６４ａは、導電膜３０４ｂの表面が露出するように形成する。また、開口部３６４ｂは、導電膜３１０ｃが露出するように形成する。また、開口部３６４ｃは、導電膜３１０ｅが露出するように形成する。また、開口部３６４ｄは、導電膜３０４ｃが露出するように形成する。
なお、開口部３６４ａ、３６４ｂ、３６４ｃ、３６４ｄの形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６４ａ、３６４ｂ、３６４ｃ、３６４ｄの形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、開口部３６４ａ、３６４ｂ、３６４ｃ、３６４ｄを覆うように絶縁膜３１４上に導電膜３１５を形成する（図１５（Ａ）参照）。
導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１５を所望の領域に加工することで、透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃを形成する。なお、透光性を有する導電膜３１６ａ、３１６ｂ、導電膜３１６ｃの形成は、所望の領域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１５（Ｂ）参照）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。
なお、本実施の形態では、絶縁膜３１４に含まれる水素を酸化物半導体膜３０８ｄに拡散させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、３０８ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸化物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに曝す方法がある。
次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下説明を行う。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用することができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図１６（Ａ）参照）。
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図１６（Ｂ）参照）。
絶縁膜３４８としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６中に含まれる不純物等を液晶層３２０側に拡散することを抑制することができる。ただし、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としてもよい。
次に、絶縁膜３４８上に導電膜３５０を形成する（図１６（Ｃ）参照）。導電膜３５０としては、導電膜３１５に示す材料を援用することができる。
以上の工程で基板３４２上に形成される構造を形成することができる。
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１４、透光性を有する導電膜３１６ａ、３１６ｂと、基板３４２上に形成された導電膜３５０上に、それぞれ配向膜３１８と配向膜３５２を形成する。配向膜３１８、配向膜３５２は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２との間に液晶層３２０を形成する。液晶層３２０の形成方法としては、ディスペンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上の工程で、図１１に示す表示装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
＜変形例１＞
画素１００に液晶素子を用いた液晶表示装置の変形例について説明する。図１１に示す液晶表示装置において、導電性を有する膜３０８ｃは絶縁膜３１４と接しているが、絶縁膜３０５と接する構造とすることができる。この場合、図１４に示すような開口部３６２を設ける必要が無いため、透光性を有する導電膜３１６ａ、３１６ｂ表面の段差を低減することが可能である。このため、液晶層３２０に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い半導体装置を作製することができる。
このような構造は、図１２（Ｂ）において、酸化物半導体膜３０７を形成する前に、絶縁膜３０６を選択的にエッチングして、絶縁膜３０５の一部を露出させればよい。
＜変形例２＞
本実施の形態及び変形例では、絶縁膜３１４、透光性を有する導電膜３１６ａ、３１６ｂ、または導電膜３１６ｃと、配向膜３１８との間に、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を設けてもよい。アクリル系樹脂等の有機絶縁膜は平坦性が高いため、透光性を有する導電膜３１６ｂの表面の段差を低減することが可能である。このため、液晶層３２０に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い半導体装置を作製することができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、及び非晶質酸化物半導体について説明する。
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、５μｍ２以上、または１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以上、８０％以上、または９５％以上有することで、単結晶に近い物性の薄膜となる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えばＸＲＤ装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、または複数種の配向を示す複数のピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
図１７は、ｎｃ−ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折を行った例である。ここでは、試料を、ｎｃ−ＯＳ膜の被形成面に垂直な方向に切断し、厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、径が１ｎｍの電子線を、試料の切断面に垂直な方向から入射させる。図１７より、ｎｃ−ＯＳ膜を有する試料に対し、ナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の結晶面への配向性は見られないことがわかった。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
上記実施の形態で開示された酸化物半導体膜はスパッタリングにより形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、ＩｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
本実施例では、トランジスタのＶｇ−Ｉｄ特性及びゲートＢＴストレス試験の測定結果について説明する。
本実施例では、本発明の一態様である試料１乃至３と、比較用の試料４乃至６を作製した。まず、試料１の作製工程について説明する。本発明の一態様である試料１乃至試料３については図１８を参照して、比較用の試料４乃至６については図１９を参照して、それぞれ説明を行う。
（試料１）
試料１は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８及び一対の電極５２１、５２２上の保護膜５２６と、保護膜５２６上に設けられ、且つゲート電極５１５と重畳する領域に設けられたバックゲート電極５２７と、を有する（図１８参照）。
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜５２５の３層の積層構造で形成した。また、バックゲート電極５２７の両端部は、図１８（Ｂ）に示すように、ゲート電極５１５の両端部と概略一致している。また、バックゲート電極５２７は、図１８（Ｃ）に示すように、保護膜５２６を介して酸化物半導体膜５１８を覆うように形成した。
次に、図１８に示す試料１の作製方法を以下に示す。
まず、基板５１１としてガラス基板を用い、基板５１１上にゲート電極５１５を形成した。
ゲート電極５１５として、スパッタリング法で厚さ２００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極５１５上にゲート絶縁膜５１７を形成した。
ゲート絶縁膜５１７として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成した。
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜の３層積層構造とした。
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃とした。
次に、ゲート絶縁膜５１７を介してゲート電極５１５に重なる酸化物半導体膜５１８を形成した。
ここでは、ゲート絶縁膜５１７上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法で形成した。
酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素をスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、酸化物半導体膜５１８に接する一対の電極５２１、５２２を形成した。
ここでは、ゲート絶縁膜５１７及び酸化物半導体膜５１８上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ２００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極５２１、５２２を形成した。
次に、減圧された処理室に基板を移動し、３５０℃で加熱した後、処理室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一酸化二窒素雰囲気で発生させた酸素プラズマに酸化物半導体膜５１８を曝した。
次に、酸化物半導体膜５１８及び一対の電極５２１、５２２上に保護膜５２６を形成した。ここでは、保護膜５２６として、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜５２５を形成した。
まず、上記酸素プラズマ処理の後、大気に曝すことなく、連続的に酸化物絶縁膜５２３及び酸化物絶縁膜５２４を形成した。酸化物絶縁膜５２３として厚さ５０ｎｍの酸化窒化シリコン膜を形成し、酸化物絶縁膜５２４として厚さ４００ｎｍの酸化窒化シリコン膜を形成した。
酸化物絶縁膜５２３は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
酸化物絶縁膜５２４は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、酸化物絶縁膜５２３及び酸化物絶縁膜５２４から水、窒素、水素等を脱離させると共に、酸化物絶縁膜５２４に含まれる酸素の一部を酸化物半導体膜５１８へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、酸化物絶縁膜５２４上に厚さ１００ｎｍの窒化物絶縁膜５２５を形成した。窒化物絶縁膜５２５は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、保護膜５２６上に酸化物絶縁膜を形成した（図示しない）。ここでは、流量２００ｓｃｃｍの有機シランガスである珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と、流量１００００ｓｃｃｍの酸素を原料ガスとし、処理室の圧力１７５Ｐａ、基板温度を３５０℃とし、３３００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、保護膜５２６上の酸化物絶縁膜上にバックゲート電極５２７を形成した。ここでは、バックゲート電極５２７として、スパッタリング法により厚さ１００ｎｍの酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお、該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料１を作製した。
（試料２）
試料２は、試料１と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料２の酸化物半導体膜５１８を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層構造とした。
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素をスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導体膜及び第２の酸化物半導体膜を形成する際の基板温度を１７０℃とした。
試料２については、酸化物半導体膜５１８以外の構成については、試料１と同様のため、試料１の記載を援用することで形成することができる。
（試料３）
試料３は、試料１と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料３の酸化物半導体膜５１８は、第１の酸化物半導体膜と第２の酸化物半導体膜と第３の酸化物半導体膜の積層構造とした。
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素及び流量１００ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
次に、第２の酸化物半導体膜上に真空中で連続して第３の酸化物半導体膜を形成した。第３の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導体膜、第２の酸化物半導体膜、及び第３の酸化物半導体膜を形成する際の基板温度を１７０℃とした。
試料３については、酸化物半導体膜５１８以外の構成については、試料１と同様のため、試料１の記載を援用することで形成することができる。
（試料４）
試料４は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８及び一対の電極５２１、５２２上の保護膜５２６と、保護膜５２６上に設けられ、且つゲート電極５１５と重畳する領域に設けられたバックゲート電極５２８と、を有する（図１９参照）。
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜５２５の３層の積層構造で形成した。また、バックゲート電極５２８は、図１９（Ｂ）に示すように、酸化物半導体膜５１８の両端部よりも内側に位置するように形成した。また、バックゲート電極５２８は、図１９（Ｃ）に示すように、保護膜５２６を介して酸化物半導体膜５１８の内側に位置するように形成した。ただし、図１９（Ｃ）において、バックゲート電極５２８の１つの端部は、酸化物半導体膜５１８よりも外側にはみ出すように形成している。
次に、図１９に示す試料４の作製方法を以下に示す。
保護膜５２６の形成までは、先に記載した試料１と同様の作製工程とした。
次に、保護膜５２６上に酸化物絶縁膜を形成した（図示しない）。ここでは、流量２００ｓｃｃｍの有機シランガスである珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と、流量１００００ｓｃｃｍの酸素を原料ガスとし、処理室の圧力１７５Ｐａ、基板温度を３５０℃とし、３３００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、保護膜５２６上の酸化物絶縁膜上にバックゲート電極５２７を形成した。ここでは、バックゲート電極５２７として、スパッタリング法により厚さ１００ｎｍの酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお、該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料４を作製した。
（試料５）
試料５は、試料４と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料５の酸化物半導体膜５１８は、第１の酸化物半導体膜と第２の酸化物半導体膜の積層構造とした。
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素及び流量１００ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導体膜及び第２の酸化物半導体膜を形成する際の基板温度を１７０℃とした。
試料５については、酸化物半導体膜５１８以外の構成については、試料４と同様のため、試料４の記載を援用することで形成することができる。
（試料６）
試料６は、試料４と比較し酸化物半導体膜５１８の構造が異なる。具体的には、試料６の酸化物半導体膜５１８は、第１の酸化物半導体膜と第２の酸化物半導体膜と第３の酸化物半導体膜の積層構造とした。
まず、第１の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
次に、第１の酸化物半導体膜上に真空中で連続して第２の酸化物半導体膜を形成した。第２の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）のターゲットとし、流量１００ｓｃｃｍの酸素及び流量１００ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。
次に、第２の酸化物半導体膜上に真空中で連続して第３の酸化物半導体膜を形成した。第３の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、流量３０ｓｃｃｍの酸素及び流量２７０ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１の酸化物半導体膜、第２の酸化物半導体膜、及び第３の酸化物半導体膜を形成する際の基板温度を１７０℃とした。
試料６については、酸化物半導体膜５１８以外の構成については、試料４と同様のため、試料４の記載を援用することで形成することができる。
なお、上記作製した試料１乃至試料６は、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が５０μｍのトランジスタである。
＜Ｖｇ−Ｉｄ特性＞
次に、試料１乃至試料６のトランジスタの初期特性としてＶｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧という。）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧という。）を−１５Ｖ乃至＋２０Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流という。）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
＜ゲートＢＴストレス試験＞
次に、初期特性の測定が終了した試料１乃至試料６のゲートＢＴストレス試験（以下、ＧＢＴ試験）を行った。ここでは、ＧＢＴ試験条件としては、基板温度を６０℃とし、測定環境を暗室下（ｄａｒｋ環境下）において、ゲート電圧として＋３０Ｖを印加して１時間のストレスを試料１乃至試料６に与えた。ＧＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経時変化）を短時間で評価することができる。ＧＢＴ試験前後におけるトランジスタの特性の変動量を調べることは、信頼性を調べるための重要な指標となる。
図２０及び図２１に、各試料のトランジスタのＶｇ−Ｉｄ特性及びＧＢＴ試験後のＶｇ−Ｉｄ特性を示す。なお、図２０（Ａ）は試料１の初期特性及びＧＢＴ後の特性結果を、図２０（Ｂ）は試料２の初期特性及びＧＢＴ後の特性結果を、図２０（Ｃ）は試料３の初期特性及びＧＢＴ後の特性結果を、図２１（Ａ）は試料４の初期特性及びＧＢＴ後の特性結果を、図２１（Ｂ）は試料５の初期特性及びＧＢＴ後の特性結果を、図２１（Ｃ）は試料６の初期特性及びＧＢＴ後の特性結果を、それぞれ表す。
また、図２０及び図２１に示す各グラフにおいて、横軸はゲート電圧Ｖｇを、第１の縦軸はドレイン電流Ｉｄを、第２の縦軸は電界効果移動度μＦＥを、それぞれ表す。
なお、横軸は−１５Ｖから２０Ｖとして示した。また、実線は、ドレイン電圧Ｖｄが１Ｖ、１０Ｖのときの初期特性のＶｇ−Ｉｄ特性と、ゲート電圧Ｖｇを１０Ｖとしたときのゲート電圧に対する初期特性の電界効果移動度を表す。また、破線は、ドレイン電圧Ｖｄが１Ｖ、１０ＶのときのＧＢＴ試験後のＶｇ−Ｉｄ特性と、ゲート電圧Ｖｇを１０Ｖとしたときのゲート電圧に対するＧＢＴ試験後の電界効果移動度を表す。なお、当該電界効果移動度は各試料の飽和領域での結果である。
また、各試料において、基板内に同じ構造のトランジスタを２０個作製した。したがって、図２０及び図２１に示すグラフにおいては、２０個のトランジスタのデータを重ねて示している。
図２０及び図２１より、試料１乃至試料６において、実線で示す初期特性においては、良好なスイッチング特性が得られていることが分かる。一方で、破線で示すＧＢＴ試験後の特性においては、試料１乃至試料３においては、初期特性に対して概ね変動がない、または変動が極めて少ない（破線が実線と概ね重なって図示されている）。しかしながら、図２１に示す試料４乃至試料６においては、実線で示す初期特性に対して、破線で示すＧＢＴ試験後の特性において、大きな変動が確認される。具体的には、ＧＢＴ試験後において立ち上がりの電圧がマイナス方向にシフトしている。また、ゲート電圧（Ｖｇ）をマイナス方向からプラス方向に変化させた際に段階的に変化する２つのピークを有している。
本発明の一態様である試料１乃至試料３と、比較用の試料４乃至試料６の大きな構造の違いとして、バックゲート電極（バックゲート電極５２７及びバックゲート電極５２８）の形状が異なる。本発明の一態様である試料１乃至試料３においては、バックゲート電極５２７の形状が酸化物半導体膜５１８を覆い、且つゲート電極５１５と端部と重畳している。別言すると、酸化物半導体膜５１８のチャネル部の側面を上下のゲート電極（ゲート電極５１５及びバックゲート電極５２７）によって、覆われた構造といえる。また、別言すると、酸化物半導体膜５１８のチャネル部側面の外周部で上下のゲート電極（ゲート電極５１５及びバックゲート電極５２７）が誘電体（ゲート絶縁膜５１７及び保護膜５２６）を介して対向している構造ともいえる。
一方で、比較用の試料４乃至試料６においては、バックゲート電極５２８の形状が、酸化物半導体膜５１８よりも内側に形成されている。
ＧＢＴ試験後において、酸化物半導体膜５１８のチャネル部側面の外周部において、寄生チャネルが形成されやすい。しかしながら、本発明の一態様の試料１乃至試料３は、酸化物半導体膜５１８のチャネル部側面の外周部を、上下のゲート電極（ゲート電極５１５及びバックゲート電極５２７）によって覆われた構造である。したがって、上下のゲート電極によって、酸化物半導体膜５１８のチャネル部側面の外周部に発生しうる寄生チャネルを無くす、または寄生チャネルの影響を低減することができる。
本実施例では、ＧＢＴ試験後の劣化特性におけるデバイスの寿命推定について説明する。
本実施例では、本発明の一態様である試料７を作製した。また、試料８乃至１０を比較例として用いた。本発明の一態様である試料７については図２２を参照して、比較用の試料８乃至１０については図２３及び図２４を参照して、それぞれ説明を行う。
（試料７）
試料７は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８及び一対の電極５２１、５２２上の保護膜５２６と、保護膜５２６上に設けられ、且つゲート電極５１５と重畳する領域に設けられたバックゲート電極５２７と、を有する（図２２参照）。
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜５２５の３層の積層構造で形成した。また、バックゲート電極５２７の両端部は、図２２（Ｂ）に示すように、ゲート電極５１５の両端部と概略一致している。また、バックゲート電極５２７は、図２２（Ｃ）に示すように、保護膜５２６を介して酸化物半導体膜５１８を覆うように形成した。
なお、図２２に示す試料７の作製方法について、実施例１に示す試料１と同様の作製方法である。したがって、試料７は、試料１に記載の作製方法を援用することで形成することができる。
（試料８）
試料８は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、酸化物半導体膜５１８上に設けられ、且つ酸化物半導体膜５１８に達する一対の開口部５５０、５５２を有する保護膜５４０と、保護膜５４０上に設けられ、且つ酸化物半導体膜５１８に接する一対の電極５２１、５２２と、保護膜５４０及び一対の電極５２１、５２２上の保護膜５４２と、保護膜５４２上に設けられ、且つゲート電極５１５と重畳する領域に設けられたバックゲート電極５４４と、を有する（図２３参照）。
なお、バックゲート電極５４４の端部は、図２３（Ｂ）に示すように、ゲート電極５１５の両端部よりも内側に位置する。また、バックゲート電極５４４は、図２３（Ｃ）に示すように、保護膜５４０、５４２を介して酸化物半導体膜５１８を覆う。
次に、図２３に示す試料８の構成を以下に示す。
基板５１１上にゲート電極５１５を有する。ゲート電極５１５は、厚さ３０ｎｍのＭｏ−Ｔｉ膜と厚さ３１５ｎｍのＣｕ膜の積層膜である。
ゲート電極５１５上にゲート絶縁膜５１７を有する。ゲート絶縁膜５１７は、厚さ３０ｎｍの窒化シリコン膜と、厚さ４００ｎｍの酸化シリコン膜の積層膜である。
ゲート絶縁膜５１７上に酸化物半導体膜５１８を有する。酸化物半導体膜５１８は、厚さ５０ｎｍのＩＧＺＯ膜である。
酸化物半導体膜５１８上に開口部５５０、５５２を備えた保護膜５４０を有する。保護膜５４０は、厚さ１００ｎｍの酸化シリコン膜である。
開口部５５０、５５２を覆うように保護膜５４０上に一対の電極５２１、５２２を有する。電極５２１、５２２は、厚さ３０ｎｍのＭｏ−Ｔｉ膜と、厚さ４２５ｎｍのＣｕ膜の積層膜である。
保護膜５４０及び電極５２１、５２２上に保護膜５４２を有する。保護膜５４２は、厚さ３２５ｎｍの酸化シリコン膜である。
保護膜５４２上にバックゲート電極５４４を有する。バックゲート電極５４４は、厚さ３０ｎｍのＭｏ−Ｔｉ膜と、厚さ１０ｎｍのＩＴＯ膜の積層膜である。
（試料９）
試料９は、基板５１１と、基板５１１上のゲート電極５１５と、基板５１１及びゲート電極５１５上のゲート絶縁膜５１７と、ゲート絶縁膜５１７上に設けられ、且つゲート電極５１５と重畳する領域に設けられた酸化物半導体膜５１８と、ゲート絶縁膜５１７及び酸化物半導体膜５１８上の一対の電極５２１、５２２と、酸化物半導体膜５１８、及び一対の電極５２１、５２２上の保護膜５２６と、を有する（図２４参照）。
なお、保護膜５２６は、酸化物絶縁膜５２３、酸化物絶縁膜５２４、及び窒化物絶縁膜５２５の３層の積層構造で形成した。
また、試料９は、試料７と比較しバックゲート電極が設けられていない構造である。
次に、図２４に示す試料９の作製方法を以下に示す。
基板５１１上にゲート電極５１５を形成した。ゲート電極５１５としては、厚さ１０ｎｍのタングステン膜を用いた。
次に、ゲート電極５１５上にゲート絶縁膜５１７を形成した。ゲート絶縁膜５１７としては、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成した。
次に、ゲート絶縁膜５１７上に酸化物半導体膜５１８を形成した。酸化物半導体膜５１８としては、厚さ３５ｎｍのＩＧＺＯ膜を用いた。該ＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットを用いた。
次に酸化物半導体膜５１８上に一対の電極５２１、５２２を形成した。電極５２１、５２２としては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ２００ｎｍのチタン膜と、の積層膜を用いた。
次に、酸化物半導体膜５１８及び電極５２１、５２２上に保護膜５２６を形成した。保護膜５２６としては、厚さ５０ｎｍの酸化窒化シリコン膜と、厚さ４００ｎｍの酸化窒化シリコン膜と、厚さ１００ｎｍの窒化シリコン膜を用いた。なお、厚さ５０ｎｍの酸化窒化シリコン膜は、基板温度を３５０℃として成膜した。また、厚さ４００ｎｍの酸化窒化シリコン膜及び厚さ１００ｎｍの窒化シリコン膜は基板温度２２０℃として成膜した。
以上の工程により、試料９を作製した。
（試料１０）
試料１０は、先に記載した試料９と酸化物半導体膜５１８及び酸化物半導体膜５１８形成後の熱処理が異なる。
具体的には、試料１０の酸化物半導体膜５１８としては、第１の酸化物半導体膜と、第２の酸化物半導体膜の積層構造とした。第１の酸化物半導体膜としては、厚さ３５ｎｍのＩＧＺＯ膜を用いた。なお、第１の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットを用いた。また、第２の酸化物半導体膜としては、厚さ２０ｎｍのＩＧＺＯ膜を用いた。なお、第２の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットを用いた。
また、試料１０の酸化物半導体膜５１８形成後、窒素雰囲気で、４５０℃、１時間の加熱処理を行った。
以上の工程により、試料１０を作製した。なお、試料１０の上述した工程以外は、先に記載の試料９と同様のため、先の記載を援用することで試料１０を作製することができる。
なお、試料７、試料９、及び試料１０のトランジスタは、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が５０μｍである。また、試料８のトランジスタは、チャネル長（Ｌ）が１０．２μｍ、チャネル幅（Ｗ）が８２．６μｍである。
＜プラスＧＢＴ試験におけるデバイス寿命推定について＞
次に、上記作製した試料７乃至１０のプラスＧＢＴ試験を行った。ここでは、ゲートＢＴストレス試験条件としては、基板温度を６０℃とし、測定環境を暗室下（ｄａｒｋ環境下）において、ゲート電圧として＋３０Ｖを印加してストレス時間を条件振りした。
なお、試料７、試料９、及び試料１０については、それぞれにおいてストレス時間を１００秒、５００秒、１５００秒、２０００秒、３６００秒として、しきい値電圧の変動量を測定した。また、試料８については、ストレス時間を１００秒、３００秒、６００秒、１０００秒、１８００秒、３６００秒として、しきい値電圧の変動量を測定した。
図２５に試料７乃至試料１０の各ストレス時間におけるしきい値電圧の変動量と、各変動量から得た近似曲線を示す。なお、図２５に示す近似曲線は、全て累乗近似線とした。また、図２５は両対数グラフであり、図２５において、横軸は対数で表したストレス時間を示し、縦軸は対数で表したしきい値電圧の変動量（ΔＶｔｈ）を示す。また、図２５に示す両対数グラフは、横軸と縦軸の対数目盛の間隔が等しい。
図２５に示す結果より、本発明の一態様である試料７の対数で表したストレス時間に対する、対数で表したしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が１７°近傍であることがわかる。また、ストレス時間が０．１時間のときのしきい値電圧の変動量が０．０６Ｖ近傍であることがわかる。また、試料７の累乗近似線の傾きは、０．３１１９Ｖ／ｈｒであった。
また、比較用の試料８の対数で表したストレス時間に対する、対数で表したしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が３１°近傍であることがわかる。また、ストレス時間が０．１時間のときのしきい値電圧の変動量が０．０５Ｖ近傍であることがわかる。また、試料８の累乗近似線の傾きは、０．５９９３Ｖ／ｈｒであった。
また、比較用の試料９の対数で表したストレス時間に対する、対数で表したしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が２４°近傍であることがわかる。また、ストレス時間が０．１時間のときのしきい値電圧の変動量が０．４Ｖ近傍であることがわかる。また、試料９の累乗近似線の傾きは、０．４１Ｖ／ｈｒであった。
また、比較用の試料１０の対数で表したストレス時間に対する、対数で表したしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が２７°近傍であることがわかる。また、ストレス時間が０．１時間のときのしきい値電圧の変動量が０．０２Ｖ近傍であることがわかる。また、試料１０の累乗近似線の傾きは、０．４１５３Ｖ／ｈｒであった。
図２５に示すように、本発明の一態様の試料７は、対数で表したストレス時間に対する、対数で表したしきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖの直線とがなす角度が３０°以下であり、ストレス時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満である。このような関係を用いた半導体装置は、しきい値電圧の変動量が小さい。本発明の一態様の試料７は、酸化物半導体膜のチャネル形成領域の側面を上下のゲート電極によって覆うことで、トランジスタ特性の変動量を低減できることが分かった。

Claims (11)

  1. 絶縁表面上の第１のゲート電極と、
    前記第１のゲート電極と重なる酸化物半導体膜と、
    前記第１のゲート電極及び前記酸化物半導体膜の間の第１のゲート絶縁膜と、
    前記酸化物半導体膜に接する一対の電極と、
    前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜を介して、前記酸化物半導体膜と重なる第２のゲート電極と、
    を有するトランジスタを有し、
    前記トランジスタに負荷を与える時間に対する前記トランジスタのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が等しく、
    しきい値電圧の変動量の累乗近似線と、しきい値電圧の変動量が０Ｖである直線とがなす角度が３０°以下であり、
    前記トランジスタに負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であることを特徴とする半導体装置。
  2. 絶縁表面上の第１のゲート電極と、
    前記第１のゲート電極と重なる酸化物半導体膜と、
    前記第１のゲート電極及び前記酸化物半導体膜の間の第１のゲート絶縁膜と、
    前記酸化物半導体膜に接する一対の電極と、
    前記第１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜を介して、前記酸化物半導体膜と重なる第２のゲート電極と、
    を有するトランジスタを有し、
    前記トランジスタに負荷を与える時間に対する前記トランジスタのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が等しく、
    しきい値電圧の変動量の累乗近似線の傾きが０．５以下であり、
    前記トランジスタに負荷を与える時間が０．１時間のときのしきい値電圧の変動量が０．２Ｖ未満であることを特徴とする半導体装置。
  3. 絶縁表面上の第１のゲート電極と、
    前記第１のゲート電極と重なる酸化物半導体膜と、
    前記第１のゲート電極及び前記酸化物半導体膜の間の第１のゲート絶縁膜と、
    前記酸化物半導体膜に接する一対の電極と、
    前記１のゲート絶縁膜と異なる面で前記酸化物半導体膜と接する第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜を介して、前記酸化物半導体膜と重なる第２のゲート電極と、
    を有するトランジスタを有し、
    前記トランジスタのチャネル幅方向において、前記第１のゲート電極及び前記第２のゲート電極の側面はそれぞれ、前記酸化物半導体膜の側面より外側に位置することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、前記第２のゲート電極は、前記第２のゲート絶縁膜を介して、前記酸化物半導体膜の側面と対向することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、前記第１のゲート電極及び前記第２のゲート電極は、前記酸化物半導体膜の外側で前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜を介して対向することを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、前記第１のゲート電極と、前記第２のゲート電極は接続していることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、前記トランジスタはチャネルエッチ構造であることを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、前記酸化物半導体膜上において、前記一対の電極の間隔は、１μｍ以上４μｍ未満であることを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一項において、前記酸化物半導体膜は、Ｉｎ、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）、及びＺｎを有する酸化物であり、
    前記Ｉｎの原子数比は、前記Ｍの原子数比以上であるスパッタリングターゲットで形成されることを特徴とする半導体装置。
  10. 請求項１乃至請求項８のいずれか一項において、前記一対の電極は、前記第１のゲート絶縁膜と前記酸化物半導体膜との間に設けられることを特徴とする半導体装置。
  11. 請求項１乃至請求項８のいずれか一項において、前記一対の電極は、前記第２のゲート絶縁膜と前記酸化物半導体膜との間に設けられることを特徴とする半導体装置。
JP2014099421A 2013-05-16 2014-05-13 半導体装置 Active JP6614759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014099421A JP6614759B2 (ja) 2013-05-16 2014-05-13 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013104583 2013-05-16
JP2013104583 2013-05-16
JP2014099421A JP6614759B2 (ja) 2013-05-16 2014-05-13 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2018169425A Division JP6580766B2 (ja) 2013-05-16 2018-09-11 半導体装置
JP2019156461A Division JP6812520B2 (ja) 2013-05-16 2019-08-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2014241406A true JP2014241406A (ja) 2014-12-25
JP2014241406A5 JP2014241406A5 (ja) 2017-06-08
JP6614759B2 JP6614759B2 (ja) 2019-12-04

Family

ID=51895090

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2014099421A Active JP6614759B2 (ja) 2013-05-16 2014-05-13 半導体装置
JP2018169425A Active JP6580766B2 (ja) 2013-05-16 2018-09-11 半導体装置
JP2019155896A Active JP6871325B2 (ja) 2013-05-16 2019-08-28 半導体装置
JP2019156461A Active JP6812520B2 (ja) 2013-05-16 2019-08-29 半導体装置
JP2021068991A Active JP7159385B2 (ja) 2013-05-16 2021-04-15 半導体装置
JP2022163783A Active JP7479430B2 (ja) 2013-05-16 2022-10-12 半導体装置
JP2023169591A Pending JP2023165982A (ja) 2013-05-16 2023-09-29 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2018169425A Active JP6580766B2 (ja) 2013-05-16 2018-09-11 半導体装置
JP2019155896A Active JP6871325B2 (ja) 2013-05-16 2019-08-28 半導体装置
JP2019156461A Active JP6812520B2 (ja) 2013-05-16 2019-08-29 半導体装置
JP2021068991A Active JP7159385B2 (ja) 2013-05-16 2021-04-15 半導体装置
JP2022163783A Active JP7479430B2 (ja) 2013-05-16 2022-10-12 半導体装置
JP2023169591A Pending JP2023165982A (ja) 2013-05-16 2023-09-29 半導体装置

Country Status (4)

Country Link
US (1) US9312392B2 (ja)
JP (7) JP6614759B2 (ja)
KR (4) KR102281277B1 (ja)
TW (1) TWI633666B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181695A (ja) * 2015-03-24 2016-10-13 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
JP2020074406A (ja) * 2019-12-19 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2020167188A (ja) * 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104865758A (zh) 2015-06-09 2015-08-26 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板及液晶显示装置
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139051A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011142621A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 不揮発性のラッチ回路及び論理回路並びにそれを用いた半導体装置
JP2012033908A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013035740A (ja) * 2010-12-17 2013-02-21 Semiconductor Energy Lab Co Ltd 酸化物材料および半導体装置
JP2013077764A (ja) * 2011-09-30 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002314070A (ja) 2001-04-17 2002-10-25 Toshiba Corp 半導体装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI487118B (zh) * 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR102501183B1 (ko) * 2009-06-30 2023-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
SG177332A1 (en) 2009-07-10 2012-02-28 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102581069B1 (ko) 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101906151B1 (ko) 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101403409B1 (ko) 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP5601889B2 (ja) * 2010-06-08 2014-10-08 富士フイルム株式会社 酸化物薄膜トランジスタアレイ基板および有機ｅｌ表示装置の製造方法
JP2012038891A (ja) * 2010-08-06 2012-02-23 Canon Inc ボトムゲート型薄膜トランジスタ
US8759820B2 (en) 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012068597A (ja) * 2010-09-27 2012-04-05 Toshiba Corp アクティブマトリクス型有機ｅｌ表示装置およびその駆動方法
CN105336791B (zh) * 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139051A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011142621A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 不揮発性のラッチ回路及び論理回路並びにそれを用いた半導体装置
JP2012033908A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013035740A (ja) * 2010-12-17 2013-02-21 Semiconductor Energy Lab Co Ltd 酸化物材料および半導体装置
JP2013077764A (ja) * 2011-09-30 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181695A (ja) * 2015-03-24 2016-10-13 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
JP2021005709A (ja) * 2015-03-24 2021-01-14 株式会社半導体エネルギー研究所 半導体装置
JP2020167188A (ja) * 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
JP2020074406A (ja) * 2019-12-19 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP7066672B2 (ja) 2019-12-19 2022-05-13 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20230156281A (ko) 2023-11-14
JP7159385B2 (ja) 2022-10-24
JP6614759B2 (ja) 2019-12-04
JP2021108389A (ja) 2021-07-29
JP6580766B2 (ja) 2019-09-25
TW201501318A (zh) 2015-01-01
JP6812520B2 (ja) 2021-01-13
KR102281277B1 (ko) 2021-07-23
JP2019216268A (ja) 2019-12-19
KR20210093810A (ko) 2021-07-28
JP2023165982A (ja) 2023-11-17
KR20140135651A (ko) 2014-11-26
JP2019024098A (ja) 2019-02-14
TWI633666B (zh) 2018-08-21
KR102396907B1 (ko) 2022-05-13
US20140339542A1 (en) 2014-11-20
US9312392B2 (en) 2016-04-12
JP2019216266A (ja) 2019-12-19
KR20220066229A (ko) 2022-05-24
JP2022191377A (ja) 2022-12-27
JP7479430B2 (ja) 2024-05-08
JP6871325B2 (ja) 2021-05-12

Similar Documents

Publication Publication Date Title
JP6580766B2 (ja) 半導体装置
KR102292702B1 (ko) 반도체 장치
KR102358482B1 (ko) 반도체 장치
JP6320840B2 (ja) 半導体装置
JP2023144004A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180911

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180918

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20181019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191105

R150 Certificate of patent or registration of utility model

Ref document number: 6614759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250