JP2014186258A5 - - Google Patents

Description

輝度情報抽出部３４Ｂは、信号ＳＢ３３に含まれる青色（Ｂ）の輝度情報Ｉから、表示部１０に表示する輝度情報Ｉを抽出するものである。

このように、映像信号処理部３０では、フィルタ処理部３３Ｒ，３３Ｂが輝度情報Ｉに対してフィルタ処理を行う。輝度情報抽出部３４Ｒ，３４Ｂは、そのフィルタ処理を行った輝度情報Ｉから、表示部１０に表示する輝度情報Ｉを抽出している。これにより、表示装置１では、赤色および青色の成分に対してのみ、画像の解像度（エッジの尖鋭度）を下げるとともに、抽出された赤色および青色の輝度情報Ｉが、表示部１０におけるサブ画素１１Ｒ，１１Ｂの位置を反映するようになっている。

図１１は、比較例１に係る表示装置１Ｒにおける表示部１０Ｒの一構成例を表すものである。表示部１０Ｒには、複数の画素Ｐixがマトリクス状に配置されている。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１２（１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗ）を有している。この例では、これらの４つのサブ画素１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗは、画素Ｐixにおいて２行２列で配置されている。具体的には、画素Ｐixにおいて、左上に赤色（Ｒ）のサブ画素１２Ｒを配置し、右上に緑色（Ｇ）のサブ画素１２Ｇを配置し、左下に白色（Ｗ）のサブ画素１２Ｗを配置し、右下に青色（Ｂ）のサブ画素１２Ｂを配置している。

一方、本実施の形態に係る表示装置１では、図２，３に示したように、赤色のサブ画素１１Ｒを省いてセルＣＡを構成して、１つのセルＣＡに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂが同じ走査線ＷＳＬ等に接続されるようにするとともに、青色のサブ画素１１Ｂを省いてセルＣＢを構成し、１つのセルＣＢに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒが同じ走査線ＷＳＬ等に接続されるようにしている。これにより、１水平期間において、セルＣＡに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂをまとめて駆動することができ、同様に、１水平期間において、セルＣＢに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒをまとめて駆動することができる。よって、データ線駆動部２７は、例えば、１フレーム期間において、比較例１の場合の半分の数のサブ画素１１に、画素電圧Ｖsigを供給すればよい。すなわち、表示装置１では、データ線ＤＴＬを駆動する際の駆動周波数を低くすることができるため、消費電力を低減することができる。

また、上記実施の形態では、全てのセルＣＡにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｂの配置を同じにするとともに、全てのセルＣＢにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｒの配置を同じにしたが、これに限定されるものではない。例えば、図１７に示す表示部１０Ｂ（３）のように、隣り合うセルＣＡにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｂの配置が互いに異なるようにするとともに、隣り合うセルＣＢにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｒの配置が互いに異なるようにしてもよい。この表示部１０Ｂ（３）には、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂにより構成されるセルＣＡ（ＣＡ１，ＣＡ２）と、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒにより構成されるセルＣＢ（ＣＢ１，ＣＢ２）とが並設されている。この例では、セルＣＡ１において、白色（Ｗ）のサブ画素１１Ｗが左上に配置され、緑色（Ｇ）のサブ画素１１Ｇが左下に配置され、青色（Ｂ）のサブ画素１１Ｂが右側に配置されている。そして、セルＣＡ２において、緑色（Ｇ）のサブ画素１１Ｇが左上に配置され、白色（Ｗ）のサブ画素１１Ｗが左下に配置され、青色（Ｂ）のサブ画素１１Ｂが右側に配置されている。同様に、セルＣＢ１において、緑色（Ｇ）のサブ画素１１Ｇが左上に配置され、白色（Ｗ）のサブ画素１１Ｗが左下に配置され、赤色（Ｒ）のサブ画素１１Ｒが右側に配置されている。そして、セルＣＢ２において、白色（Ｗ）のサブ画素１１Ｗが左上に配置され、緑色（Ｇ）のサブ画素１１Ｇが左下に配置され、赤色（Ｒ）のサブ画素１１Ｒが右側に配置されている。

［変形例１−９］
上記実施の形態では、図２，７などに示したように、サブ画素１１の開口部ＷＩＮの形状を長方形に近い形にしたが、これに限定されるものではなく、これに代えて、例えば、図３３に示す表示部１０Ｋのように、サブ画素１４の開口部ＷＩＮの形状を円形にしてもよい。表示部１０Ｋは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）のサブ画素１４Ｒ，１４Ｇ，１４Ｂ，１４Ｗを有している。表示部１０Ｋには、３つのサブ画素１４Ｗ，１４Ｇ，１４Ｂにより構成されるセルＣＡ（ＣＡ１，ＣＡ２）と、３つのサブ画素１４Ｗ，１４Ｇ，１４Ｒにより構成されるセルＣＢ（ＣＢ１，ＣＢ２）とが並設されている。各セルＣＡ１，ＣＡ２，ＣＢ１，ＣＢ２では、３つのサブ画素１４が互いに隣り合うように配置されている。言い換えれば、これらの３つのサブ画素１４は、それらの中心を結ぶ線が正３角形の各辺をなすように配置されている。具体的には、セルＣＡ１において、白色（Ｗ）のサブ画素１４Ｗが右上に配置され、緑色（Ｇ）のサブ画素１４Ｇが下側に配置され、青色（Ｂ）のサブ画素１４Ｂが左上に配置され、また、セルＣＡ２において、白色（Ｗ）のサブ画素１４Ｗが右下に配置され、緑色（Ｇ）のサブ画素１４Ｇが上側に配置され、青色（Ｂ）のサブ画素１４Ｂが左下に配置されている。また、セルＣＢ１において、白色（Ｗ）のサブ画素１４Ｗが右上に配置され、緑色（Ｇ）のサブ画素１４Ｇが下側に配置され、赤色（Ｒ）のサブ画素１４Ｒが左上に配置され、また、セルＣＢ２において、白色（Ｗ）のサブ画素１４Ｗが右下に配置され、緑色（Ｇ）のサブ画素１４Ｇが上側に配置され、赤色（Ｒ）のサブ画素１４Ｒは左下に配置されている。行方向（水平方向）には、セルＣＡ１，ＣＡ２が交互に配置されるとともに、セルＣＢ１，ＣＢ２が交互に配置される。また、列方向（垂直方向）には、セルＣＡ１，ＣＢ１が交互に配置されるとともに、セルＣＡ２，ＣＢ２が交互に配置される。このように、表示部１０Ｋでは、サブ画素１４がいわゆる最密充填配置になるように配置されている。このように、開口部ＷＩＮを円形にしても、上記実施の形態と同様の効果を得ることができる。なお、この例では、開口部ＷＩＮの形状を円形にしたが、これに限定されるものではなく、これに代えて、例えば楕円形にしてもよい。

図３８は、本変形例に係る表示部１０Ｎの回路構成の一例を表すものである。表示部１０Ｎは、行方向に延伸する複数の走査線ＷＳＡＬ，ＷＳＢＬを有している。この例では、データ線ＤＴＬは、行方向（水平方向）において、２つのサブ画素１１に一本の割合で設けられている。また、これらの２つのサブ画素１１は、一方は走査線ＷＳＡＬに接続されるとともに、他方は走査線ＷＳＢＬに接続されている。データ線ＤＴＬの一端は、データ線駆動部２７Ｎに接続されている。また、走査線ＷＳＡＬ，ＷＳＢＬの一端は、図示しない走査線駆動部２３Ｎに接続され、電源線ＰＬの一端は、図示しない電源線駆動部２６Ｎに接続されている。走査線駆動部２３Ｎは、走査線ＷＳＡＬに対して走査信号ＷＳＡを印加するとともに、走査線ＷＳＢＬに対して走査信号ＷＳＢを印加する。データ線駆動部２７Ｎは、これらの２つのサブ画素１１の画素電圧Ｖsig、およびＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。

次に、駆動部５０は、タイミングｔ２２〜ｔ２３の期間（Ｉds補正期間Ｐ２２）において、サブ画素１１に対してＩds補正を行う。具体的には、タイミングｔ２２において、電源線駆動部２６が、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図４３（Ｂ））。これにより、駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れ、ソース電圧Ｖｓが上昇する（図４３（Ｅ））。その際、この例では、ソース電圧Ｖｓは発光素子１９のカソードの電圧Ｖcathよりも低いため、発光素子１９は逆バイアス状態を維持し、発光素子１９には電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、ソース電圧Ｖｓは、時間が経つにつれ、よりゆっくりと上昇するようになる。このＩds補正を行う時間の長さ（タイミングｔ２２〜ｔ２３）は、後述するように、タイミングｔ２３における電流Ｉdsのばらつきを抑えるために定められている。

次に、駆動部５０Ａは、タイミングｔ２２〜ｔ２９の期間（Ｉds補正期間Ｐ２２）において、上記第２の実施の形態に係る表示部４０と同様に、サブ画素１１に対してＩds補正を行う。その際、本変形例に係る走査線駆動部２３Ａは、波形の立ち下がり部分の電圧が徐々に下がる走査信号ＷＳを生成する（図４６（Ａ））。これにより、画素電圧Ｖsigのレベルにより、Ｉds補正期間Ｐ２２の時間の長さ（タイミングｔ２２〜ｔ２９）が異なるように動作する。

Claims (17)

1. 第１の基本色光を発する第１の画素と、第２の基本色光を発する第２の画素と、基本色光以外の一の色光を発する非基本色画素との組み合わせから構成される第１の画素セットと、
   前記第１の基本色光を発する第１の画素と、第３の基本色光を発する第３の画素と、前記一の色光を発する非基本色画素との組み合わせから構成される第２の画素セットと
   を備え、
   前記第１の画素セットおよび前記第２の画素セットは、第１の方向および前記第１の方向と交差する第２の方向のいずれか一方または双方において、交互に配置されている
   表示装置。
2. 前記第１の方向に延伸する複数の信号線をさらに備え、
   前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、画素電極を含む発光素子を有し、
   前記第１の画素の画素電極は、前記複数の信号線のうちの、その第１の画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置され、
   前記非基本色画素の画素電極は、前記複数の信号線のうちの、その非基本色画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置されている
   請求項１に記載の表示装置。
3. 前記第２の画素の画素電極および前記第３の画素の画素電極は、前記複数の信号線のいずれとも重ならないように配置されている
   請求項２に記載の表示装置。
4. 前記第１の方向に延伸する複数の信号線をさらに備え、
   前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、前記複数の信号線のうちの１本と重なるように配置された画素電極を含む発光素子を有する
   請求項１に記載の表示装置。
5. 前記第１の方向に延伸する複数の信号線をさらに備え、
   前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、前記複数の信号線のいずれとも重ならないように配置された画素電極を含む発光素子を有する
   請求項１に記載の表示装置。
6. 前記信号線に画素信号を印加する駆動部をさらに備え、
   前記画素信号では、各画素の輝度を画定する輝度信号部分が時間軸上で連なっている
   請求項２から請求項５のいずれか一項に記載の表示装置。
7. 前記信号線に画素信号を印加する駆動部をさらに備え、
   前記画素信号は、直流信号部分と、各画素の輝度を画定する輝度信号部分とを含み、
   前記輝度信号部分と前記直流信号部分とが時間軸上で交互に配置されている
   請求項４または請求項５に記載の表示装置。
8. 前記第２の基本色光に対応する第１の輝度情報マップに対してフィルタ処理を行うとともに、前記第３の基本色光に対応する第２の輝度情報マップに対してフィルタ処理を行うフィルタ部と、
   フィルタ処理された第１の輝度情報マップから、前記第１の画素セットに対応する位置の第１の輝度情報を抽出するとともに、フィルタ処理された第２の輝度情報マップから、前記第２の画素セットに対応する位置の第２の輝度情報を抽出する輝度情報抽出部と
   をさらに備え、
   前記駆動部は、前記第１の輝度情報に基づいて前記第２の画素に対応する前記輝度信号部分を生成するとともに、前記第２の輝度情報に基づいて前記第３の画素に対応する前記輝度信号部分を生成する
   請求項６または請求項７に記載の表示装置。
9. 前記第１の方向に延伸する複数の信号線をさらに備え、
   前記第１の画素セットが、第１の画素セル内に配置され、
   前記第２の画素セットが、第２の画素セル内に配置され、
   前記第１の画素セルにおいて、前記第１の画素および前記非基本色画素は、前記第１の方向に配列されるとともに、前記第２の画素と前記第２の方向において配列され、
   前記第２の画素セルにおいて、前記第１の画素および前記非基本色画素は、前記第１の方向に配列されるとともに、前記第３の画素と前記第２の方向において配列されている
   請求項１から請求項８のいずれか一項に記載の表示装置。
10. 前記第１の方向に延伸する複数の信号線をさらに備え、
    前記第１の画素セットが、第１の画素セル内に配置され、
    前記第２の画素セットが、第２の画素セル内に配置され、
    前記第１の画素セルにおいて、前記第１の画素、前記第２の画素、および前記非基本色画素は、前記第２の方向に配列され、
    前記第２の画素セルにおいて、前記第１の画素、前記第３の画素、および前記非基本色画素は、前記第２の方向に配列されている
    請求項１から請求項８のいずれか一項に記載の表示装置。
11. 前記第１の方向に延伸する複数の信号線をさらに備え、
    前記第１の画素セットが、第１の画素セル内に配置され、
    前記第２の画素セットが、第２の画素セル内に配置され、
    前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素の開口部は円形または楕円形であり、
    前記第１の画素セルにおいて、前記第１の画素、前記第２の画素、および前記非基本色画素は、互いに隣り合うように配置されるとともに、そのうちの２つは、前記第２の方向に配列され、
    前記第２の画素セルにおいて、前記第１の画素、前記第３の画素、および前記非基本色画素は、互いに隣り合うように配置されるとともに、そのうちの２つは、前記第２の方向に配列されている
    請求項１から請求項８のいずれか一項に記載の表示装置。
12. 前記第１の画素セットは、複数の第１の画素セル内に、互いに異なる配置パターンとなるように配置され、
    前記第２の画素セットは、複数の第２の画素セル内に、互いに異なる配置パターンとなるように配置されている
    請求項９から請求項１１のいずれか一項に記載の表示装置。
13. 前記第２の画素における開口領域、および前記第３の画素における開口領域は、前記第１の画素における開口領域、および前記非基本色画素における開口領域のいずれよりも大きい
    請求項１から請求項１２のいずれか一項に記載の表示装置。
14. 前記第１の画素における開口領域は、前記非基本色画素の開口領域以上の大きさである
    請求項１３に記載の表示装置。
15. 前記第１の基本色光は緑色光であり、
    前記第２の基本色光は青色光であり、
    前記第３の基本色光は赤色光である
    請求項１から請求項１４のいずれか一項に記載の表示装置。
16. 前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、
    容量素子と、
    ドレインと、前記容量素子の一端に接続されたゲートと、前記容量素子の他端に接続されたソースとを含むトランジスタと
    を有する
    請求項１から請求項１５のいずれか一項に記載の表示装置。
17. 表示装置と
    前記表示装置に対して動作制御を行う制御部と
    を備え、
    前記表示装置は、
    第１の基本色光を発する第１の画素と、第２の基本色光を発する第２の画素と、基本色光以外の一の色光を発する非基本色画素との組み合わせから構成される第１の画素セットと、
    前記第１の基本色光を発する第１の画素と、第３の基本色光を発する第３の画素と、前記一の色光を発する非基本色画素との組み合わせから構成される第２の画素セットと
    を備え、
    前記第１の画素セットおよび前記第２の画素セットは、第１の方向および前記第１の方向と交差する第２の方向のいずれか一方または双方において、交互に配置されている
    電子機器。