JP2014099482A5 - - Google Patents

Download PDF

Info

Publication number
JP2014099482A5
JP2014099482A5 JP2012249731A JP2012249731A JP2014099482A5 JP 2014099482 A5 JP2014099482 A5 JP 2014099482A5 JP 2012249731 A JP2012249731 A JP 2012249731A JP 2012249731 A JP2012249731 A JP 2012249731A JP 2014099482 A5 JP2014099482 A5 JP 2014099482A5
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
epitaxial
layer
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012249731A
Other languages
English (en)
Japanese (ja)
Other versions
JP2014099482A (ja
JP5799936B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2012249731A external-priority patent/JP5799936B2/ja
Priority to JP2012249731A priority Critical patent/JP5799936B2/ja
Priority to PCT/JP2013/006610 priority patent/WO2014076921A1/ja
Priority to DE112013005401.9T priority patent/DE112013005401T5/de
Priority to KR1020157013183A priority patent/KR101669603B1/ko
Priority to US14/442,355 priority patent/US20160181311A1/en
Priority to CN201380059278.XA priority patent/CN104781919B/zh
Priority to TW102141071A priority patent/TWI514558B/zh
Publication of JP2014099482A publication Critical patent/JP2014099482A/ja
Publication of JP2014099482A5 publication Critical patent/JP2014099482A5/ja
Publication of JP5799936B2 publication Critical patent/JP5799936B2/ja
Application granted granted Critical
Priority to US16/717,722 priority patent/US20200127043A1/en
Priority to US18/609,418 priority patent/US20240282801A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2012249731A 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Active JP5799936B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2012249731A JP5799936B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
PCT/JP2013/006610 WO2014076921A1 (ja) 2012-11-13 2013-11-11 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
DE112013005401.9T DE112013005401T5 (de) 2012-11-13 2013-11-11 Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
KR1020157013183A KR101669603B1 (ko) 2012-11-13 2013-11-11 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
US14/442,355 US20160181311A1 (en) 2012-11-13 2013-11-11 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
CN201380059278.XA CN104781919B (zh) 2012-11-13 2013-11-11 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
TW102141071A TWI514558B (zh) 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
US16/717,722 US20200127043A1 (en) 2012-11-13 2019-12-17 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US18/609,418 US20240282801A1 (en) 2012-11-13 2024-03-19 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249731A JP5799936B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (3)

Publication Number Publication Date
JP2014099482A JP2014099482A (ja) 2014-05-29
JP2014099482A5 true JP2014099482A5 (enExample) 2015-03-05
JP5799936B2 JP5799936B2 (ja) 2015-10-28

Family

ID=50730855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249731A Active JP5799936B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Country Status (7)

Country Link
US (3) US20160181311A1 (enExample)
JP (1) JP5799936B2 (enExample)
KR (1) KR101669603B1 (enExample)
CN (1) CN104781919B (enExample)
DE (1) DE112013005401T5 (enExample)
TW (1) TWI514558B (enExample)
WO (1) WO2014076921A1 (enExample)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119637B2 (ja) * 2014-02-26 2017-04-26 信越半導体株式会社 アニール基板の製造方法、及び半導体装置の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6354993B2 (ja) * 2015-04-03 2018-07-11 信越半導体株式会社 シリコンウェーハ及びシリコンウェーハの製造方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2017201647A (ja) * 2016-05-02 2017-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6327393B1 (ja) * 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP2019080008A (ja) * 2017-10-26 2019-05-23 信越半導体株式会社 基板の熱処理方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6930459B2 (ja) * 2018-03-01 2021-09-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
KR102261633B1 (ko) * 2019-02-01 2021-06-04 에스케이실트론 주식회사 에피택셜웨이퍼의 금속오염분석방법
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP2021072435A (ja) * 2019-10-25 2021-05-06 キヤノン株式会社 半導体装置および半導体装置の製造方法
JP7259791B2 (ja) * 2020-03-25 2023-04-18 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法
US20230360962A1 (en) * 2022-05-03 2023-11-09 Newport Fab, LLC dba Tower Semiconductor Newport Beach SOI Structures with Carbon in Body Regions for Improved RF-SOI Switches

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP4016371B2 (ja) * 1999-11-10 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2006193800A (ja) * 2005-01-14 2006-07-27 Canon Inc 硬質炭素膜の成膜方法及び成膜装置
KR100654354B1 (ko) 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
US7666771B2 (en) * 2005-12-09 2010-02-23 Semequip, Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
EP2027586A4 (en) * 2006-06-13 2010-11-24 Semequip Inc ION EMBELLER AND METHOD FOR ION IMPLANTATION
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
FR2961013B1 (fr) * 2010-06-03 2013-05-17 Commissariat Energie Atomique Procede pour eliminer des impuretes residuelles extrinseques dans un substrat en zno ou en znmgo de type n, et pour realiser un dopage de type p de ce substrat.
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP2014099482A5 (enExample)
JP2014099472A5 (enExample)
JP2014099450A5 (enExample)
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2011119620A5 (enExample)
JP6539959B2 (ja) エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
GB2529583A (en) Non-planar semiconductor device having doped sub-fin region and method to fabricate same
JP2015015401A5 (enExample)
JP2013149955A5 (ja) 半導体装置の作製方法
EP2602835A3 (en) Solar cell and method for forming solar cell emitter comprising pre-amorphization and ion implantation
JP2014519723A5 (enExample)
TWI509711B (zh) 超淺接面的製造方法
WO2010066626A3 (de) Verfahren zum ausbilden eines dotierstoffprofils
JP6459948B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
EP2608280A3 (en) Method for manufacturing a solar cell comprising ion implantation and selective activation of emitter regions via laser treatment
JP2015126085A5 (enExample)
JP2015220258A5 (enExample)
JP2016525797A5 (ja) ３次元構造体内にドープされた垂直チャンネルを作製する方法
JP2014201463A5 (enExample)
WO2012022349A3 (de) Verfahren zur herstellung einer solarzelle mit einem selektiven emitter
CN103503158B (zh) 用于光伏转换器的基于有机硅成份的改进的发射极结构以及制造所述光伏装置的方法
US20150263212A1 (en) Substrate for semiconductor devices, method of manufacturing substrate for semiconductor devices, and solid-state imaging device
JP2009111372A5 (enExample)
JP2015012175A5 (enExample)
JP2014150211A5 (enExample)