JP2013545312A - オプトエレクトロニクス半導体チップの製造方法およびそのような半導体チップ - Google Patents

オプトエレクトロニクス半導体チップの製造方法およびそのような半導体チップ Download PDF

Info

Publication number
JP2013545312A
JP2013545312A JP2013540282A JP2013540282A JP2013545312A JP 2013545312 A JP2013545312 A JP 2013545312A JP 2013540282 A JP2013540282 A JP 2013540282A JP 2013540282 A JP2013540282 A JP 2013540282A JP 2013545312 A JP2013545312 A JP 2013545312A
Authority
JP
Japan
Prior art keywords
semiconductor
buffer
stack
semiconductor chip
growth substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013540282A
Other languages
English (en)
Inventor
ペーター スタウス
アレキサンダー ベーレス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013545312A publication Critical patent/JP2013545312A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

オプトエレクトロニクス半導体チップ（１０）の製造方法を定義し、本半導体チップ（１０）は、ＡｌＩｎＧａＰ材料系をベースとする半導体積層体（１）を有する。本方法では、シリコン表面を有する成長基板（２）を準備する。この成長基板（２）に、圧縮歪みが緩和されたバッファ積層体（３）を形成する。バッファ積層体（３）の上に、半導体積層体（１）をメタモルフィック方式でエピタキシャル成長させる。半導体積層体（１）は、放射を生成する目的で設けられる活性層を有する。このような方法によって製造される半導体チップ（１０）も定義する。
【選択図】図３

Description

本発明は、半導体積層体を有するオプトエレクトロニクス半導体チップの製造方法と、そのような方法によって製造される半導体チップとに関する。
化合物半導体材料は、例えば発光ダイオード（ＬＥＤ）の製造において非常に重要である。このようなＬＥＤを製造するためには、成長基板上に適切な積層体を成長させる。使用する成長基板は、例えば、ＧａＡｓ基板である。しかしながら、このようなＧａＡｓ成長基板上にＡｌＩｎＧａＰ半導体積層体をシュードモルフィック成長させる（grown pseudomorphically）場合、そのように製造されるＬＥＤは、約５３０〜５９０ｎｍの範囲内の短い波長におけるバンドプロファイルの結果として、ポテンシャル井戸の深さが浅く、これにより、電荷キャリアが過剰となることにより大きな内部効率損失が生じることがあり、これは不利である。
メタモルフィックＡｌＩｎＧａＰ半導体積層体のために使用される成長基板は、例えば、ＧａＡｓまたはＧａＰ成長基板である。しかしながら、例えばＧａＡｓ成長基板と半導体積層体との間の引張ひずみの結果として、半導体積層体の活性層を、十分に良好な結晶品質で形成することができない。より高い結晶品質を達成するためには、例えばＧａＰ基板を使用することが可能であるが、その場合の欠点として、このような基板は小さいサイズのウェハでしか入手できず、価格も高い。
本出願の課題は、半導体チップを製造する方法であって、経済的に実施できると同時に、高い結晶品質を有する半導体積層体が形成される、方法、を定義することである。本出願のさらなる課題は、層が高い品質で成長し、経済的にウェハ複合体（wafer composite）において製造することのできる半導体チップ、を定義することである。
これらの問題は、特に、請求項１の特徴を有する、半導体チップの製造方法と、そのような方法によって製造される、請求項１１の特徴を有する半導体チップとによって解決される。半導体チップおよびその製造方法の有利な発展形態は、従属請求項の主題である。
実施形態においては、ＡｌＩｎＧａＰ材料系をベースとする半導体積層体を有するオプトエレクトロニクス半導体チップを製造する方法は、以下の方法ステップ、すなわち、
− シリコン表面を有する成長基板を準備するステップと、
− 成長基板上に、圧縮歪みが緩和された（compressively relaxed）バッファ積層体を配置するステップと、
− バッファ積層体の上に半導体積層体をメタモルフィック方式でエピタキシャル成長させる（metamorphic, epitaxial growth）ステップであって、半導体積層体が、放射を生成する目的で設けられる活性層を有する、ステップと、
を含んでいる。
オプトエレクトロニクス半導体チップとは、特に、電子的に生成されたデータまたはエネルギを光の放射に変換する、またはこの逆に変換することを可能にする半導体チップである。例えば、本オプトエレクトロニクス半導体チップは、放射放出半導体チップ（例えばＬＥＤまたはレーザダイオード）である。
成長基板は、シリコンを含んでいる。例えば、成長基板は、半導体積層体の側にシリコン表面を有する。これに代えて、成長基板は、シリコンバルク基板の形、またはＳＯＩ基板（「シリコン・オン・インシュレータ基板」）の形とすることができる。成長基板は、シリコンに加えて、さらなる材料または材料成分を含んでいることができる。
成長基板としてシリコンを使用することによって、高い結晶品質のＡｌＩｎＧａＰ半導体層を形成することが可能である。同時に、シリコンは経済的な成長基板材料であり、特に、４インチ以上の大きな直径で入手することができ、大量生産の場合にウェハ工程において複数の半導体積層体を成長させることが可能である。したがって、高い品質で成長したＡｌＩｎＧａＰ半導体層を有する複数の半導体チップを、ウェハ複合体において製造することが可能であり、これは有利であり、この場合、半導体層は、最大で３００ｍｍの大きなウェハ直径で入手可能な経済的なシリコン成長基板の上に成長し、これは有利である。
成長基板と半導体積層体との間に配置されているバッファ積層体によって、メタモルフィックＡｌＩｎＧａＰ半導体層を形成することが可能であり、これは有利である。メタモルフィック半導体層は、特に、材料の格子定数が整合していることにより、緩和されたバッファ積層体の上に一連の層が格子整合状態で成長していることを特徴とする。したがって、このようにして成長した半導体層は、高い結晶品質を示し、結果として、半導体チップの動作時における改善された放射効率を達成することが可能である。
バッファ積層体によって、成長基板材料と半導体積層体材料の格子定数の差を補正することが可能である。これを目的として、格子不整合に起因する実質的にすべての転位が、緩和されたバッファ積層体に閉じ込められ、したがって、半導体積層体には転位や歪みが生じない。
シュードモルフィック半導体層（pseudomorphic semiconductor layers）とは、特に、格子不整合の状態で成長基板上に成長している半導体層である。格子不整合は、特に、成長基板材料の格子定数と積層体材料の格子定数とが異なる結果であり、層における歪みにつながる。特に、格子不整合は、転位にはつながらない。
半導体積層体は、ＡｌＩｎＧａＰ材料系をベースとしている。すなわち、半導体積層体は、基板上にエピタキシャルに堆積している積層体であり、ＡｌＩｎＧａＰ化合物材料（すなわち、ＡｌｎＧａｍＩｎ１−ｍ−ｎＰ、０≦ｎ、ｍ≦１、ｎ＋ｍ≦１）の層を少なくとも１層を有する。この材料は、上の化学式に従った数学的に正確な組成を必ずしも有する必要はない。この材料は、例えば、１種類または複数種類のドーパントと、ＡｌＩｎＧａＰ材料の特徴的な物理特性を著しく変化させることのない追加の構成成分を含んでいることができる。しかしながら、説明を簡潔にする目的で、上の化学式は、結晶格子の基本的な構成成分（すなわちＡｌ、Ｇａ、Ｉｎ、Ｐ）のみを含んでおり、これらの構成成分は、その一部を少量の別の物質に置き換えることができる。
半導体積層体の活性層は、放射を生成するためのｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ：単一量子井戸）、または多重量子井戸構造（ＭＱＷ：多重量子井戸）を備えている。この場合、量子井戸構造という用語は、量子化の次元に関して何らかの指定を行うものではない。したがって、量子井戸構造には、特に、量子井戸（quantum trough）、量子細線、および量子ドットと、これらの構造の任意の組合せが含まれる。
本方法の発展形態においては、バッファ積層体を配置する前に、成長基板にシュードモルフィック中間層を形成し、次いで、この中間層にバッファ積層体を形成する。中間層は、そのシュードモルフィック特性のため、成長基板に対する格子不整合を示し、この不整合は、緩和されて転位が形成されることはなく、歪みとして現れる。格子不整合は、特に、中間層の格子定数と成長基板の格子定数とが異なる結果として生じる。中間層は、例えば、ＧａＡｌＩｎＰＡｓを含んだバッファ層であり、シリコンに対してシュードモルフィックである。
中間層は、成長基板とバッファ積層体との間に配置される。このような中間層を利用することによって、圧縮予歪み（compressive pre-strain）が存在する状態でシリコン成長基板の上に半導体積層体の層を成長させることができ、この予歪みはエピタキシャル層への機械的な損傷の発生を防止する。したがって、シリコン成長基板の上に、相当な厚さと高い結晶品質とを有する半導体積層体を形成することが可能であり、これは有利である。さらに、このような中間層によって欠陥を低減することができ、したがって、クラックの発生なしにシリコン成長基板の上に半導体層を成長させることが可能となる。
シリコン成長基板上に成長させる目的で、特に、特殊な核形成工程を使用する。核形成工程によって、大きな表面領域のシリコン成長基板の上に半導体積層体を成長させることが可能となる。したがって、特に、少ない欠陥で半導体層を成長させることが可能であり、層間の歪みを回避または低減することが可能である。本方法の発展形態においては、中間層を形成する前に、成長基板に核形成層を形成し、次いで、核形成層に中間層を形成する。核形成層は、例えばＡｌＧａＰを含んでいる。核形成層は、特に、中間層と成長基板との間に配置される。
本方法の発展形態においては、バッファ積層体の格子定数は、半導体積層体の方向に徐々に増大するように配置される。例えば、半導体積層体が、成長基板の格子定数よりも大きい格子定数を有する層を備えている場合、バッファ積層体は、大きい方の格子定数に向かって徐々に緩和されて転位が形成されるように配置される。次いで、圧縮歪みが緩和されたバッファ積層体の上に、格子整合状態でＡｌＩｎＧａＰ半導体積層体を成長させる。
バッファ積層体は、成長基板の側では、成長基板の格子定数に整合する格子定数を有し、半導体積層体の側では、半導体積層体の格子定数に整合する格子定数を有することが有利である。
本方法の発展形態においては、バッファ積層体の格子定数は、インジウムもしくはヒ素またはその両方を添加することによって増大する。したがって、バッファ積層体のインジウム含有量もしくはヒ素含有量またはその両方は、成長基板から半導体積層体に向かう方向に（すなわち成長方向に）増大する。バッファ積層体をこのように形成することによって、バッファ積層体の表面モフォロジを改善することができ、これは有利であり、したがって、バッファ積層体の上に成長させる半導体積層体の層を、改善された結晶品質および均一性において堆積させることができ、その結果として、半導体チップ内の歪みが回避され、このような半導体チップは、その動作時における高い放射効率を特徴とする。
本方法の発展形態においては、バッファ積層体は、複数のバッファ層から形成され、これらのバッファ層の格子定数は、半導体積層体の方向に層ごとに増大するように配置される。したがって、バッファ積層体は一連の層からなり、各層は次のように格子定数を有する、すなわち、半導体積層体の側のバッファ積層体の層が、半導体積層体の材料に整合する格子定数を有し、かつ、成長基板の側のバッファ積層体の層が、シリコンに整合する格子定数を有する。したがって、成長工程時に異なる格子定数の結果として生じうる歪みが、低減または回避される。
本方法の発展形態においては、本方法は、以下のさらなる方法ステップ、すなわち、
− 成長基板とは反対側の半導体積層体の面に、キャリア基板を貼り付けるステップと、
− 成長基板を剥離するステップと、
を含んでいる。
したがって、半導体積層体の層をエピタキシャルに堆積させた後、シリコン成長基板の全体または少なくとも一部分が剥離される。したがって、当業者には薄膜チップとしても公知である半導体チップを製造することが可能である。薄膜チップとは、本出願においては、特に、製造時に、上に半導体積層体をエピタキシャルに成長させた成長基板が部分的または完全に剥離された半導体チップであるものとする。
キャリア基板は、例えばシリコンを含んでおり、例えば、シリコンバルク基板の形である。このようなシリコンキャリア基板は、半導体層および成長基板に熱的に最適に合致する経済的な基板材料であることを特徴とする。キャリア基板の材料を選択するときには、キャリア基板の材料が良好な熱結合および熱伝導率を有することが有利である。
本方法の発展形態においては、キャリア基板と半導体積層体との間にミラー層が配置される。ミラー層は、例えば、金属または金属合金を含んでいる。この層は、活性層において生成される放射を放射出口面の方向に反射する役割を果たし、したがって、半導体チップの動作時における放射効率を高めることができ、これは有利である。
本方法の発展形態においては、成長基板、核形成層、中間層のうちの少なくとも１つは、キャリア基板とは反対側の半導体チップの面が放射取り出し構造を有するように、剥離される。放射取り出し構造としては、３次元構造（すなわち３次元の形の構造）を使用することが可能である。さらに、放射取り出し構造として、例えば、キャリア基板とは反対側の半導体チップの表面の粗面化部を使用することも可能である。放射取り出し構造は、例えば、成長基板を剥離する工程時に形成することができ、この剥離工程時には、核形成層、中間層、バッファ積層体のうちの少なくとも１つを少なくとも部分的に剥離することも可能である。したがって、放射取り出し構造は、中間層と、例えばバッファ積層体にも形成される。
放射取り出し構造によって、活性層において生成される放射を改善し、より高い効率で半導体チップから取り出すことが可能であり、なぜなら、活性層において生成されて半導体チップの表面に当たる放射の角度が、取り出し構造の結果として変化し、表面における放射の全反射が減少するためである。
本方法の発展形態においては、共通の方法において複数の半導体チップが製造される。特に、シリコンを含んだ共通の成長基板の上に複数の半導体チップを成長させる。基板材料としてのシリコンは、最大で１２インチの大きな直径で入手可能であるため、基板上に多数の半導体チップを一緒に成長させることが可能であり、結果として、１つの工程において半導体チップを大量生産することができ、これは有利である。
上述した方法によって製造される半導体チップは、キャリア基板と、キャリア基板上の半導体積層体とを有する。半導体積層体は、ＡｌＩｎＧａＰ材料系をベースとしている。キャリア基板は、良好な熱伝導率を有することが好ましい。例えば、キャリア基板は、シリコンを含んでおり、例えばシリコンバルク基板の形である。
このように製造される半導体チップは、製造方法が経済的であることと、半導体層の結晶品質が高いこととを特徴とする。さらに、このように製造される半導体チップは、共通の工程において、特に、ウェハ複合体において、一緒に製造することが可能である。
本半導体チップの発展形態においては、キャリア基板と半導体積層体との間にミラー層が配置されている。このようなミラー層は、この層において放射が反射される結果として、放射の取り出しを増大させ、したがって、半導体チップの動作時における放射効率を高めることができる。
本半導体チップの発展形態においては、キャリア基板とは反対側の半導体積層体の面に、ＡｌＧａＩｎＡｓＰを含んだバッファ積層体が配置されており、バッファ積層体の格子定数は、半導体積層体の側の面において、半導体積層体の格子定数に整合している。したがって、半導体積層体の内部歪みを低減または回避することができ、その結果として、このような半導体チップは高い結晶品質を有する。
本半導体チップの発展形態においては、半導体積層体とは反対側のバッファ積層体の面に、ＡｌＩｎＧａＡｓＰを含んだ中間層が配置されている。中間層は、例えば、シリコンに対してシュードモルフィックであるオプションのバッファ層である。
発展形態においては、中間層もしくはバッファ積層体またはその両方は、構造化部を有する。このような構造化部は、特に、放射の取り出しを増大させる役割を果たし、例えば、成長基板を剥離する工程によって形成することができる。
本半導体チップは、ＬＥＤ、薄膜ＬＥＤ、またはレーザであることが好ましい。
本オプトエレクトロニクス半導体チップに関連して記載されている特徴は、その製造方法にもあてはまり、逆も同様である。
本製造方法および本半導体チップのさらなる有利な発展形態は、図１〜図３を参照しながら以下に説明する例示的な実施形態から明らかになるであろう。
本発明による製造方法における半導体チップの概略的な断面図を示している。 本発明による製造方法における個々の製造ステップを示したフローチャートである。 本発明による例示的な実施形態による半導体チップの概略的な断面図である。
図において、同じ部分または同じ機能の部分には、それぞれ同じ参照数字を付してある。図示した部分と、部分の互いの相対的な大きさは、原則的には正しい縮尺ではないものとみなされたい。むしろ、図を明確にする、または深く理解できるようにする目的で、図において、個々の部分（例えば、層、構造、部品、領域）の厚さまたは大きさを誇張して示してある。
図１は、本製造工程における半導体チップ１０の例示的な実施形態を断面図として示している。半導体チップ１０は、シリコンを含んだ成長基板２を有する。このシリコン成長基板２の上に、半導体チップ１０の個々の層が成長している。
シリコン成長基板２の上に半導体層を成長させるため、特殊な初期成長工程または核形成工程を使用する。このような工程によって、大きな表面領域のシリコン基板の上に半導体層を成長させることが可能となる。
シリコン表面上に成長させるための初期成長工程または核形成工程には、特に、シリコン成長基板２の上に核形成層５を成長させるステップが含まれる。核形成層５は、例えば、ＡｌＰ、ＧａＰ、またはＡｌＧａＰを含んでいる。核形成層５の上には、半導体層を、少ない欠陥で成長させることができる。シリコンは経済的な基板材料であることを特徴とし、したがって、経済的な半導体チップ１０を製造することが可能である。
オプションとして、核形成層５に中間層４を形成することができる。中間層４は、例えば、ＡｌＩｎＧａＡｓＰを含んだバッファ層である。中間層４は、シリコンに対してシュードモルフィック特性を有することができ、この場合、「シュードモルフィック」とは、中間層４がシリコンに対して格子不整合である、すなわち、中間層４の格子定数が成長基板の格子定数とは異なるが、これによって生じる歪みが緩和されて転位が形成されることはないことを意味する。
中間層４も、欠陥を減少させる役割を果たす。特に、中間層４は、核形成層５のモフォロジを改善する役割を果たす。結果として、形成する半導体層を、改善された結晶品質および均一性において堆積させることができる。
中間層４にバッファ積層体３を形成する。バッファ積層体３は、一連の層から構成することができる。バッファ積層体３は、ＡｌＩｎＧａＡｓＰを含んでいることが好ましい。バッファ積層体３は、圧縮歪みが緩和された特性を有し、これによって、高品質のバッファ積層体３を達成することができる。圧縮歪みを緩和する（compressively relaxing）バッファ積層体３の結果として、形成する半導体層を、このバッファ積層体３の上に高い結晶品質で堆積させることができる。半導体積層体における歪み（半導体チップ１０の層への機械的損傷につながりうる）を回避または低減することができる。
バッファ積層体３の格子定数は、成長基板２から離れる方向に徐々に増大する。すなわち、成長基板２とは反対側のバッファ積層体３の面は、成長基板２の側のバッファ積層体３の面よりも大きい格子定数を有する。したがって、バッファ積層体３の格子定数を、成長基板２の側においては成長基板２の格子定数に整合させると同時に、形成する半導体積層体の側においては、半導体積層体の格子定数に整合させることができ、その結果として、成長工程における半導体チップ１０の層における歪みを低減または回避することができ、これは有利であり、したがって、動作時における半導体チップ１０のより高い放射効率を達成することが可能であり、これは有利である。
バッファ積層体３の格子定数を、形成する半導体積層体の方向に増大させることは、例えば、インジウムの添加、もしくはヒ素の添加、またはその両方によって、達成することができる。特に、形成する半導体積層体の側のバッファ積層体３の領域は、成長基板２の側のバッファ積層体３の領域よりも、高いインジウム含有量もしくはヒ素含有量またはその両方を有する。
バッファ積層体３は、複数のバッファ層から形成されており、これらバッファ層の格子定数は、配置する半導体積層体の方向に層ごとに増大するように配置することができる。その場合、バッファ積層体３における格子定数は、成長基板２から、形成する半導体積層体の方向への階段状の増大を示す。
次いで、バッファ積層体３の上に半導体積層体１をメタモルフィック方式でエピタキシャル成長させる（grown metamorphically and epitaxially）。メタモルフィック成長とは、特に、緩和されたバッファ積層体３の上に格子整合状態で成長させることであり、したがって、緩和されたバッファ積層体３にすべての転位が閉じ込められ、成長工程時に、半導体積層体１の層に歪みがほとんど生じない、または緩和されて転位が形成されることがないこととして理解されたい。
このように成長工程時における歪みが減少する結果として、高い結晶品質を実現することが可能であり、これにより、高い放射効率を達成することができ、これは有利である。
半導体積層体１は、ＡｌＧａＩｎＰ材料系をベースとしており、放射を生成する目的で設けられた活性層を有する。例えば、半導体チップ１０は、ＬＥＤチップ、薄膜チップ、またはレーザダイオードである。
本製造方法では、圧縮歪みが緩和された、したがって高品質のバッファ積層体３を使用することで、メタモルフィックＡｌＩｎＧａＰ半導体チップ１０の製造において基板材料としてシリコンを使用することが可能になり、これは有利である。これと同時に、基板材料としてのシリコンは、極めて経済的であり、最大で３００ｍｍの大きな直径で入手することもでき、これは有利である。したがって、大きな表面領域の共通の成長基板２上に、共通の方法において複数の半導体チップ１０を製造することが可能であり、このような半導体チップ１０を大量生産することができる。
図１に示した方法ステップの後、成長基板２とは反対側の半導体積層体１の面に、キャリア基板を貼り付けることができ、次いで、成長基板２を部分的または完全に剥離する。したがって、薄膜チップを製造することが可能である。
キャリア基板も、同様に、高い費用効果を特徴とするシリコンを含んでいることが好ましい。薄膜チップにおいてシリコンキャリア基板を使用することによって、経済的な半導体チップ１０を実現することが可能となり、キャリア基板は、半導体チップ１０の半導体層および成長基板２に熱的に最適に合致する。
完成した半導体チップ１０については、後から図３を参照しながらさらに詳しく説明する。
図２は、本発明による方法を使用してオプトエレクトロニクス半導体チップ１０を製造する場合の流れ図を示している。
方法ステップ２０１において、シリコン成長基板２を準備する。シリコン表面上に半導体層を成長させるためにオプションとして使用できる核形成層５を、シリコン成長基板２の成長側に形成する。核形成層５によって、特に、成長基板２のシリコン表面上に、欠陥の少ない半導体層を成長させることが可能である。成長基板２としてのシリコンは、経済的な基板材料であるため特に好ましい。
次いで、方法ステップ２０２において、核形成層５にシュードモルフィック中間層４を形成する。中間層４は、例えば、ＡｌＩｎＧａＡｓＰのバッファ層であり、この層も、シリコン成長基板２上に半導体層を少ない欠陥でエピタキシャル成長させる目的で、オプションとして使用することができる。中間層４は、例えば、核形成層５のモフォロジを改善する役割を果たし、結果として、形成する半導体層を、改善された結晶品質および均一性において堆積させることができる。
方法ステップ２０３において、中間層４の上に、圧縮歪みが緩和されたバッファ積層体３を堆積させる。バッファ積層体３は、成長基板２の方向に徐々に増大する格子定数を示すことが好ましい。
次いで、方法ステップ２０４において、バッファ積層体３の上に、半導体積層体１をメタモルフィック方式でエピタキシャル成長させる。特に、半導体積層体１は、バッファ積層体３の上に格子整合状態で成長し、結果として、半導体積層体１の層における歪みが回避される、または緩和されて転位を形成することがなく、このことは、動作時の半導体チップ１０の放射効率にプラスに影響する。
次いで、方法ステップ２０５において、成長基板２とは反対側の半導体積層体１の面に、キャリア基板を配置する。キャリア基板も、同様に、経済的なシリコンを含んでいることが好ましい。キャリア基板は、半導体積層体１の側の面にミラー層を有することができ、したがって、ミラー層は半導体積層体１とキャリア基板との間に配置される。
同じ方法ステップ２０５において、キャリア基板を貼り付けた後に、半導体積層体１から成長基板２を剥離する。特に、成長基板２と、その上に配置されている核形成層５とを完全に剥離することができる。この方法ステップにおいて、中間層４は少なくとも部分的に剥離することができる。成長基板２、核形成層５、および中間層４は、キャリア基板とは反対側の半導体チップ１０の面が放射取り出し構造を有するように剥離することが好ましい。それによって、動作時における半導体チップ１０の放射取り出しが改善され、これは有利である。構造化部は、バッファ積層体３の中に達していることができ、したがってバッファ積層体３も少なくとも部分的に剥離される。
図３は、例えば、図１および図２の例示的な実施形態に説明した方法によって製造された半導体チップ１０を示している。
この半導体チップ１０は、シリコンを含んだキャリア基板６を有する。キャリア基板６の上にミラー層７が配置されている。ミラー層７の上には、放射を生成する目的で設けられた活性層を有する半導体積層体１が配置されている。したがって、ミラー層７は、キャリア基板６と半導体積層体１との間に配置されている。
キャリア基板６とは反対側の半導体積層体１の面には、バッファ積層体３が配置されている。バッファ積層体３は、半導体積層体１とは反対側の面に、成長基板２を剥離する工程によって形成された凹凸またはいわゆる放射取り出し構造８を有する。これらの放射取り出し構造８によって、動作時における半導体チップ１０の放射取り出し効率が改善され、これは有利である。
バッファ積層体３の少なくとも一部分には、中間層４が配置されている。中間層４は、成長基板２を剥離する工程の結果として、少なくとも部分的に除去されており、したがって、バッファ積層体３の上には中間層４の残存部のみが配置されている。特に、中間層４は構造化されている。この構造化部は、動作時における半導体チップ１０の放射効率を改善する放射取り出し構造８の役割を果たす。
半導体チップ１０の層は、ＡｌＧａＩｎＰ材料系をベースとしている。図３の例示的な実施形態においては、半導体チップ１０は薄膜ＬＥＤの形である。これに代えて、半導体チップ１０はレーザダイオードの形とすることができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１００５２７２７．０号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (15)

  1. ＡｌＩｎＧａＰ材料系をベースとする半導体積層体（１）を有するオプトエレクトロニクス半導体チップ（１０）を製造する方法であって、以下の方法ステップ、すなわち、
    − シリコン表面を有する成長基板（２）を準備するステップと、
    − 前記成長基板（２）の上に、圧縮歪みが緩和されたバッファ積層体（３）を配置するステップと、
    − 前記バッファ積層体（３）の上に、放射を生成する目的で設けられる活性層を有する前記半導体積層体（１）をメタモルフィック方式でエピタキシャル成長させるステップと、
    を含んでいる、方法。
  2. 前記バッファ積層体（３）を配置する前に、前記成長基板（２）にシュードモルフィック中間層（４）が形成され、次いで、前記中間層（４）に前記バッファ積層体（３）が形成される、
    請求項１に記載の方法。
  3. 前記中間層（４）を形成する前に、前記成長基板（２）に核形成層（５）が形成され、次いで、前記核形成層（５）に前記中間層（４）が形成される、
    請求項２に記載の方法。
  4. 前記バッファ積層体（３）の格子定数が、前記半導体積層体（１）に向かう方向に徐々に増大するように配置される、
    請求項１から請求項３のいずれかに記載の方法。
  5. 前記バッファ積層体（３）の格子定数が、インジウムおよびヒ素の少なくとも一方を添加することによって増大する、
    請求項４に記載の方法。
  6. 前記バッファ積層体（３）が複数のバッファ層から形成され、前記複数のバッファ層の格子定数が、前記半導体積層体（１）に向かう方向に層ごとに増大するように配置される、
    請求項４または請求項５に記載の方法。
  7. 以下のさらなる方法ステップ、すなわち、
    − 前記成長基板（２）とは反対側の前記半導体積層体（１）の面に、キャリア基板（６）を貼り付けるステップと、
    − 前記成長基板（２）を剥離するステップと、
    を含んでいる、
    請求項１から請求項６のいずれかに記載の方法。
  8. 前記キャリア基板（６）と前記半導体積層体（１）との間にミラー層（７）が配置される、
    請求項７に記載の方法。
  9. 前記成長基板（２）、前記核形成層（５）、前記中間層（４）のうちの少なくとも１つが、前記キャリア基板（６）とは反対側の前記半導体チップ（１０）の面に放射取り出し構造（８）が形成されるように、剥離される
    請求項７または請求項８に記載の方法。
  10. 共通の工程において、共通の成長基板（２）の上に複数の前記半導体チップ（１０）が製造される、
    請求項１から請求項９のいずれかに記載の方法。
  11. 請求項１から請求項１０のいずれかの方法に従って製造される半導体チップであって、キャリア基板（６）と、ＡｌＩｎＧａＰ材料系をベースとする半導体積層体（１）とを有する、半導体チップ。
  12. 前記キャリア基板（６）と前記半導体積層体（１）との間にミラー層（７）が配置されている、
    請求項１１に記載の半導体チップ。
  13. 前記キャリア基板（６）とは反対側の前記半導体積層体（１）の面に、ＡｌＩｎＧａＡｓＰを含んだバッファ積層体（３）が配置されており、前記バッファ積層体（３）の格子定数が、前記半導体積層体（１）の側の面において、前記半導体積層体（１）の格子定数に整合している、
    請求項１１または請求項１２に記載の半導体チップ。
  14. 前記半導体積層体（１）とは反対側の前記バッファ積層体（３）の面に、ＡｌＩｎＧａＡｓＰを含んだ中間層（４）が配置されている、
    請求項１３に記載の半導体チップ。
  15. 前記中間層（４）および前記バッファ積層体（３）の少なくとも一方が、構造化部（８）を有する、
    請求項１４に記載の半導体チップ。
JP2013540282A 2010-11-26 2011-10-21 オプトエレクトロニクス半導体チップの製造方法およびそのような半導体チップ Pending JP2013545312A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010052727.0 2010-11-26
DE102010052727.0A DE102010052727B4 (de) 2010-11-26 2010-11-26 Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
PCT/EP2011/068476 WO2012069262A1 (de) 2010-11-26 2011-10-21 Verfahren zum herstellen eines optoelektronischen halbleiterchips und derartiger halbleiterchip

Publications (1)

Publication Number Publication Date
JP2013545312A true JP2013545312A (ja) 2013-12-19

Family

ID=44860369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013540282A Pending JP2013545312A (ja) 2010-11-26 2011-10-21 オプトエレクトロニクス半導体チップの製造方法およびそのような半導体チップ

Country Status (8)

Country Link
US (1) US9093604B2 (ja)
EP (1) EP2643859A1 (ja)
JP (1) JP2013545312A (ja)
KR (1) KR101470780B1 (ja)
CN (1) CN103222072B (ja)
DE (1) DE102010052727B4 (ja)
TW (1) TWI523264B (ja)
WO (1) WO2012069262A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10715380B2 (en) 2011-05-23 2020-07-14 Apple Inc. Setting a reminder that is triggered by a target user device
US8971924B2 (en) 2011-05-23 2015-03-03 Apple Inc. Identifying and locating users on a mobile network
US9104896B2 (en) 2012-06-04 2015-08-11 Apple Inc. System and method for remotely initiating lost mode on a computing device
TWI790928B (zh) * 2019-05-24 2023-01-21 晶元光電股份有限公司 半導體元件
US11721954B2 (en) 2019-07-19 2023-08-08 Visual Photonics Epitaxy Co., Ltd. Vertical cavity surface emitting laser diode (VCSEL) having AlGaAsP layer with compressive strain

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866353A (ja) * 1981-10-15 1983-04-20 Agency Of Ind Science & Technol 半導体装置
JPS621293A (ja) * 1985-06-26 1987-01-07 Sharp Corp 半導体発光素子
JPS6258690A (ja) * 1985-09-04 1987-03-14 Daido Steel Co Ltd 砒素化ガリウム系半導体発光素子
JPH0371679A (ja) * 1989-08-11 1991-03-27 Kokusai Denshin Denwa Co Ltd <Kdd> 半導体発光素子
JPH04257276A (ja) * 1991-02-08 1992-09-11 Mitsubishi Cable Ind Ltd 半導体素子
JPH0779017A (ja) * 1993-09-06 1995-03-20 Sharp Corp 半導体発光素子
JP2005268647A (ja) * 2004-03-19 2005-09-29 Sony Corp 化合物半導体の製造方法、及び半導体装置の製造方法
JP2007096157A (ja) * 2005-09-30 2007-04-12 Hitachi Cable Ltd 半導体発光素子
US20080149915A1 (en) * 2006-06-28 2008-06-26 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
JP2009231560A (ja) * 2008-03-24 2009-10-08 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223929A (ja) * 1996-12-05 1998-08-21 Showa Denko Kk ＡｌＧａＩｎＰ発光素子用基板
DE19755009C1 (de) * 1997-12-11 1999-08-19 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer Halbleiteranordnung für Leuchtdioden
US6329063B2 (en) 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
TWI223460B (en) 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
US20070181905A1 (en) * 2006-02-07 2007-08-09 Hui-Heng Wang Light emitting diode having enhanced side emitting capability
US20080259980A1 (en) * 2007-04-19 2008-10-23 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Including Oxide Layer
JP2008288248A (ja) 2007-05-15 2008-11-27 Hitachi Cable Ltd 半導体発光素子
JP4721017B2 (ja) * 2008-04-07 2011-07-13 ソニー株式会社 半導体デバイスの製造方法
US20100263707A1 (en) * 2009-04-17 2010-10-21 Dan Daeweon Cheong Base structure for iii-v semiconductor devices on group iv substrates and method of fabrication thereof
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866353A (ja) * 1981-10-15 1983-04-20 Agency Of Ind Science & Technol 半導体装置
JPS621293A (ja) * 1985-06-26 1987-01-07 Sharp Corp 半導体発光素子
JPS6258690A (ja) * 1985-09-04 1987-03-14 Daido Steel Co Ltd 砒素化ガリウム系半導体発光素子
JPH0371679A (ja) * 1989-08-11 1991-03-27 Kokusai Denshin Denwa Co Ltd <Kdd> 半導体発光素子
JPH04257276A (ja) * 1991-02-08 1992-09-11 Mitsubishi Cable Ind Ltd 半導体素子
JPH0779017A (ja) * 1993-09-06 1995-03-20 Sharp Corp 半導体発光素子
JP2005268647A (ja) * 2004-03-19 2005-09-29 Sony Corp 化合物半導体の製造方法、及び半導体装置の製造方法
JP2007096157A (ja) * 2005-09-30 2007-04-12 Hitachi Cable Ltd 半導体発光素子
US20080149915A1 (en) * 2006-06-28 2008-06-26 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
JP2009231560A (ja) * 2008-03-24 2009-10-08 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法

Also Published As

Publication number Publication date
DE102010052727B4 (de) 2019-01-31
CN103222072B (zh) 2016-06-08
TWI523264B (zh) 2016-02-21
CN103222072A (zh) 2013-07-24
US9093604B2 (en) 2015-07-28
US20130328101A1 (en) 2013-12-12
KR101470780B1 (ko) 2014-12-08
DE102010052727A1 (de) 2012-05-31
WO2012069262A1 (de) 2012-05-31
KR20130098407A (ko) 2013-09-04
EP2643859A1 (de) 2013-10-02
TW201232817A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
JP5520942B2 (ja) オプトエレクトロニクス部品の製造方法
JP5702739B2 (ja) ホウ素導入ｉｉｉ族窒化物発光ダイオード装置
TWI405357B (zh) 磊晶形成支撐結構及相關方法
JP6216349B2 (ja) 層構造の製造方法
US7888696B2 (en) Semiconductor light emitting device and a method for manufacturing the same
KR101384042B1 (ko) 질화물 반도체층의 제조 방법
US9184051B2 (en) Method for producing an optoelectronic nitride compound semiconductor component
JP5460831B1 (ja) 半導体発光素子
JP2010501117A5 (ja)
KR101369082B1 (ko) 반도체 발광 소자
TW201222869A (en) Gallium nitride LED devices with pitted layers and methods for making the same
JP2010010678A (ja) 量子ドットデバイスおよびその製造方法
CN111009602B (zh) 具有2d材料中介层的外延基板及制备方法和制作组件
JP2014036231A (ja) 半導体素子の製造方法
JP2013545312A (ja) オプトエレクトロニクス半導体チップの製造方法およびそのような半導体チップ
KR101852519B1 (ko) 광학 소자의 제조 방법
JP2014528178A (ja) オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ
JP6266490B2 (ja) 半導体装置およびその製造方法
JP2016511537A (ja) 半導体積層体および半導体積層体の製造方法
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
JP2016530700A (ja) 窒化物系化合物半導体素子を製造する方法
TWI414065B (zh) 複合式基板、氮化鎵基元件及氮化鎵基元件的製造方法
JP2013251440A (ja) 半導体積層構造体及び半導体素子
JP5944301B2 (ja) 半導体発光素子の製造方法
CN103503134B (zh) 发光二极管和基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150324