EP2643859A1 - Verfahren zum herstellen eines optoelektronischen halbleiterchips und derartiger halbleiterchip - Google Patents

Verfahren zum herstellen eines optoelektronischen halbleiterchips und derartiger halbleiterchip

Info

Publication number
EP2643859A1
EP2643859A1 EP11773460.8A EP11773460A EP2643859A1 EP 2643859 A1 EP2643859 A1 EP 2643859A1 EP 11773460 A EP11773460 A EP 11773460A EP 2643859 A1 EP2643859 A1 EP 2643859A1
Authority
EP
European Patent Office
Prior art keywords
layer stack
semiconductor
semiconductor chip
growth substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11773460.8A
Other languages
English (en)
French (fr)
Inventor
Peter Stauss
Alexander Behres
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2643859A1 publication Critical patent/EP2643859A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation

Definitions

  • the invention relates to a method for producing an optoelectronic semiconductor chip comprising a
  • LEDs light-emitting diodes
  • a growth substrate for example, a GaAs substrate is used.
  • a GaAs substrate is used.
  • an AlInGaP semiconductor layer sequence is pseudomorphically grown on such a GaAs growth substrate, such LEDs produced due to the band at short wavelengths in the range of about 530 to 590 nm only a small depth of the potential well, which disadvantageously high internal
  • Semiconductor layer sequences are used, for example, GaAs or GaP growth substrates. However, due to tensile stresses between, for example, a GaAs growth substrate and a semiconductor layer sequence, the active layer of the semiconductor layer sequence can not be included
  • GaP substrates find use, however, which are disadvantageously available only in small wafer sizes and at high prices.
  • Wafer composite can be produced.
  • Claim 1 and by a semiconductor chip, which is produced by such a method, having the features of claim 11 solved.
  • Semiconductor layer stack based on the material system AlInGaP comprises the following process steps:
  • An optoelectronic semiconductor chip is, in particular, a semiconductor chip which enables the conversion of electronically generated data or energies into light emission or
  • Semiconductor chip a radiation-emitting semiconductor chip, such as an LED or a laser diode.
  • the growth substrate comprises silicon.
  • the growth substrate has a silicon surface facing the semiconductor layer stack.
  • the semiconductor layer stack has a silicon surface facing the semiconductor layer stack.
  • the growth substrate may also be formed as a silicon volume substrate or as an SOI substrate ("silicon on _insulator substrate”) .
  • the growth substrate may contain, in addition to silicon, further materials or material components.
  • silicon is a cost-effective growth substrate material that
  • the semiconductor layers advantageously on a low-cost and with a large disk diameter of up to 300 mm available Si growth substrate
  • Semiconductor layer stack arranged buffer layer stack advantageously allows the production of metamorphic AlInGaP semiconductor layers. metamorphic
  • Lattice constants of the materials Such grown semiconductor layers thus have a high crystal quality, which allows an improved radiation efficiency in the operation of the semiconductor chips. Due to the buffer layer stack, a difference in lattice constants of the growth substrate material and the semiconductor layer stack material can be compensated. These are almost all dislocations due to
  • Lattice mismatching is included in the relaxed buffer layer stack so that no dislocations or distortions occur in the semiconductor layer stack.
  • Pseudomorphic semiconductor layers are in particular
  • the growth substrate material and the layer stack material and acts in a strain of the layer.
  • the lattice mismatch does not affect dislocations.
  • the semiconductor layer stack is based on the AlInGaP material system. This means that the semiconductor layer sequence is an epitaxially deposited on the substrate layer sequence which has at least one layer of AlInGaP connecting material, so Al n Ga m In] __ _ m n P, with
  • This material does not have to necessarily have a mathematically exact composition according to the above formula. Rather, it can be one or more
  • AlInGaP material does not change.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, P), although these may be partially replaced by small amounts of other substances.
  • the active layer of the semiconductor layer stack preferably contains a pn junction, a double heterostructure, a single quantum well structure (SQW, single quantum well) or a multiple quantum well structure (MQW, multi quantum well) for generating radiation.
  • SQL single quantum well structure
  • MQW multiple quantum well structure
  • quantum wells In terms of the dimensionality of the quantization. It includes, among other things, quantum wells, quantum wires and
  • Quantum dots and any combination of these structures.
  • a pseudomorphic intermediate layer is applied to the growth substrate and subsequently to the
  • Buffer layer stack applied to the intermediate layer.
  • the interlayer because of its pseudomorphic
  • the intermediate layer is, for example, a buffer layer which has GaAllnPAs and is pseudomorphic to silicon.
  • the intermediate layer is between growth substrate and
  • Buffer layer stack arranged.
  • the use of such an intermediate layer allows the growth of the layers of the semiconductor layer stack with compressive prestressing on the silicon growth substrate, which prevents occurring mechanical damage of the epitaxial layers.
  • a nucleation layer is applied to the substrate before the intermediate layer is applied
  • the nucleation layer has, for example, AlGaP.
  • the nucleation layer is
  • the intermediate layer in particular arranged between the intermediate layer and the growth substrate.
  • the buffer layer stack is gradual to the larger lattice constant in dislocations
  • the AlInGaP semiconductor layer stack then becomes on the buffer layer stack
  • Buffer layer stack grown.
  • the buffer layer stack advantageously has a lattice constant adapted to the lattice constant of the growth substrate on the side of the growth substrate, and a lattice constant adapted to the lattice constant of the growth substrate and to the side of the semiconductor layer stack
  • Lattice constant of the semiconductor layer stack adapted lattice constant.
  • Lattice constant of the buffer layer stack increased by the addition of indium and / or arsenic. In one direction from
  • Semiconductor chip can be avoided, which is characterized by increased radiation efficiency in the operation of the semiconductor chip
  • the buffer layer stack is thus composed of a layer sequence, each having a lattice constant such that the
  • Buffer layer stack one adapted to silicon
  • the method has the following further method steps:
  • the silicon growth substrate is thus at least partially or completely detached after the epitaxial deposition of the layers of the semiconductor layer stack. So can one
  • Semiconductor chip are produced, which is known in the art as a thin-film chip.
  • a semiconductor chip is regarded as a thin-film chip, during its production the growth substrate on which the
  • the carrier substrate has silicon, for example, is formed, for example, as a silicon volume substrate.
  • Such a silicon carrier substrate is distinguished by a low-cost substrate material which is optimally thermally matched to the semiconductor layers and the growth substrate.
  • Carrier substrate is when the material of the carrier substrate has a good thermal connection and thermal conductivity.
  • the mirror layer arranged.
  • the mirror layer faces
  • a metal or a metal alloy for example, a metal or a metal alloy.
  • Radiation decoupling structures can be three-dimensional
  • Structures ie structures that are spatially formed, can be used.
  • a radiation decoupling for example, a roughening of the remote from the carrier substrate surface of the semiconductor chip can be used.
  • the radiation coupling-out structures can arise, for example, in the detachment process of the growth substrate, wherein in the detachment process, moreover, the nucleation layer, the Intermediate layer and / or the Buffer Anlagenpel can be at least partially detached.
  • Buffer layer stack formed.
  • the radiation generated in the active layer can be improved and coupled out of the semiconductor chip with greater efficiency, since the angle of the radiation which is formed in the active layer and impinges on the surface of the semiconductor chip is changed due to the coupling-out structures, the total reflection effect of the radiation at the surface is reduced.
  • Semiconductor chips grown on a common growth substrate made of silicon Since silicon is available as a substrate material in large diameters of up to 12 inches, so a large number of semiconductor chips can be grown together on the substrate, which allows advantageously mass production of semiconductor chips in a process.
  • a semiconductor chip fabricated by a method as described above has a carrier substrate and a semiconductor layer stack on the carrier substrate.
  • the semiconductor layer stack is based on the AlInGaP material system.
  • the carrier substrate preferably has a good thermal conductivity. For example, this indicates Support substrate on silicon, is formed for example as a silicon volume substrate.
  • This mirror layer arranged. This mirror layer leads
  • Radiation efficiency during operation of the semiconductor chip can be increased.
  • the semiconductor chip is on the side remote from the carrier substrate side of the
  • Such semiconductor chip a high crystal quality
  • the side of the semiconductor chip facing away from the semiconductor layer stack is
  • Buffer layer stack arranged an intermediate layer comprising AlInGaAsP.
  • the intermediate layer is for example an optional buffer layer that is pseudomorphic to silicon.
  • the intermediate layer and / or the buffer layer stack have a structuring.
  • This structuring serves in particular to increase the
  • Radiation decoupling and can be generated for example by the detachment process of the growth substrate.
  • the semiconductor chip is preferably an LED, a thin-film LED or a laser.
  • Figure 1 is a schematic cross section of a
  • FIG. 2 is a flowchart with the individual
  • Figure 3 is a schematic cross section of a
  • Size ratios among each other are basically not to be considered as true to scale. Rather, individual can
  • Components such as layers, structures,
  • FIG. 1 shows an exemplary embodiment of a semiconductor chip 10 in cross section in the production process.
  • the semiconductor chip 10 has a growth substrate 2 which comprises silicon. On the silicon growth substrate 2, individual layers of the semiconductor chip 10 are grown.
  • Silicon growth substrate 2 a special growth or nucleation process is used. Such a process offers the possibility of growth of
  • Growth on silicon surfaces includes, in particular, the growth of a nucleation layer 5 on the surface
  • the nucleation layer 5 contains, for example, AIP, GaP or AlGaP.
  • an intermediate layer 4 can be applied to the nucleation layer.
  • the intermediate layer 4 is
  • a buffer layer comprising AlInGaAsP.
  • the intermediate layer 4 may have pseudomorphic properties to silicon. Pseudomorph means that the
  • Interlayer lattice mismatched to silicon that is, the lattice constant of the intermediate layer deviates from the lattice constant of the growth substrate, although the stress generated thereby is not relaxed in dislocations.
  • the intermediate layer 4 further serves to reduce the defect.
  • the intermediate layer 4 serves to improve the morphology of the nucleation layer 5.
  • the semiconductor layers to be applied can be deposited with improved crystalline quality and homogeneity.
  • the buffer layer stack can be composed of a layer sequence.
  • the buffer layer stack can be composed of a layer sequence.
  • Buffer layer stack AlInGaAsP.
  • the buffer layer stack 3 has compressively relaxed properties, with which a high-quality buffer layer stack can be achieved. Due to the compressively relaxing buffer layer stack, the semiconductor layers to be applied with high crystal quality can be deposited on this buffer layer stack
  • Damage to the layers of the semiconductor chip can be avoided or reduced so.
  • the lattice constant of the buffer layer stack increases
  • the lattice constant of the buffer layer stack on the growth substrate side can be matched to the lattice constant of the growth substrate and at the same time to the semiconductor layer stack to be applied to the lattice constant of this semiconductor layer stack
  • Advantage tensions in the layers of the semiconductor chip during the growth process can be reduced or avoided, creating a higher
  • An increase in the lattice constant of the buffer layer stack in the direction of the semiconductor layer stack to be applied can be achieved, for example, by adding indium and / or by adding arsenic.
  • the areas of the buffer layer stack have a higher indium and / or arsenic content on the side of the semiconductor layer stack to be applied than the areas of the buffer layer stack on the side of the growth substrate 2.
  • Buffer layers formed so the lattice constant of the buffer layers can be arranged in the direction
  • the lattice constant in the buffer layer stack has a step-shaped elevation to be applied from the growth substrate in the direction
  • Semiconductor layer stack hardly occur or not relax in dislocations.
  • the semiconductor layer stack 1 is based on the
  • Semiconductor chip an LED chip, a thin-film chip or a
  • the present production method allows
  • Substrate material for the production of metamorphic AlInGaP semiconductor chips using a compressively relaxed and therefore high-quality buffer layer stack is provided.
  • silicon is the substrate material
  • Method step may be on the side facing away from the growth substrate 2 side of the semiconductor layer stack 1 a
  • Carrier substrate are applied, in which case the growth substrate is partially or completely detached. This makes it possible to produce a thin-film chip.
  • the carrier substrate preferably also comprises silicon, which is characterized by its cost-effectiveness.
  • the silicon carrier substrate used for the thin-film chip makes it possible to realize a cost-effective semiconductor chip whose carrier substrate is optimally thermally matched to the semiconductor layers of the semiconductor chip and the growth substrate. A ready-made semiconductor chip will be explained in more detail below in conjunction with FIG.
  • FIG. 2 shows a flow chart for producing an optoelectronic semiconductor chip using the method according to the invention.
  • a silicon growth substrate is provided. On a growth page of the
  • a nucleation layer is applied, which is optional for the growth of
  • Semiconductor layers on the silicon surface can be used. In particular, due to the
  • Nucleation layer defective reduced semiconductor layers are grown on the silicon surface of the growth substrate. Silicon as a growth substrate is particularly preferred because of the inexpensive substrate material.
  • a pseudomorphic intermediate layer is subsequently applied to the nucleation layer
  • the intermediate layer is, for example, a buffer layer made of AlInGaAsP, which can furthermore optionally be used for a defectively reduced epitaxy of semiconductor layers on the silicon growth substrate.
  • Intermediate layer serves, for example, to improve the morphology of the nucleation layer, whereby the
  • applied semiconductor layers can be deposited with an improved crystalline quality and homogeneity.
  • a compressively relaxed buffer layer stack is deposited on the intermediate layer.
  • the buffer layer stack preferably has a gradually increasing lattice constant in the direction away from the growth substrate.
  • Semiconductor layer stack grown metamorphic epitaxially on the buffer layer stack.
  • the semiconductor layer stack is lattice-matched on the
  • Buffer layer stack grown, whereby strains in the layers of the semiconductor layer stack are avoided or not relax in dislocations, which has a positive effect on the radiation efficiency of the semiconductor chip in operation.
  • step 205 the side of the side facing away from the growth substrate is subsequently coated on
  • the carrier substrate preferably also has inexpensive silicon.
  • the carrier substrate may be on the Semiconductor layer stack side facing a mirror layer, so that the mirror layer between the semiconductor layer stack and carrier substrate is arranged.
  • Interlayer may be at least partially in this
  • the structuring may extend into the buffer layer stack, so that this too is at least partially detached.
  • FIG. 3 shows a semiconductor chip
  • the semiconductor chip has a carrier substrate 6 made of silicon. On the carrier substrate 6, a mirror layer 7 is arranged. On the mirror layer 7 is the
  • Semiconductor layer stack 1 is arranged, the one to the
  • the mirror layer 7 is thus arranged between the carrier substrate 6 and the semiconductor layer stack 1. On the side facing away from the carrier substrate 6 side of
  • the buffer layer stack 3 is arranged.
  • the buffer layer stack 3 has unevenness or so-called radiation decoupling structures 8, which have been produced by the detachment process of the growth substrate.
  • the intermediate layer 4 is at least partially arranged.
  • the intermediate layer 4 is at least partially removed due to the detachment process of the growth substrate, so that only residues of the intermediate layer 4 are arranged on the buffer layer stack 3.
  • the intermediate layer 4 is structured
  • the semiconductor chip 10 is in
  • Embodiment of Figure 3 formed as a thin-film LED.
  • the semiconductor chip 10 as a laser diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Es ist ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips (10) mit einem Halbleiterschichtenstapel (1) basierend auf dem Materialsystem AlInGaP angegeben, bei dem ein Aufwachssubstrat (2) bereitgestellt wird, das eine Siliziumoberfläche aufweist. Auf dem Aufwachssubstrat (2) wird ein kompressiv relaxierter Bufferschichtenstapel (3) aufgebracht. Auf dem Bufferschichtenstapel (3) wird der Halbleiterschichtenstapel (1) metamorph epitaktisch aufgewachsen. Der Halbleiterschichtenstapel (1) weist eine zur Strahlungserzeugung vorgesehene aktive Schicht auf. Weiter ist ein Halbleiterchip (10) angegeben, der mittels eines derartigen Verfahrens hergestellt ist.

Description

Beschreibung
Verfahren zum Herstellen eines optoelektronischen
Halbleiterchips und derartiger Halbleiterchip
Die Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips aufweisend einen
Halbleiterschichtenstapel sowie einen Halbleiterchip, der mit einem derartigen Verfahren hergestellt ist.
Verbindungshalbleitermaterialien sind von großer Bedeutung für die Herstellung von beispielsweise Licht emittierenden Dioden (LEDs) . Zur Herstellung von solchen LEDs werden geeignete Schichtfolgen auf ein Aufwachssubstrat
aufgewachsen. Als Aufwachssubstrat findet beispielsweise ein GaAs-Substrat Verwendung. Wird jedoch eine AlInGaP- Halbleiterschichtenfolge pseudomorph auf ein derartiges GaAs- Aufwachssubstrat aufgewachsen, weisen derartig hergestellte LEDs aufgrund des Bandverlaufs bei kurzen Wellenlängen im Bereich von etwa 530 bis 590 nm nur eine geringe Tiefe des Potentialtopfes auf, wodurch nachteilig hohe interne
Effizienzverluste aufgrund eines Ladungsträgerüberschusses auftreten können. Als Aufwachssubstrate für metamorphe AlInGaP-
Halbleiterschichtenfolgen werden beispielsweise GaAs- oder GaP-Aufwachssubstrate verwendet. Jedoch können durch tensile Verspannungen zwischen beispielsweise einem GaAs- Aufwachssubstrat und einer Halbleiterschichtenfolge die aktive Schicht der Halbleiterschichtenfolge nicht mit
ausreichend guter Kristallqualität hergestellt werden. Für eine deutlich höhere Kristallqualität können beispielsweise GaP-Substrate Verwendung finden, die jedoch nachteilig nur in kleinen Wafergrößen und zu hohen Preisen erhältlich sind.
Es ist Aufgabe der vorliegenden Anmeldung, ein Verfahren zum Herstellen eines Halbleiterchips anzugeben, das kostengünstig realisierbar ist, wobei gleichzeitig ein
Halbleiterschichtenstapel mit hoher Kristallqualität
hergestellt wird. Weiter ist es Aufgabe der vorliegenden Anmeldung, einen Halbleiterchip anzugeben, der hochqualitativ gewachsene Schichten aufweist, kostengünstig und im
Waferverbund herstellbar ist.
Diese Aufgaben werden unter anderem durch ein Verfahren zum Herstellen eines Halbleiterchips mit den Merkmalen des
Anspruchs 1 und durch einen Halbleiterchip, der durch ein derartiges Verfahren hergestellt ist, mit den Merkmalen des Anspruchs 11 gelöst. Vorteilhafte Weiterbildungen des
Halbleiterchips und des Verfahrens zu dessen Herstellung sind Gegenstand der abhängigen Ansprüche.
In einer Aus führungs form weist das Verfahren zum Herstellen eines optoelektronischen Halbleiterchips, der einen
Halbleiterschichtenstapel basierend auf dem Materialsystem AlInGaP aufweist, folgende Verfahrensschritte auf:
- Bereitstellen eines Aufwachssubstrats, das eine
Siliziumoberfläche aufweist,
- Anordnen eines kompressiv relaxierten
Bufferschichtenstapels auf dem Aufwachssubstrat,
- metamorphes, epitaktisches Aufwachsen des
Halbleiterschichtenstapels auf dem Bufferschichtenstapel, wobei der Halbleiterschichtenstapel eine zur
Strahlungserzeugung vorgesehene aktive Schicht aufweist. Ein optoelektronischer Halbleiterchip ist insbesondere ein Halbleiterchip, der die Umwandlung von elektronisch erzeugten Daten oder Energien in Lichtemission ermöglicht oder
umgekehrt. Beispielsweise ist der optoelektronische
Halbleiterchip ein strahlungsemittierender Halbleiterchip, beispielsweise eine LED oder eine Laserdiode.
Das Aufwachssubstrat weist Silizium auf. Beispielsweise weist das Aufwachssubstrat eine dem Halbleiterschichtenstapel zugewandte Siliziumoberfläche auf. Alternativ kann das
Aufwachssubstrat auch als Siliziumvolumensubstrat oder als SOI-Substrat („Silicon on _insulator Substrate") ausgebildet sein. Das Aufwachssubstrat kann zusätzlich zu Silizium weitere Materialien oder Materialkomponenten enthalten.
Der Einsatz von Silizium als Aufwachssubstrat ermöglicht die Herstellung von AlInGaP-Halbleiterschichten mit hoher
Kristallqualität. Gleichzeitig zeichnet sich Silizium als kostengünstiges Aufwachssubstratmaterial aus, das
insbesondere auch in großen Durchmessern von über 4 Zoll verfügbar ist. Dadurch ermöglicht sich das Aufwachsen einer Mehrzahl von Halbleiterschichtenstapel im Waferprozess zur Massenproduktion. So können mit Vorteil im Waferverbund eine Vielzahl von Halbleiterchips hergestellt werden, die
hochqualitativ gewachsene AlInGaP-Halbleiterschichten
aufweisen, wobei die Halbleiterschichten vorteilhafterweise auf einem kostengünstigen und mit großem Scheibendurchmesser von bis zu 300 mm erhältlichen Si-Aufwachssubstrat
aufgewachsen werden.
Mittels des zwischen Aufwachssubstrat und
Halbleiterschichtenstapel angeordneten Bufferschichtenstapels ermöglicht sich vorteilhafterweise die Herstellung von metamorphen AlInGaP-Halbleiterschichten . Metamorphe
Halbleiterschichten zeichnen sich insbesondere durch ein gitterangepasstes Aufwachsen der Schichtenfolge auf dem relaxierten Bufferschichtenstapel aufgrund angepasster
Gitterkonstanten der Materialien aus. Derartig aufgewachsene Halbleiterschichten weisen somit eine hohe Kristallqualität auf, wodurch sich eine verbesserte Strahlungseffizienz im Betrieb der Halbleiterchips ermöglicht. Aufgrund des Bufferschichtenstapels kann ein Unterschied in der Gitterkonstante des Aufwachssubstratmaterials und des Halbleiterschichtenstapelmaterials ausgeglichen werden. Dazu werden nahezu alle Versetzungen aufgrund der
Gitterfehlanpassung im relaxierten Bufferschichtenstapel eingeschlossen, sodass im Halbleiterschichtenstapel keine Versetzungen oder Verspannungen auftreten.
Pseudomorphe Halbleiterschichten sind insbesondere
Halbleiterschichten, die mit einer Gitterfehlanpassung auf dem Aufwachssubstrat aufgewachsen werden. Die
Gitterfehlanpassung ergibt sich insbesondere aufgrund von Unterschieden in der Gitterkonstante des
Aufwachssubstratmaterials und des Schichtenstapelmaterials und wirkt sich in einer Verspannung der Schicht aus.
Insbesondere wirkt sich die Gitterfehlanpassung nicht in Versetzungen aus.
Der Halbleiterschichtenstapel basiert auf dem Materialsystem AlInGaP. Das bedeutet, dass die Halbleiterschichtenfolge eine epitaktisch auf dem Substrat abgeschiedene Schichtenfolge ist, die zumindest eine Schicht aus dem AlInGaP- Verbindungsmaterial aufweist, also AlnGamIn]__m_nP, mit
0 < n, m < 1, n + m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es eine oder mehrere
Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des
AlInGaP-Materials im Wesentlichen nicht ändern. Der
Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, P) , auch wenn diese teilweise durch geringe Mengen anderer Stoffe ersetzt sein können.
Die aktive Schicht des Halbleiterschichtenstapels enthält vorzugsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur (SQW, Single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung
Quantentopfstruktur entfaltet hierbei keine Bedeutung
hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst unter anderem Quantentröge, Quantendrähte und
Quantenpunkte und jede Kombination dieser Strukturen.
In einer Weiterbildung des Verfahrens werden vor Anordnen des Bufferschichtenstapels eine pseudomorphe Zwischenschicht auf das Aufwachssubstrat und anschließend der
Bufferschichtenstapel auf die Zwischenschicht aufgebracht. Die Zwischenschicht weist aufgrund ihrer pseudomorphen
Eigenschaft eine Gitterfehlanpassung zum Aufwachssubstrat auf, die nicht in Versetzungen relaxiert, sondern sich als Verspannungen auswirkt. Die Gitterfehlanpassung tritt
insbesondere aufgrund einer von der Gitterkonstante des
Aufwachssubstrats unterschiedlichen Gitterkonstante der
Zwischenschicht auf. Die Zwischenschicht ist beispielsweise eine Bufferschicht, die GaAllnPAs aufweist und pseudomorph zu Silizium ist. Die Zwischenschicht ist zwischen Aufwachssubstrat und
Bufferschichtenstapel angeordnet. Das Nutzen einer derartigen Zwischenschicht erlaubt das Aufwachsen der Schichten des Halbleiterschichtenstapels mit kompressiver Vorverspannung auf dem Siliziumaufwachssubstrat, welche eine auftretende mechanische Schädigung der Epitaxieschichten verhindert.
Dadurch ermöglicht sich mit Vorteil die Herstellung eines Halbleiterschichtenstapels auf einem Siliziumaufwachssubstrat mit großer Dicke und hoher Kristallqualität. Zudem ermöglicht eine derartige Zwischenschicht eine Defektreduzierung, wodurch ein crackfreies Aufwachsen der Halbleiterschichten auf dem Siliziumaufwachssubstrat ermöglicht wird. Für das Wachstum auf Siliziumaufwachssubstraten werden unter anderem spezielle Nukleationsprozesse verwendet. Diese bieten die Möglichkeit des Wachstums des Halbleiterschichtenstapels auf ein großflächiges Siliziumaufwachssubstrat. Insbesondere ermöglicht sich so ein defekt reduziertes Aufwachsen der Halbleiterschichten, wobei Verspannungen zwischen den
Schichten vermieden und sogar reduziert werden können. In einer Weiterbildung des Verfahrens werden vor Aufbringen der Zwischenschicht eine Nukleationsschicht auf das
Aufwachssubstrat und anschließend die Zwischenschicht auf die Nukleationsschicht aufgebracht. Die Nukleationsschicht weist beispielsweise AlGaP auf. Die Nukleationsschicht ist
insbesondere zwischen Zwischenschicht und Aufwachssubstrat angeordnet . In einer Weiterbildung des Verfahrens wird die
Gitterkonstante des Bufferschichtenstapels in Richtung
Halbleiterschichtenstapel graduell zunehmend ausgebildet. Weist beispielsweise der Halbleiterschichtenstapel Schichten mit einer größeren Gitterkonstante als die Gitterkonstante des Aufwachssubstrats auf, so ist der Bufferschichtenstapel graduell zur größeren Gitterkonstante in Versetzungen
relaxiert ausgebildet. Auf dem Bufferschichtenstapel wird anschließend der AlInGaP-Halbleiterschichtenstapel
gitterangepasst auf dem kompressiv relaxierten
Bufferschichtenstapel aufgewachsen .
Der Bufferschichtenstapel weist hierbei vorteilhafterweise auf Seiten des Aufwachssubstrats eine an die Gitterkonstante des Aufwachssubstrats angepasste Gitterkonstante und auf Seiten des Halbleiterschichtenstapels eine an die
Gitterkonstante des Halbleiterschichtenstapels angepasste Gitterkonstante auf.
In einer Weiterbildung des Verfahrens wird die
Gitterkonstante des Bufferschichtenstapels durch Zugabe von Indium und/oder Arsen erhöht. In einer Richtung vom
Aufwachssubstrat zum Halbleiterschichtenstapel hin, also in Aufwachsrichtung, wird also der Indium- und/oder Arsenanteil des Bufferschichtenstapels erhöht. Durch einen derartig ausgebildeten Bufferschichtenstapel kann die
Oberflächenmorphologie des Bufferschichtenstapels mit Vorteil verbessert werden, sodass die über den Bufferschichtenstapel aufgewachsenen Schichten des Halbleiterschichtenstapels mit einer verbesserten kristallinen Qualität und Homogenität abgeschieden werden können, wodurch Verspannungen im
Halbleiterchip vermieden werden, was sich durch eine erhöhte Strahlungseffizienz im Betrieb des Halbleiterchips
auszeichnet.
In einer Weiterbildung des Verfahrens wird der
Bufferschichtenstapel aus einer Mehrzahl von Bufferschichten ausgebildet, deren Gitterkonstanten in Richtung
Halbleiterschichtenstapel von Schicht zu Schicht ansteigend ausgebildet werden. Der Bufferschichtenstapel setzt sich somit aus einer Schichtenfolge zusammen, die jeweils eine derartige Gitterkonstante aufweisen, dass die dem
Halbleiterschichtenstapel zugewandte Schicht des
Bufferschichtenstapels eine an das Material des
Halbleiterschichtenstapels angepasster Gitterkonstante und die dem Aufwachssubstrat zugewandte Schicht des
Bufferschichtenstapels eine an Silizium angepasste
Gitterkonstante aufweisen. So können Verspannungen, die aufgrund unterschiedlicher Gitterkonstanten beim
Aufwachsprozess auftreten können, reduziert beziehungsweise vermieden werden.
In einer Weiterbildung des Verfahrens weist das Verfahren weitere folgende Verfahrensschritte auf:
- Aufbringen eines Trägersubstrats auf der dem
Aufwachssubstrat gegenüberliegenden Seite des
Halbleiterschichtenstapels und
- Ablösen des Aufwachssubstrats.
Das Siliziumaufwachssubstrat wird nach dem epitaktischen Abscheiden der Schichten des Halbleiterschichtenstapels somit zumindest teilweise oder vollständig abgelöst. So kann ein
Halbleiterchip hergestellt werden, der dem Fachmann auch als Dünnfilmchip bekannt ist. Als Dünnfilmchip wird im Rahmen der Anmeldung insbesondere ein Halbleiterchip angesehen, während dessen Herstellung das Aufwachssubstrat, auf dem der
Halbleiterschichtenstapel epitaktisch aufgewachsen wurde, teilweise oder vollständig abgelöst ist. Das Trägersubstrat weist beispielsweise Silizium auf, ist beispielsweise als Siliziumvolumensubstrat ausgebildet. Ein derartiges Siliziumträgersubstrat zeichnet sich durch ein kostengünstiges Substratmaterial aus, das thermisch optimal an die Halbleiterschichten und das Aufwachssubstrat angepasst ist. Von Vorteil bei der Auswahl des Materials des
Trägersubstrats ist, wenn das Material des Trägersubstrats eine gute thermische Anbindung und thermische Leitfähigkeit aufweist .
In einer Weiterbildung des Verfahrens wird zwischen
Trägersubstrat und Halbleiterschichtenstapel eine
Spiegelschicht angeordnet. Die Spiegelschicht weist
beispielsweise ein Metall oder eine Metalllegierung auf.
Diese dient dazu, die in der aktiven Schicht erzeugte
Strahlung in Richtung Strahlungsaustrittsseite zu
reflektieren, sodass die Strahlungseffizienz
vorteilhafterweise im Betrieb des Halbleiterchips erhöht werden kann.
In einer Weiterbildung des Verfahrens werden das
Aufwachssubstrat, die Nukleationsschicht und/oder die
Zwischenschicht derart abgelöst, dass die von dem
Trägersubstrat abgewandte Seite des Halbleiterchips
Strahlungsauskoppelstrukturen aufweist. Als
Strahlungsauskoppelstrukturen können dreidimensionale
Strukturen, also Strukturen, die räumlich ausgebildet sind, verwendet werden. Als Strahlungsauskoppelstrukturen kann auch beispielsweise eine Aufrauung der von dem Trägersubstrat abgewandten Oberfläche des Halbleiterchips Verwendung finden. Die Strahlungsauskoppelstrukturen können beispielsweise bei dem Ablöseprozess des Aufwachssubstrats entstehen, wobei bei dem Ablöseprozess zudem die Nukleationsschicht, die Zwischenschicht und/oder der Bufferschichtenstapel zumindest teilweise abgelöst werden können. Die
Strahlungsauskoppelstrukturen sind somit in der
Zwischenschicht und beispielsweise auch in dem
Bufferschichtenstapel ausgebildet .
Mittels der Strahlungsauskoppelstrukturen kann die in der aktiven Schicht erzeugte Strahlung verbessert und mit höherer Effizienz aus dem Halbleiterchip ausgekoppelt werden, da der Winkel der Strahlung, die in der aktiven Schicht ausgebildet wird und auf die Oberfläche des Halbleiterchips trifft, aufgrund der Auskoppelstrukturen verändert vorliegt, sodass der Totalreflexionseffekt der Strahlung an der Oberfläche reduziert wird.
In einer Weiterbildung des Verfahrens wird in einem
gemeinsamen Verfahren eine Mehrzahl von Halbleiterchips hergestellt. Insbesondere wird die Mehrzahl von
Halbleiterchips auf einem gemeinsamen Aufwachssubstrat aus Silizium aufgewachsen. Da Silizium als Substratmaterial in großen Durchmessern von bis zu 12 Zoll verfügbar ist, können so eine große Anzahl an Halbleiterchips gemeinsam auf dem Substrat aufgewachsen werden, wodurch sich mit Vorteil eine Massenherstellung der Halbleiterchips in einem Verfahren ermöglicht .
Ein Halbleiterchip, der nach einem wie oben beschriebenen Verfahren hergestellt ist, weist ein Trägersubstrat und einen Halbleiterschichtenstapel auf dem Trägersubstrat auf. Der Halbleiterschichtenstapel basiert auf dem Materialsystem AlInGaP. Das Trägersubstrat weist vorzugsweise eine gute thermische Leitfähigkeit auf. Beispielsweise weist das Trägersubstrat Silizium auf, ist beispielsweise als Siliziumvolumensubstrat ausgebildet .
Ein derart hergestellter Halbleiterchip zeichnet sich durch ein kostengünstiges Herstellungsverfahren und eine hohe
Kristallqualität der Halbleiterschichten aus. Zudem besteht die Möglichkeit, derart hergestellte Halbleiterchips in einem gemeinsamen Verfahren, insbesondere im Waferverbund,
gemeinsam herzustellen.
In einer Weiterbildung des Halbleiterchips ist zwischen
Trägersubstrat und Halbleiterschichtenstapel eine
Spiegelschicht angeordnet. Diese Spiegelschicht führt
aufgrund der Strahlungsreflexion an dieser Schicht zu einer Erhöhung der Strahlungsauskoppelung, sodass die
Strahlungseffizienz im Betrieb des Halbleiterchips erhöht werden kann.
In einer Weiterbildung des Halbleiterchips ist auf der von dem Trägersubstrat abgewandten Seite des
Halbleiterschichtenstapels ein Bufferschichtenstapel
aufweisend AlGalnAsP angeordnet, dessen Gitterkonstante an der dem Halbleiterschichtenstapel zugewandten Seite an die Gitterkonstante des Halbleiterschichtenstapels angepasst ist. So können interne Verspannungen im Halbleiterschichtenstapel reduziert beziehungsweise vermieden werden, wodurch
derartiger Halbleiterchip eine hohe Kristallqualität
aufweist . In einer Weiterbildung des Halbleiterchips ist auf der von dem Halbleiterschichtenstapel abgewandten Seite des
Bufferschichtenstapels eine Zwischenschicht angeordnet, die AlInGaAsP aufweist. Die Zwischenschicht ist beispielsweise eine optionale Bufferschicht, die pseudomorph zu Silizium ist .
In einer Weiterbildung weisen die Zwischenschicht und/oder der Bufferschichtenstapel eine Strukturierung auf. Diese Strukturierung dient insbesondere zur Erhöhung der
Strahlungsauskopplung und kann beispielsweise durch den Ablöseprozess des Aufwachssubstrats erzeugt werden.
Der Halbleiterchip ist vorzugsweise eine LED, eine Dünnfilm- LED oder ein Laser.
Die in Verbindung mit dem optoelektronischen Halbleiterchip genannten Merkmale gelten auch für das Herstellungsverfahren und umgekehrt.
Weitere Vorteile und vorteilhafte Weiterbildungen des
Herstellungsverfahrens und des Halbleiterchips ergeben sich aus dem im Folgenden in Verbindung mit den Figuren 1 bis 3 beschriebenen Ausführungsbeispielen. Es zeigen:
Figur 1 einen schematischen Querschnitt eines
Halbleiterchips im erfindungsgemäßen Herstellungsverfahren,
Figur 2 ein Flussdiagramm mit den einzelnen
Herstellungsschritten des erfindungsgemäßen
Herstellungsverfahrens und
Figur 3 einen schematischen Querschnitt eines
Halbleiterchips gemäß eines erfindungsgemäßen
Ausführungsbeispiels . In den Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Bestandteile und deren
Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne
Bestandteile, wie zum Beispiel Schichten, Strukturen,
Komponenten und Bereiche zur besseren Darstellbarkeit
und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
Figur 1 zeigt ein Ausführungsbeispiel eines Halbleiterchips 10 im Querschnitt im Herstellungsprozess . Der Halbleiterchip 10 weist ein Aufwachssubstrat 2 auf, das Silizium aufweist. Auf dem Siliziumaufwachssubstrat 2 sind einzelne Schichten des Halbleiterchips 10 aufgewachsen.
Für das Wachstum von Halbleiterschichten auf das
Siliziumaufwachssubstrat 2 wird ein spezieller Anwachs- beziehungsweise Nukleationsprozess verwendet. Ein derartiger Prozess bietet die Möglichkeit des Wachstums von
Halbleiterschichten auf großflächige Siliziumsubstrate.
Der Anwachs- beziehungsweise Nukleationsprozess für das
Wachstum auf Siliziumoberflächen beinhaltet insbesondere das Aufwachsen einer Nukleationsschicht 5 auf dem
Siliziumaufwachssubstrat 2. Die Nukleationsschicht 5 enthält beispielsweise AIP, GaP oder AlGaP. Auf die
Nukleationsschicht 5 können defekt reduziert
Halbleiterschichten aufgewachsen werden. Da sich Silizium als kostengünstiges Substratmaterial auszeichnet, kann so ein kostengünstiger Halbleiterchip hergestellt werden. Auf der Nukleationsschicht kann optional eine Zwischenschicht 4 aufgebracht werden. Die Zwischenschicht 4 ist
beispielsweise eine Bufferschicht, die AlInGaAsP aufweist. Die Zwischenschicht 4 kann pseudomorphe Eigenschaften zu Silizium aufweisen. Pseudomorph bedeutet hierbei, dass die
Zwischenschicht gitterfehlangepasst zu Silizium ist, also die Gitterkonstante der Zwischenschicht von der Gitterkonstante des Aufwachssubstrats abweicht, wobei allerdings die dadurch erzeugte Verspannung nicht in Versetzungen relaxiert ist.
Die Zwischenschicht 4 dient weiter zur Defektreduzierung. Insbesondere dient die Zwischenschicht 4 zur Verbesserung der Morphologie der Nukleationsschicht 5. Dadurch können die aufzubringenden Halbleiterschichten mit einer verbesserten kristallinen Qualität und Homogenität abgeschieden werden.
Auf der Zwischenschicht 4 wird ein Bufferschichtenstapel 3 aufgebracht. Der Bufferschichtenstapel kann sich aus einer Schichtenfolge zusammensetzen. Vorzugsweise enthält der
Bufferschichtenstapel AlInGaAsP. Der Bufferschichtenstapel 3 weist kompressiv relaxierte Eigenschaften auf, womit ein hochqualitativer Bufferschichtenstapel erzielt werden kann. Aufgrund des kompressiv relaxierenden Bufferschichtenstapels können die aufzubringenden Halbleiterschichten mit hoher Kristallqualität auf diesem Bufferschichtenstapel
abgeschieden werden. Verspannungen im
Halbleiterschichtenstapel, die zu einer mechanischen
Beschädigung der Schichten des Halbleiterchips führen können, können so vermieden beziehungsweise reduziert werden.
Die Gitterkonstante des Bufferschichtenstapels nimmt in
Richtung von dem Aufwachssubstrat 2 weg graduell zu. Das bedeutet, dass die von dem Aufwachssubstrat 2 abgewandte Seite des Bufferschichtenstapels eine größere Gitterkonstante aufweist als die dem Aufwachssubstrat 2 zugewandte Seite des Bufferschichtenstapels 3. So kann die Gitterkonstante des Bufferschichtenstapels auf Seiten des Aufwachssubstrats an die Gitterkonstante des Aufwachssubstrats und zugleich auf Seiten des aufzubringenden Halbleiterschichtenstapels an die Gitterkonstante dieses Halbleiterschichtenstapels angepasst sein, wodurch mit Vorteil Verspannungen in den Schichten des Halbleiterchips während des Aufwachsprozesses reduzieren beziehungsweise vermieden werden, wodurch eine höhere
Strahlungseffizienz des Halbleiterchips im Betrieb mit
Vorteil ermöglicht wird.
Eine Erhöhung der Gitterkonstante des Bufferschichtenstapels in Richtung aufzubringenden Halbleiterschichtenstapel kann beispielsweise durch Zugabe von Indium und/oder durch Zugabe von Arsen realisiert werden. Insbesondere weisen die Bereiche des Bufferschichtenstapels auf Seiten des aufzubringenden Halbleiterschichtenstapels einen höheren Indium- und/oder Arsengehalt auf als die Bereiche des Bufferschichtenstapels auf Seiten des Aufwachssubstrats 2.
Ist der Bufferschichtenstapel 3 aus einer Mehrzahl von
Bufferschichten ausgebildet, so kann die Gitterkonstante der Bufferschichten in Richtung anzuordnenden
Halbleiterschichtenstapel von Schicht zu Schicht ansteigend ausgebildet werden. In diesem Fall weist die Gitterkonstante im Bufferschichtenstapel eine stufenförmige Erhöhung vom Aufwachssubstrat in Richtung aufzubringenden
Halbleiterschichtenstapel auf.
Auf den Bufferschichtenstapel 3 wird anschließend der
Halbleiterschichtenstapel 1 metamorph epitaktisch aufgewachsen. Unter metamorphem Aufwachsen ist insbesondere ein gitterangepasstes Aufwachsen auf den relaxierten
Bufferschichtenstapel 3 zu verstehen, sodass alle
Versetzungen im relaxierten Bufferschichtenstapel
eingeschlossen sind und Verspannungen während des
Aufwachsprozess in den Schichten des
Halbleiterschichtenstapels kaum auftreten beziehungsweise nicht in Versetzungen relaxieren.
Durch diese reduzierten Verspannungen während des
Aufwachsprozesses kann eine erhöhte Kristallqualität
realisiert werden, womit eine erhöhte Strahlungseffizienz vorteilhafterweise erzielt werden kann.
Der Halbleiterschichtenstapel 1 basiert auf dem
Materialsystem AlGalnP und weist eine zur Strahlungserzeugung vorgesehene aktive Schicht auf . Beispielsweise ist der
Halbleiterchip ein LED-Chip, ein Dünnfilmchip oder eine
Laserdiode .
Das vorliegende Herstellungsverfahren ermöglicht
vorteilhafterweise den Einsatz von Silizium als
Substratmaterial für die Herstellung von metamorphen AlInGaP- Halbleiterchips unter Verwendung eines kompressiv relaxierten und damit hochqualitativen Bufferschichtenstapels.
Gleichzeitig ist Silizium als Substratmaterial
vorteilhafterweise sehr kostengünstig und auch in großen Durchmessern von bis zu 300 mm verfügbar. Damit ermöglicht sich die Herstellung einer Mehrzahl von Halbleiterchips in einem gemeinsamen Verfahren auf einem gemeinsamen
großflächigen Aufwachssubstrat, womit derartige
Halbleiterchips in Massenproduktion herstellbar sind. Anschließend an den in Figur 1 dargestellten
Verfahrensschritt kann auf der von dem Aufwachssubstrat 2 abgewandten Seite des Halbleiterschichtenstapels 1 ein
Trägersubstrat aufgebracht werden, wobei anschließend das Aufwachssubstrat teilweise oder vollständig abgelöst wird. So ermöglicht sich die Herstellung eines Dünnfilmchips.
Das Trägersubstrat weist vorzugsweise ebenfalls Silizium auf, das sich durch seine Kostengünstigkeit auszeichnet. Durch das für den Dünnfilmchip verwendete Siliziumträgersubstrat kann ein kostengünstiger Halbleiterchip realisiert werden, dessen Trägersubstrat thermisch optimal an die Halbleiterschichten des Halbleiterchips und das Aufwachssubstrat angepasst ist. Ein fertig hergestellter Halbleiterchip wird nachfolgend in Verbindung mit Figur 3 näher erläutert.
In Figur 2 ist ein Flussdiagramm zur Herstellung eines optoelektronischen Halbleiterchips mit dem erfindungsgemäßen Verfahren dargestellt.
In Verfahrensschritt 201 wird ein Siliziumaufwachssubstrat bereitgestellt. Auf einer Aufwachsseite des
Siliziumaufwachssubstrats wird eine Nukleationsschicht aufgebracht, die optional zum Aufwachsen von
Halbleiterschichten auf der Siliziumoberfläche Verwendung finden kann. Insbesondere können aufgrund der
Nukleationsschicht defekt reduzierte Halbleiterschichten auf die Siliziumoberfläche des Aufwachssubstrats aufgewachsen werden. Silizium als Aufwachssubstrat wird insbesondere aufgrund des kostengünstigen Substratmaterials bevorzugt. Im Verfahrensschritt 202 wird anschließend auf die Nukleationsschicht eine pseudomorphe Zwischenschicht
aufgebracht. Die Zwischenschicht ist beispielsweise eine Bufferschicht aus AlInGaAsP, die weiter optional für eine defekt reduzierte Epitaxie von Halbleiterschichten auf das Siliziumaufwachssubstrat Verwendung finden kann. Die
Zwischenschicht dient beispielsweise zur Verbesserung der Morphologie der Nukleationsschicht, wodurch die
aufzubringenden Halbleiterschichten mit einer verbesserten kristallinen Qualität und Homogenität abgeschieden werden können .
Im Verfahrensschritt 203 wird auf die Zwischenschicht ein kompressiv relaxierter Bufferschichtenstapel abgeschieden. Der Bufferschichtenstapel weist vorzugsweise eine graduell zunehmende Gitterkonstante in Richtung vom Aufwachssubstrat weg auf.
Im Verfahrensschritt 204 wird anschließend der
Halbleiterschichtenstapel auf dem Bufferschichtenstapel metamorph epitaktisch aufgewachsen. Insbesondere wird der Halbleiterschichtenstapel gitterangepasst auf dem
Bufferschichtenstapel aufgewachsen, wodurch Verspannungen in den Schichten des Halbleiterschichtenstapels vermieden werden beziehungsweise nicht in Versetzungen relaxieren, was sich positiv auf die Strahlungseffizienz des Halbleiterchips im Betrieb auswirkt.
Im Verfahrensschritt 205 wird anschließend auf der von dem Aufwachssubstrat abgewandten Seite des
Halbleiterschichtenstapels ein Trägersubstrat angeordnet. Das Trägersubstrat weist vorzugsweise ebenfalls kostengünstiges Silizium auf. Das Trägersubstrat kann auf der dem Halbleiterschichtenstapel zugewandten Seite eine Spiegelschicht aufweisen, sodass die Spiegelschicht zwischen Halbleiterschichtenstapel und Trägersubstrat angeordnet ist. Im gleichen Verfahrensschritt 205 wird nach Aufbringen des Trägersubstrats das Aufwachssubstrat vom
Halbleiterschichtenstapel abgelöst. Insbesondere kann das Aufwachssubstrat und die darauf angeordnete
Nukleationsschicht vollständig abgelöst werden. Die
Zwischenschicht kann zumindest teilweise in diesem
Verfahrensschritt abgelöst werden. Vorzugsweise werden das Aufwachssubstrat, die Nukleationsschicht und die
Zwischenschicht derart abgelöst, dass die von dem
Trägersubstrat abgewandte Seite des Halbleiterchips
Strahlungsauskoppelstrukturen aufweist. Dadurch verbessert sich mit Vorteil die Strahlungsauskopplung des
Halbleiterchips im Betrieb. Die Strukturierung kann sich dabei bis in den Bufferschichtenstapel erstrecken, sodass auch dieser zumindest teilweise abgelöst wird.
In Figur 3 ist ein Halbleiterchip dargestellt, der
beispielsweise mit einem Verfahren, wie in den
Ausführungsbeispielen der Figuren 1 und 2 erläutert,
hergestellt ist.
Der Halbleiterchip weist ein Trägersubstrat 6 aus Silizium auf. Auf dem Trägersubstrat 6 ist eine Spiegelschicht 7 angeordnet. Auf der Spiegelschicht 7 ist der
Halbleiterschichtenstapel 1 angeordnet, der eine zur
Strahlungserzeugung vorgesehene aktive Schicht aufweist. Die Spiegelschicht 7 ist somit zwischen Trägersubstrat 6 und Halbleiterschichtenstapel 1 angeordnet. Auf der von dem Trägersubstrat 6 abgewandten Seite des
Halbleiterschichtenstapels 1 ist der Bufferschichtenstapel 3 angeordnet. Der Bufferschichtenstapel 3 weist auf der von dem Halbleiterschichtenstapel 1 abgewandten Seite Unebenheiten beziehungsweise so genannte Strahlungsauskoppelstrukturen 8 auf, die durch den Ablöseprozess des Aufwachssubstrats entstanden sind. Durch diese Strahlungsauskoppelstrukturen 8 verbessert sich vorteilhafterweise die
Strahlungsauskoppeleffizienz des Halbleiterchips 10 im
Betrieb.
Auf dem Bufferschichtenstapel 3 ist zumindest teilweise die Zwischenschicht 4 angeordnet. Die Zwischenschicht 4 ist aufgrund des Ablöseprozesses des Aufwachssubstrats zumindest teilweise entfernt, sodass nur noch Reste der Zwischenschicht 4 auf dem Bufferschichtenstapel 3 angeordnet sind.
Insbesondere ist die Zwischenschicht 4 strukturiert
ausgebildet. Die Strukturierungen dienen als
Strahlungsauskoppelstrukturen 8 zur Verbesserung der
Strahlungseffizienz des Halbleiterchips 10 im Betrieb.
Die Schichten des Halbleiterchips basierend auf dem
Materialsystem AlGalnP. Der Halbleiterchip 10 ist im
Ausführungsbeispiel der Figur 3 als Dünnfilm-LED ausgebildet. Alternativ kann der Halbleiterchip 10 als Laserdiode
ausgebildet sein.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr weist die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen auf, was insbesondere jede Kombination von
Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 052 727.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

1. Verfahren zum Herstellen eines optoelektronischen Halbleiterchips (10) mit einem Halbleiterschichtenstapel
(1) basierend auf dem Materialsystem AlInGaP mit
folgenden Verfahrensschritten:
- Bereitstellen eines Aufwachssubstrats (2), das eine Siliziumoberfläche aufweist,
- Anordnen eines kompressiv relaxierten
Bufferschichtenstapels (3) auf dem Aufwachssubstrat (2),
- Metamorphes, epitaktisches Aufwachsen des
Halbleiterschichtenstapels (1) auf dem
Bufferschichtenstapel (3), wobei der
Halbleiterschichtenstapel (1) eine zur
Strahlungserzeugung vorgesehene aktive Schicht aufweist.
2. Verfahren nach Anspruch 1, wobei
vor Anordnen des Bufferschichtenstapel (3) eine
pseudomorphe Zwischenschicht (4) auf das Aufwachssubstrat
(2) und anschließend der Bufferschichtenstapel (3) auf die Zwischenschicht (4) aufgebracht werden.
3. Verfahren nach Anspruch 2, wobei
vor Aufbringen der Zwischenschicht (4) eine
Nukleationsschicht (5) auf das Aufwachssubstrat (2) und anschließend die Zwischenschicht (4) auf die
Nukleationsschicht (5) aufgebracht werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei
die Gitterkonstante des Bufferschichtenstapels (3) in Richtung Halbleiterschichtenstapel (1) graduell zunehmend ausgebildet wird.
5. Verfahren nach Anspruch 4, wobei
die Gitterkonstante des Bufferschichtenstapels (3) durch Zugabe von Indium und/oder Arsen erhöht wird.
6. Verfahren nach Anspruch 4 oder 5, wobei
der Bufferschichtenstapel (3) aus einer Mehrzahl von Bufferschichten ausgebildet wird, deren Gitterkonstanten in Richtung Halbleiterschichtenstapel (1) von Schicht zu Schicht ansteigend ausgebildet werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, mit weiteren folgenden Verfahrensschritten:
- Aufbringen eines Trägersubstrats (6) auf der dem
Aufwachssubstrat (2) gegenüberliegenden Seite des
Halbleiterschichtenstapels (1), und
- Ablösen des Aufwachssubstrats (2) .
8. Verfahren nach Anspruch 7, wobei
zwischen Trägersubstrat (6) und Halbleiterschichtenstapel (1) eine Spiegelschicht (7) angeordnet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche 7 oder 8 unter Rückbezug auf Anspruch 2 oder 3, wobei das Aufwachssubstrat (2), die Nukleationsschicht (5) und/oder die Zwischenschicht (4) derart abgelöst werden, dass auf der von dem Trägersubstrat (6) abgewandten Seite des Halbleiterchips (10) Strahlungsauskoppelstrukturen (8) ausgebildet werden.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei in einem gemeinsamen Verfahren eine Mehrzahl von
Halbleiterchips (10) auf einem gemeinsamen
Aufwachsubstrat (2) hergestellt wird.
11. Halbleiterchip, der nach einem der vorhergehenden Ansprüche hergestellt ist, aufweisend ein Trägersubstrat
(6) und einen Halbleiterschichtenstapel (1) basierend auf dem Materialsystem AlInGaP.
12. Halbleiterchip nach Anspruch 11, wobei
zwischen Trägersubstrat (6) und Halbleiterschichtenstapel (1) eine Spiegelschicht (7) angeordnet ist.
13. Halbleiterchip nach Anspruch 11 oder 12, wobei auf der von dem Trägersubstrat (6) abgewandten Seite des Halbleiterschichtenstapels (1) ein Bufferschichtenstapel
(3) aufweisend AlInGaAsP angeordnet ist, dessen
Gitterkonstante an der dem Halbleiterschichtenstapel (1) zugewandten Seite an die Gitterkonstante des
Halbleiterschichtenstapels (1) angepasst ist.
14. Halbleiterchip nach Anspruch 13 unter Rückbezug auf Anspruch 2, wobei
auf der von dem Halbleiterschichtenstapel (1) abgewandten Seite des Bufferschichtenstapels (3) eine Zwischenschicht
(4) angeordnet ist, die AlInGaAsP aufweist.
15. Halbleiterchip nach Anspruch 14, wobei
die Zwischenschicht (4) und/oder der
Bufferschichtenstapel (3) eine Strukturierung (8) aufweisen .
EP11773460.8A 2010-11-26 2011-10-21 Verfahren zum herstellen eines optoelektronischen halbleiterchips und derartiger halbleiterchip Withdrawn EP2643859A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010052727.0A DE102010052727B4 (de) 2010-11-26 2010-11-26 Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
PCT/EP2011/068476 WO2012069262A1 (de) 2010-11-26 2011-10-21 Verfahren zum herstellen eines optoelektronischen halbleiterchips und derartiger halbleiterchip

Publications (1)

Publication Number Publication Date
EP2643859A1 true EP2643859A1 (de) 2013-10-02

Family

ID=44860369

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11773460.8A Withdrawn EP2643859A1 (de) 2010-11-26 2011-10-21 Verfahren zum herstellen eines optoelektronischen halbleiterchips und derartiger halbleiterchip

Country Status (8)

Country Link
US (1) US9093604B2 (de)
EP (1) EP2643859A1 (de)
JP (1) JP2013545312A (de)
KR (1) KR101470780B1 (de)
CN (1) CN103222072B (de)
DE (1) DE102010052727B4 (de)
TW (1) TWI523264B (de)
WO (1) WO2012069262A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10715380B2 (en) 2011-05-23 2020-07-14 Apple Inc. Setting a reminder that is triggered by a target user device
US8971924B2 (en) 2011-05-23 2015-03-03 Apple Inc. Identifying and locating users on a mobile network
US9104896B2 (en) 2012-06-04 2015-08-11 Apple Inc. System and method for remotely initiating lost mode on a computing device
TWI790928B (zh) * 2019-05-24 2023-01-21 晶元光電股份有限公司 半導體元件
US11721954B2 (en) 2019-07-19 2023-08-08 Visual Photonics Epitaxy Co., Ltd. Vertical cavity surface emitting laser diode (VCSEL) having AlGaAsP layer with compressive strain

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866353A (ja) 1981-10-15 1983-04-20 Agency Of Ind Science & Technol 半導体装置
JPS621293A (ja) 1985-06-26 1987-01-07 Sharp Corp 半導体発光素子
JPS6258690A (ja) 1985-09-04 1987-03-14 Daido Steel Co Ltd 砒素化ガリウム系半導体発光素子
JPH0371679A (ja) 1989-08-11 1991-03-27 Kokusai Denshin Denwa Co Ltd <Kdd> 半導体発光素子
JPH04257276A (ja) * 1991-02-08 1992-09-11 Mitsubishi Cable Ind Ltd 半導体素子
JP2962639B2 (ja) 1993-09-06 1999-10-12 シャープ株式会社 半導体発光素子
JPH10223929A (ja) * 1996-12-05 1998-08-21 Showa Denko Kk ＡｌＧａＩｎＰ発光素子用基板
DE19755009C1 (de) * 1997-12-11 1999-08-19 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer Halbleiteranordnung für Leuchtdioden
US6329063B2 (en) 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
TWI223460B (en) 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP4333426B2 (ja) 2004-03-19 2009-09-16 ソニー株式会社 化合物半導体の製造方法、及び半導体装置の製造方法
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
JP2007096157A (ja) 2005-09-30 2007-04-12 Hitachi Cable Ltd 半導体発光素子
US20070181905A1 (en) * 2006-02-07 2007-08-09 Hui-Heng Wang Light emitting diode having enhanced side emitting capability
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US20080259980A1 (en) * 2007-04-19 2008-10-23 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Including Oxide Layer
JP2008288248A (ja) 2007-05-15 2008-11-27 Hitachi Cable Ltd 半導体発光素子
JP5146817B2 (ja) 2008-03-24 2013-02-20 スタンレー電気株式会社 半導体発光素子の製造方法
JP4721017B2 (ja) * 2008-04-07 2011-07-13 ソニー株式会社 半導体デバイスの製造方法
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
US20100263707A1 (en) * 2009-04-17 2010-10-21 Dan Daeweon Cheong Base structure for iii-v semiconductor devices on group iv substrates and method of fabrication thereof
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2012069262A1 *

Also Published As

Publication number Publication date
DE102010052727B4 (de) 2019-01-31
CN103222072B (zh) 2016-06-08
TWI523264B (zh) 2016-02-21
CN103222072A (zh) 2013-07-24
US9093604B2 (en) 2015-07-28
US20130328101A1 (en) 2013-12-12
KR101470780B1 (ko) 2014-12-08
JP2013545312A (ja) 2013-12-19
DE102010052727A1 (de) 2012-05-31
WO2012069262A1 (de) 2012-05-31
KR20130098407A (ko) 2013-09-04
TW201232817A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
DE102009047881B4 (de) Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE112007001232T5 (de) Lichtemittierendes Halbleiterelement und Verfahren zu dessen Herstellung
DE102008050573A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
WO2012052257A2 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
WO2012025397A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102013105707A1 (de) Halbleitervorrichtung, Übergitterschicht, welche in derselben verwendet wird, und Verfahren zur Herstellung der Halbleitervorrichtung
EP1299909B1 (de) LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG
DE112004001230T5 (de) Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE112019005876T5 (de) Lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
WO2012035135A1 (de) Halbleiterchip und verfahren zu dessen herstellung
DE102011014845B4 (de) Licht emittierendes Halbleiterbauteil und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauteils
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
WO2013135526A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102010052542B4 (de) Halbleiterchip und Verfahren zu dessen Herstellung
DE10308646B4 (de) Halbleitersubstrat für optoelektronische Bauelemente und Verfahren zu dessen Herstellung
DE102013200507A1 (de) Optoelektronisches Halbleiterbauelement
WO2018077855A1 (de) Halbleiterschichtenfolge und verfahren zur herstellung einer halbleiterschichtenfolge

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20130404

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140204