JP2007096157A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2007096157A JP2007096157A JP2005285854A JP2005285854A JP2007096157A JP 2007096157 A JP2007096157 A JP 2007096157A JP 2005285854 A JP2005285854 A JP 2005285854A JP 2005285854 A JP2005285854 A JP 2005285854A JP 2007096157 A JP2007096157 A JP 2007096157A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor light
- emitting device
- light emitting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】 高輝度、且つ低駆動電圧であることに加え、半導体発光素子を駆動させる上で、経時的な発光出力の低下、及び駆動電圧の上昇を抑制することが可能な半導体発光素子を得る。
【解決手段】 半導体基板1上に、少なくともn型クラッド層3、活性層4、p型クラッド層5から成る発光部が形成され、前記発光部の上部に高濃度にp型ドーパントが添加されたコンタクト層7が形成され、前記コンタクト層7の上部にITO膜8から成る電流分散層が形成された半導体発光素子において、前記コンタクト層7と前記p型クラッド層5との間に、V族元素の主要成分がP(リン)であるアンドープのIII/V族半導体で構成した緩衝層11を有する。
【選択図】 図1
【解決手段】 半導体基板1上に、少なくともn型クラッド層3、活性層4、p型クラッド層5から成る発光部が形成され、前記発光部の上部に高濃度にp型ドーパントが添加されたコンタクト層7が形成され、前記コンタクト層7の上部にITO膜8から成る電流分散層が形成された半導体発光素子において、前記コンタクト層7と前記p型クラッド層5との間に、V族元素の主要成分がP(リン)であるアンドープのIII/V族半導体で構成した緩衝層11を有する。
【選択図】 図1
Description
本発明は、半導体発光素子に関わり、特に、透明導電膜を電流分散層に用いた高輝度の半導体発光素子に関するものである。
従来、半導体発光素子である発光ダイオード(以下LEDと略す)は、近年、GaN系やAlGaInP系の高品質結晶をMOVPE(有機金属気相成長)法で成長できる様になったことから、青色、緑色、橙色、黄色、赤色の高輝度LEDが製作できる様になった。
しかし、高輝度を得るためには、LEDのチップ面内に均一に電流が注入される様、電流分散特性を良くする必要があり、例えばAlGaInP系のLED素子では電流分散層の膜厚を5μm〜10μm程度まで厚くする必要があった。このため、電流分散層の成長にかかる原料費用が多くなり、必然的にLED素子の製造コストが高くなって、AlGaInP系LEDを安価に製作する妨げとなっていた。
そこで、充分な透光性を有し、且つ良好な電流分散特性を得られる電気特性を有する膜としてITO(錫添加酸化インジウム:Indium Tin Oxide)や、ZnO(酸化亜鉛:Zinc Oxide)を電流分散層に用いる方法が提案されている(特許文献1参照)。またp型クラッド層上に直接ITO膜を形成する方法も提案されている(特許文献2、3参照)。
このように、ITO膜を電流分散層として用いることができれば、従来、電流分散層として半導体層を5μm〜10μm程度まで厚くしていた方法を必要とせず、その分のエピタキシャル層が不要となる為、安価に高輝度のLED素子、及びLED素子用エピタキシャルウェハを製造できる様になる。
特開平8−83927号公報
米国再発行特許発明第35665号明細書
米国特許第6,057,562号明細書
しかしながら、ITO膜を窓層に用いた場合、半導体層と金属酸化物であるITO膜との間に接触抵抗が発生してしまい、順方向動作電圧が高くなるという問題がある。すなわち、透明導電膜(透明電極)としてのITO膜はn型半導体であり、一方、これと接するクラッド層はp型半導体である。従って、LEDに対して順方向の動作電圧を印加すると、透明導電膜(透明電極)とp型クラッド層との間は逆方向バイアス状態となることから、大電圧を印加しなければ電流が流れない。
そこで、p型クラッド層とITO膜との間にトンネル接合を形成するp型コンタクト層を介在して、低電圧でLEDを駆動させる方法が提案されている(例えば特許文献2参照)。トンネル接合によりLEDを低電圧で駆動させる構造とするために、p型コンタクト層は、通常、p型ドーパント例えばZnが1×1019/cm3以上の高濃度にドープされたAs系の高キャリア濃度層で構成している。
このコンタクト層は、活性層で発光した光に対し吸収層として作用するため、薄膜に形成する必要性がある。このため成長時の熱等により容易にドーパント拡散を起こし易い。その結果、次のような種々の問題がある。
コンタクト層から拡散したp型ドーパントはLED素子の深さ方向に拡散し、LED素子の活性層にまで到達すると活性層内の欠陥となる。その欠陥は非発光再結合成分となり、結果的にLED素子の出力が低下する。
また、p型ドーパントのZn拡散により、高キャリア濃度のコンタクト層の実質的なキャリア濃度が低下することから、上述したトンネル接合が達成しにくくなり、トンネル電圧が上昇する。これによってLED素子の駆動電圧(順方向動作電圧)が上昇する。
また、p型クラッド層上に直接高キャリア濃度層を設けて、その上にITO膜を設ける当該方法では、p型クラッド層の膜厚が薄いため、ドーパント拡散が活性層まで到達し易く、発光出力が低下したり信頼性が悪くなったりする。
さらにp型クラッド層の膜厚が薄いため、ワイヤボンディング時のダメージにより、素子が壊れることが多々発生する。
これらの問題の解決策としては、高キャリア濃度のコンタクト層とp型クラッド層との間に、p型ドーパントのZnの拡散を抑止する緩衝層を設けるのが有効である。この緩衝層の材料として、例えばAlGaAsやAlAsが好適である。その理由は、発光波長に対し光学的に透明であり、尚且つAlGaInPなどの4元系材料と比べて結晶成長が容易で、更には発光部を構成するAlGaInP系材料との格子整合性がほぼ一致することから、LED素子の動作電圧を低くすることが可能な材料だからである。この緩衝層を設ける方法として、例えば、p型クラッド層よりも低抵抗であるAlGaAs層を設けて活性層とコンタクト層の距離を長くしたものが提案されている(特許文献3)。
しかし、緩衝層をp型クラッド層よりも低抵抗化するために、緩衝層に多くの添加物を入れていることで拡散が促進されてしまうという問題があった。特に、緩衝層を構成する材料が、V族元素としてAsを用いた発光波長に対し透明な半導体材料、例えば高Al混晶比のAlGaAs層などを用いたときに、拡散が顕著となった。
また、p型クラッド層のC濃度が高いと、ドーパントの拡散がより顕著となり、出力低下や信頼性が特に悪くなった。このことは、コンタクト層と活性層の距離を長くしても、あまり改善されない。
そこで、本発明の目的は、上記課題を解決し、高輝度且つ低駆動電圧であることに加え、経時的な発光出力の低下、及び駆動電圧の上昇を抑制し、更にワイヤボンディング工程での素子の破壊を防止することが可能な半導体発光素子を提供することにある。
請求項1の発明に係る半導体発光素子は、半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、前記コンタクト層と前記p型クラッド層との間に、V族元素の主要成分がP(リン)であるアンドープのIII/V族半導体で構成された緩衝層を有することを特徴とする。
V族元素の主成分がP(リン)であるIII/V族半導体の代表的なものとしては、AlInP、AlGaInP、GaPなどがある。なお、ここでは、本明細書中において使用する「アンドープ」や「無添加」といった表現は、積極的、意図的、又は故意的な添加(ドーピング)をしないことであり、結晶に自然にC(炭素)等の不純物が不可避的に混入する場合までも排除する意味で用いたものではない。
請求項2の発明に係る半導体発光素子は、半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、p型クラッド層中に、V族元素の主要成分がP(リン)であるアンドープのIII/V族半導体で構成された緩衝層を有することを特徴とする。
請求項3の発明に係る半導体発光素子は、請求項1又は2に記載の前記緩衝層は前記半導体基板に対して格子整合していることを特徴とする。
緩衝層には、同じP系であるGaPなどの格子不整合系のワイドバンドギャップ材料を用いずに、半導体基板に対し結晶が格子整合するIII/V族半導体を用いるとよい。これにより初期の動作電圧も低く抑えることができる。この条件を満たすIII/V族半導体の具体例としては、AlGaInPやAlInPがある。
請求項4の発明に係る半導体発光素子は、請求項1乃至3に記載の前記緩衝層は、Al組成が前記p型クラッド層よりも小さいことを特徴とする。
請求項5の発明は、請求項1乃至4のいずれかに記載の半導体発光素子において、前記活性層と前記p型クラッド層との間にアンドープ層を設けることを特徴とする。
請求項6の発明は、請求項1乃至5のいずれかに記載の半導体発光素子において、前記緩衝層のC濃度が1×1017atoms/cm3以下であることを特徴とする。
請求項7の発明は、請求項1乃至6のいずれかに記載の半導体発光素子において、前記n型クラッド層と前記活性層との間に、アンドープ層を設けることを特徴とする。
請求項8の発明は、請求項1乃至6のいずれかに記載の半導体発光素子において、前記n型クラッド層と前記活性層との間に、該n型クラッド層よりも低濃度の半導体層からなるn型低濃度層を設けることを特徴とする。
請求項9の発明は、請求項1乃至8のいずれかに記載の半導体発光素子において、前記電流分散層はITO(錫添加酸化インジウム)であることを特徴とする。
請求項10の発明は、請求項1乃至9のいずれかに記載の半導体発光素子において、前記電流分散層の膜厚が、d=A×λP/(4×n)の関係式[但し、Aは定数(1又は3)、λPは発光波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にあることを特徴とする。
請求項11の発明は、請求項1乃至10のいずれかに記載の半導体発光素子において、前記コンタクト層の主たるドーパントがZnであり、そのキャリア濃度が1×1019/cm3以上であり、且つ組成がAlxGa1-xAs(但し、0≦X≦0.4)であることを特徴とする。
請求項12の発明は、請求項1乃至11のいずれかに記載の半導体発光素子において、前記p型クラッド層のドーパントがMgであり、且つ前記n型クラッド層、前記活性層及び前記p型クラッド層の組成が(AlxGa1-x)yIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)で構成されていることを特徴とする。
p型ドーパントにはMgやZnがある。ZnはAlGaInP系化合物半導体内のp型ドーパントとして広く用いられているものの、拡散定数が比較的大きく熱工程等による悪影響が生じることが知られている。その為、ドーパントとしてZnを用いて、p型クラッド層のキャリア濃度を高くすると、Znが活性層へ拡散し発光素子の特性が劣化する。そこで、p型クラッド層に関しては、p型不純物として、Znに比べ拡散定数が小さいMgを用いて高キャリア濃度化することが有利となる。
p型クラッド層、n型クラッド層、及び活性層は(AlxGa1-x)yIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)で構成されることが好ましい。これらの材料を選択する理由は、GaAs基板にほぼ格子整合する材料の内、LED素子から放出される光の波長に対し、光学的に透明であることに強く依存する。
請求項13の発明は、請求項1乃至12のいずれかに記載の半導体発光素子において、前記半導体基板と前記n型クラッド層の間に屈折率の異なる2つの半導体層を15ペア以上設けた半導体多層膜から成る光反射層を設けることを特徴とする。
請求項14の発明は、請求項1乃至13のいずれかに記載の半導体発光素子において、前記電流分散層のキャリア濃度が8×1020/cm3以上有することを特徴とする。
請求項15の発明は、請求項1乃至14のいずれかに記載の半導体発光素子において、前記活性層が多重量子井戸構造又は歪多重量子井戸構造であることを特徴とする。
請求項16の発明は、請求項1乃至15のいずれかに記載の半導体発光素子において、前記p型クラッド層と前記緩衝層の膜厚の和が1000nm以上、3000nm以下であり、且つp型クラッド層の膜厚が200nm以上、600nm以下であることを特徴とする。
請求項17の発明は、請求項1乃至16のいずれかに記載の半導体発光素子において、前記コンタクト層の膜厚が1nm以上、30nm以下であることを特徴とする。
コンタクト層の膜厚は30nmを超えると発光出力の低下が大きく、1nm未満であると電流分散層とコンタクト層との間でのトンネル接合が難しくなる。したがって、コンタクト層の膜厚は1nm以上、30nm以下であることが好ましい。
コンタクト層の膜厚は30nmを超えると発光出力の低下が大きく、1nm未満であると電流分散層とコンタクト層との間でのトンネル接合が難しくなる。したがって、コンタクト層の膜厚は1nm以上、30nm以下であることが好ましい。
請求項18の発明は、請求項1乃至17のいずれかに記載の半導体発光素子において、前記緩衝層が発光波長に対し光学的に透明なAlInP又はAlGaInPであることを特徴とする。
請求項19の発明は、請求項13に記載の半導体発光素子において、前記光反射層が(AlxGa1-x)yIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)とAlxGa1-xAs(但し、0≦X≦1)の組み合わせで構成されていることを特徴とする。
これらの材料を選択する理由は、GaAs基板にほぼ格子整合する材料の内、LED素子から発光し、放出される光の波長に対し、光学的に透明であることに強く依存する。既知の通り、光反射層であるDBRは構成される2種の材料の屈折率差が大きい方が光の反射波長帯域が広く、且つ反射率が高い。よって、材料は、上記の材料の中から選定されることが好ましい。
請求項20の発明は、請求項1乃至19のいずれかに記載の半導体発光素子において、前記活性層と前記p型クラッド層との間に該p型クラッド層よりも低濃度のp型低濃度層を設けることを特徴とする。
請求項21の発明は、請求項5、7、8又は19のいずれかに記載の半導体発光素子において、前記アンドープ層、前記n型低濃度層若しくは前記p型低濃度層の膜厚が100nm以下であることを特徴とする。
活性層に接したアンドープ層や低濃度層の膜厚は、あまり厚くしすぎると活性層へのキャリアの供給が悪くなり発光出力が低下し、またコストが高くなるため、100nm以下が望ましい。
請求項22の発明は、請求項1乃至21のいずれかに記載の半導体発光素子において、前記半導体基板上にn型で、且つ該半導体基板と同じ材料で構成されたバッファ層を設けることを特徴とする。
請求項23の発明は、請求項1乃至22のいずれかに記載の半導体発光素子において、前記緩衝層が下部に形成された半導体層との格子不整合率の絶対値が0.3%以下であることを特徴とする半導体発光素子。
請求項24の発明は、請求項1乃至22のいずれかに記載の半導体発光素子において、前記緩衝層がGaPであることを特徴とする。
本発明によれば、高濃度にp型ドーパントが添加されたAs系コンタクト層とp型クラッド層の間、若しくはp型クラッド層中に、V族元素の主要成分がP(リン)であり、且つアンドープである、つまりC濃度の少ないIII/V族半導体で構成した緩衝層を設けているので、コンタクト層からのドーパント拡散を効果的に抑制することが可能な、高出力、低動作電圧なLED素子を作製することができると共に、経時的な発光出力の低下、及び駆動電圧の上昇を抑制することが可能な、高信頼性のLED素子を歩留まりよく作製することができる。
以下、本発明を図示の実施の形態に基づいて説明する。
図1に本実施形態に係る発光ダイオードの構成を示す。この発光ダイオードは、半導体基板であるn型GaAs基板1上に、n型GaAsバッファ層2、n型AlGaInPクラッド層(単にn型クラッド層ともいう)3、アンドープAlGaInP活性層4、p型AlGaInPクラッド層(単にp型クラッド層ともいう)5が順次に結晶成長されて発光部が構成され、更にそれらの最上層つまりp型クラッド層5上に、無添加のAlGaInP緩衝層11、高濃度にp型ドーパントが添加されたAs系のp型AlGaAsコンタクト層(単にp型コンタクト層ともいう)7が積層されている。更にそのp型コンタクト層7上に、金属酸化物材料から成る電流分散層として、透明導電膜であるITO膜8が積層され、その表面側に表面電極9が形成され、またn型GaAs基板1の裏面側に裏面電極10が形成されている。
上記p型コンタクト層7はAlxGa1-xAs(但し、0≦X≦0.4)からなり、膜厚は1nm以上30nm以下であり、p型ドーパントとしてのZnが、キャリア濃度1×1019/cm3以上という高濃度に添加されている。
コンタクト層7は、活性層4で発光した光に対し吸収層か又は若干吸収層となるバンドギャップを有している為、膜厚が厚くなるにつれ、発光出力が低下する。コンタクト層7の膜厚と発光出力の減衰率との関係を示した図9から分かるように、コンタクト層7の膜厚の上限をおよそ30nmとすることが好ましく、より好ましくは25nmまでである。また、コンタクト層7の膜厚が1nm未満になってくると、今度はITO膜8とコンタクト層7との間でのトンネル接合が難しくなってくる為、低動作電圧化、動作電圧の安定化が困難になる。従って、ITO膜8と接するコンタクト層7の膜厚を1nmから30nmにすることが好ましい。
また、ITO膜8と接するコンタクト層7は、極めて高濃度に導電型決定不純物が添加されている必要がある。具体的には、Zn(亜鉛)が添加されたコンタクト層7の場合、その結晶材料はAl混晶比が0のGaAsから0.4までのAlGaAsであることが望ましく、そのキャリア濃度は1×1019/cm3以上が好適であり、これは高ければ高い程好ましい。ITO膜8は基本的にn型の半導体材料に属し、また、LEDは一般的にpサイドアップで作製される。この為、ITO膜8を電流分散層に応用したLEDは導電型が基板の側からn/p/n接合となってしまう。この為にLEDではITO膜8とp型半導体層との界面に大きな電位障壁が生じ、通常は非常に動作電圧の高いLEDとなってしまう。この問題を解消する為、p型半導体層には非常に高いキャリア濃度を有するコンタクト層7が必要となる。また、上記コンタクト層7のバンドギャップが狭い理由は、その方が高キャリア化が容易であることに強く依存する。
電流分散層であるITO膜8は真空蒸着法、又はスパッタ法によって形成される。上記コンタクト層7の高キャリア化と連動して、コンタクト層7と接するITO膜8のキャリア濃度も、トンネル電圧を低減するには重要であり、上述したコンタクト層7と同様の理由で、高ければ高いほどよく、成膜直後の状態で8×1020/cm3以上のキャリア濃度を有していることが好ましい。
電流分散層であるITO膜8の膜厚は、d=A×λP/(4×n)の関係式[但し、Aは定数(1又は3)、λPは発光波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にある。
LEDエピタキシャルウェハ上に形成されるITO膜8は、半導体層と空気層とのおよそ中間の屈折率を有し、光学的に反射防止膜としての機能を有する。したがって、ITO膜8は形成方法やITO膜質によって、厚くするほど透過率が悪くなり、発光出力が低下することがある。更に、電流分散層中での光の干渉が増え、光取出し効率の高い波長領域が狭くなることがある。その為、LEDの光取り出し効率を向上させ、より出力の高いLED素子を得るには、上記の関係式に則った膜厚とすることが好ましい。上記の関係式において定数Aは1又は3である方が良い。また、反射防止膜としての効果が小さくならないよう、ITO膜8の膜厚は上記関係式より求まるdの±30%の範囲とするのがよい。これは反射防止膜として光学的に反射率の低い波長帯域は、ある程度の幅を有するからである。例えば反射防止膜として、反射率が15%以下となる膜厚の許容値は、上記式より求まるdの±30%の範囲にある。dの±30%の範囲を越えると、反射防止膜としての効果は小さくなり、LED素子の発光出力が低下してしまう。
LEDエピタキシャルウェハ上に形成されるITO膜8は、半導体層と空気層とのおよそ中間の屈折率を有し、光学的に反射防止膜としての機能を有する。したがって、ITO膜8は形成方法やITO膜質によって、厚くするほど透過率が悪くなり、発光出力が低下することがある。更に、電流分散層中での光の干渉が増え、光取出し効率の高い波長領域が狭くなることがある。その為、LEDの光取り出し効率を向上させ、より出力の高いLED素子を得るには、上記の関係式に則った膜厚とすることが好ましい。上記の関係式において定数Aは1又は3である方が良い。また、反射防止膜としての効果が小さくならないよう、ITO膜8の膜厚は上記関係式より求まるdの±30%の範囲とするのがよい。これは反射防止膜として光学的に反射率の低い波長帯域は、ある程度の幅を有するからである。例えば反射防止膜として、反射率が15%以下となる膜厚の許容値は、上記式より求まるdの±30%の範囲にある。dの±30%の範囲を越えると、反射防止膜としての効果は小さくなり、LED素子の発光出力が低下してしまう。
上記無添加の緩衝層11は、この発光ダイオードの特徴として、上記p型コンタクト層7と上記p型クラッド層5との間に、V族元素の主要成分がP(リン)であり、且つ、半導体基板1に対し格子整合する結晶であり、且つアンドープのIII/V族半導体で構成した緩衝層として形成される。
この無添加の緩衝層11には、同じP系であるGaPなどの格子不整合系のワイドバンドギャップ材料を用いずに、半導体基板に対し結晶が格子整合するIII/V族半導体を用いるとよい。V族元素の主成分がP(リン)であるIII/V族半導体の代表的なものとしては、発光波長に対し光学的に透明で基板に対して格子整合するAlInP、AlGaInP、GaPなどがある。これにより初期の動作電圧も低く抑えることができる。
この無添加の緩衝層11には、同じP系であるGaPなどの格子不整合系のワイドバンドギャップ材料を用いずに、半導体基板に対し結晶が格子整合するIII/V族半導体を用いるとよい。V族元素の主成分がP(リン)であるIII/V族半導体の代表的なものとしては、発光波長に対し光学的に透明で基板に対して格子整合するAlInP、AlGaInP、GaPなどがある。これにより初期の動作電圧も低く抑えることができる。
また、緩衝層11のC濃度は低くしており、1×1017atoms/cm3以下であることが好ましい。緩衝層11のC濃度を低くしているのは、コンタクト層7からのZnの拡散がC濃度により変わり、C濃度が高いとZnの拡散が多くなり、発光出力の低下が起こるからである。この無添加の緩衝層11に、積極的にはドーパントを添加していないが、不可避的にC(炭素)が入ってしまった場合でも、そのC濃度は1×1017atoms/cm3以下に抑えられている。
また、当該無添加の緩衝層11の膜厚は、p型クラッド層5の膜厚(通常200nm〜600nm)との和が1000nm〜3000nmとなるように、つまり膜厚400nm〜2800nmに形成される。これはワイヤボンディング工程での素子の破壊を抑制できる構造となっている。
緩衝層11の膜厚が400nm以上となる理由は、活性層4から表面電極9までの距離が近すぎると、LED素子作製時のワイヤーボンディング工程において、LED素子を超音波振動などで破壊させるからである。また、上限を2800nm以下と定める理由は、LED素子の電流分散特性はコンタクト層7上に設けられたITO膜8によって、十分な効果が期待できるからである。仮に、10μm程度の厚膜な緩衝層11を設けたとしても、前述したITO膜8による電流分散効果が支配的なので、LED素子としての飛躍的な出力向上は望めない。むしろ、LED素子の製造にかかるコストが高くなり、LED素子の原価を上げてしまうというデメリットが生ずる。従って、通常p型クラッド層5の膜厚は200から600nmとなることから、緩衝層11の膜厚は、およそ400nmから2800nm程度の範囲にあることが好ましい。
また、本発明に記載する内容では、場合により、緩衝層11とp型クラッド層5との組成が同一となり得るが、この場合も、活性層4の上端からコンタクト層7の下端までの距離が1000nm以上、3000nm以下となることが好ましい。
この様に、緩衝層11を無添加として、緩衝層11中のC濃度を少なくしていることから、極めて効果的にコンタクト層7からのZnの拡散を抑制することができる。また、無添加の緩衝層11に、活性層4に対し透明なAs系材料、例えば高Al混晶比のAlGaAs層を用いずに、V族元素にP系で構成されたAlGaInP又はAlInPを用いることによって、優れた初期特性と高信頼性を得ることができる。また、基板1に格子整合するAlGaInP又はAlInP系材料によって構成することで、初期の動作電圧も低く抑えることができる。
よって、半導体発光素子を駆動させる上での、経時的な発光出力の低下、及び駆動電圧の上昇(寿命特性の悪化又は信頼性の低下)を抑制可能な構造の半導体発光素子を得ることができる。
次に、以下の実施例1〜7及び比較例1、2により本発明を詳述する。
緩衝層に無添加AlGaInPを用いた例である。
実施例1として、図1に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、以下の通りである。
実施例1として、図1に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、以下の通りである。
n型GaAs基板1上に、n型(Siドープ)GaAsバッファ層2(膜厚200nm、キャリア濃度1×1018/cm3)、n型(Siドープ)(Al0.7Ga0.3)0.5In0.5Pクラッド層3(膜厚400nm、キャリア濃度1×1018/cm3)、アンドープ(Al0.1Ga0.9)0.5In0.5P活性層4(膜厚600nm)、p型(Mgドープ)(Al0.7Ga0.3)0.5In0.5Pクラッド層5(膜厚400nm、キャリア濃度1×1018/cm3)、無添加の(Al0.7Ga0.3)0.5In0.5P緩衝層11(膜厚600nm)、p型(Znドープ)Al0.1Ga0.9Asコンタクト層7(膜厚3nm、キャリア濃度7×1019/cm3)を、MOVPE法で、順次積層成長させた。
MOVPE成長での成長温度は上記n型GaAsバッファ層2から上記無添加の(Al0.7Ga0.3)0.5In0.5P緩衝層11(単に無添加の緩衝層11または緩衝層11ともいう)までを650℃とし、上記p型(Znドープ)Al0.1Ga0.9Asコンタクト層7(単にp型コンタクト層7)は550℃で成長した。その他の成長条件は、成長圧力約6666Pa(50Torr)、各層の成長速度は0.3〜1.0nm/sec、V/III比は約150で行った。但し、無添加の緩衝層11はC濃度を低減する目的でV/III比を200とした。またp型コンタクト層7のV/III比は10とした。因みにここで言うV/III比とは、分母をTMGaやTMAlなどのIII族原料のモル数とし、分子をAsH3 、PH3などのV族原料のモル数とした場合の比率(商)を指す。
MOVPE成長において用いる原料としては、例えばトリメチルガリウム(TMGa)、又はトリエチルガリウム(TEGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMIn)、等の有機金属や、アルシン(AsH3)、ホスフィン(PH3)等の、水素化物ガスを用いた。例えば上記n型バッファ層2の様なn型層の添加物原料としては、ジシラン(Si2H6)を用いた。上記p型(Mgドープ)(Al0.7Ga0.3)0.5In0.5Pクラッド層5(単にp型クラッド層5ともいう)の様なp型層の導電型決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いた。但し、p型コンタクト層7のみはジエチルジンク(DEZn)を用いた。
その他に、n型(Siドープ)(Al0.7Ga0.3)0.5In0.5Pクラッド層3(単にn型クラッド層3ともいう)の様なn型層の導電型決定不純物の添加物原料として、セレン化水素(H2Se)、モノシラン(SiH4)、ジエチルテルル(DETe)、ジメチルテルル(DMTe)を用いることもできる。その他に、p型クラッド層5のp型添加物原料として、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いることもできる。
更に、このLED用エピタキシャルウェハをMOVPE装置から搬出した後、当該ウェハの表面、つまりp型コンタクト層7の表面側へ、真空蒸着法によって膜厚270nmのITO膜8を形成した。本構造では、このITO膜8が電流分散層となる。
この時、ITO膜蒸着の同一バッチ内にセットした評価用ガラス基板を取り出し、Hall測定が可能なサイズに切断し、ITO膜8単体の電気特性を評価した所、キャリア濃度1.1×1021/cm3、移動度18cm2/Vs、抵抗率2.9×10-4Ω・cmであった。
そして、このエピタキシャルウエハの上面に、レジストやマスクアライナなどの一般的なフォトリソグラフィプロセスに用いられる器材と周知の方法を駆使して、円形電極である直径110μmの表面電極9を、マトリックス状に真空蒸着法で形成した。蒸着後の電極形成はリフトオフ法を用いた。上記表面電極9は、Ni(ニッケル)、Au(金)を、それぞれ20nm、500nmの順に蒸着した。更に、エピタキシャルウェハの底面には、全面に裏面電極10を同じく真空蒸着法によって形成した。上記裏面電極10は、AuGe(金・ゲルマニウム合金)、Ni(ニッケル)、Au(金)を、それぞれ60nm、10nm、500nmの順に蒸着し、その後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて400℃に加熱し、5分間熱処理することで行った。
その後、上記の様にして構成された電極付きLED用エピタキシャルウエハを該円形の表面電極9が中心になる様にダイシング装置を用いて切断し、チップサイズ300μm角のLEDベアチップを作製した。更に上記LEDベアチップをTO−18ステム上にマウント(ダイボンディング)し、その後、更にマウントされた該LEDベアチップに、ワイヤボンディングを行い、LED素子を作製した。
この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力1.05mW、動作電圧1.84Vの優れた初期特性を有するLED素子を得ることができた。
更に、当該LED素子を常湿の環境下にて50mAで駆動させ、そのまま168時間(1週間)の連続通電試験を行った所、試験前の状態との相対比較値は、出力102%(通電前発光出力が100%である。以後相対出力と略す)、動作電圧+0.004V(約0.2%増)であった。また評価した結果では、製作した素子の全数で破壊されているものはなく、この時点での歩留まりは良好であった。
以上の様に、緩衝層11に活性層4に対し透明なAs系材料、例えば高Al混晶比のAlGaAsを用いずに、V族元素にP系で構成されたC濃度の低い無添加のAlGaInPを用いることによって、優れた初期特性と高信頼性を得ることができた。また、同じP系であるGaPなどの格子不整合系のワイドバンドギャップ材料を用いずに基板1に格子整合するAlGaInP系材料によって構成することで、初期の動作電圧も低く抑えることができた。
また、LED素子作製直後の状態と、LED素子作製後、上記の条件で通電試験を行った後の状態のLED素子のSIMS分析を行った。その結果、通電試験後の本実施例1のLED素子では、活性層4内にp型コンタクト層7のドーパントであるZnが混入する様子は無く、上記コンタクト層7から殆ど拡散していないことが確認された。つまり、本実施例1に示した通り、C濃度の低い無添加のAlGaInP緩衝層11を用いることによって、LED素子のドーパント拡散を抑止することができた。更に破壊することなく素子を製作でき、歩留まりも良好にすることができた。
ちなみに、AlGaInP緩衝層11の場合、下地の半導体層との格子不整合率の絶対値は0.3%以下である。ここで格子不整合率とは、格子不整合率=(aepitaxial layer−asubstrate)/asubstrate の式によって求められるものである。但し、aepitaxial layerとはエピタキシャル層の格子定数のことであり、asubstrateとは、基板の格子定数のことである。
緩衝層に無添加AlGaInPを用い、この無添加緩衝層をクラッド層で挟んだ例である。
実施例2として、図2に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
実施例2として、図2に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
但し本実施例2では、上記p型クラッド層5の膜厚を200nmにして、その上に上記無添加の(Al0.7Ga0.3)0.5In0.5P緩衝層11を600nm設け、更にその上に上記p型クラッド層5と同じ層を200nm設けた構造とした。つまりp型クラッド層5中に無添加の(Al0.7Ga0.3)0.5In0.5P緩衝層11を600nm挿入した構造とした。
上記構造でのLED特性は、発光出力1.01mW、動作電圧1.86V、相対出力99%あった。このため優れた初期特性を有するLED素子を得ることができた。また素子の破壊もなく、歩留まりは良好であった。
緩衝層に無添加AlGaInPを用い、さらに活性層とクラッド層との間にアンドープ層又は低濃度層を設けた例である。
実施例3として、図3に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。但し本実施例3では、上記活性層4と上記p型クラッド層5の間に膜厚75nmの(Al0.7Ga0.3)0.5In0.5Pアンドープ層12を設けた。
実施例3として、図3に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。但し本実施例3では、上記活性層4と上記p型クラッド層5の間に膜厚75nmの(Al0.7Ga0.3)0.5In0.5Pアンドープ層12を設けた。
また実施例3の変形として、図4に示すように、上記n型クラッド層3と活性層4の間に、膜厚75nmの(Al0.7Ga0.3)0.5In0.5Pアンドープ層13aを設けた構造のLEDと、図には示さないが、上記アンドープ層13aに換えて75nmの(Al0.7Ga0.3)0.5In0.5P低濃度層(Siドープ、キャリア濃度2×1017/cm3)を設けた構造のLED、の計3種類のLEDを製作した。
活性層に接したアンドープ層12、13a、及び低濃度層の膜厚は、あまり厚くしすぎると活性層へのキャリアの供給が悪くなり発光出力が低下し、またコストが高くなるため、100nm以下が望ましい。
上記3種類の構造でのLED特性は、発光出力1.00〜1.15mW、動作電圧1.85〜1.86V、相対出力101〜105%あった。このため優れた初期特性を有するLED素子を得ることができた。また素子の破壊もなく、歩留まりは良好であった。
緩衝層とp型クラッド層にAlInPを用いた例である。
実施例4として、図5に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
実施例4として、図5に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
但し、本実施例4では、p型クラッド層5とC濃度の低い無添加の緩衝層11に換えてAlInPを材料としたp型AlInPクラッド層15と無添加のAlInP緩衝層16とを用いた点が異なる。膜厚は、それぞれ400nmと600nmである。また本実施例4の変形として、p型AlInPクラッド層15と無添加の緩衝層11とを用いたLEDも作製した。つまり2種類のLEDを作製した。
この様に作製された2種類のLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性は、それぞれ発光出力1.06mW、動作電圧1.84Vと、発光出力1.11mW、動作電圧1.85Vの優れた初期特性を有するLED素子を得ることができた。
更に、上記実施例1と同じ条件で通電試験を行った所、2種類のLED素子の相対出力はそれぞれ101%と103%であり、優れた初期特性を有するLED素子を得ることができた。また素子の破壊もなく、歩留まりは良好であった。
DBR(分布ブラッグ反射鏡)を用いた例である。
実施例5として、図6に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
実施例5として、図6に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
但し上記n型バッファ層2とn型クラッド層3の間に、AlInP層とAl0.4Ga0.6As層を各々30層ずつ交互に設け、15ペアのDBR(分布ブラッグ反射鏡)からなる光反射層14を設けた点が異なる。上記光反射層14の膜厚はλP/4nとした。また光反射層14のキャリア濃度は約1×1018/cm3とした。
光反射層14のペア数であるが、10ペアから30ペアが望ましい。それは十分な反射率を有するためには10ペア以上必要であり、30ペア以上になると発光出力が飽和傾向になりあまり効果がなくなるからである。
この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性は発光出力1.56mW、動作電圧1.85Vの優れた初期特性を有するLED素子を得ることができた。
更に、上記実施例1と同じ条件で通電試験を行った所、相対出力は101%であり、優れた初期特性を有するLED素子を得ることができた。また素子の破壊もなく、歩留まりは良好であった。
多重量子井戸(MQW)活性層を用いた例である。
実施例6として、図7に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
実施例6として、図7に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記実施例1と同じにした。
但し、上記活性層4の構造を多重量子井戸(MQW)構造としたMQW活性層17を用いた点が異なる。多重量子井戸は、障壁(バリア)層を(Al0.5Ga0.5)0.5In0.5P(7.5nm)とし、また発光層としての井戸(ウェル)層をGa0.5In0.5P(5.5nm)とし、それらを1ペアとして40.5ペアにした。
また実施例6の変形として、上記MQW活性層17の井戸層のGaとInのバランスを若干変えた(Ga減、In増)所謂歪み多重量子井戸構造としたLEDも製作した。つまり、2種類のLEDを作製した。
この様に作製された2種類のLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性は、それぞれ発光出力1.12mW、動作電圧1.84Vと、発光出力1.21mW、動作電圧1.84Vの優れた初期特性を有するLED素子を得ることができた。
更に、上記実施例1と同じ条件で通電試験を行った所、2種類のLED素子の相対出力はそれぞれ101%と100%であり、優れた初期特性を有するLED素子を得ることができた。また素子の破壊もなく、歩留まりは良好であった。
緩衝層にGaPを用いた例である。
実施例7として、図8に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例1と同じにした。
実施例7として、図8に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例1と同じにした。
但し、無添加の緩衝層に換えて無添加のGaP緩衝層18を用いた点が異なる。またGaP緩衝層18の成長温度を670℃とし、V/III比を30とした。
この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)のLED特性は、発光出力1.11mW、動作電圧1.90Vであり、優れた初期特性を有するLED素子を得ることができた。
更に、上記実施例1と同じ条件で通電試験を行った所、相対出力は101%であり、またLED初期特性評価前まででの素子の破壊もなく、歩留まりは良好であった。
以上の様に、無添加のGaP緩衝層18を設けることによって、LED素子の初期動作電圧は若干上昇してしまったものの、その他方で出力、信頼性の面で優れ、尚且つ素子の破壊を抑制することが可能なLED素子を得ることができた。動作電圧の上昇は、緩衝層に格子不整合系材料であり且つワイドバンドギャップなGaPを用いたことに依存する。
本発明における実施例において、発光波長630nmの赤色LED素子としたが、同じAlGaInP系の材料を用いて製作されるそれ以外のLED素子、例えば発光波長560nm〜660nmのLED素子においても、各層の材料、キャリア濃度、特にウインドウ層は一切の変更点を持たない。従って、LED素子の発光波長を本発明の実施例と異なる波長帯域とした構造においても、同様に本発明の効果を得ることができる。
また、本発明における実施例において、n型GaAs基板1とn型クラッド層3との間に、n型バッファ層2を設けたLED素子構造としたが、n型GaAs基板1上に直接n型クラッド層3を積層する構造を採っても本発明の意図する効果を得ることができる。
また、本発明における実施例において、表面電極9の形状を円形のものとして説明したが、その他の異形状、例えば四角、菱形、多角形等の電極形状であってもよい。
また、本発明における実施例において、半導体基板にGaAsを用いた例のみを挙げたが、この他にも、Geを出発基板とするLED用エピタキシャルウェハや、出発基板をGaAs又はGeとし、これを後に除去し、代替の自立基板としてSiやSi以上の熱伝導率を有する金属基板を用いたLED用エピタキシャルウェハにおいても本発明の意図する効果を得ることができる。
また、本発明における実施例ではp型クラッド層5と緩衝層11をAlInPやAlGaInPの組み合わせとしたが、これらの組み合わせは、発光波長に対して透明な材料であれば良く、実施例以外の組み合わせでも本発明の意図する効果が得られることができる。
[比較例1]
[比較例1]
緩衝層にAlGaAsを用いた例である。
比較例1として、図10に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例1と同じにした。
比較例1として、図10に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例1と同じにした。
本比較例1では、上記p型クラッド層5上に緩衝層としてp型(Mgドープ)Al0.7Ga0.3)As緩衝層6(膜厚600nm)を設けた点が異なる。実施例1の無添加の(Al0.7Ga0.3)0.5In0.5P緩衝層11を無くし、上記p型AlGaAs緩衝層6を600nm設けた以外は全て実施例1と同じである。但し当該p型AlGaAs緩衝層6は、V/III比を10とした。
次に、上記の様に作製したLED用エピタキシャルウェハを素子化するが、そのプロセスは上記実施例1と同じである。
この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力0.95mW、動作電圧1.84Vという初期特性が得られた。評価した結果、製作した素子の全数で破壊されているものはなく、この時点での歩留まりは良好であった。
しかし、上記実施例1と同じ条件で連続通電試験を行った所、相対出力は52%、動作電圧+0.06V(約3%増)となった。
また、LED素子作製直後の状態と、LED素子作製後、上記の条件で通電試験を行った後の状態のLED素子のSIMS分析を行った。その結果、通電試験後の本比較例1のLED素子では活性層内にまでp型コンタクト層7のドーパントであるZnが拡散し、混入している様子が確認された。本比較例1に示したLED素子の素子ライフ、つまり信頼性が低下する原因はこのドーパント拡散によるものである。
[比較例2]
[比較例2]
緩衝層を用いずにp型クラッド層上にコンタクト層およびITOを設けた例である。
比較例2として、図11に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記比較例1と同じにした。
比較例2として、図11に示した構造の発光波長630nm付近の赤色LED用エピタキシャルウエハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やLED素子製作方法は、基本的に上記比較例1と同じにした。
本比較例2では、p型緩衝層を設けなかった点が異なる。p型クラッド層5の膜厚は、400nm程度あればキャリアの閉じ込め効果及びキャリア供給層として十分な膜厚である。即ちp型クラッド層5は400nm程度の膜厚で、クラッド層としての役割を十分に果たす。つまりAlGaAs緩衝層6が無いだけで、その他は全て上記した比較例1と同じである。
次に、上記の様に作製したLED用エピタキシャルウェハを素子化するが、そのプロセスは上記比較例1と同じである。
この様に作製されたLED素子の初期特性を評価した結果、20mA通電時(評価時)の発光出力0.90mW、動作電圧1.84Vという初期特性が得られた。
しかしながら初期特性を評価している段階で、発光しない等、破壊されている素子が約20〜30%存在した。このため破壊されていない素子では、上記した特性を得られたが、この段階での歩留まりは悪かった。これは、素子評価前のワイヤボンディング工程による素子破壊であると予想される。破壊されていない素子で、上記比較例1と同じ条件で通電試験を行った所、相対出力は79%、動作電圧+0.008V(約0.4%増)であった。
以上の様に、緩衝層を設けない構造では、歩留まりが悪く、又発光出力及び信頼性も悪い。つまり比較例1よりも相対出力がやや良くなる程度の効果しか得られず、逆に歩留まりは低下してしまった。
1 n型GaAs基板
2 n型GaAsバッファ層
3 n型AlGaInPクラッド層(n型クラッド層)
4 アンドープAlGaInP活性層(活性層)
5 p型AlGaInPクラッド層(p型クラッド層)
6 p型緩衝層
7 p型AlGaAsコンタクト層(p型コンタクト層)
8 ITO膜
9 表面電極
10 裏面電極
11 無添加のAlGaInP緩衝層
12 アンドープ層(拡散防止層)
13a アンドープ層
14 光反射層
15 p型AlInPクラッド層
16 無添加のAlInP緩衝層
17 MQW活性層
18 無添加のGaP緩衝層
2 n型GaAsバッファ層
3 n型AlGaInPクラッド層(n型クラッド層)
4 アンドープAlGaInP活性層(活性層)
5 p型AlGaInPクラッド層(p型クラッド層)
6 p型緩衝層
7 p型AlGaAsコンタクト層(p型コンタクト層)
8 ITO膜
9 表面電極
10 裏面電極
11 無添加のAlGaInP緩衝層
12 アンドープ層(拡散防止層)
13a アンドープ層
14 光反射層
15 p型AlInPクラッド層
16 無添加のAlInP緩衝層
17 MQW活性層
18 無添加のGaP緩衝層
Claims (24)
- 半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、
前記コンタクト層と前記p型クラッド層との間に、V族元素の主要成分がP(リン)であるアンドープのIII/V族半導体で構成した緩衝層を有することを特徴とする半導体発光素子。 - 半導体基板上に、少なくともn型クラッド層、活性層、p型クラッド層から成る発光部が形成され、前記発光部の上部に1×1019/cm3以上のp型ドーパントが添加されたAs系コンタクト層が形成され、前記コンタクト層の上部に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、
p型クラッド層中に、V族元素の主要成分がP(リン)であるアンドープのIII/V族半導体で構成された緩衝層を有することを特徴とする半導体発光素子。 - 請求項1又は2に記載の前記緩衝層は、前記半導体基板に対して格子整合していることを特徴とする半導体発光素子。
- 請求項1乃至3に記載の前記緩衝層は、Al組成が前記p型クラッド層よりも小さいことを特徴とする半導体発光素子。
- 請求項1乃至4のいずれかに記載の半導体発光素子において、
前記活性層と前記p型クラッド層との間にアンドープ層を設けることを特徴とする半導体発光素子。 - 請求項1乃至5のいずれかに記載の半導体発光素子において、
前記緩衝層のC濃度が1×1017atoms/cm3以下であることを特徴とする半導体発光素子。 - 請求項1乃至6のいずれかに記載の半導体発光素子において、
前記n型クラッド層と前記活性層との間に、アンドープ層を設けることを特徴とする半導体発光素子。 - 請求項1乃至6のいずれかに記載の半導体発光素子において、
前記n型クラッド層と前記活性層との間に、該n型クラッド層よりも低濃度の半導体層からなるn型低濃度層を設けることを特徴とする半導体発光素子。 - 請求項1乃至8のいずれかに記載の半導体発光素子において、
前記電流分散層はITO(錫添加酸化インジウム)であることを特徴とする半導体発光素子。 - 請求項1乃至9のいずれかに記載の半導体発光素子において、
前記電流分散層の膜厚が、d=A×λP/(4×n)の関係式[但し、Aは定数(1又は3)、λPは発光波長(単位:nm)、nは屈折率である]により求まるdの±30%の範囲にあることを特徴とする半導体発光素子。 - 請求項1乃至10のいずれかに記載の半導体発光素子において、
前記コンタクト層の主たるドーパントがZnであり、そのキャリア濃度が1×1019/cm3以上であり、且つ組成がAlxGa1-xAs(但し、0≦X≦0.4)であることを特徴とする半導体発光素子。 - 請求項1乃至11のいずれかに記載の半導体発光素子において、
前記p型クラッド層のドーパントがMgであり、且つ前記n型クラッド層、前記活性層及び前記p型クラッド層の組成が(AlxGa1-x)yIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)で構成されていることを特徴とする半導体発光素子。 - 請求項1乃至12のいずれかに記載の半導体発光素子において、
前記半導体基板と前記n型クラッド層の間に屈折率の異なる2つの半導体層を15ペア以上設けた半導体多層膜から成る光反射層を設けたことを特徴とする半導体発光素子。 - 請求項1乃至13のいずれかに記載の半導体発光素子において、
前記電流分散層のキャリア濃度が8×1020/cm3以上有することを特徴とする半導体発光素子。 - 請求項1乃至14のいずれかに記載の半導体発光素子において、
前記活性層が多重量子井戸構造又は歪多重量子井戸構造であることを特徴とする半導体発光素子。 - 請求項1乃至15のいずれかに記載の半導体発光素子において、
前記p型クラッド層と前記緩衝層の膜厚の和が1000nm以上、3000nm以下であり、且つp型クラッド層の膜厚が200nm以上、600nm以下であることを特徴とする半導体発光素子。 - 請求項1乃至16のいずれかに記載の半導体発光素子において、
前記コンタクト層の膜厚が1nm以上、30nm以下であることを特徴とする半導体発光素子。 - 請求項1乃至17のいずれかに記載の半導体発光素子において、
前記緩衝層が発光波長に対し光学的に透明なAlInP又はAlGaInPであることを特徴とする半導体発光素子。 - 請求項13に記載の半導体発光素子において、
前記光反射層が(AlxGa1-x)yIn1-yP(但し、0≦X≦1、0.4≦Y≦0.6)とAlxGa1-xAs(但し、0≦X≦1)の組み合わせで構成されていることを特徴とする半導体発光素子。 - 請求項1乃至19のいずれかに記載の半導体発光素子において、
前記活性層と前記p型クラッド層との間に該p型クラッド層よりも低濃度のp型低濃度層を設けることを特徴とする半導体発光素子。 - 請求項5、7、8又は19のいずれかに記載の半導体発光素子において、
前記アンドープ層、前記n型低濃度層若しくは前記p型低濃度層の膜厚が100nm以下であることを特徴とする半導体発光素子。 - 請求項1乃至21のいずれかに記載の半導体発光素子において、
前記半導体基板上にn型で、且つ該半導体基板と同じ材料で構成されたバッファ層を設けることを特徴とする半導体発光素子。 - 請求項1乃至22のいずれかに記載の半導体発光素子において、
前記緩衝層が下部に形成された半導体層との格子不整合率の絶対値が0.3%以下であることを特徴とする半導体発光素子。 - 請求項1乃至22のいずれかに記載の半導体発光素子において、
前記緩衝層がGaPであることを特徴とする半導体発光素子。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285854A JP2007096157A (ja) | 2005-09-30 | 2005-09-30 | 半導体発光素子 |
US11/497,379 US7569866B2 (en) | 2005-09-30 | 2006-08-02 | Semiconductor light-emitting device |
CN2006101599345A CN1941444B (zh) | 2005-09-30 | 2006-09-26 | 半导体发光元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285854A JP2007096157A (ja) | 2005-09-30 | 2005-09-30 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007096157A true JP2007096157A (ja) | 2007-04-12 |
Family
ID=37959375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005285854A Pending JP2007096157A (ja) | 2005-09-30 | 2005-09-30 | 半導体発光素子 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007096157A (ja) |
CN (1) | CN1941444B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267788A (ja) * | 2009-05-14 | 2010-11-25 | Shin Etsu Handotai Co Ltd | 化合物半導体基板および発光素子並びに化合物半導体基板の製造方法および発光素子の製造方法 |
JP2013545312A (ja) * | 2010-11-26 | 2013-12-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップの製造方法およびそのような半導体チップ |
WO2016052936A1 (en) * | 2014-09-30 | 2016-04-07 | Seoul Viosys Co., Ltd. | Light emitting device and manufacturing method of the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102356696B1 (ko) * | 2015-07-03 | 2022-01-26 | 삼성전자주식회사 | 유기 광전 소자 및 이미지 센서 |
-
2005
- 2005-09-30 JP JP2005285854A patent/JP2007096157A/ja active Pending
-
2006
- 2006-09-26 CN CN2006101599345A patent/CN1941444B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267788A (ja) * | 2009-05-14 | 2010-11-25 | Shin Etsu Handotai Co Ltd | 化合物半導体基板および発光素子並びに化合物半導体基板の製造方法および発光素子の製造方法 |
JP2013545312A (ja) * | 2010-11-26 | 2013-12-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップの製造方法およびそのような半導体チップ |
US9093604B2 (en) | 2010-11-26 | 2015-07-28 | Osram Opto Semiconductors Gmbh | Method of producing an optoelectronic semiconductor chip, and such a semiconductor chip |
WO2016052936A1 (en) * | 2014-09-30 | 2016-04-07 | Seoul Viosys Co., Ltd. | Light emitting device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
CN1941444B (zh) | 2011-06-22 |
CN1941444A (zh) | 2007-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4367393B2 (ja) | 透明導電膜を備えた半導体発光素子 | |
JP4320653B2 (ja) | 半導体発光素子 | |
US7368759B2 (en) | Semiconductor light-emitting device | |
US7449722B2 (en) | Semiconductor light emitting element | |
US7569866B2 (en) | Semiconductor light-emitting device | |
US7528417B2 (en) | Light-emitting diode device and production method thereof | |
JP4310708B2 (ja) | 半導体発光素子 | |
US7230281B2 (en) | Semiconductor light emitting device | |
JP4320654B2 (ja) | 半導体発光素子 | |
JP2007096162A (ja) | 半導体発光素子 | |
JP2006040998A (ja) | 半導体発光素子、半導体発光素子用エピタキシャルウェハ | |
JP4710764B2 (ja) | 半導体発光素子 | |
JP2007096157A (ja) | 半導体発光素子 | |
JP2008066514A (ja) | 半導体発光素子用エピタキシャルウェハ及び半導体発光素子 | |
JP2003008058A (ja) | AlGaInPエピタキシャルウエーハ及びそれを製造する方法並びにそれを用いた半導体発光素子 | |
JP3763303B2 (ja) | 半導体発光素子 | |
JP2006135215A (ja) | 半導体発光素子の製造方法 | |
JP4123235B2 (ja) | 半導体発光素子の製造方法 | |
JP3788444B2 (ja) | 発光ダイオード及びその製造方法 | |
JP2006216706A (ja) | 半導体発光素子 | |
JP4123236B2 (ja) | 半導体発光素子の製造方法 | |
JP2005235797A (ja) | 半導体発光素子 | |
JP2007088297A (ja) | 半導体発光素子 | |
JP2006032667A (ja) | 半導体発光素子の製造方法 | |
JP2004297060A (ja) | 発光ダイオード素子とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |