JP4123236B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4123236B2
JP4123236B2 JP2005026825A JP2005026825A JP4123236B2 JP 4123236 B2 JP4123236 B2 JP 4123236B2 JP 2005026825 A JP2005026825 A JP 2005026825A JP 2005026825 A JP2005026825 A JP 2005026825A JP 4123236 B2 JP4123236 B2 JP 4123236B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
cladding layer
type cladding
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005026825A
Other languages
English (en)
Other versions
JP2006216708A (ja
Inventor
泰一郎 今野
優洋 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005026825A priority Critical patent/JP4123236B2/ja
Publication of JP2006216708A publication Critical patent/JP2006216708A/ja
Application granted granted Critical
Publication of JP4123236B2 publication Critical patent/JP4123236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、低順方向電圧、高輝度の半導体発光素子を得る製造方法に関するものである。
最近、AlGaInP系エピタキシャルウェハを用いて製造する高輝度の赤色および黄色発光ダイオードの需要が大幅に伸びている。主な需要は、交通用信号、自動車のブレーキランプ、フォグランプなどである。
図4に赤色帯のAlGaInP系発光ダイオードの典型的な構造を示す。全てのエピタキシャル層は有機金属気相成長法(以下、MOVPE法という)によって成長している。
図4に示すように、従来のAlGaInP系発光ダイオードは、n型(第一導電型)GaAs基板1上に、MOVPE法によって、n型GaAsバッファ層2、n型光反射層3、n型AlGaInPクラッド層4、アンドープAlGaInP活性層5、p型(第二導電型)AlGaInPクラッド層6、p型GaP電流分散層7を順次積層し、p型電流分散層7の表面の一部に第一電極たる表面電極(p側オーミック接触電極)8を、そしてn型基板1の裏面全面に第二電極たる裏面電極(n側共通電極)9を設けた構造となっている。 4、5、6がAlGaInP4元ダブルヘテロ構造部分(発光部)をなす。
発光ダイオードの高輝度化のためには、第二導電型クラッド層の上に電流を分散させるための層、つまり電流分散層が設けられるのが一般的である。また、前記電流分散層は、電流を分散させる役割を担うと同時に、窓層としての役割も持つ。つまり電流分散層は、発光した光に対して透明であることが要求される。これらを満たす電流分散層としては、現状では、GaP、GaAsPやAlGaAsが用いられている。この中で、最も透明度があり、低抵抗化が可能な材料としてはGaPが挙げられる。このためAlGaInP系の材料を用いた発光ダイオードでは、電流分散層としてGaPが最も多く用いられている。
電流分散層としてGaPを用いると、前記GaP電流分散層と前記第二導電型クラッド層との間のバンド不連続により、発光ダイオードの順方向電圧が高くなるという問題がある。
この問題を解決するために、図4中に示す如く、GaP電流分散層7と第二導電型クラッド層6との間に、該第二導電型クラッド層よりもバンドギャップエネルギーの小さい介在層としての順方向電圧低減層10を設ける方法が開示されている(特許文献1:特開2000−312030号公報参照)。
しかし、上記した特許文献1の方法では、ある程度、順方向電圧を低減することができるが、所望の順方向電圧(例えば、2V以下の順方向電圧)にするまでには至らない。また、前記介在層のバンドギャップが小さいことから、若干の光吸収が起こり、発光出力の低下も起こる。
また、GaP電流分散層は、発光部と同じ成長温度で成長すると、表面に凸状の欠陥が多数出て、プロセス上の問題となる。
更に、発光ダイオードの逆方向電圧が低くなったり、リーク電流が発生する等の問題もあった。
特開2000−312030号公報(図1)
上記したように、特許文献1に開示された発光ダイオードの構造では、まだ所望の順方向電圧(例えば2V以下の順方向電圧)までには至らず、順方向電圧が高いという問題があった。
また、電流分散層を発光部と同じ成長温度650℃で成長することから、電流分散層の表面に凸状の欠陥が多数出て、プロセス上でも問題となることが分かった。更には、逆方向電圧の低下やリーク電流等が発生するという問題もあった。
従って、本発明の目的は、順方向電圧が2V以下と低く、且つ電流分散層表面の凸状欠陥を低減して、逆方向電圧やリーク電流等による不良を低減し、またプロセス上での問題も解決し得る半導体発光素子の製造方法を提供することにある。
つまり、本発明の目的は、順方向電圧を低くでき、且つ歩留り良く製造することのできる半導体発光素子の製造方法を提供することにあり、これにより低順方向電圧、高輝度、高信頼性の半導体発光素子を得ることにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明は、気相成長法を用いて、第一導電型基板上に、第一導電型クラッド層、活性層及び第二導電型クラッド層で構成される発光部を形成し、その上に第二導電型のGaP若しくはGaAsPからなる電流分散層を形成するIII−V族半導体発光素子の製造方法において、前記第二導電型電流分散層の第二導電型クラッド層側の部分の成長温度を前記発光部の成長温度よりも低い570℃〜630℃に設定し、且つ前記第二導電型電流分散層の第二導電型クラッド層側に接していない部分の途中から該第二導電型電流分散層の成長温度を前記発光部の成長温度よりも高い655℃〜665℃に設定して、前記第二導電型電流分散層の第二導電型クラッド層側の部分の膜厚を300nm〜1000nmで成長することを特徴とする。
請求項2の発明は、気相成長法を用いて、第一導電型基板上に、第一導電型クラッド層、活性層及び第二導電型クラッド層で構成される発光部を形成し、その上に第二導電型のGaP若しくはGaAsPからなる電流分散層を形成するIII−V族半導体発光素子の製造方法において、前記第二導電型クラッド層の途中(例えば末期成長部分)から前記第二導電型電流分散層の第二導電型クラッド層に接する側の部分(例えば初期成長部分)までの成長温度を、前記活性層の成長温度よりも低い570℃〜630℃に設定し、その後の残りの第二導電型電流分散層の第二導電型クラッド層側に接していない部分(例えば本領域部分)の成長温度を前記活性層の成長温度よりも高い655℃〜665℃に設定して、前記第二導電型電流分散層の第二導電型クラッド層側の部分の膜厚を300nm〜1000nmで成長することを特徴とする。
請求項3の発明は、請求項1又は2記載の半導体発光素子の製造方法において、前記活性層と前記第二導電型クラッド層の間に、該活性層以上のバンドギャップを有するアンドープ層若しくは低不純物濃度の第二導電型層を形成することを特徴とする。
請求項4の発明は、気相成長法を用いて、第一導電型の半導体基板上に、第一導電型クラッド層、活性層及び第二導電型クラッド層で構成される発光部を形成し、その上に第二導電型のGaP若しくはGaAsPからなる電流分散層を形成するIII−V族半導体発光素子の製造方法において、前記活性層と前記第二導電型クラッド層の間に、該活性層以上のバンドギャップを有するアンドープ層若しくは低不純物濃度の第二導電型層を形成し、前記活性層と前記第二導電型クラッド層の間に設けられた層の成長開始時か若しくは成長途中から、前記第二導電型電流分散層の第二導電型クラッド層に接する側の部分(例えば初期成長部分)までの成長温度を、前記活性層の成長温度よりも低い570℃〜630℃に設定し、その後の残りの第二導電型電流分散層の第二導電型クラッド層側に接していない部分(例えば本領域部分)の成長温度を前記活性層の成長温度よりも高い655℃〜665℃に設定して、前記第二導電型電流分散層の第二導電型クラッド層側の部分の膜厚を300nm〜1000nmで成長することを特徴とする。
請求項の発明は、請求項1からのいずれかに記載の半導体発光素子の製造方法において、温度変更時には一旦成長を中止してV族原料と不純物原料を流し、温度が安定してから再度成長を始めることを特徴とする。
請求項の発明は、請求項1からのいずれかに記載の半導体発光素子の製造方法において、前記第一導電型クラッド層、前記活性層、第二導電型クラッド層又は更に前記アンドープ層若しくは低不純物濃度の第二導電型層を形成する主たる材料が(AlXGa1-XYIn1-YP(0≦X≦1、0≦Y≦1)であることを特徴とする。
請求項の発明は、請求項1からのいずれかに記載の半導体発光素子の製造方法において、前記第二導電型決定不純物にZnを用いることを特徴とする。
本発明に含まれる更に特徴ある形態を列挙すれば、次の通りである。
(1)上記請求項1からの半導体発光素子の製造方法において、温度変更時も成長を続けることを特徴とする半導体発光素子の製造方法。
(2)上記請求項1からの半導体発光素子の製造方法において、前記第二導電型電流分散層の一部がアンドープ層であることを特徴とする半導体発光素子の製造方法。
(3)上記請求項1からの半導体発光素子の製造方法において、半導体層成長後の最上層上にITO膜が形成されることを特徴とする半導体発光素子の製造方法。
(4)上記請求項1〜の半導体発光素子の製造方法において、活性層として多重量子井戸を用いることを特徴とする半導体発光素子の製造方法。
(5)上記請求項1〜の半導体発光素子の製造方法において、第一導電型クラッド層と第一導電型基板の間に、光反射層としてDBR層を形成することを特徴とする半導体発光素子の製造方法。
(6)上記請求項1〜の半導体発光素子の製造方法において、基板にGaAsを用いることを特徴とする半導体発光素子の製造方法。
<発明の要点>
上記目的を達するために、発明者等は上記課題を解決するべく鋭意努力し研究を行った結果、本発明に到達した。
即ち、本発明者等は、第二導電型クラッド層の一部からGaP電流分散層の該第二導電型クラッド層側の一部までを、前記発光部よりも低い成長温度で成長し、更には、その後、該GaP電流分散層の途中から成長温度を前記活性層よりも高温で成長することにより、発光出力の低下を招くことなく、順方向電圧を低くできることを見出した。
この理由は、次の如く考えられる。
低温成長にすることでドーピング効率が高くなる。このため、該GaP電流分散層と該第二導電型クラッド層間のバンド障壁であるノッチの幅が狭くなる。よって、トンネル効果がよく出るので、順方向電圧が低くなる。また、低温成長の方が結晶性がある程度悪くなる。このため、欠陥を介して電流が流れ易くなる。よって、順方向電圧は低くなる。因みに、発光層の上部であり、欠陥があっても出力低下は招かない。
また、GaP電流分散層の最終的な成長温度を該発光部よりも高くすることにより、該GaP電流分散層表面の凸状欠陥の低減ができることを見出した。更には、逆方向電圧やリーク電流等の不良も、同時に低減できることを見出した。
この理由は、次の如く考えられる。
高温成長することで、原料の分解が良くなる。このため、不純物の混入が少ない。また、マイグレーションがよく起きるので、結晶性は良くなる。よって、欠陥や不純物起因で起こる凸状欠陥が減少する。逆方向電圧の低下などは、不純物である炭素(C)によるものと考えている。よって、Cのオートドーピングが減少することにより、逆方向耐圧不良が少なくなった。
要するに、前記してきた製造方法を見出したことにより、プロセスが容易であり、且つ順方向電圧が低く、高輝度、高信頼性の発光ダイオード用エピタキシャルウェハを、歩留り良く製造できるようになった。このため低順方向電圧、高輝度、高信頼性の発光ダイオードを作製できるようになった。
本発明によれば、次のような優れた効果が得られる。
本発明の製造方法を用いることにより、第一導電型基板上に第一導電型クラッド層、アンドープ活性層、第二導電型クラッド層、更に第二導電型電流分散層が積層された半導体発光素子において、第二導電型クラッド層の一部からGaP電流分散層の一部の成長温度を最も低くし、または第二導電型クラッド層に接するGaP電流分散層の初期成長部分を、最も低い温度で成長し、更に第二導電型クラッド層に接しないGaP電流分散層の本領域部分の成長温度を最も高くすることにより、高輝度、高信頼性、低順方向電圧、且つ表面状態が良好であり、逆方向電圧及びリーク電流不良の少ないLED及びLED用エピタキシャルウェハを製作することができる。
以下、本発明を図示の実施の形態に基づいて説明する。
[実施例1]
本発明の一実施例にかかる、図2のような構造の発光波長630nm付近の赤色発光ダイオード用エピタキシャルウェハを作製した。
n型GaAs基板1上に、MOVPE法で、n型(Seドープ)GaAsバッファ層(膜厚400nm、キャリア濃度1×1018cm-3)2、n型光反射層3、n型(Seドープ)(Al0.7Ga0.30.5In0.5Pクラッド層(膜厚300nm、キャリア濃度1×1018cm-3)4、アンドープ(Al0.1Ga0.90.5In0.5P活性層(膜厚600nm)5、p型(Znドープ)(Al0.7Ga0.30.5In0.5Pクラッド層(膜厚300nm、キャリア濃度5×1017cm-3)6、p型(Znドープ)GaP電流分散層(厚さ14000nm、キャリア濃度3×1018cm-3)7を、MOVPE法で、順次積層成長させた。因みに、前記n型光反射層3としては、AlAsとAl0.4Ga0.6Asを一対とし、15ペア設けることにより作製した。
図1に成長温度プロファイルに示す。図示するように、MOVPE成長での成長温度は、前記n型GaAsバッファ層2から前記p型(Al0.7Ga0.30.5In0.5Pクラッド層6まで(図1の区間A)の成長温度T1を650℃とした。次に、前記p型GaP電流分散層7の成長については、その初期成長部分、つまりp型GaP電流分散層7のp型 (Al0.7Ga0.30.5In0.5Pクラッド層6側の1000nm(区間B1)を、600℃の成長温度T2に落として成長した。その後、GaP電流分散層7の残りの部分である本領域部分(区間B2)を、上記初期成長部分の成長温度T1より高い660℃(成長温度T3)で成長した。
その他の成長条件は、成長圧力50Torr、各層の成長速度は0.3〜1.0nm/s、V/III比は200で行った。但し、該p型GaP電流分散層7のV/III比のみ、10とした。
MOVPE成長において用いる原料としては、例えばトリメチルガリウム(TMG)又はトリエチルガリウム(TEG)トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)等の有機金属や、アルシン(AsH3)、ホスフィン(PH3)等の水素化物ガスを用いた。
例えば、n型GaAsバッファ層2の様なn型層の不純物原料としては、セレン化水素(H2Se)を用いた。該p型(Al0.7Ga0.30.5In0.5Pクラッド層6の様なp型層の不純物原料としては、ジエチルジンク(DEZn)を用いた。その他にn型層の不純物原料として、シラン(SiH4)、ジエチルテルル(DETe)、ジメチルテルル(DMTe)を用いることもできる。その他にp型層の不純物原料として、ジメチルジンク(DMZn)を用いることもできる。
上記のような成長条件で製造されたエピタキシャルウェハの表面は、凸状の欠陥がなく、鏡面であった。
このエピタキシャルウェハの上面には、第一電極である直径110μmの円形電極(表面電極)8を、マトリックス状に蒸着で形成した。この表面電極8としては、金・ベリリウム、ニッケル、金を、それぞれ50nm、10nm、1000nmの順に蒸着した。更にエピタキシャルウェハ底面には、全面に裏面電極9を形成した。この裏面電極9としては、金・ゲルマニウム、ニッケル、金を、それぞれ60nm、10nm、500nmの順に蒸着し、その後、電極の合金化であるアロイを、窒素ガス雰囲気中400℃で5分行った。
その後、上記の様にして構成された電極付きLED用エピタキシャルウェハを、上記円形の第一電極8が中心になる様に切断し、チップサイズ300μm角の発光ダイオードベアチップを作製した。更にこの発光ダイオードベアチップをTO−18ステム上にマウント(ダイボンディング)し、その後更にマウントされた該発光ダイオードベアチップに、ワイヤボンディングを行い、LED素子(発光ダイオード)を作製した。
LED素子の20mA通電時の発光出力は、1.96mW、20mA時の順方向電圧は、1.93Vであった。また試験条件:25℃、50mA通電の信頼性試験を実施したところ、168hr通電試験後の相対出力(相対出力:168hr通電試験後の発光出力/初期発光出力)は、98%であった。
因みに信頼性評価時の電流値は20mAである。更に逆方向電圧及びリーク電流による不良も、無くすことができた。
[実施例2]
実施例2として、図2に示した構造の発光波長630nm付近の赤色発光ダイオード用エピタキシャルウェハを作製した。
エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例と同じにした。
但し、成長温度については、図3に示すように、n型GaAsバッファ層2からp型 (Al0.7Ga0.30.5In0.5Pクラッド層6の200nmまで(区間A1)の成長温度T1を650℃とし、その後のp型 (Al0.7Ga0.30.5In0.5Pクラッド層6の残りの部分(区間A2)の成長温度T2を600℃として、100nm成長した。つまりp型 (Al0.7Ga0.30.5In0.5Pクラッド層6の成長途中(成長温度T1=650℃)から成長温度をT2=600℃へと低くした。これ以外は、上記実施例1と同じである。
上記のような成長条件で製造されたエピタキシャルウェハの表面は、凸状の欠陥がなく、鏡面であった。
このエピタキシャルウェハに電極を付けて製作されたLED素子の特性を評価した結果、当該LED素子の20mA通電時の発光出力は、1.95mW、20mA時の順方向電圧は、1.92Vであり、2V以下の順方向電圧を達成できた。また試験条件:25℃、50mA通電の信頼性試験を実施したところ、168hr通電試験後の相対出力(相対出力:168hr通電試験後の発光出力/初期発光出力)は、97%であった。
因みに信頼性評価時の電流値は20mAである。更に逆方向電圧及びリーク電流による不良も、無くすことができた。
[比較例1]
比較例1として、図4に示した構造の発光波長630nm付近の赤色発光ダイオード用エピタキシャルウェハを作製した。
比較例1におけるエピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例と同じにした。但し、全てのエピタキシャル層の成長温度は、図5に示すように、バッファ層2からp型AlGaInPクラッド層6までの区間A及びGaP電流分散層7の区間Bについて、全て同じ成長温度T1=T2=T3として650℃に固定されている。
また前記p型 (Al0.7Ga0.30.5In0.5Pクラッド層6と前記p型GaP電流分散層7の間に、p型順方向電圧低減層10(第二導電型クラッド層よりもバンドギャップエネルギーの小さい介在層)を75nm挿入している。
上記のような成長条件で製造されたエピタキシャルウェハの表面は、凸状の欠陥が多数あった。
このエピタキシャルウェハを用いて、LED素子を製作したところ、プロセス工程での該エピタキシャルウェハの割れ等が発生し、該LED素子の取得個数が減少してしまった。
また該エピタキシャルウェハに電極を付けて製作されたLED素子の特性を評価した結果、発光出力は、20mA通電時で1.75mWであり、出力が低下した。また順方向電圧は2.02Vであり、2V以下の順方向電圧を達成できなかった。更には、逆方向電圧及びリーク電流不良が多発した。このため、高輝度、低順方向電圧のLED素子を、歩留り良く製作することができなかった。
[比較例2]
比較例2として、図2に示した構造の発光波長630nm付近の赤色発光ダイオード用エピタキシャルウェハを作製した。
比較例2のエピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例と同じにした。但し、成長温度は、図6に示すように、前記n型GaAsバッファ層2から前記p型 (Al0.7Ga0.30.5In0.5Pクラッド層6まで(区間A)の成長温度をT1=T2=650℃とし、前記p型GaP電流分散層7の区間Bは成長温度T3=660℃とした。また比較例2では、構造として前記p型順方向電圧低減層10は挿入しなかった。因みにp型GaP電流分散層7の成長温度T3である660℃に温度が上がるまでの区間C2については、該p型GaP電流分散層7の成長は行わず、温度が660℃に安定してから、p型GaP電流分散層7の成長を行った(図6の区間C)。
上記のような成長条件で製造されたエピタキシャルウェハの表面は、凸状の欠陥がなく、鏡面であった。
このエピタキシャルウェハを用い、電極を付けて製作されたLED素子の特性を評価した。その結果、発光出力は、20mA通電時で1.90mWであった。また順方向電圧は2.25Vであり、2V以下の順方向電圧を達成できなかった。このため、高輝度、低順方向電圧のLED素子を、製作することができなかった。因みに、逆方向電圧及びリーク電流不良はなかった。
[比較例3]
比較例3として、図2に示した構造の発光波長630nm付近の赤色発光ダイオード用エピタキシャルウェハを作製した。
比較例3のエピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、基本的に上記実施例と同じにした。但し、成長温度は、図7に示すように、前記n型GaAsバッファ層2から前記p型(Al0.7Ga0.30.5In0.5Pクラッド層6まで(区間A)の成長温度T1=T2を650℃とし、前記p型GaP電流分散層7(区間B)の成長温度T3は600℃とした。また前記p型順方向電圧低減層10は、挿入しなかった。因みにp型GaP電流分散層7の成長温度T3である600℃に温度が下がるまでの区間C1については、p型GaP電流分散層7の成長は行わず、温度が600℃に安定してから、p型GaP電流分散層7の成長を行った(図7の区間B)。
上記のような成長条件で製造されたエピタキシャルウェハの表面は、凸状の欠陥が多数あった。
このエピタキシャルウェハを用いて、前記LED素子を製作したところ、プロセス工程での該エピタキシャルウェハの割れ等が発生し、該LED素子の取得個数が減少してしまった。
また上記エピタキシャルウェハに電極を付けて製作されたLED素子の特性を評価した結果、発光出力は20mA通電時で1.93mWであり、出力は若干低くなった。また順方向電圧は1.92Vであり、2V以下の順方向電圧を達成できた。更には、逆方向電圧及びリーク電流不良が多発した。このため、高輝度、低順方向電圧のLED素子を、歩留り良く製作することができなかった。
<最適条件について>
第1に、前記p型クラッド層に接していない側のGaP電流分散層7の本領域部分(区間B2)の成長温度T3が650℃以下であると、該GaP電流分散層7の表面に前記凸状の欠陥が多数出る。このため、プロセス工程でのエピタキシャルウェハ割れ等の問題が出る。また、この凸状欠陥があると、理由は定かではないが、逆方向電圧不良やリーク電流不良が多発する。現状では恐らくGaP電流分散層7の成長温度が低いことで炭素(C)の量、つまりオートドーピングされたCの影響により、逆方向電圧不良やリーク電流不良が起こるのではないかと考えている。
また上記GaP電流分散層7の本領域部分(区間B2)の成長温度T3が670℃以上になると、当該GaP電流分散層7の表面には凸状欠陥がなくなり、鏡面になる。しかし不純物であるZnのドーピング効率が低下するために電流分散が悪くなり、発光出力が低くなる。更にまた成長温度T3が高くなると、前記Znの拡散が多くなり、信頼性が低下する。よってGaP電流分散層7の本領域部分(区間B2)の成長温度T3は、655℃から665℃が好ましく、より好ましくは660℃である。
第2に、前記p型クラッド層6に接している側の前記GaP電流分散層7の初期成長部分(区間B1)の成長温度T2は、低くすれば低くするほど順方向電圧が低くなる。しかし低くしすぎると結晶性が悪くなり、Znの拡散が多くなる。このため、信頼性が悪くなる。またGaP電流分散層7の成長温度T2を高くすると順方向電圧が高くなる。このためp型クラッド層6に接している側の前記GaP電流分散層7の初期成長部分(区間B1)の成長温度T2には、最適値がある。よって、GaP電流分散層7の初期成長部分(区間B1)の成長温度T2として好ましいのは、570℃〜630℃であり、より好ましいのは580℃〜610℃である。
第3に、GaP電流分散層7のp型クラッド層6に接している側の初期成長部分(区間B1)の膜厚は、厚くなり過ぎると表面欠陥が多くなる。しかし薄すぎると、順方向電圧が高くなる。このためGaP電流分散層7の初期成長部分(区間B1)の膜厚は、300から1000nmが好ましい。より好ましくは、500から800nmである。
本発明では、成長温度を規定したが、成長温度は、各装置により適正値が異なる。このため一概に規定することは難しい。このためp型クラッド層6の一部(末期成長部分)から該GaP電流分散層7の一部(初期成長部分)までの成長温度T2を、活性層に接している側の該p型クラッド層6の部分(本領域部分)の成長温度T1よりも低くし、且つ該p型クラッド層6側に接していないGaP電流分散層7の部分(本領域部分)の成長温度T3を、活性層に接している側のp型クラッド層6の部分(本領域部分)の成長温度T1よりも高くする、ということが、本発明の意図するところである。このため、各層の絶対的な温度よりも、前記したような温度履歴をとることが重要となる。
<他の実施例、変形例>
[変形例1]
上記実施例では、成長温度変更時には温度が安定してから成長を開始しているが、本発明においては、温度変更時において温度の安定を待たずに成長を開始することもでき、この場合にも同様な効果が得られる。
[変形例2]
上記実施例の場合、拡散抑止層を特には設けていないが、前記活性層5と前記第二導電型クラッド層6の間に、Znの拡散を抑止する拡散抑止層を設ける構造とすることもでき、この構造の下でも同様に本発明の効果を得ることができる。
この拡散抑止層は、アンドープ層若しくは低不純物濃度第一導電型、低不純物濃度第二導電型としても良い。しかし該拡散抑止層をあまり厚くすると、直列抵抗が増加して順方向電圧が高くなる。また製造コストが高くなる。よって該拡散抑止層を設ける場合は、1500nm以下の厚さとすることが望ましい。
いずれにしろ該拡散抑止層の有無に関わりなく本発明の製造方法を適用することができる。
[変形例3]
上記実施例では、発光波長630nm帯の赤色LEDを製造例としたが、同じAlGaInP系の材料で製作される発光波長560〜650nmmのLEDに対して本発明を適しても同様な効果を得ることができる。
[変形例4]
前記バッファ層2及び光反射層である前記DBR層3がない構造でも、本発明と同様の効果が得られる。
[変形例5]
上記実施例では第二導電型決定不純物をZnとしたが、Mgにしても同様の効果が得られる。
[変形例6]
上記実施例では、表面電極と金属層の形状は、円形であるが、異形状、例えば四角、菱形、多角形等でも同様の効果が得られる。
本発明の一実施例にかかるAlGaInP系赤色LEDの成長温度プログラムを示した図である。 本発明の一実施例及び比較例にかかるAlGaInP系赤色LEDの断面構造を示した図である。 本発明の他の実施例にかかるAlGaInP系赤色LEDの成長温度プログラムを示した図である。 比較例にかかるAlGaInP系赤色LEDの断面構造を示した図である。 比較例1にかかる成長温度プログラムを示した図である。 比較例2にかかる成長温度プログラムを示した図である。 比較例3にかかる成長温度プログラムを示した図である。
符号の説明
1 n型GaAs基板(第一導電型基板)
2 n型GaAsバッファ層(第一導電型バッファ層)
3 n型光反射層(DBR層)
4 n型AlGaInPクラッド層(第一導電型クラッド層)
5 アンドープAlGaInP活性層
6 p型AlGaInPクラッド層(第二導電型クラッド層)
7 p型GaP電流分散層(第二導電型電流分散層)
8 表面電極(p側オーミック接触電極)
9 裏面電極(n側共通電極)
10 p型順方向電圧低減層

Claims (7)

  1. 気相成長法を用いて、第一導電型基板上に、第一導電型クラッド層、活性層及び第二導電型クラッド層で構成される発光部を形成し、その上に第二導電型のGaP若しくはGaAsPからなる電流分散層を形成するIII−V族半導体発光素子の製造方法において、
    前記第二導電型電流分散層の第二導電型クラッド層側の部分の成長温度を前記発光部の成長温度よりも低い570℃〜630℃に設定し、且つ前記第二導電型電流分散層の第二導電型クラッド層側に接していない部分の途中から該第二導電型電流分散層の成長温度を前記発光部の成長温度よりも高い655℃〜665℃に設定して、前記第二導電型電流分散層の第二導電型クラッド層側の部分の膜厚を300nm〜1000nmで成長することを特徴とする半導体発光素子の製造方法。
  2. 気相成長法を用いて、第一導電型基板上に、第一導電型クラッド層、活性層及び第二導電型クラッド層で構成される発光部を形成し、その上に第二導電型のGaP若しくはGaAsPからなる電流分散層を形成するIII−V族半導体発光素子の製造方法において、
    前記第二導電型クラッド層の途中から前記第二導電型電流分散層の第二導電型クラッド層に接する側の部分までの成長温度を、前記活性層の成長温度よりも低い570℃〜630℃に設定し、その後の残りの第二導電型電流分散層の第二導電型クラッド層側に接していない部分の成長温度を前記活性層の成長温度よりも高い655℃〜665℃に設定して、前記第二導電型電流分散層の第二導電型クラッド層側の部分の膜厚を300nm〜1000nmで成長することを特徴とする半導体発光素子の製造方法。
  3. 請求項1又は2記載の半導体発光素子の製造方法において、
    前記活性層と前記第二導電型クラッド層の間に、該活性層以上のバンドギャップを有するアンドープ層若しくは低不純物濃度の第二導電型層を形成することを特徴とする半導体発光素子の製造方法。
  4. 気相成長法を用いて、第一導電型の半導体基板上に、第一導電型クラッド層、活性層及び第二導電型クラッド層で構成される発光部を形成し、その上に第二導電型のGaP若しくはGaAsPからなる電流分散層を形成するIII−V族半導体発光素子の製造方法において、
    前記活性層と前記第二導電型クラッド層の間に、該活性層以上のバンドギャップを有するアンドープ層若しくは低不純物濃度の第二導電型層を形成し、
    前記活性層と前記第二導電型クラッド層の間に設けられた層の成長開始時か若しくは成長途中から、前記第二導電型電流分散層の第二導電型クラッド層に接する側の部分までの成長温度を、前記活性層の成長温度よりも低い570℃〜630℃に設定し、その後の残りの第二導電型電流分散層の第二導電型クラッド層側に接していない部分の成長温度を前記活性層の成長温度よりも高い655℃〜665℃に設定して、前記第二導電型電流分散層の第二導電型クラッド層側の部分の膜厚を300nm〜1000nmで成長することを特徴とする半導体発光素子の製造方法。
  5. 請求項1からのいずれかに記載の半導体発光素子の製造方法において、
    温度変更時には一旦成長を中止してV族原料と不純物原料を流し、温度が安定してから再度成長を始めることを特徴とする半導体発光素子の製造方法。
  6. 請求項1からのいずれかに記載の半導体発光素子の製造方法において、
    前記第一導電型クラッド層、前記活性層、第二導電型クラッド層又は更に前記アンドープ層若しくは低不純物濃度の第二導電型層を形成する主たる材料が(AlXGa1-XYIn1-YP(0≦X≦1、0≦Y≦1)であることを特徴とする半導体発光素子の製造方法。
  7. 請求項1からのいずれかに記載の半導体発光素子の製造方法において、
    前記第二導電型決定不純物にZnを用いることを特徴とする半導体発光素子の製造方法。
JP2005026825A 2005-02-02 2005-02-02 半導体発光素子の製造方法 Expired - Fee Related JP4123236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005026825A JP4123236B2 (ja) 2005-02-02 2005-02-02 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005026825A JP4123236B2 (ja) 2005-02-02 2005-02-02 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006216708A JP2006216708A (ja) 2006-08-17
JP4123236B2 true JP4123236B2 (ja) 2008-07-23

Family

ID=36979675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005026825A Expired - Fee Related JP4123236B2 (ja) 2005-02-02 2005-02-02 半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4123236B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251185B2 (ja) * 2008-03-17 2013-07-31 信越半導体株式会社 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法

Also Published As

Publication number Publication date
JP2006216708A (ja) 2006-08-17

Similar Documents

Publication Publication Date Title
US7449722B2 (en) Semiconductor light emitting element
JP4367393B2 (ja) 透明導電膜を備えた半導体発光素子
US7692203B2 (en) Semiconductor light emitting device
JP4320653B2 (ja) 半導体発光素子
JP5169012B2 (ja) 半導体発光素子
JP4310708B2 (ja) 半導体発光素子
US7230281B2 (en) Semiconductor light emitting device
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JP4320654B2 (ja) 半導体発光素子
JP2007096162A (ja) 半導体発光素子
JP4123236B2 (ja) 半導体発光素子の製造方法
JP2007096157A (ja) 半導体発光素子
JP3763303B2 (ja) 半導体発光素子
JP3788444B2 (ja) 発光ダイオード及びその製造方法
JP4123235B2 (ja) 半導体発光素子の製造方法
JP4023477B2 (ja) 半導体発光素子の製造方法
JP4039204B2 (ja) 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
JP4929652B2 (ja) 半導体発光素子
JP3807393B2 (ja) 半導体発光素子
JP2002164569A (ja) 発光素子用エピタキシャルウェハ及び発光素子
JP2007088297A (ja) 半導体発光素子
JP2008166400A (ja) 発光素子、発光素子用エピタキシャルウェハ及びその製造方法
JP2006040997A (ja) 半導体発光素子の製造方法
JP2006216706A (ja) 半導体発光素子
JP2006032667A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees