JP2008166400A - 発光素子、発光素子用エピタキシャルウェハ及びその製造方法 - Google Patents

Abstract

【課題】発光出力が高く、信頼性の高い発光素子が歩留まり良く得られる発光素子、発光素子用エピタキシャルウェハ及びその製造方法を提供する。
【解決手段】基板(2)上に、少なくとも、反射層(3)と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層(4)、活性層(5)及び第二導電型クラッド層(6)と、窓層(8)と、窓層(8)上部の上面電極(9)と、基板(2)裏面の下面
電極(1)とを備えた発光素子において、基板(2)と活性層(5)との間に存在するＡｓ系層と
Ｐ系層との界面のうち、活性層(5)側に最も近い前記界面と活性層(5)との間に、膜厚４００ｎｍ以上のＰ系層が形成されている発光素子である。
【選択図】図１

Description

本発明は、ＡｌＧａＩｎＰ系の発光素子、発光素子用エピタキシャルウェハ及びその製造方法に関する。

第一導電型基板上に、第一導電型クラッド層、活性層（発光層）、第二導電型クラッド層で構成される発光部と、その上部に第二導電型の窓層とを形成し、窓層表面の一部及び基板裏面に電極を形成して、発光部の光を窓層表面から取り出す形式の発光ダイオードが知られている。例えば、ＡｌＧａＡｓ系、ＧａＡｓＰ系、ＧａＰ系、或いはＡｌＧａＩｎＰ系等の化合物半導体からなる可視光領域の発光が得られる発光ダイオード（ＬＥＤ）はその一例である。これらのうち、ＡｌＧａＩｎＰ系の化合物半導体からなる発光ダイオードは、発光波長５５５〜６５０ｎｍ（緑色〜赤色）の発光が、他の材料系の発光ダイオードよりも高輝度で得られるという利点がある。

しかしながら、ＡｌＧａＩｎＰ系化合物半導体ではドーパント（不純物）の活性化率が低いことから、所望のキャリア濃度を得るためには、他のＡｌＧａＡｓ系化合物半導体等に比べて高濃度にドーピングをする必要がある。このため、活性化されないドーパントが多く存在し、ドーパントが結晶中を拡散し活性層に到達してしまう。活性層に到達したドーパントは活性層に欠陥を生成し、この欠陥は非発光再結合中心として働くため、発光出力が低下する。また、通電中にもドーパントの拡散が進行し、輝度が低下する。ドーパント拡散を防ぐために、ドーピング量を減らすとキャリア濃度が低くなるため、結晶の抵抗率が高くなって発光ダイオードの動作電圧が増大するという問題が生じる。

そこで、発光層（活性層）内への不純物拡散に起因する発光出力や信頼性の低下を抑制するために、発光層とクラッド層との間に、不純物拡散防止層として低キャリア濃度のクラッド層を更に設けるという提案がある（例えば、特許文献１参照）。
特開平１０−２８４７５６号公報

ところで、活性層での発光を窓層表面から取り出す形式の発光ダイオードにあっては、発光ダイオード表面からの光取出効率を向上させるために、発光部と基板との間に、発光部から基板側に向かう光を発光部側に反射する反射層（光反射層）が設けられる。反射層には、高屈折率層と低屈折率層とを交互に積層した分布ブラッグ反射膜などが用いられている。分布ブラッグ反射膜には、ＧａＡｓ層とＡｌＧａＡｓ層、ＡｌＧａＡｓ層とＡｌＩｎＰ層、ＡｌＧａＡｓ層とＡｌＧａＩｎＰ層の組み合わせなどがある。
しかしながら、このように、発光部と基板との間に反射層などが設けられた場合に、活性層へのドーパント拡散が多く発生し、高輝度で信頼性の高い発光素子を歩留まり良く製造するのが難しかった。

本発明は、上記課題を解決し、発光出力が高く、信頼性の高い発光素子が歩留まり良く得られる発光素子、発光素子用エピタキシャルウェハ及びその製造方法を提供することにある。

本発明者らは上記課題を解決すべく、鋭意努力し検討した結果、活性層の結晶品質を高めることにより、ドーパント拡散を抑止できることを見出した。結晶品質が低い、すなわ
ち結晶中に欠陥が多いと、ドーパント不純物はその欠陥を介して拡散が進む。
活性層の結晶品質を低下させる原因を調べたところ、活性層と基板の間にあるＡｓ系層とＰ系層の界面が原因であることがわかった。この界面の成長中は、Ｖ族原料である、例えばＡｓＨ_３とＰＨ_３が混合した状態となっており、ＡｓとＰが混合した結晶層を形成している。ＡｓとＰが混合した結晶層は、Ａｓ系層とＰ系層のバンドギャップとなるため、ヘテロ障壁を緩和して発光素子の動作電圧の増大を防ぐという利点はあるものの、結晶性が悪い。この結晶性の悪いＡｓとＰの混合した層の上に成長させた結晶は、その下方の結晶品質を引きずるために、やはり結晶品質は悪くなってしまう。しかし、結晶層厚が厚くなってくるに連れて結晶品質も向上する。
したがって、活性層の結晶品質を高くするためには、Ａｓ系層とＰ系層の界面から活性層の距離を十分に大きくする必要があり、この距離を４００ｎｍ以上とするとよいことがわかった。つまり、基板と（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなるＰ系層の活性層との間に存在するＡｓ系層とＰ系層との界面のうち、活性層側に最も近い界面と活性層との間に、膜厚４００ｎｍ以上のＰ系層を形成すれば、活性層の結晶品質は向上し、ドーパント不純物の拡散を抑止できる。
また、基板と活性層との間に存在するIII族‐ＡｓＰ系半導体層（ＡｌＧａＩｎＡｓＰ
、ＡｌＩｎＡｓＰ、ＡｌＧａＡｓＰ、ＧａＡｓＰなど）も、上記と同様の理由から、活性層の結晶品質を低下させる原因となる。したがって、活性層側に最も近いIII族‐ＡｓＰ
系半導体層と活性層との間に、４００ｎｍ以上のＰ系層を設ければ、活性層の結晶品質は向上し、ドーパント不純物の拡散を抑止できる。
かかる知見に基づいて本発明は案出されたもので、本発明は次のように構成されている。

本発明の第１の態様は、基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層と、前記窓層上部の上面電極と、前記基板裏面の下面電極とを備えた発光素子において、前記基板と前記活性層との間に存在するＡｓ系層とＰ系層との界面のうち、前記活性層側に最も近い前記界面と前記活性層との間に、膜厚４００ｎｍ以上のＰ系層が形成されていることを特徴とする発光素子である。

本発明の第２の態様は、基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層と、前記窓層上部の上面電極と、前記基板裏面の下面電極とを備えた発光素子において、前記基板と前記活性層との間に存在するIII族‐ＡｓＰ系半導
体層のうち、前記活性層側に最も近い前記III族‐ＡｓＰ系半導体層と前記活性層との間
に、膜厚４００ｎｍ以上のＰ系層が形成されていることを特徴とする発光素子である。

本発明の第３の態様は、第１の態様又は第２の態様において、上記反射層は、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層したもの、又はＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層したもの、又は金属であることを特徴とする発光素子である。

本発明の第４の態様は、第１〜第３の態様のいずれかにおいて、前記第一導電型と前記第二導電型を決定する、一方のｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃのいずれか一つ、若しくは二つ以上を含むこと、また他方のｎ型ドーパントは、Ｓ、Ｓｉ、Ｓｅ、Ｔｅのいずれか一つ、若しくは二つ以上を含むことを特徴とする発光素子である。

本発明の第５の態様は、第１〜第４の態様のいずれかにおいて、上記基板が、ＧａＡｓ、Ｓｉ又はＧｅであることを特徴とする発光素子である。

本発明の第６の態様は、基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを備えた発光素子用エピタキシャルウェハにおいて、前記基板と前記活性層との間に存在するＡｓ系層とＰ系層との界面のうち、前記活性層側に最も近い前記界面と前記活性層との間に、膜厚４００ｎｍ以上のＰ系層が形成されていることを特徴とする発光素子用エピタキシャルウェハである。

本発明の第７の態様は、基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを備えた発光素子用エピタキシャルウェハにおいて、前記基板と前記活性層との間に存在するIII族‐ＡｓＰ系半導体層のうち、前記活性層側に最も
近い前記III族‐ＡｓＰ系半導体層と前記活性層との間に、膜厚４００ｎｍ以上のＰ系層
が形成されていることを特徴とする発光素子用エピタキシャルウェハである。

本発明の第８の態様は、基板上に、有機金属気相成長法により、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを形成する発光素子用エピタキシャルウェハの製造方法において、前記基板と前記活性層と間に存在するＡｓ系層とＰ系層との界面のうち、前記活性層側に最も近い前記界面と前記活性層との間に、膜厚４００ｎｍ以上のＰ系層を形成する工程を含むことを特徴とする発光素子用エピタキシャルウェハの製造方法である。

本発明の第９の態様は、基板上に、有機金属気相成長法により、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを形成する発光素子用エピタキシャルウェハの製造方法において、前記基板と前記活性層との間に存在するIII族‐Ａｓ
Ｐ系半導体層のうち、前記活性層側に最も近い前記III族‐ＡｓＰ系半導体層と前記活性
層との間に、膜厚４００ｎｍ以上のＰ系層を形成する工程を含むことを特徴とする発光素子用エピタキシャルウェハの製造方法である。

本発明によれば、光出力が高く、光出力の劣化が少ない発光素子が歩留まり良く得られる。また、発光素子、発光素子用エピタキシャルウェハの作製には、特別な装置の付加等は不要であり、経済的にも有利である。

以下、本発明の発光素子の実施形態に係る発光ダイオードを図面を用いて説明する。図１は、この実施形態の発光ダイオードの断面構造を示す。

図１に示すように、この発光ダイオードは、第一導電型の基板２上に、第一導電型の反射層３と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層４、アンドープの活性層５及び第二導電型クラッド層６により構成される発光部と、第二導電型の介在層７と、第二導電型の窓層８と、窓層８上部の一部に上面電極９と、基板２裏面の下面電極１とを備えている。

第一導電型と第二導電型とは、一方がｎ型ならば、他方はｐ型であり、第一導電型はｎ型でも、ｐ型でもよい。ｐ型層には、ｐ型ドーパントのＭｇ、Ｚｎ、Ｃのいずれか一つ、若しくは二つ以上が含まれ、ｎ型層には、ｎ型ドーパントのＳ、Ｓｉ、Ｓｅ、Ｔｅのいずれか一つ、若しくは二つ以上が含まれる。

基板２は、ＧａＡｓ基板が好ましく、基板２上部の反射層３は、屈折率の異なった２種類の層（発光波長の１／４に相当する厚みを有する）を交互に積層した多層反射膜、即ち分布ブラッグ反射層が好ましい。分布ブラッグ反射層としては、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層した分布ブラッグ反射層、あるいはＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層した分布ブラッグ反射層が好ましい。

第一導電型クラッド層４、活性層５及び第二導電型クラッド層６は、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）層からなるが、層４，５，６の混晶比ｘ，ｙは、層毎に異なっていてもよい。

窓層８は、活性層５からの発光を効率的に外部に取り出すための層であり、活性層５の発光に対して透明でバンドギャップの大きな半導体材料、例えばＧａＰ、ＡｌＧａＡｓなどが用いられる。また窓層８は、上面電極９から活性層５への電流を拡散して活性層５全面に流れるようにする電流拡散層でもある。
介在層７は、ＡｌＧａＩｎＰ系の第二導電型クラッド層６とＧａＰ等の窓層８とのヘテロ界面の電位障壁を小さくして順方向電圧を低減させるための層であり、介在層７は、第二導電型クラッド層６よりもバンドギャップの小さな半導体材料、例えば(Ａｌ_xＧａ_１−ｘ)_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）層からなる。

なお、窓層８をＩＴＯ膜などの透明導電膜にすると共に、透明導電膜にオーミック接合させるＡｌＧａＡｓ等からなる第二導電型コンタクト層を、上記介在層７に替えて設けた構造としても良い。

上記発光ダイオード（チップ）の作製は、まず、例えば、有機金属気相成長法（ＭＯＶＰＥ法）により、基板２上に、反射層３から窓層８までエピタキシャル層を順次、積層形成して、ＬＥＤ用エピタキシャルウェハを作製した。次いで、このＬＥＤ用エピタキシャルウェハの窓層８表面に、蒸着及びリフトオフ法により、マトリックス状に上面電極９を形成すると共に、エピタキシャルウェハ裏面の全面に、蒸着により下面電極１を形成した。その後、この電極付きＬＥＤ用エピタキシャルウェハを、上面電極９が中心なるようにダイシング装置を用いて切断して、ＬＥＤベアチップを作製した（図１）。更に、このＬＥＤベアチップをステム上にマウントした後、ＬＥＤチップにワイヤボンディングを行ってＬＥＤ素子を作製した。

この実施形態では、例えば、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層した分布ブラッグ反射層を反射層３に適用した場合には、上記分布ブラッグ反射層の第１層と第２層との界面が、Ａｓ系層とＰ系層との界面となり、界面近傍にＡｓとＰが混合した結晶性の悪い層が存在する。また、例えば、Ａｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層した分布ブラッグ反射層を反射層３に適用した場合には、反射層３と第一導電型クラッド層４との界面が、Ａｓ系層とＰ系層との界面となる。
従って、これらの例では、反射層３と第一導電型クラッド層４との間に、膜厚が４００ｎｍ以上のＰ系層を形成したり、あるいはＰ系層である第一導電型クラッド層４の膜厚を４００ｎｍ以上にすれば、活性層５の結晶品質は向上し、活性層５へのドーパント不純物の拡散を抑止できる。

次に、本発明の実施例を説明する。
〔実施例１〕
実施例１の発光ダイオードは、図１に示す上記実施形態の発光ダイオードと同一の層構造のものであり、図１を用いて実施例１を説明する。
まず、ＭＯＶＰＥ装置内にｎ型ＧａＡｓ基板２を設置し、加熱したｎ型ＧａＡｓ基板２に原料ガスを供給して、ｎ型ＧａＡｓ基板２上に、分布ブラッグ反射層３からｐ型ＧａＰ窓層８までのエピタキシャル層を積層形成し、ＬＥＤ用エピタキシャルウェハを作製した。ｎ型ドーパントにはＴｅ、ｐ型ドーパントにはＭｇを用いた。
ＭＯＶＰＥ法による成長温度は７００℃とし、成長圧力は約１３３３２Ｐａ（１００Ｔｏｒｒ）で行った。III族、Ｖ族原料としては、トリメチルガリウム（ＴＭＧａ）、トリ
メチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）、アルシン（ＡｓＨ_３）、ホスフィン（ＰＨ_３）を用いた。また、ｎ型層のドーパント原料には、ジエチルテルル（ＤＥＴｅ）を、ｐ型層のドーパント原料には、ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を用いた。キャリアガスには水素を用いた。

ＭＯＶＰＥ成長では、ｎ型ＧａＡｓ基板２上に、ｎ型ＡｌＩｎＰ層とｎ型ＡｌＧａＡｓ層との組合せ（１ペア）を交互に積層した２０ペアからなる分布ブラッグ反射層３を形成した。この時のｎ型ＡｌＧａＡｓ層の成長条件は、膜厚４０.０ｎｍ、キャリア濃度５.０×１０^１８ｃｍ^−３、且つ成長速度３.０ｎｍ／ｓｅｃであり、ＡｌＩｎＰ層の成長条件
は、膜厚４９.５ｎｍ、キャリア濃度１×１０^１８ｃｍ^−３、且つ成長速度は０.５ｎｍ／ｓｅｃである。更に、その上にキャリア濃度が０.５×１０^１８ｃｍ^−３のｎ型ＡｌＧａ
ＩｎＰクラッド層４、厚さが０.５μｍのアンドープのＡｌＧａＩｎＰ活性層５、厚さ０.５μｍでキャリア濃度が１〜５×１０^１７ｃｍ^−３のｐ型ＡｌＧａＩｎＰクラッド層６、厚さ１０〜５０ｎｍのｐ型ＡｌＧａＩｎＰ介在層７、厚さ１０μｍでドーパント濃度が４×１０^１８ｃｍ^−３のｐ型ＧａＰ窓層８を順次成長した。
上記構成のＬＥＤ用エピタキシャルウェハにおいて、ｎ型ＡｌＧａＩｎＰクラッド層４の厚さを１００ｎｍ、２００ｎｍ、３００ｎｍ、４００ｎｍ、５００ｎｍとした５種類のＬＥＤ用エピタキシャルウェハを作製した。

これらＬＥＤ用エピタキシャルウェハのｐ型ＧａＰ窓層８表面の一部に、真空蒸着法などを用いて、上面電極９を形成し、更に、ＬＥＤ用エピタキシャルウェハのｎ型ＧａＡｓ基板２裏面に下面電極１を形成した。その後、これら電極付きＬＥＤ用エピタキシャルウェハを切断し、チップサイズ３００μｍ角のＬＥＤチップを製作し、光出力信頼性を調べた。
信頼性試験条件は、環境温度：室温、試験通電電流：５０ｍＡである。光出力の測定（信頼性評価時）は２０ｍＡで行った。信頼性試験の結果を図２に示す。図２において、ａ、ｂは、ｎ型ＡｌＧａＩｎＰクラッド層４の厚さが、それぞれ５００ｎｍ、４００ｎｍのＬＥＤチップの場合であり、また、ｃ、ｄ、ｅは、ｎ型ＡｌＧａＩｎＰクラッド層４の厚さが、それぞれ３００ｎｍ、２００ｎｍ、１００ｎｍのＬＥＤチップの場合である。図２の発光出力は相対値である。図２に示すように、ｎ型ＡｌＧａＩｎＰクラッド層４の厚さが４００ｎｍ以上のＬＥＤチップでは、３００ｎｍ以下のＬＥＤチップに比較して、初期の光出力が高く、また長時間の通電においても劣化は見られず良好な結果であった。
〔実施例２〕
上記実施例１におけるｐ型ドーパントをＺｎ（ドーパント原料にジエチルジンク（ＤＥＺｎ）を用いた）に変更して、実施例１と同様の実験を行ったところ、実施例１と同様の結果が得られた。
〔実施例３〕
上記実施例１におけるｐ型ドーパントをＺｎ（ドーパント原料にジエチルジンク（ＤＥＺｎ）を用いた）に、またｎ型ドーパントをＳｅ（ドーパント原料にセレン化水素（Ｈ_２Ｓｅ）を用いた）に変更して、実施例１と同様の実験を行ったところ、実施例１と同様の
結果が得られた。
〔実施例４〕
上記実施例１におけるｎ型ドーパントをＳｅ（ドーパント原料にセレン化水素（Ｈ_２Ｓｅ）を用いた）に変更して、実施例１と同様の実験を行ったところ、実施例１と同様の結果が得られた。
〔実施例５〕
上記実施例１におけるｎ型ドーパントをＳｉ（ドーパント原料にジシラン（Ｓｉ_２Ｈ_６）を用いた）に変更して、実施例１と同様の実験を行ったところ、実施例１と同様の結果が得られた。
〔実施例６〕
上記実施例１のＬＥＤ用エピタキシャルウェハにおける分布ブラッグ反射層３をｎ型ＧａＡｓバッファ層に変更したＬＥＤ用エピタキシャルウェハを作製し、このＬＥＤ用エピタキシャルウェハのｐ型ＧａＰ窓層８表面に真空蒸着により、金属反射膜を形成した。更に、ＬＥＤ用エピタキシャルウェハの金属反射膜面にＳｉ基板の主面を接触させて積層し、積層した状態で、金属反射膜を構成する金属の拡散温度よりも高く且つＳｉ等の塑性温度よりも低い温度で熱処理し、金属反射膜を構成する金属をＳｉ基板に拡散させて拡散接合によってＬＥＤ用エピタキシャルウェハとＳｉ基板を貼り合わせ、ｎ型ＧａＡｓ基板２とｎ型ＧａＡｓバッファ層３を研磨とエッチングを組み合わせて除去した。得られたエピタキシャルウェハに、上記実施例１と同様に、ｎ型ＡｌＧａＩｎＰクラッド層４上に上面電極及びＳｉ基板裏面側に下面電極を形成した後、ＬＥＤチップを製作し、実施例１と同様の実験を行ったところ、実施例１と同様の結果が得られた。
〔実施例７〕
上記実施例６のＳｉ基板をＧｅ基板に変更したＬＥＤチップを製作して、実施例１と同様の実験を行ったところ、実施例１と同様の結果が得られた。
〔実施例８〕
実施例１と同様にして、ＡｌＩｎＰとＧａＡｓの組合せの反射膜３を作製してから、ｎ型ＧａＡｓＰ（厚さ１０ｎｍ、キャリア濃度１×１０^１８ｃｍ^−３）のＡｓＰ系半導体層を形成し、その上に、実施例１と同様に、順次ｎ型ＡｌＧａＩｎＰクラッド層４〜ｐ型ＧａＰ窓層８を作製した。そして、実施例１と同様の実験を行ったところ、実施例１と同様の結果が得られた。
なお、ＡｓＰ系半導体層は、反射層を構成する最終層（上記例ならＧａＡｓ）に対して、Ａｓ又はＰを添加してＡｓＰ系半導体層とするのが良い。更にまた、反射層なしの場合は、ＧａＡｓバッファ層、ｎ型ＧａＡｓＰ層、ｎ型ＡｌＧａＩｎＰクラッド層〜ｐ型ＧａＰ窓層とする。

本発明の発光素子の実施形態及び実施例に係る発光ダイオードの概略構造を示す断面図である。 実施例において複数作製した発光ダイオードの信頼性試験の結果を示す図である。

符号の説明

１ 下面電極
２ 基板（ｎ型ＧａＡｓ基板）
３ 反射層（分布ブラッグ反射層）
４ 第一導電型クラッド層（ｎ型ＡｌＧａＩｎＰクラッド層）
５ 活性層（ＡｌＧａＩｎＰ活性層）
６ 第二導電型クラッド層（ｐ型ＡｌＧａＩｎＰクラッド層）
７ 介在層（ｐ型ＡｌＧａＩｎＰ介在層）
８ 窓層（ｐ型ＧａＰ窓層）
９ 上面電極

Claims (9)

1. 基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層と、前記窓層上部の上面電極と、前記基板裏面の下面電極とを備えた発光素子において、
   前記基板と前記活性層との間に存在するＡｓ系層とＰ系層との界面のうち、前記活性層側に最も近い前記界面と前記活性層との間に、膜厚４００ｎｍ以上のＰ系層が形成されていることを特徴とする発光素子。
2. 基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層と、前記窓層上部の上面電極と、前記基板裏面の下面電極とを備えた発光素子において、
   前記基板と前記活性層との間に存在するIII族‐ＡｓＰ系半導体層のうち、前記活性層
   側に最も近い前記III族‐ＡｓＰ系半導体層と前記活性層との間に、膜厚４００ｎｍ以上
   のＰ系層が形成されていることを特徴とする発光素子。
3. 上記反射層は、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層したもの、又はＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦１）からなる第１層とＡｌ_ｔＧａ_１−ｔＡｓ（０≦ｔ≦１）からなる第２層を交互に積層したもの、又は金属であることを特徴とする請求項１又は２に記載の発光素子。
4. 前記第一導電型と前記第二導電型を決定する、一方のｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃのいずれか一つ、若しくは二つ以上を含むこと、また他方のｎ型ドーパントは、Ｓ、Ｓｉ、Ｓｅ、Ｔｅのいずれか一つ、若しくは二つ以上を含むことを特徴とする請求項１〜３のいずれかに記載の発光素子。
5. 上記基板が、ＧａＡｓ、Ｓｉ又はＧｅであることを特徴とする請求項１〜４のいずれかに記載の発光素子。
6. 基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを備えた発光素子用エピタキシャルウェハにおいて、
   前記基板と前記活性層との間に存在するＡｓ系層とＰ系層との界面のうち、前記活性層側に最も近い前記界面と前記活性層との間に、膜厚４００ｎｍ以上のＰ系層が形成されていることを特徴とする発光素子用エピタキシャルウェハ。
7. 基板上に、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを備えた発光素子用エピタキシャルウェハにおいて、
   前記基板と前記活性層との間に存在するIII族‐ＡｓＰ系半導体層のうち、前記活性層
   側に最も近い前記III族‐ＡｓＰ系半導体層と前記活性層との間に、膜厚４００ｎｍ以上
   のＰ系層が形成されていることを特徴とする発光素子用エピタキシャルウェハ。
8. 基板上に、有機金属気相成長法により、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを形成する発光素子用エピタキシャルウェハの製造方法において、
   前記基板と前記活性層と間に存在するＡｓ系層とＰ系層との界面のうち、前記活性層側に最も近い前記界面と前記活性層との間に、膜厚４００ｎｍ以上のＰ系層を形成する工程を含むことを特徴とする発光素子用エピタキシャルウェハの製造方法。
9. 基板上に、有機金属気相成長法により、少なくとも、反射層と、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（０≦ｘ≦１、０≦ｙ≦１）からなる第一導電型クラッド層、活性層及び第二導電型クラッド層と、窓層とを形成する発光素子用エピタキシャルウェハの製造方法において、
   前記基板と前記活性層との間に存在するIII族‐ＡｓＰ系半導体層のうち、前記活性層
   側に最も近い前記III族‐ＡｓＰ系半導体層と前記活性層との間に、膜厚４００ｎｍ以上
   のＰ系層を形成する工程を含むことを特徴とする発光素子用エピタキシャルウェハの製造方法。

Images