JP2013522874A5 - - Google Patents

Download PDF

Info

Publication number
JP2013522874A5
JP2013522874A5 JP2012557087A JP2012557087A JP2013522874A5 JP 2013522874 A5 JP2013522874 A5 JP 2013522874A5 JP 2012557087 A JP2012557087 A JP 2012557087A JP 2012557087 A JP2012557087 A JP 2012557087A JP 2013522874 A5 JP2013522874 A5 JP 2013522874A5
Authority
JP
Japan
Prior art keywords
insulating material
material layer
multilayer wiring
wire
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012557087A
Other languages
English (en)
Other versions
JP6087630B2 (ja
JP2013522874A (ja
Filing date
Publication date
Priority claimed from US12/719,136 external-priority patent/US8476538B2/en
Application filed filed Critical
Publication of JP2013522874A publication Critical patent/JP2013522874A/ja
Publication of JP2013522874A5 publication Critical patent/JP2013522874A5/ja
Application granted granted Critical
Publication of JP6087630B2 publication Critical patent/JP6087630B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

  1. ベース基板と、
    前記ベース基板の表面上に配置された第1導電性トレース層と、
    前記第1トレース層上に配置されかつ前記ベース基板の前記表面に結合された第1電気絶縁材料剛性層と、
    前記第1絶縁材料層内に埋め込まれた導電性の第1ビアであって、前記第1ビアの各々は、前記1トレース層の前記トレースのうちの1つに接合され、前記第1絶縁材料層の外面まで延在するワイヤスタッドのスタック又はワイヤを含み、
    前記第1絶縁材料層は、前記第1ビアのワイヤスタッドの前記スタックの各々又は前記ワイヤの各々の周りに流し込まれ、前記第1ビアのワイヤスタッドの前記スタックの各々又は前記ワイヤの各々は、前記第1絶縁材料層に埋め込まれる、
    多層配線基板。
  2. 前記第1絶縁材料層は、硬化エポキシを含む、請求項1に記載の多層配線基板。
  3. 前記第1ビアは、前記第1トレース層の前記トレースのうちの1つに接合されたワイヤを含む、請求項1又は2に記載の多層配線基板。
  4. 前記ワイヤの各々の本体部は、前記第1トレース層の前記トレースのうちの1つから、前記ベース基板の前記表面に対し実質的に垂直に延在する、請求項3に記載の多層配線基板。
  5. 前記ワイヤの各々の本体部は、前記第1トレース層の前記トレースのうちの1つから、前記ベース基板の前記表面に対して15から75度の角度で延在する、請求項3に記載の多層配線基板。
  6. 前記第1絶縁材料層の前記外面上の第2導電性トレース層をさらに含み、前記第2トレース層の前記トレースの各々は、前記第1ビアのうちの1つに電気的に接続される、請求項1〜5のいずれかに記載の多層配線基板。
  7. 前記第2トレース層及び前記第1絶縁材料層の前記外面上に配置された第2電気絶縁材料層と、
    前記第2絶縁材料層内に埋め込まれた導電性の第2ビアであって、前記第2ビアの各々は、前記第2トレース層の前記トレースのうちの1つに接合されかつ前記第2絶縁材料層の外面まで延在するワイヤスタッドのスタック又はワイヤを含み、
    前記第2絶縁材料層は、前記第2ビアのワイヤスタッドの前記スタックの各々又は前記ワイヤの各々の周りに流し込まれ、前記第2ビアのワイヤスタッドの前記スタックの各々又は前記ワイヤの各々は前記第2絶縁材料層に埋め込まれる、請求項6に記載の多層配線基板。
  8. 前記第2絶縁材料層の外面上の第3導電性トレース層をさらに含み、前記第3トレース層の前記トレースは、前記第2ビアに電気的に接続される、請求項7に記載の多層配線基板。
  9. 前記第1ビアの各々は、ワイヤスタッドの一つの前記スタック又は一つの前記ワイヤのみから構成される、請求項1〜8のいずれかに記載の多層配線基板。
  10. 前記第1ビアは、第1トレース層の前記トレースのうちの1つに接合されたワイヤスタッドのスタックを、それぞれ含む、請求項1〜9のいずれかに記載の多層配線基板。
  11. ワイヤスタッドの各々の前記スタックは、他のワイヤスタッドの上部に積み重ねられた少なくとも三つのワイヤスタッドを含む、請求項1〜10のいずれかに記載の多層配線基板。
  12. 前記第1絶縁材料層は、前記第1ビアのワイヤスタッドの前記スタックの各々又は前記ワイヤの各々の周りに粘性状態で流し込まれた、固められた材料である、請求項1〜11のいずれかに記載の多層配線基板。
  13. 前記第1絶縁材料層は、シリカ粒子を含む、請求項1〜12のいずれかに記載の多層配線基板。
  14. 前記第1絶縁材料層内の前記シリカ粒子の濃度は、50〜90重量%である、請求項1〜13のいずれかに記載の多層配線基板。
JP2012557087A 2010-03-08 2011-03-03 カスタマイズ層を有する配線基板 Expired - Fee Related JP6087630B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/719,136 US8476538B2 (en) 2010-03-08 2010-03-08 Wiring substrate with customization layers
US12/719,136 2010-03-08
PCT/US2011/026960 WO2011112409A2 (en) 2010-03-08 2011-03-03 Wiring substrate with customization layers

Publications (3)

Publication Number Publication Date
JP2013522874A JP2013522874A (ja) 2013-06-13
JP2013522874A5 true JP2013522874A5 (ja) 2014-04-17
JP6087630B2 JP6087630B2 (ja) 2017-03-01

Family

ID=44530323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557087A Expired - Fee Related JP6087630B2 (ja) 2010-03-08 2011-03-03 カスタマイズ層を有する配線基板

Country Status (5)

Country Link
US (1) US8476538B2 (ja)
JP (1) JP6087630B2 (ja)
KR (1) KR101851269B1 (ja)
TW (1) TWI533775B (ja)
WO (1) WO2011112409A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484973B1 (en) * 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
TW201228507A (en) * 2010-12-17 2012-07-01 Hon Hai Prec Ind Co Ltd Printed circuit board
TW201347124A (zh) * 2012-05-07 2013-11-16 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2014216123A (ja) * 2013-04-24 2014-11-17 タイコエレクトロニクスジャパン合同会社 電気コネクタ組立体及びその実装構造
US9431759B2 (en) 2014-10-20 2016-08-30 HGST Netherlands B.V. Feedthrough connector for hermetically sealed electronic devices
US10650181B2 (en) * 2017-09-21 2020-05-12 Nokia Solutions And Networks Oy Spatial location of vias in a printed circuit board
JP7069222B2 (ja) * 2018-01-24 2022-05-17 京セラ株式会社 配線基板、電子装置及び電子モジュール
US10790307B2 (en) 2018-11-27 2020-09-29 Qorvo Us, Inc. Switch branch structure
WO2021178238A1 (en) * 2020-03-02 2021-09-10 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771537A (en) * 1985-12-20 1988-09-20 Olin Corporation Method of joining metallic components
US5229549A (en) * 1989-11-13 1993-07-20 Sumitomo Electric Industries, Ltd. Ceramic circuit board and a method of manufacturing the ceramic circuit board
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
US6295729B1 (en) * 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US7282945B1 (en) * 1996-09-13 2007-10-16 International Business Machines Corporation Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JP3192619B2 (ja) * 1997-10-07 2001-07-30 日本特殊陶業株式会社 配線基板及びその製造方法
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
JPH11317383A (ja) * 1998-05-06 1999-11-16 Dexter Kk 樹脂で封止した半導体チップの分断方法
US6372999B1 (en) * 1999-04-20 2002-04-16 Trw Inc. Multilayer wiring board and multilayer wiring package
JP3865115B2 (ja) * 1999-09-13 2007-01-10 Hoya株式会社 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US7480988B2 (en) * 2001-03-30 2009-01-27 Second Sight Medical Products, Inc. Method and apparatus for providing hermetic electrical feedthrough
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6821625B2 (en) * 2001-09-27 2004-11-23 International Business Machines Corporation Thermal spreader using thermal conduits
US6857880B2 (en) * 2001-11-09 2005-02-22 Tomonari Ohtsuki Electrical connector
JP2003152133A (ja) * 2001-11-12 2003-05-23 Toppan Printing Co Ltd 半導体パッケージ用基板及びその製造方法
US6831371B1 (en) * 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
US6739879B2 (en) * 2002-07-03 2004-05-25 Intel Corporation Ball grid array circuit board jumper
US7047638B2 (en) * 2002-07-24 2006-05-23 Formfactor, Inc Method of making microelectronic spring contact array
US6920689B2 (en) * 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
US7682970B2 (en) * 2003-07-16 2010-03-23 The Regents Of The University Of California Maskless nanofabrication of electronic components
US7024763B2 (en) * 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US7375978B2 (en) * 2003-12-23 2008-05-20 Intel Corporation Method and apparatus for trace shielding and routing on a substrate
KR20050065038A (ko) * 2003-12-24 2005-06-29 삼성전기주식회사 비수직 비아가 구비된 인쇄회로기판 및 패키지
JP2005327986A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp クロスオーバ配線構造およびその電子回路装置
JP4441325B2 (ja) * 2004-05-18 2010-03-31 新光電気工業株式会社 多層配線の形成方法および多層配線基板の製造方法
JP2006013223A (ja) * 2004-06-28 2006-01-12 Seiko Epson Corp 配線構造
KR100663942B1 (ko) * 2005-03-24 2007-01-02 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
TWM274641U (en) * 2005-04-01 2005-09-01 Lingsen Precision Ind Ltd Packaging carrier for integrated circuit
JP2007059184A (ja) * 2005-08-24 2007-03-08 Citizen Electronics Co Ltd キーシートモジュール
US20070152685A1 (en) * 2006-01-03 2007-07-05 Formfactor, Inc. A probe array structure and a method of making a probe array structure
US7532391B2 (en) * 2006-01-20 2009-05-12 Sumitomo Electric Industries, Ltd. Optical amplification module and laser light source designed to suppress photodarkening
JP4950500B2 (ja) * 2006-02-06 2012-06-13 キヤノン株式会社 プリント配線基板の接合構造
US7520757B2 (en) * 2006-08-11 2009-04-21 Tyco Electronics Corporation Circuit board having configurable ground link and with coplanar circuit and ground traces
US7836587B2 (en) * 2006-09-21 2010-11-23 Formfactor, Inc. Method of repairing a contactor apparatus
US8120927B2 (en) 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
JP2013522874A5 (ja)
JP2016192568A5 (ja)
JP2013254830A5 (ja)
JP2017022407A5 (ja)
JP2008160160A5 (ja)
JP2011249574A5 (ja)
JP2014056925A5 (ja)
JP2014022618A5 (ja)
JP2014239186A5 (ja)
JP2014049476A5 (ja)
JP2012039090A5 (ja)
JP2011176279A5 (ja)
JP2012124460A5 (ja)
JP2010153505A5 (ja)
JP2011003544A5 (ja)
JP2014501448A5 (ja)
JP2012109350A5 (ja)
JP2008028361A5 (ja)
JP2011151185A5 (ja) 半導体装置
JP2013225610A5 (ja)
JP2014204005A5 (ja)
JP2011071315A5 (ja)
JP2011155251A5 (ja)
JP2014082276A5 (ja)
JP2013219191A5 (ja)