TWI533775B - 具有訂製層之佈線基材 - Google Patents

具有訂製層之佈線基材 Download PDF

Info

Publication number
TWI533775B
TWI533775B TW100107534A TW100107534A TWI533775B TW I533775 B TWI533775 B TW I533775B TW 100107534 A TW100107534 A TW 100107534A TW 100107534 A TW100107534 A TW 100107534A TW I533775 B TWI533775 B TW I533775B
Authority
TW
Taiwan
Prior art keywords
layer
insulating material
wiring substrate
lines
line
Prior art date
Application number
TW100107534A
Other languages
English (en)
Other versions
TW201206285A (en
Inventor
班哲明Ｎ 艾瑞吉
蓋頓Ｌ 馬修
Original Assignee
佛姆費克特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 佛姆費克特股份有限公司 filed Critical 佛姆費克特股份有限公司
Publication of TW201206285A publication Critical patent/TW201206285A/zh
Application granted granted Critical
Publication of TWI533775B publication Critical patent/TWI533775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

具有訂製層之佈線基材
本發明係有關於一種具有訂製層之佈線基材。
 背景
某些習知佈線基材提供電氣連接至以一特殊圖案設置在該佈線基材之一外表面的電氣元件。這種佈線基材之一例係一探針頭，該探針頭可具有以一特殊圖案設置在該探針頭之一外表面上之多數導電探針及至該等探針之內部佈線。本發明之實施例包括添加多數訂製層至一標準基底佈線基材上之一製程，該等訂製層提供訂製之電氣連接至例如探針之在該等訂製層之一外表面之訂製放置的電氣元件。這種製程可容許具有未以一所需圖案設置之多數接頭的一基底佈線基材被訂製成具有以一與在該基底佈線基材上之接頭之圖案不同的所需圖案設置之例如探針的電氣元件。
 概要
在本發明之某些實施例中，在一多層佈線基材中之一電氣跨接線可藉獲得一基底基材製造，該基底基材可包括在該基底基材之一表面上之多數訂製層。該等訂製層可包括在一第一電氣絕緣材料層之一外表面上的一導電線路層，該線路層可包括一第一線路，一第二線路，及一第三線路。該第三線路之一部份可以在該第一線路與該第二線路之端部之間的一空間中。該製程亦可包括在該第一線路與該第二線路之端部之間的空間中及在該第三線路之該部份上印刷一電氣絕緣物質，且該製程可更包括形成電氣連接該第一線路及該第二線路且不電氣接觸該第三線路之一電氣跨接線。該電氣跨接線可以藉將一導電物質印刷在該第一線路之端部，該絕緣物質，及該第二線路之端部上形成。
在本發明之某些實施例中，該多層佈線基材可以包括一基底基材及在該基底基材之一表面上的多數訂製層。該等訂製層可包括一第一電氣絕緣材料層，及在該第一絕緣材料層之一表面上之一第一導電線路層。該第一線路層可包括一第一線路，一第二線路，及一第三線路，且該第三線路之一部份可以在該第一線路與該第二線路之端部之間的一空間中。該等訂製層亦可包括一電氣絕緣物質，該電氣絕緣物質包含一在該第三線路之該部份上且在該第一線路與該第二線路之端部之間之空間中的乾可印刷電氣絕緣材料。該等訂製層亦可包括一導電跨接線，該導電跨接線可包含一導電物質，該導電物質包含一在該第一線路與該第二線路之端部及該絕緣物質上之乾可印刷導電材料。該跨接線可電氣連接該第一線路及該第二線路且不電氣接觸該第三線路。
在本發明之某些實施例中，該多層佈線基材可藉一製程製造。該製程包括形成耦合且由多數導電線路延伸之多數導電第一通路結構，該等導電線路係在一基底基材之一表面上之一第一導電線路層中。該製程亦可包括形成一耦合該基底基材之表面的剛性第一電氣絕緣材料層且該第一通路結構埋設於該剛性第一電氣絕緣材料層中，該剛性第一電氣絕緣材料層可藉鑄造在該第一通路結構四週及在該第一線路層與該基底基材之表面上形成。該等第一通路結構可提供由在該第一線路層中之線路至該第一絕緣材料層之一外表面的電氣連接。
在本發明之某些實施例中，該多層佈線基材可包括一基底基材及在該基底基材之一表面上之一第一導電線路層。該佈線基材亦可包括在該第一線路層上且耦合該基底基材之表面的一第一剛性電氣絕緣材料層，且該佈線基材可更包括埋設在該第一絕緣材料層中之多數導電第一通路。各第一通路可包含接合該第一線路層之其中一線路且延伸至該第一絕緣材料層之一外表面的多數線柱之一堆疊體或一線。
在本發明之某些實施例中，在一多層佈線基材中之一電氣連接可以藉包括獲得一基底基材之一製程達成，該基底基材包含在該基底基材之一表面上的多數訂製層。該等訂製層可包括在一第一導電線路層中之多數第一線路，覆蓋該第一導電線路層之一第一電氣絕緣材料層，及在該第一絕緣材料層之一外表面上之一第二導電線路層中的多數第二線路。該製程亦可包括在該第一電氣絕緣材料層中產生通至其中一第一線路之一部份的一第一孔，該第一孔可在第一絕緣材料之外表面比在該其中一第一線路大，且該第一孔之一側壁可由該第一絕緣材料之外表面傾斜至該其中一第一線路。該製程亦可包括形成電氣連接其中一第二線路及該其中一第一線路之一第一電連接器，該第一電連接器可藉將一導電物質印刷在該其中一第二線路、該第一孔之側壁、及該其中一第一線路的某些部份上形成。
圖式簡單說明
第1圖顯示依據本發明之某些實施例之用以添加多數訂製層至一基底佈線基材上以便製造一訂製多層電路基材之一製程的一例子。
第2圖顯示依據本發明之某些實施例之一基底佈線基材的一例子。
第3圖顯示依據本發明之某些實施例之在第2圖之佈線基材上的一線路層。
第4圖顯示依據本發明之某些實施例之耦合第3圖之線路的通路結構。
第5圖顯示依據本發明之某些實施例之包含多數線柱之多數堆疊體的通路結構。
第6圖顯示依據本發明之某些實施例之環繞該等通路結構之一絕緣材料層。
第7圖顯示依據本發明之某些實施例之在第6圖之絕緣層上之一線路層。
第8與9圖顯示依據本發明之某些實施例之在第7圖之線路上之一電氣跨接線的形成。
第10圖顯示依據本發明之某些實施例之另一絕緣材料層及線路層。
第11圖顯示依據本發明之某些實施例之用以添加多數訂製層至一基底佈線基材上以便製造一訂製多層電路基材之一製程的另一例子。
第12圖顯示依據本發明之某些實施例之具有一線路層之一基底佈線基材的一例子。
第13圖顯示依據本發明之某些實施例之在第12圖之線路上之一絕緣材料層上的另一線路層。
第14圖顯示依據本發明之某些實施例之第13圖之絕緣層中之具有至少一傾斜側壁的多數孔。
第15圖顯示依據本發明之某些實施例之形成在可電氣連接該等線路層之第14圖之孔中的通路結構。
第16圖顯示依據本發明之某些實施例之在另一絕緣材料層上之再一線路層。
第17圖顯示依據本發明之某些實施例之形成在第16圖之另一絕緣材料層中之孔中的通路結構。
第18圖顯示依據本發明之某些實施例之具有一探針頭之一探針卡總成的一例子，該探針頭包含一基底佈線基材及多數訂製層，該等訂製層提供至在訂製層之一外表面上之訂製放置探針的電氣接頭。
第19圖顯示依據本發明之某些實施例之一測試系統之一例子，其中第18圖之探針卡總成可被用來測試一DUT。
 示範性實施例之詳細說明
這說明書說明本發明之數個示範性實施例及應用。但是，本發明不限於這些示範性實施例與應用或該等示範性實施例與應用操作或在此說明之方式。此外，該等圖式會顯示簡化或部份之視圖，且在圖式中之元件的尺寸會加以誇大或未成比例以便清楚地顯示。又，如在此所使用之用語“之上”、“附接”或“耦合”，一物體(例如，一材料、一層、一基材等)可以在另一物體“之上”、“附接”或“耦合”另一物體，不論該一物體是否直接在該另一物體上，附接或耦合另一物體或在該一物體與另一物體間有一或多個中間物體。此外，如果有提供的話，方向(如，以上、以下、頂、底、向上、向下、下方、上方、上、下、水平、垂直、“x”、“y”、“z”等)是相對的且僅用以舉例及易於顯示與說明且不是用以限制。另外，當符號列成一元件清單(如，元件a、b、c)時，這符號係欲包括所列元件本身之任一者、少於所有所列元件之任何組合、及/或所有所列元件之組合。
本發明之某些實施例可以是訂製一基底佈線基材之製程，該基底佈線基材包含在該基底佈線基材之一表面處之一預定圖案的電氣接頭，且本發明之某些實施例可以是該訂製之基底佈線基材。該製程可以包含將一或多個訂製層添加至該佈線基材之表面上，該一或多個訂製層提供由在該基底佈線基材之接頭至在該等訂製層之一外表面之多數電氣接頭(例如，探針)的訂製電氣連接。在該等訂製層之外表面之接頭可以呈一與在該基底佈線基材之表面之接頭不同的圖案。該等訂製層可包含電氣絕緣材料、導電通路結構、導電線路、電氣地連接兩線路且不接觸設置在該等兩線路之間之一線路的導電跨接線、及/或其他這些元件。在某些實施例中，該製程可包括藉在欲連接之兩線路之間製作一電氣絕緣材料之比較小沈積物且接著在該等兩線路之某些部份及該絕緣材料上製作一導電材料之比較小沈積物，形成這種跨接線。在某些實施例中，該製程亦可包括藉耦合通路結構與多數線路且接著將一絕緣材料層鑄造在該等通路結構四週，使一絕緣材料層形成有延伸穿過該絕緣層之通路結構。在其他某些實施例中，多數通路結構可藉沈積一導電基材在一絕緣材料層中之傾斜側壁孔上形成，該等傾斜側壁孔暴露在該絕緣材料下方之一線路。
第1圖顯示依據本發明之某些實施例之用以將一或多個訂製層添加至一基底佈線基材上且因此製造一多層佈線基材的製程100，該多層佈線基材包含該基底基材及一或多個訂製層。為了易於顯示與說明，以下參照第2-10圖中所示之一例子說明該製程100，其中多數訂製層被添加至一基底佈線基材202上。但是，該製程100不受限於在第2-10圖所示之例子。
請參閱第1圖，在步驟102，一基底佈線基材(可為一基底基材之一例子)可以在製程100之102獲得。第2圖顯示這基底佈線基材202之一例子，該基底佈線基材202可以是在該基材之一表面204處或上具有導電接頭208的任何剛性或半剛性基材結構。在某些實施例中，該基底佈線基材202可包含一印刷電路板或一陶瓷材料。如第2圖所示，該等接頭208可以是穿過該佈線基材202之導電通路206之端部。或者，該等接頭208可以是在該佈線基材202之表面204上的端子、墊、線路、或其他這種導電結構(圖未示)。雖然顯示的是五個通路206及接頭208，但是可以有更多個或更少個。此外，該等通路206不必完全垂直，而是可包括多數水平組件(圖未示)。
在第1圖之製程100的步驟102獲得該基底佈線基材後，在步驟104，一導電線路層可形成在該佈線基材之表面上。第3圖顯示其中多數線路302之一層300(層300可被稱為一“線路層”)可以形成在該佈線基材202之表面204上的一例子。該線路層300可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等線路層)之一例子。如在此所使用者，該用語“線路”包括一長形結構及一端子或墊或不必是長形之類似這種結構。因此該等線路302可以具有不同尺寸、形狀等。各線路302可以形成在且因此電氣連接在該佈線基材202之表面204上的其中一接頭208，如第3圖所示。某些或全部線路302可延伸至，如將要看見地，一通路結構(例如，在第4圖中之402)被作成連接一線路302與欲形成在線路302之層300上方之多數線路(例如，在第7圖中之702、704、706及/或708)之一層(例如，在第7圖中之700)的位置。
該等線路302可以適於形成導電線路之任何方式形成。在某些實施例中，該等線路302可以藉將一流體或可印刷導電材料分配在該佈線基材202之表面204上形成。例如，這種材料可以透過一分配器304分配，該分配器304可相對於該表面204移動且因此將這些線路302沈積在該佈線基材202之表面204上的所需位置中。在某些實施例中，該分配器304可以是一印刷頭，例如一噴墨印刷頭(例如，一氣溶膠噴射機構)。在其他實施例中，該分配器304可以是其他種類之分配器。例如，該分配器304可以是一吸量管，該吸量管包含一可以填充線路材料之比較小管，當該吸量管沿該表面204拖曳時，該線路致動器構件可被沈積在該佈線基材202之表面204上。無論分配器304之種類為何，該等線路302可包含可透過一分配器304以流體形式沈積且接著被乾燥或固化以便形成多數導電線路302的一材料。例如，該等線路302之材料可以是其中懸浮有多數導電粒子(例如，銀、金、銅等之粒子或奈米粒子)之一墨水材料。這種墨水材料可以在一液體、黏性、或氣溶膠狀態時藉分配器304沈積，且可接著在該佈線基材202之表面204上乾燥。但是，不需要使用分配器304。例如，在某些實施例中，該等線路302可藉不使用一分配器之技術形成在該佈線基材202之表面204上。這些技術可包括電鍍、化學蒸氣沈積、濺鍍等。在這些情形中，該等線路302可包含一導電金屬(例如，銀、金、銅等)。
第3圖中之線路302的數目、形狀、尺寸及位置只是例子且因此可與第3圖中所示者不同。例如，雖然顯示五個線路302，但是可有更多個或更少個。作為另一例子，不需要每一個接頭208有一線路302。應注意的是該基底佈線基材202可以另一種方式在第1圖之製程100之步驟102獲得，且該線路層300及線路302已在該佈線基材202之表面204上。步驟104，在其他步驟中，可至少因此是任選的。
在第1圖之製程100之步驟106中，導電通路結構可以形成在一或多個線路上。第4圖顯示其中通路結構402(可為第一、第二等通路結構之例子)形成在該等線路302上之例子。如將要看見者，該等通路結構402可提供在一或多個線路302與在欲形成在該等線路302上方之另一線路層700(請參見第7圖)之間的電氣連接。各通路結構402可在一近端404耦合其中線路302且延伸至一遠端408，該遠端408大致位在該通路結構402欲接觸其中一線路702(請參見第7圖)。如第4圖所示，各通路結構402可以被定向成相對該佈線基材402之表面204大致或大略垂直(由該近端404至該遠端408)。或者，一或多個通路結構402之一本體406(在該近端404與該遠端408之間)可相對該佈線基材402之表面204傾斜使得該遠端408在與該佈線基材202之表面204平行之一方向上偏離該近端404。在該佈線基材202之表面204與該本體406之間的角度可以是在零與90度之間的任何角度，包括但不限於：15-89度、25-89度、30-89度、45-89度、60-89度及/或75-89度；及/或大於或等於20、30、45、60、75、80、85度。(前述數值之角度值只是例子，且本發明不必受限於這些數值之角度值之任一角度值。)第4圖中之通路結構402a是具有相對該佈線基材202之表面204以大略90度以外之角度傾斜之一本體406之一通路結構的例子。雖然在第4圖中顯示一個這種通路結構402a，但是可有更多個或更少個。此外，該本體406可以任何方向由該佈線基材202之表面204延伸。
在第4圖所示之例子中，該等通路結構402可以是在其近端404處接合(例如，使用例如在半導體工業中習知之線接合技術)該等線路302之多數導電線。例如，使用標準線接合技術，一線可接合一線路302，被放出，且接著被切斷，形成一通路結構402。但是，該通路結構402不需要是線。第5圖顯示該等通路結構402之另一例子。在第5圖中，一通路結構402可包含多數線柱502之一堆疊體504。例如，一線可以接合一線路302且立即被切斷，只實質留下一耦合該線路302之線柱502。然後，一線可接合該線柱502且立即被切斷，只實質留下一耦合該線柱502之第二線柱502。前述者可依需要重覆以便產生耦合該線路302之多數線柱502之一堆疊體504，且該等線柱502之該堆疊體504可以是一在第4圖中之通路結構402(且可因此取代在第4圖中之通路結構402)。
在第4圖中之通路結構402之數目、形狀、尺寸及位置(不論是否以如第4圖所示之線、第5圖所示之多數線柱502之多數堆疊體504，或以某種其他方式實施)只是例子且因此可與在第4圖中顯示者不同。例如，雖然在第4圖中顯示五個通路結構402，但是可有更多個或更少個。作為另一例子，不需要有與每一個線路302耦合之一通路結構402。作為又一例子，可有與一線路302耦合之一個以上的通路結構402。
請再回到第1圖之製程100，在步驟108，一電氣絕緣層可以環繞該等通路結構形成。第6圖顯示其中一絕緣層600可形成在該佈線基材202之表面204及該等線路302上且環繞該等通路結構402的一例子。該絕緣層600可包含一電氣絕緣材料602且可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等絕緣層)之一例子。
在某些實施例中，該絕緣層600之材料602可以鑄造環繞該等通路結構402。例如，堰或模具結構(圖未示)可設置在該佈線基材202之表面204之周邊四週，且該絕緣材料602可以沈積在該堰或模具結構(圖未示)內且環繞該等通路結構402，如第6圖中大致地顯示。例如，該絕緣材料602可以在一黏性狀態時沈積在該佈線基材402之佈線基材202及該等線路302上且環繞該等通路結構402。在某些實施例中，該絕緣材料602可以透過一注射器或其他分配機構分配。在其他實施例中，該絕緣材料可以被倒在該佈線基材202之表面204及該等線路302上，可以小心地避免破壞該等通路結構402。
在該絕緣材料602沈積在該佈線基材202之表面204及該等線路302上且環繞該等通路結構402後，該絕緣材料602可以固化或以另一種方式硬化。在某些實施例中，該絕緣材料602可以暴露於固化熱、照射(例如，紫外線照射)、周圍空氣等以便硬化該絕緣材料602。在其他實施例中，該絕緣材料602可以在一高溫為黏性且在室溫硬化之一材料。如果使用這種絕緣材料602，則可在被沈積在該佈線基材202上且環繞該等通路結構402之前充份地加熱該絕緣材料602(或可替代地加熱該佈線基材202)使該絕緣材料602成為一黏性狀態。接著，在該絕緣材料602沈積在該佈線基材202且環繞該等通路結構402後，可讓該絕緣材料602冷卻且因此硬化。
無論如何，在絕緣材料602已硬化後，可使該絕緣層600之一外表面604平坦化(可包括移除該絕緣層600之某些部份及/或該等通路結構402之遠端408)。依這方式，可控制該絕緣層600之厚度及/或該等通路結構402之長度。如圖所示，該等通路結構402之新遠端606可設置在該絕緣層600之表面604。
該絕緣材料602可以是適於鑄造在該佈線基材202上且環繞該等通路結構402之任何材料。在某些實施例中，在選擇一適當絕緣材料602時可以考慮以下性質中之一或多個性質：當被硬化時該絕緣材料602之熱膨脹係數；該經硬化絕緣材料602重熔流布時之溫度；該經硬化絕緣材料602之強度、勁度、及/或硬度等。在某些實施例中，該絕緣材料602可包含一與二氧化矽(石英)粉末混合之電氣絕緣材料(例如，一酚醛環氧樹脂)。例如，在某些實施例中，該絕緣材料602可在一例如酚醛環氧樹脂之電氣絕緣材料中以五十重量百分比至九十重量百分比的濃度包含多數二氧化矽粒子。包括特定數值範圍之前述例子只是例子；該絕緣材料602可在一絕緣材料中包含其他材料及/或其他濃度之二氧化矽或另一此種材料。
請再參閱第1圖之製程100，在步驟110，另一導電線路層可形成在該絕緣層之外表面上。第7圖顯示包含導電線路702、704、706及/或708之一線路層700可以形成在該絕緣層600之外表面604上的一例子。該線路層700可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等線路層)之一例子，且各線路702、704、706及/或708可以是一第一、第二、第三、第四等線路之一例子。各線路702、704、706及/或708可以形成在且因此電氣連接於一或多個通路結構402之遠端606上，如第7圖所示。某些或全部線路702、704、706及/或708可延伸至，如將要看見地，將設置多數導電探針(或其他導電接頭結構)(例如，在第9圖中之探針904)或多數通路結構(例如，在第10圖中之1012)將與該等線路702、704、706及/或708耦合之位置。該等線路702、704、706及/或708可與上述線路302大致相同且可以與上述線路302相同之方式及相同材料或多數材料製成。例如，該等線路702、704、706及/或708可包含可能作為該等線路302之上述材料之任一材料，且該等線路702、704、706及/或708可以用以製造該等線路302之上述方式之任一種方式製造。
請再參閱第1圖之製程100，在步驟112可形成一導電跨接線，該導電跨接線電氣連接兩或兩個以上之線路且不電氣連接設置在該等兩或兩個以上之線路之間的一線路。第8與9圖顯示其中可形成一導電跨接線900之一例子。在第8與9圖所示之例子中，線路702與706可藉該跨接線900電氣連接且不與該線路704電氣連接。但是，前述者只是一例子，且一如跨接線900之跨接線可形成以便連接在該線路層700中之其他線路。此外，雖然在第8與9圖中顯示一個跨接線900，但是可形成一個以上之這種跨接線900。
如第8圖所示，一絕緣物質802可沈積在該絕緣層600之表面604上在該等線路702與706之間(例如，在該等線路702與706之端部之間)。亦如圖所示，該絕緣物質802亦可沈積在該線路704之一部份上，該跨接線900將不電氣連接該線路704之一部份且將會電氣地旁通。雖然該絕緣物質802可大致填充在欲電氣連接之線路702與706之間之空間的至少一部份，但是該絕緣物質802可不必如此。相反地，在某些實施例中，該絕緣物質802覆蓋足夠之線路704使得一導電材料(在第9圖中之902)可沈積在該等線路702與706之某些部份及該絕緣物質802上且不接觸該線路704。
該絕緣物質802可以適於沈積一電氣絕緣材料在一基材上之任何方式沈積。在某些實施例中，該絕緣物質802可沈積為一流體或在其他性質之可印刷材料。例如，該絕緣物質802可以透過該分配器304(以上相對於第3圖說明者)分配。該絕緣物質802可包含可透過該分配器304以一液體、黏性、或氣溶膠狀態沈積且接著乾燥或固化成一大致固體狀態之一材料。例如，該絕緣物質802可以是一墨水材料。無論該絕緣物質802是否是一墨水材料，該絕緣物質802可以適於該特殊材料之任何方式乾燥或固化。例如，該絕緣物質802可以藉暴露於周圍空氣及溫度或藉暴露於熱或一固化能量源乾燥或固化。在某些實施例中，該絕緣物質802可以藉使用該分配器304以外之技術沈積。這些技術可包括藉旋轉塗布或利用如一刷子、一刮刀等之一塗抹器沈積該絕緣物質802。
如第9圖所示，一導電物質902可以沈積在欲電氣連接之線路702與706之某些部份(例如，端部)上。亦如圖所示，該導電物質902亦可沈積在該絕緣物質802上使得該導電物質902電氣連接線路702與706且不接觸或以其他方式電氣連接至少部份地設置在該等線路702與706之間的線路704。導電物質902之沈積物可與上述線路302大致相同且可以與上述線路302相同之方式及相同材料或多數材料製成。例如，該導電物質902可包含可能作為該等線路302之上述材料之任一材料，且該導電物質902可以用以製造該等線路302之上述方式之任一種方式製造。例如，該導電物質902可以是其中懸浮有多數導電粒子(例如，銀、金、銅等之粒子或奈米粒子)之一墨水材料或其他材料，且該導電物質902可透過該分配器304(例如，如一噴墨印刷頭之一印刷頭或一氣溶膠噴射機構)以一液體、黏性、或氣溶膠狀態沈積在該等線路702與706及該絕緣物質802上且接著乾燥或以其他方式固化。
如上所述，該跨接線900可以是電氣連接在該線路層700中之至少兩線路(例如，線路702與706)且不電氣連接設置在該至少兩線路之間之一線路(例如，704)的一簡單、快速及/或有效方式。如上所述，可有電氣連接在線路層700中之其他線路之一個以上的這種跨接線900。這些跨接線900可提供用以在相同線路層(例如，700)中之線路(例如，702與706)之間電氣連接且不需要另一絕緣材料層(例如，類似600者)及通路結構(例如，類似402者)以便電氣連接在該線路層中之線路。
雖然未顯示在第3-10圖中，類似跨接線900之一或多個跨接線可以形成在該佈線基材202之表面204上以便電氣連接兩或兩個以上之線路302且不電氣連接在該等兩或兩個以上之線路302之間的其中一線路302。因此，該步驟112亦可在第1圖之製程100中之步驟104以後實施。
請再參閱第1圖之製程100，如圖所示，在步驟114提供探針之前，可重覆一或多個步驟106-112。第10圖顯示其中可重覆一或多個步驟106-112以便形成另外之訂製層之一例子，該等另外之訂製層包含其中埋設通路結構1012(可以是第一、第二等通路結構之例子)之絕緣層1000(可以是一第一、第二、第三等訂製層或一第一、第二、第三等絕緣層的一例子)及在該絕緣層1000之一表面1004上之多數導電線路1052之一線路層1050。(導電線路1052之層1050可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等線路層的一例子)之一例子)。
如第10圖所示，在步驟106，該通路結構1012可耦合線路702、704、706及/或708之其中多數線路。該等通路結構1012可以類似於該等通路結構402且可以與該等通路結構402相同之方式形成。例如，該等通路結構1012可包含如該等通路結構402可如上述為接合線之多數接合線。作為另一例子，該等通路結構1012可包含如顯示在及相對第5圖在以上說明之線柱502之堆疊體504之多數線柱的多數堆疊體。如第10圖所示，一或多個通路結構1012可以與通路結構402a相對該佈線基材202之表面204傾斜相同之方式相對該絕緣層600之表面604傾斜。
該絕緣層1000可包含一電氣絕緣材料1002，該電氣絕緣材料1002可類似該絕緣材料602。例如，該電氣絕緣材料1002包含相對於該絕緣材料602說明如上之任一材料。類似地，該電氣絕緣材料1002可以其中該絕緣材料602可沈積或以其他方式沈積在該佈線基材202之表面204上的上述任一種方式沈積或以其他方式形成在該表面604、該線路層700、及該跨接線900上。大致以與該等通路結構402之遠端606如以上相對於第6圖所述地設置在該絕緣層600之表面602相同的方式，該等通路結構1012之遠端1016可設置在該絕緣層1000之一外表面1004，且該線路層1050之線路1052可以與線路層700之線路702、704、706及/或708電氣連接該等通路結構402之遠端606相同之方式電氣連接該等遠端1016。(應注意的是可以與如上述地使該絕緣層600之外表面604平坦化相同之方式使該絕緣層1000之外表面1004平坦化。)該線路層1050之線路1052可大致以與如上述之線路302相同之方式及相同之材料及多數材料製成。例如，該等線路1052可包含可能作為該等線路302之上述材料之任一材料，且該等線路1052可以用以製造該等線路302之上述方式之任一種方式製造。雖然未顯示在第10圖中，如跨接線900之一或多個跨接線可形成在該絕緣層1000之表面1004上以便電氣連接兩或或兩個以上之線路1052且不電氣連接在藉該跨接線(圖未示)連接之該等兩或或兩個以上之線路1052之間的其中一線路1052。
請再參閱第1圖之製程100，在步驟106-112之一或多個步驟已依需要重覆許多次後(可依需求或需要為零至許多次)，在步驟114，導電接頭結構(例如，探針904)可耦合及/或形成在該線路層700中之線路702、704、706及/或708之一或多個線路上。第9圖顯示其中實施該等步驟106-112一次且實施該步驟114以便耦合探針904與該等線路702、704、706及/或708之一或多個線路的一例子。第10圖顯示其中實施該等步驟106-112之全部或某些步驟兩次且接著實施該步驟114以便耦合探針904與一或多個線路1052的一例子。不論是否耦合該等線路702、704、706及/或708或該等線路1052，該等探針904均可用以產生與一電子裝置(圖未示)之端子(圖未示)之以壓力為基礎的電氣連接。在這種情形中，該等探針904可以一圖案設置在對應於欲接觸之端子(圖未示)的該等線路702、704、706及/或708或該等線路1052上。該等探針904可以是導電彈性探針、桿柱、凸塊等。雖然在第9與10圖中顯示四個探針904，但是可使用更多或更少探針904。此外，在第9與10圖中之探針904之尺寸、形狀及圖案只是例子，且該等探針904可以是不同尺寸及/或形狀及/或以與在第9圖或第10圖中所示者不同之圖案設置。
在某些實施例中，第1圖之製程100可產生如一探針頭之一多層佈線基材，其中在一基底佈線基材上之多數訂製層提供至訂製放置探針之訂製電氣連接。第9圖之探針頭975可以是這種探針頭之一例子。該線路層300、該絕緣層600、該線路層700、及/或該跨接線900可以是提供由該基底佈線基材202之接頭208至訂製放置探針904之電氣連接(電氣連接多數線路302、一通路結構402、多數線路702、704、706及/或708、及/或跨接線900之組合)之多數訂製層的多數例子。應注意的是該等探針904可以呈一與電氣連接該等探針904之接頭208之圖案不同的圖案。
第10圖之探針頭1075可以是這種探針頭之另一例子。該線路層300、該絕緣層600、該線路層700、該絕緣層1000、該跨接線900、及/或該線路層1050可以是提供由該基底佈線基材202之接頭208至訂製放置探針904之電氣連接(電氣連接多數線路302、一通路結構402、多數線路702、704、706及/或708、跨接線900、多數通路結構1012、及/或線路1052之組合)之多數訂製層的多數例子。應再注意的是該等探針904可以呈一與電氣連接該等探針904之接頭208之圖案不同的圖案。
如將要看見地，探針頭975與1075可以是可為如第18與19圖(將在以下說明)中之探針卡總成1814之一探針卡總成之一部份之探針頭的例子。第9與10圖之探針頭975與1075只是例子，且可使用第1圖之製程100製成其他種類之電子裝置。例如，第1圖之製程100之步驟114，在其他步驟中，可是任選的且不需要實施及/或可以另一步驟取代。例如，步驟114不需要實施，且探針904因此不需要耦合任一線路或甚至存在。作為另一例子，在步驟114不耦合多數探針904與多數線路，而是另一種電子結構或多數結構可耦合該等線路。例如，如電阻器、電容器、電晶體等電子電路元件(圖未示)可以耦合該等線路(例如，線路702、704、706及/或708或1052)。在某些實施例中，例如，電阻器(圖未示)可耦合線路702、704、706及/或708或1052使得一電阻器(圖未示)電氣連接該線路與地線。作為另一例子，一電阻器(圖未示)可耦合一線路702、704、706及/或708或1052及一與該線路耦合之探針904使得該電阻在通過該線路至該探針904之電氣路徑中有效地呈一串聯構形。無論如何，這些電子電路元件(圖未示)可以使用任一用以形成該等線路302之上述技術形成。例如，形成一電阻之材料或多數材料可以是其中懸浮有多數導電粒子且具有一所需導電性(或電阻)之一墨水材料或材料。這種墨水材料可以在一液體、黏性、或氣溶膠狀態時藉分配器304沈積，且可接著在沈積後乾燥。
作為另一例子，第1圖之製程100之步驟114，在其他步驟中，可是任選的，且因此不需要製作或包括一跨接線900。
第11圖顯示依據本發明之某些實施例之用以添加一或多個訂製層至一基底佈線基材上之另一製程1100。為了易於顯示及說明，以下相對於其中多數訂製層被添加至佈線基材202上之在第12-17圖中顯示的例子說明該製程1100。但是，該製程1100不受限於第12-17圖中顯示的例子。
請參閱第11圖，步驟1102可包括獲得一基底佈線基材，該基底佈線基材可以是如以上相對於第2圖所述之佈線基材202。如第12圖所示，該佈線基材202可以在步驟1102獲得且該等線路1202已形成在其上，或該步驟1102可包含在該佈線基材202之表面204上形成該等線路1202。該等1202可大致與上述線路302相同且可以與上述線路302相同之方式及相同之材料或多數材料製成。例如，該等線路1202可包含可能作為該等線路302之上述材料之任一材料，且該等線路1202可以用以製造該等線路302之上述方式之任一種方式製造。雖然在第12圖中顯示五個線路1202，但是可有更多個或更少個。此外，第12圖中之線路1202之形狀、尺寸及放置只是例子，且該等線路1202可具有不同形狀及/或尺寸且可以一不同圖案放置。多數線路1202之層1200可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等線路層)之一例子。
請再參閱第11圖之製程1100，在1104，包含一絕緣層及一線路層之多數訂製層可形成在該佈線基材上。第13圖顯示其中電氣絕緣材料1302之一絕緣層1300及包含多數導電線路1352之一線路層1350可形成在該佈線基材202上的一例子。線路1352之層1350可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等線路層)之一例子，且該絕緣層1300可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等絕緣層)之一例子。
該絕緣材料1302可包含一具有某種但有限之黏度的黏著膜(例如，如一B階段環氧膜之一環氧膜)，呈這種黏著膜形式之該絕緣材料1302可以沈積在該佈線基材202之表面204上且在該等線路1202上。一片導電材料(例如，一如金、銀、銅等金屬)可設置在該絕緣材料1302(呈該黏著膜形式)之一外表面1304上，且足夠且大致均勻之壓力可施加在該片導電材料以使該絕緣材料1302(呈該黏著膜形式)流動環繞該等線路1202。該絕緣材料1302(呈該黏著膜形式)可固化或以另外之方式硬化使得該絕緣材料1302黏附在該佈線基材202之表面204及在該絕緣材料1302之外表面1304上之該片導電材料兩者上。在某些實施例中，在被設置在該佈線基材202之表面204上之前或之後短時間，該絕緣材料1302可被加熱至一軟化點，且該絕緣材料1302可接著藉容許該絕緣材料1302冷卻至室溫被固化。
無論如何，在該絕緣材料1302被固化後，在該絕緣材料1302之表面1304上之該片導電材料可被圖案化以便形成該等線路1352。例如，該片導電材料之某些部份可以被選擇性地移除，留下該等線路1352。在某些實施例中，該片導電材料之某些部份可以由該絕緣材料1302被弄鬆(例如，利用一雷射)且接著由該絕緣材料1302移除(例如，藉使用噴氣、一抓握工具等施加一力至該已變鬆部份)。替代地，或另外地，黏附該絕緣材料1302之表面1304之該片導電材料的某些部份可以例如利用一研磨機、化學蝕刻等其他方式被移除。無論如何形成，該等線路1352可被設置在該絕緣層1300之表面1304上，且如將要看見地，在欲形成至線路1202及探針1504之通路結構1500(請參見第15圖)或至一線路層1600之通路結構1750(請參見第17圖)的多數位置中。
或者，該絕緣層1300可以與上述絕緣層600相同之任一方式及相同之任一材料形成。類似地，該等線路1352可以與上述線路302相同之任一方式及相同之任一材料形成。例如，該等線路1352可包含可能作為該等線路302之上述材料之任一材料，且該等線路1352可以用以製造該等線路302之上述方式之任一種方式製造。
請再參閱第11圖之製程1100，在步驟1106及1108多數導電通路結構可形成為電氣連接該等線路(例如，1202)中之某些線路與該等線路(例如，1352)中之某些線路。第14與15圖顯示其中藉在第11圖之製程1100之步驟1106製作通過該絕緣層1300之多數孔1402且接著在第11圖之步驟1108在各孔1402之一傾斜側壁1404上沈積一導電物質1502，形成多數導電通路結構1500(可以是第一、第二等通路結構之例子)的一例子。
如第14圖所示，各孔1402可形成與其中一線路1352相鄰且可延伸穿過該絕緣層1300以便暴露其中一線路1202之一部份。各孔1402可具有一與該線路1352相鄰之傾斜側壁1404。該傾斜側壁1404可以傾斜成相對一垂直於該佈線基材202之表面204之軸1406具有一角度，在某些實施例中，該角度可為至少15度。在其他實施例中，該角度可為：至少10度、至少20度、至少30度、或至少45度。前述數值之角度值只是例子，且本發明不必受限於這些數值之角度值之任一角度值。
該等孔1402可以適於在一絕緣材料1302中形成多數孔之任何方式形成。在某些實施例中，一雷射1408可在該絕緣材料1302中切出該等孔1402。在這種情形中，該等線路1202可用以防止該雷射1408切入該佈線基材202。或者，可使用包括化學蝕刻、機械切割等其他技術形成該等孔1402。
如第15圖所示，藉在暴露穿過一孔1402之該線路1202之一部份、該孔1402之一側壁1404、及與該孔1402相鄰之線路1352之一部份上沈積一導電基材1502，可以形成各通路結構1500。該導電物質1502可以是與上述線路302相同之材料或多數材料且可以與上述線路302相同之方式沈積。例如，該導電物質1502可包含可能作為該等線路302之上述材料之任一材料，且該導電物質1502可以用以製造該等線路302之上述方式之任一種方式沈積及固化。例如，該導電物質1502可包含其中懸浮有一導電材料(例如，銀、金、銅等)之粒子或奈米粒子之一墨水；該墨水可透過一分配器304(例如，如一噴墨印刷頭之一印刷頭或一氣溶膠噴射機構)沈積；且接著被乾燥或以其他方式固化或硬化。無論如何製成，各通路結構1500可電氣連接線路層1200之其中一線路1202與線路層1350之其中一線路1352。在某些實施例中，且作為上述說明及在圖中顯示之例子之一替代例，該等線路1352可以在該孔1402形成後形成，且該等線路1352可與該通路結構1500在相同時間、以相同材料、及以相同方式形成並且可以是在該絕緣層1300之表面1304上之通路結構1500的延伸。
請再參閱第11圖之製程1100，如圖所示，在步驟1110提供探針之前，可重覆一或多個步驟1104-1108。第16與17圖顯示其中可重覆一或多個步驟1104-1108以便形成另外之訂製層之一例子，該等另外之訂製層包含一絕緣層1600、在該絕緣層1600之一表面1604上之多數線路1652之一層1650、及多數通路結構1750。在穿過該絕緣層1600之孔1702中之該等導電通路結構1750(可以是第一、第二等通路結構之例子)可以電氣連接該等線路1652中之某些線路與該等線路1352中之某些線路。
第16圖顯示其中可以重覆第11圖之製程1100之步驟1104且絕緣層1600及線路層1650形成在該絕緣層1300及線路層1350上的一例子。該線路層1650可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等線路層)之一例子，且該絕緣層1600可以是一訂製層(例如，一第一、第二、第三等訂製層或一第一、第二、第三等絕緣層)之一例子。
該線路層1600之絕緣材料1602可包含一黏著膜(可包含與上述絕緣材料1302相同之材料)，該黏著膜可具有某種但有限之黏度。該絕緣材料1602(呈一黏著膜形式)可設置在該絕緣層1300及該線路層1350上。一片導電材料(例如，一如金、銀、銅等金屬)可設置在該絕緣材料1602(呈一黏著膜形式)之一外表面1604上，且足夠且大致均勻之壓力可施加在該片導電材料以使該絕緣材料1602(呈一黏著膜形式)大致流動環繞該等線路1352及通路結構1500且流入在該絕緣層1300中之孔1402中，大致如第16圖所示。雖然未顯示在第16圖中，該表面1604可不是平坦的。例如，該表面1604可以凸起在與該等線路1352連接之通路結構1500的部份上方。
該絕緣材料1602(呈一黏著膜形式)可固化或以另外之方式硬化使得該絕緣材料1602(呈一黏著膜形式)黏附在多數線路1352、多數通路結構1500及絕緣層1300以及在該絕緣材料1602之外表面1604上之該片導電材料。在某些實施例中，在被設置在該線路1352及通路結構1500上且進入在該絕緣層1300之孔1402中之前或之後短時間，該絕緣材料1602(呈一黏著膜形式)可被加熱至一軟化點，且該絕緣材料1602(呈一黏著膜形式)可接著藉容許該絕緣材料1602冷卻至室溫被固化。
無論如何，在該絕緣材料1602被固化後，黏附在該絕緣材料1602之表面1604上之該片導電材料可被圖案化以便形成該等線路1652。例如，該片導電材料之某些部份可以被選擇性地移除，留下該等線路1652。這可以任一用以形成該等線路1352之上述方式實現─且線路1652可因此形成。無論如何形成，該等線路1652可被設置在該絕緣層1600之表面1604上，且如將要看見地，在欲形成多數探針1504(請參見第17圖)或至欲形成在該線路層1650上方之一線路層(圖未示)之另一通路結構(圖未示)的多數位置中。
或者，該絕緣層1600可以與上述絕緣層600相同之任一方式及相同之任一材料形成。類似地，該等線路1652可以與上述線路302相同之任一方式及相同之任一材料形成。例如，該等線路1652可包含可能作為該等線路302之上述材料之任一材料，且該等線路1652可以用以製造該等線路302之上述方式之任一種方式製造。
第17圖顯示其中可以重覆步驟1106以便在該線路層1600中形成多數孔及步驟1108以便形成電氣連接該等線路1652中之多數線路與該等線路1352及/或通路結構1500中之多數線路及/或通路結構之多數通路結構1750的一例子。該等孔1702可大致與如以上相對於第14圖所示之孔1402相同且可以大致與該等孔1402相同之方式形成，該等通路結構1750可大致與如以上相對於第15圖所示之通路結構1500相同且可以大致與該等通路結構1500相同之方式形成。此外，該等通路結構1750可包含一導電物質1752，該導電物質1752可與如以上相對於第15圖所示之導電物質1502相同且可以與該等導電物質1502相同之方式沈積及固化或乾燥。如以上相對於線路1352所述，在某些實施例中，且作為以上所述及在圖中所示之例子的一替代例，該等線路1652可以在該等孔1702形成後形成，且該等線路1652可與該等通路結構1750在相同時間、以相同材料、及以相同方式形成並且可以是在該絕緣層1600之表面1604上之通路結構1750的延伸。
請再參閱第11圖之製程1100，在該等步驟1102-1108已依需要重覆許多次後(可依需求或需要為零至許多次)，在步驟1110，導電接頭結構(例如，探針1504)可耦合及/或形成在該等訂製層之一外表面上之一或多個線路上。第15圖顯示其中實施該等步驟1102-1108一次且實施該步驟1110以便耦合探針1504與一或多個線路1352的一例子。第16圖顯示其中實施該等步驟1102-1108之全部或某些步驟兩次且接著實施該步驟1110以便耦合探針1504與一或多個線路1652的一例子。
不論是否耦合該等線路1352或該等線路1652，該等探針1504均可用以產生與一電子裝置(圖未示)之端子(圖未示)之以壓力為基礎的電氣連接。在這種情形中，該等探針1504可以一圖案設置在對應於欲接觸之端子(圖未示)的該等線路1352或1652上。該等探針1504可以類似任一就探針904而言之上述探針。雖然在第15圖中顯示五個探針1504且在第16圖中顯示四個探針1504，但是可使用更多或更少探針904。此外，在第15與16圖中之探針1504之尺寸、形狀及圖案只是例子，且該等探針1504可以是不同尺寸及/或形狀及/或以與在第15圖或第16圖中所示者不同之圖案設置。雖然未顯示在第12-17圖中，如跨接線900之一或多個跨接線可形成為第11圖之製程1100之一部份以便電氣連接在第12-17圖之線路層1200、1350及/或1650之任一線路層中之線路。因此，第1圖之步驟112亦可在第11圖之製程1100中實施。
在某些實施例中，第11圖之製程1100可產生如一探針頭之一多層佈線基材，其中在一基底佈線基材上之多數訂製層提供至訂製放置探針之訂製電氣連接。第15圖之探針頭1575可以是這種探針頭之一例子。該線路層1200、該絕緣層1300、該等通路結構1500、及/或該線路層1350可以是提供由該基底佈線基材202之接頭208至訂製放置探針1504之電氣連接(電氣連接多數線路1202、多數通路結構1500、及多數線路1352之組合)之多數訂製層的多數例子。應注意的是該等探針1504可以呈一與電氣連接該等探針904之接頭208之圖案不同的圖案。
第17圖之探針頭1775可以是另一這種探針頭之例子。該線路層1200、該絕緣層1300、該等通路結構1500、該線路層1350、該絕緣層1600、該等通路結構1750、及/或該線路層1650可以是提供由該基底佈線基材202之接頭208至訂製放置探針1504之電氣連接(電氣連接多數線路1202、多數通路結構1500、多數線路1352、多數通路結構1750、及多數線路1652之組合)之多數訂製層的多數例子。應注意的是該等探針1504可以呈一與電氣連接該等探針904之接頭208之圖案不同的圖案。
如將要看見地，探針頭1575與1775可以是可為如第18與19圖(將在以下說明)中之探針卡總成1814之一探針卡總成之一部份之探針頭的例子。第15與17圖之探針頭1575與1775只是例子，且可使用第11圖之製程1100製成其他種類之電子裝置。例如，第11圖之製程1100之步驟1110，在其他步驟中，可是任選的且不需要實施及/或可以另一步驟取代。例如，步驟1110不需要實施，且探針1504因此不需要耦合任一線路或甚至存在。作為另一例子，在步驟1110不耦合多數探針1504與多數線路，而是另一種電子結構或多數結構可耦合該等線路。例如，如電阻器、電容器、電晶體等電子電路元件(圖未示)可以耦合該等線路(例如，線路1352或1652)。
如上所述，第1與11圖之製程100與1100顯示在一基底佈線基材上形成多數訂製層之多數例子，該等訂製層提供由在該基底佈線基材上或中之多數通路或其他電氣接頭結構至例如探針之多數訂製訂製放置探針之訂製電氣連接。有許多用於這種訂製基底佈線基材之實際應用，第18圖顯示這種應用之一例子，其中一訂製基底佈線基材可以藉第1圖之製程100或第11圖之製程1100製造且接著作為一探針卡總成1800之一組件使用。如將要看見地，該探針卡總成1800可包括一探針頭1818，該探針頭1818可包含佈線基材202，該佈線基材202具有依據第1圖之製程100或第11圖之製程1100添加至該佈線基材202上之一或多個訂製層1812。
第18圖顯示一可用於測試DUT1820之一探針卡總成1800之一例子，該DUT1820可以是一或多個待測電子裝置，例如具有多數輸入及/或輸出端子1822之一或多個半導體晶片(例如，由該等晶片在其上製成、封裝或未封裝之晶圓切割出來或未切割出來)或其他電子裝置。如第18圖所示，該探針卡總成1800可包含全部可機械地耦合在一起(例如，藉夾具、螺栓、螺絲等(圖未示))之一佈線基材1802，一電連接器1808，及一探針頭1818。導電探針1816可以一對應於該DUT1820之至少某些端子1822之圖案設置在該探針頭1818上，該探針1816可在被壓抵該DUT1820之端子1822以便與該等端子1822達成電氣連接時主要地表現彈性特性。雖然顯示的是六個探針1816及六個端子1822，但是可以有更多個或更少個。此外，在某些實施例中，可有比端子1822更少之探針1816，因此可導致該等探針1816在該等端子1822上產生多數向下碰觸點以便接觸所有端子1822。通過該等探針頭1818之訂製電氣連接部1814及通路206，通過該電連接器1808之電氣連接部1810，及通過該佈線基材1802之電氣連接部1806可以電氣連接該等探針1816與一在該佈線基材1802上之電氣界面1804。
該電氣界面1804可包含多數電連接器，該等電連接器可與到達及來自如第19圖中之測試控制器1902之一測試控制器(圖未示)的獨立通訊通道連接。例如，該電氣界面1804可包含零插入力(ZIF)電連接器、彈簧針墊、或其他這種電連接器。該佈線基材1802可以是如一印刷電路板等之一剛性或半剛性佈線板，通過該佈線基材1802之該等電氣連接部1806可以是在該佈線基材1802上及/或中之導電通路及/或線路。該電連接器1808可包含在該等電氣連接部1806中之多數電氣連接部與該探針頭1818之間的多數電氣連接部1810，該電連接器1808可以是適用於連接該等電氣連接部1806與該探針頭1818之任何裝置或電連接器之組合。例如，該電連接器1808可包含一插入物、多數線、焊料等。
該探針頭1818可包含上述基底佈線基材202及一或多個訂製層1812，該一或多個訂製層1812提供由在該佈線基材202之表面204上或處之接頭208至訂製放置探針1816的多數訂製電氣連接部1814。該等探針1816可以一對應於該DUT1820之至少某些端子1822之圖案的圖案設置使得該等探針1816對齊且可因此接觸至少某些端子1822。
在某些實施例中，該等訂製層1812及探針1816可以使用第1圖之製程100添加至該基底佈線基材202。該探針頭975可因此是在第18圖中之探針頭1818的一例子，且該探針頭975可因此取代在第18圖中之探針頭1818。在這情形中，在第9圖中之該等線路層300與700、該絕緣層600、該等通路結構402及該跨接線900可以是在第18圖中之訂製層1812的多數例子；在第9圖中之探針904可以是在第18圖中之探針1816的一例子；且在第9圖中電氣連接其中一接頭208與其中一探針904之電氣連接線路302、通路結構402、跨接線900及/或線路702可以是在第18圖中之訂製電氣連接部1814的多數例子。
類似地，該探針頭1075可以是在第18圖中之探針頭1818的另一例子，且該探針頭1075可因此取代在第18圖中之探針頭1818。在這情形中，在第10圖中之該等線路層300、700及1050；該等絕緣層600及1000；該等通路結構402及1012；及該跨接線900可以是在第18圖中之訂製層1812之一例子。類似地，在第10圖中之探針904可以是在第18圖中之探針1816之一例子。在第10圖中電氣連接其中一接頭208與其中一探針904之電氣連接線路302、通路結構402、線路70、跨接線900、通路結構1012、及線路1052可以是在第18圖中之訂製電氣連接部1814的多數例子。
或者，在某些實施例中，該等訂製層1812及探針1816可以使用第11圖之製程1100添加至該基底佈線基材202。第15圖之探針頭1575可因此是在第18圖中之探針頭1818的一例子，且該探針頭1575可因此取代在第18圖中之探針頭1818。在這情形中，在第15圖中之該等線路層1200與1350、該絕緣層1300、該等通路結構1500可以是在第18圖中之訂製層1812的多數例子；在第15圖中之探針1504可以是在第18圖中之探針1816的一例子；且在第15圖中電氣連接其中一接頭208與其中一探針1504之電氣連接線路1202、通路結構1500及線路1532可以是在第18圖中之訂製電氣連接部1814的多數例子。
類似地，第17圖之探針頭1775可以是在第18圖中之探針頭1818的另一例子，且該探針頭1775可因此取代在第18圖中之探針頭1818。在這情形中，在第17圖中之該等線路層1200、1350及1650，該等絕緣層1300及1600，及該等通路結構1500及1750可以是在第18圖中之訂製層1812之一例子。類似地，在第17圖中之探針1504可以是在第18圖中之探針1816之一例子。在第17圖中電氣連接其中一接頭208與其中一探針1504之電氣連接線路1202、通路結構1500、線路1352、通路結構1750、及線路1652可以是在第18圖中之訂製電氣連接部1814的多數例子。
第18圖之探針卡總成1800可以如下地製造。可以接收有關於欲測試之DUT1820之端子1822之位置的資訊，可以獲得具有不一定對應於該等端子1822之位置之一圖案之接頭208的一基底佈線基材202。(因為該等接頭208不必對應於該DUT1820之端子1822，所以可以在接收有關端子1822位置之資訊之前獲得該基底佈線基材202)。依據第1圖之製程100、第11圖之製程1100、或一類似製程，訂製層1812可接著被添加至該基底佈線基材202上，這提供由該佈線基材202之接頭208至探針1816之訂製電氣連接部1814，該等探針1816可依據有關該等端子1822之位置的資訊，以一將該等探針1816與該DUT1820之端子1822對齊之圖案設置。該等探針1816之圖案可因此被訂製以便對應該DUT1820之端子1822的圖案。
第19圖顯示依據本發明之某些實施例之其中該探針卡總成1800可被用來測試該DUT1820之一測試系統1900的一例子。如第19圖所示，該測試系統1900可包括一測試控制器1902，該測試控制器1902可提供輸入至該DUT1820之信號且可接收回應該等輸入信號由該DUT1820產生之回應信號。該用語“測試信號”可通用地表示由該測試控制器1902產生之輸入信號及由該DUT1820產生之回應信號之其中一者或兩者。該探針卡總成1800可以耦合該測試系統1900之一殼體1920(例如，一探測器)之一安裝機構1910，探針卡總成1800之探針1816可與該DUT1820之端子1822產生以壓力為基礎之電氣連接，且該等測試信號可透過通訊連接部1904(例如，一同軸電纜、一無線鏈接、一光纖鏈接等)、在一測試頭1906中之電子元件(圖未示)、在該測試頭1906與該電氣界面1804之間的電氣連接部1908、及該探針卡總成1800，通過該測試控制器1902與該DUT1820之間。
該DUT1820可如下地測試。該探針卡總成1800可與該殼體1920之安裝機構1910耦合，且該DUT1820之端子1822可與該探針卡總成1800之探針1816接觸。這可藉移動該DUT1820設置於其上之夾盤1924使得DUT1820之端子1822被壓抵探針卡總成1800之探針1816來達成，或者，可移動該探針卡總成1800或可移動該夾盤1924及該探針卡總成1800兩者以達成在該等端子1822與該等探針1816之間的接觸。
當該等探針1816及端子1822接觸時，可以藉在該測試控制器1902與該DUT1820之間提供通過該探針卡總成1800之測試信號(如上所述，可包括由該測試控制器1902產生之輸入信號及回應該等輸入信號由該DUT1820產生之回應信號)，測試該DUT1820。該測試控制器1902可分析該等回應信號以便決定該DUT1820是否通過該測試。例如，該測試控制器1902可比較該等回應信號與多數預期回應信號。如果該等回應信號匹配該等預期回應信號，該測試控制器1902可決定該DUT1820通過該測試。在相反之情形下，該測試控制器1902可決定該DUT1820未通過該測試。作為另一例子，該測試控制器1902可決定該等回應信號是否在可接受範圍內，且如果是這樣，可決定該DUT1820通過該測試。
第18圖之探針卡總成1800及第19圖之測試系統1900只是例子。例如，在例如一不同探針卡總成或測試控制器之其他電子裝置中可使用第9圖之探針頭975，第10圖之探針頭1075，第16圖之探針頭1675，第17圖之探針頭1775。作為另一例子，在其他測試系統中可使用第18圖之探針卡總成1800。
雖然本發明之特定實施例及應用已在這說明書中說明過了，但是這些實施例及應用只是示範性的，且可有許多變化例。
100．．．製程
102,104,106,108,110,112,114．．．步驟
202．．．佈線基材
204．．．表面
206．．．通路
208．．．接頭
300．．．層
302．．．線路
304．．．分配器
402,402a．．．通路結構
404．．．近端
406．．．本體
408．．．遠端
502．．．線柱
504．．．堆疊體
600．．．絕緣層
602．．．絕緣材料
604．．．表面
606．．．遠端
700．．．線路層
702,704,706,708．．．線路
802．．．絕緣物質
900．．．跨接線
902．．．導電物質
904．．．探針
975．．．探針頭
1000．．．絕緣層
1002．．．電氣絕緣材料
1004．．．表面
1012．．．通路結構
1016．．．遠端
1050．．．線路層
1052．．．導電線路
1075．．．探針頭
1100．．．製程
1102,1104,1106,1108,1110．．．步驟
1200．．．線路層
1202．．．線路
1300．．．絕緣層
1302．．．電氣絕緣材料
1304．．．表面
1350．．．線路層
1352．．．線路
1402．．．孔
1404．．．傾斜側壁
1406．．．軸
1408．．．雷射
1500．．．通路結構
1502．．．導電物質
1504．．．探針
1600．．．絕緣層；線路層
1602．．．絕緣材料
1604．．．表面
1650．．．線路層
1652．．．線路
1675．．．探針頭
1702．．．孔
1750．．．通路結構
1757．．．探針頭
1752．．．導電物質
1775．．．探針頭
1800．．．探針卡總成
1802．．．佈線基材
1804．．．電氣界面
1806．．．電氣連接部
1808．．．電連接器
1810．．．電氣連接部
1812．．．訂製層
1814．．．訂製電氣連接部；探針卡總成
1816．．．探針
1818．．．探針頭
1820．．．DUT
1822．．．端子
1900．．．測試系統
1902．．．測試控制器
1904．．．通訊連接部
1906．．．測試頭
1908．．．電氣連接部
1910．．．安裝機構
1920．．．殼體
1924．．．夾盤
第1圖顯示依據本發明之某些實施例之用以添加多數訂製層至一基底佈線基材上以便製造一訂製多層電路基材之一製程的一例子。
第2圖顯示依據本發明之某些實施例之一基底佈線基材的一例子。
第3圖顯示依據本發明之某些實施例之在第2圖之佈線基材上的一線路層。
第4圖顯示依據本發明之某些實施例之耦合第3圖之線路的通路結構。
第5圖顯示依據本發明之某些實施例之包含多數線柱之多數堆疊體的通路結構。
第6圖顯示依據本發明之某些實施例之環繞該等通路結構之一絕緣材料層。
第7圖顯示依據本發明之某些實施例之在第6圖之絕緣層上之一線路層。
第8與9圖顯示依據本發明之某些實施例之在第7圖之線路上之一電氣跨接線的形成。
第10圖顯示依據本發明之某些實施例之另一絕緣材料層及線路層。
第11圖顯示依據本發明之某些實施例之用以添加多數訂製層至一基底佈線基材上以便製造一訂製多層電路基材之一製程的另一例子。
第12圖顯示依據本發明之某些實施例之具有一線路層之一基底佈線基材的一例子。
第13圖顯示依據本發明之某些實施例之在第12圖之線路上之一絕緣材料層上的另一線路層。
第14圖顯示依據本發明之某些實施例之第13圖之絕緣層中之具有至少一傾斜側壁的多數孔。
第15圖顯示依據本發明之某些實施例之形成在可電氣連接該等線路層之第14圖之孔中的通路結構。
第16圖顯示依據本發明之某些實施例之在另一絕緣材料層上之再一線路層。
第17圖顯示依據本發明之某些實施例之形成在第16圖之另一絕緣材料層中之孔中的通路結構。
第18圖顯示依據本發明之某些實施例之具有一探針頭之一探針卡總成的一例子，該探針頭包含一基底佈線基材及多數訂製層，該等訂製層提供至在訂製層之一外表面上之訂製放置探針的電氣接頭。
第19圖顯示依據本發明之某些實施例之一測試系統之一例子，其中第18圖之探針卡總成可被用來測試一DUT。
100．．．製程
102,104,106,108,110,112,114．．．步驟

Claims (14)

  1. 一種多層佈線基材，包含：一基底基材；一第一導電線路層，其係設置在該基底基材之一表面上；一第一剛性電氣絕緣材料層，其係設置在該第一線路層上且耦接至該基底基材之表面；及多數個導電第一通路，其係埋設在該第一絕緣材料層中，各第一通路包含接合該第一線路層之其中一線路且延伸至該第一絕緣材料層之一外表面之一線柱堆疊體或一線，其中該第一絕緣材料層係鑄造在該等第一通路的每個線柱堆疊體或每條線之四週，且將該等第一通路的每個線柱堆疊體或每條線埋設於該第一絕緣材料層中。
  2. 如請求項1之多層佈線基材，其中該第一絕緣材料層包含一固化環氧樹脂。
  3. 如請求項1之多層佈線基材，其中該等第一通路包含接合至該第一線路層之其中一線路的多數條線。
  4. 如請求項3之多層佈線基材，其中各線之一本體由該第一線路層之其中一線路相對於該基底基材之該表面實質垂直地延伸。
  5. 如請求項3之多層佈線基材，其中各線之一本體由該第一線路層之其中一線路相對於該基底基材之該表面以在15及75度之間的一角度延伸。
  6. 如請求項5之多層佈線基材，更包含在該第一絕緣材料層之外表面上之一第二導電線路層，其中該第二線路層之各線路係與該等第一通路之其中一者電氣連接。
  7. 如請求項6之多層佈線基材，更包含：一第二電氣絕緣材料層，其係設置在該第二線路層及該第一絕緣材料層之外表面上；及多數個導電第二通路，其係埋設在該第二絕緣材料層中，各第二通路包含接合該第二線路層之其中一線路且延伸至該第二絕緣材料層之一外表面之一線柱堆疊體或一線，其中該第二絕緣材料層係鑄造在該等第二通路的每個線柱堆疊體或每條線之四週，且將該等第二通路的每個線柱堆疊體或每條線埋設於該第二絕緣材料層中。
  8. 如請求項7之多層佈線基材，更包含在該第二絕緣材料層之一外表面上之一第三導電線路層，該第三線路層之線路與該等第二通路電氣連接。
  9. 如請求項1之多層佈線基材，其中每個第一通路僅由一個該線柱堆疊體或一條該線所構成。
  10. 如請求項1之多層佈線基材，其中每個第一通路包含接合至該第一線路層的其中一線路之一線柱堆疊體。
  11. 如請求項10之多層佈線基材，其中每個線柱堆疊體包含上下堆疊之至少三個線柱。
  12. 如請求項1之多層佈線基材，其中該第一絕緣材料層係一硬化材料，其係以一黏稠狀態鑄造於該等第一通路的 每個線柱堆疊體或每條線之四週。
  13. 如請求項1之多層佈線基材，其中該第一絕緣材料層包含二氧化矽粒子。
  14. 如請求項13之多層佈線基材，其中該第一絕緣材料層中之該二氧化矽粒子的一濃度為五十至九十的重量百分比。
TW100107534A 2010-03-08 2011-03-07 具有訂製層之佈線基材 TWI533775B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/719,136 US8476538B2 (en) 2010-03-08 2010-03-08 Wiring substrate with customization layers

Publications (2)

Publication Number Publication Date
TW201206285A TW201206285A (en) 2012-02-01
TWI533775B true TWI533775B (zh) 2016-05-11

Family

ID=44530323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107534A TWI533775B (zh) 2010-03-08 2011-03-07 具有訂製層之佈線基材

Country Status (5)

Country Link
US (1) US8476538B2 (zh)
JP (1) JP6087630B2 (zh)
KR (1) KR101851269B1 (zh)
TW (1) TWI533775B (zh)
WO (1) WO2011112409A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484973B1 (en) * 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
TW201228507A (en) * 2010-12-17 2012-07-01 Hon Hai Prec Ind Co Ltd Printed circuit board
TW201347124A (zh) * 2012-05-07 2013-11-16 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2014216123A (ja) * 2013-04-24 2014-11-17 タイコエレクトロニクスジャパン合同会社 電気コネクタ組立体及びその実装構造
US9431759B2 (en) 2014-10-20 2016-08-30 HGST Netherlands B.V. Feedthrough connector for hermetically sealed electronic devices
US10650181B2 (en) * 2017-09-21 2020-05-12 Nokia Solutions And Networks Oy Spatial location of vias in a printed circuit board
CN111566806B (zh) * 2018-01-24 2024-04-30 京瓷株式会社 布线基板、电子装置以及电子模块
US10790307B2 (en) 2018-11-27 2020-09-29 Qorvo Us, Inc. Switch branch structure
WO2021178238A1 (en) * 2020-03-02 2021-09-10 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771537A (en) * 1985-12-20 1988-09-20 Olin Corporation Method of joining metallic components
US5229549A (en) * 1989-11-13 1993-07-20 Sumitomo Electric Industries, Ltd. Ceramic circuit board and a method of manufacturing the ceramic circuit board
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6295729B1 (en) * 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US7282945B1 (en) * 1996-09-13 2007-10-16 International Business Machines Corporation Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JP3192619B2 (ja) * 1997-10-07 2001-07-30 日本特殊陶業株式会社 配線基板及びその製造方法
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
JPH11317383A (ja) * 1998-05-06 1999-11-16 Dexter Kk 樹脂で封止した半導体チップの分断方法
US6372999B1 (en) * 1999-04-20 2002-04-16 Trw Inc. Multilayer wiring board and multilayer wiring package
JP3865115B2 (ja) * 1999-09-13 2007-01-10 Ｈｏｙａ株式会社 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US7480988B2 (en) * 2001-03-30 2009-01-27 Second Sight Medical Products, Inc. Method and apparatus for providing hermetic electrical feedthrough
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6821625B2 (en) * 2001-09-27 2004-11-23 International Business Machines Corporation Thermal spreader using thermal conduits
US6857880B2 (en) * 2001-11-09 2005-02-22 Tomonari Ohtsuki Electrical connector
JP2003152133A (ja) * 2001-11-12 2003-05-23 Toppan Printing Co Ltd 半導体パッケージ用基板及びその製造方法
US6831371B1 (en) * 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
US6739879B2 (en) * 2002-07-03 2004-05-25 Intel Corporation Ball grid array circuit board jumper
US7047638B2 (en) * 2002-07-24 2006-05-23 Formfactor, Inc Method of making microelectronic spring contact array
US6920689B2 (en) * 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
US7682970B2 (en) * 2003-07-16 2010-03-23 The Regents Of The University Of California Maskless nanofabrication of electronic components
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US7024763B2 (en) * 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US7375978B2 (en) * 2003-12-23 2008-05-20 Intel Corporation Method and apparatus for trace shielding and routing on a substrate
KR20050065038A (ko) * 2003-12-24 2005-06-29 삼성전기주식회사 비수직 비아가 구비된 인쇄회로기판 및 패키지
JP2005327986A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp クロスオーバ配線構造およびその電子回路装置
JP4441325B2 (ja) * 2004-05-18 2010-03-31 新光電気工業株式会社 多層配線の形成方法および多層配線基板の製造方法
JP2006013223A (ja) * 2004-06-28 2006-01-12 Seiko Epson Corp 配線構造
KR100663942B1 (ko) * 2005-03-24 2007-01-02 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
TWM274641U (en) * 2005-04-01 2005-09-01 Lingsen Precision Ind Ltd Packaging carrier for integrated circuit
JP2007059184A (ja) * 2005-08-24 2007-03-08 Citizen Electronics Co Ltd キーシートモジュール
US20070152685A1 (en) * 2006-01-03 2007-07-05 Formfactor, Inc. A probe array structure and a method of making a probe array structure
US7532391B2 (en) * 2006-01-20 2009-05-12 Sumitomo Electric Industries, Ltd. Optical amplification module and laser light source designed to suppress photodarkening
JP4950500B2 (ja) * 2006-02-06 2012-06-13 キヤノン株式会社 プリント配線基板の接合構造
US7520757B2 (en) * 2006-08-11 2009-04-21 Tyco Electronics Corporation Circuit board having configurable ground link and with coplanar circuit and ground traces
US7836587B2 (en) * 2006-09-21 2010-11-23 Formfactor, Inc. Method of repairing a contactor apparatus
US8120927B2 (en) 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법

Also Published As

Publication number Publication date
US8476538B2 (en) 2013-07-02
TW201206285A (en) 2012-02-01
WO2011112409A3 (en) 2012-01-19
WO2011112409A2 (en) 2011-09-15
JP6087630B2 (ja) 2017-03-01
KR101851269B1 (ko) 2018-04-23
US20110214910A1 (en) 2011-09-08
JP2013522874A (ja) 2013-06-13
KR20130037203A (ko) 2013-04-15

Similar Documents

Publication Publication Date Title
TWI533775B (zh) 具有訂製層之佈線基材
JP4171513B2 (ja) コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、及び、試験装置
US8984748B2 (en) Singulated semiconductor device separable electrical interconnect
US8988093B2 (en) Bumped semiconductor wafer or die level electrical interconnect
US8981809B2 (en) Compliant printed circuit semiconductor tester interface
CN105390476B (zh) 半导体封装件及其形成方法
US8272124B2 (en) Anchoring carbon nanotube columns
KR101923760B1 (ko) 정전기 방전 보호를 위한 수직 절환 포메이션
US20010011907A1 (en) Test interconnect for bumped semiconductor components and method of fabrication
TWI566351B (zh) 半導體裝置及其製作方法
US20070290306A1 (en) Wiring substrate and manufacturing method thereof, and semiconductor apparatus
KR20010006931A (ko) 접점 구조물의 패키징 및 상호접속부
WO2006071611A1 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
US7097462B2 (en) Patch substrate for external connection
CN106469705B (zh) 封装模块及其基板结构
TWI585426B (zh) 電子裝置之基板及包含其之電子裝置
US20160143139A1 (en) Electronic component device and method for manufacturing the same
US20100102422A1 (en) Semiconductor device
CN108305864B (zh) 端子
CN108886019B (zh) 用于被堆叠的晶粒的纳米级互连阵列
US9673063B2 (en) Terminations
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
KR100915326B1 (ko) 전기 검사 장치의 제조 방법
JP2007311624A (ja) 半導体集積回路パッケージおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees