JP2013197586A - 積層セラミック電子部品及びその製造方法 - Google Patents

積層セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2013197586A
JP2013197586A JP2012244721A JP2012244721A JP2013197586A JP 2013197586 A JP2013197586 A JP 2013197586A JP 2012244721 A JP2012244721 A JP 2012244721A JP 2012244721 A JP2012244721 A JP 2012244721A JP 2013197586 A JP2013197586 A JP 2013197586A
Authority
JP
Japan
Prior art keywords
external electrode
electronic component
multilayer ceramic
ceramic electronic
ceramic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012244721A
Other languages
English (en)
Inventor
Chul Soon Ahn
スーン アン、チュル
Jae Yeol Choi
ヨル チョイ、ジェイ
Jae Hyuk Shim
ヒュク シム、ジェイ
Youngsook Lee
スーク リー、ヨン
Hye Young Choi
ヤン チョイ、ヒエ
Eun Young Na
サン ナ、ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013197586A publication Critical patent/JP2013197586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/129Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記セラミック素体の内部に形成された第1及び第2内部電極と、上記セラミック素体の両側面にその周りを覆うように形成され、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、ガラス(glass)成分を含み、上記セラミック素体の外表面と上記第1及び第2外部電極の端部との隙間に形成されたシーリング部と、を含む積層セラミック電子部品を提供する。
【選択図】図1

Description

本発明は、積層セラミック電子部品及びその製造方法に関する。
セラミック材料を用いる電子部品としてキャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタ等がある。
このようなセラミック電子部品のうち積層セラミックキャパシタ(MLCC、Multi−Layered Ceramic Capacitor)は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する電子部品である。
このような積層セラミックキャパシタは、コンピュータ、個人携帯用端末機(PDA、Personal Digital Assistants)または携帯電話等の多様な電子製品の回路基板に装着されて電気を充填または放電させる重要な役割をするチップ形態のコンデンサであり、用いられる用途及び容量に応じて多様なサイズ及び積層形態を有する。
最近、電子製品の小型化の傾向に伴い、このような電子製品に用いられる積層セラミックキャパシタにも超小型化及び超高容量化が求められている。
よって、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、超高容量化のために多くの数の誘電体層を積層した積層セラミックキャパシタが製造されつつある。
このように、誘電体層の積層数が増加するにつれ、相対的にチップのカバー層及びマージン部のサイズは減少するが、チップのカバー層及びマージン部のサイズが減少する構造によって外部電極のサイズを適切に調整することが重要となる。
即ち、小型化及び高容量化のためにバンド部分に形成される外部電極のサイズを減少させすぎると、外部電極をめっきする際にめっき液がチップの内部に浸透して内部電極と接触することを防止できず、製品の信頼性が低下するおそれがある。
当技術分野においては、外部電極のサイズを変形しなくても外部電極をめっきする際、めっき液がチップの内部に浸透することを効果的に防止できる新たな方案が求められてきた。
本発明の一側面は、複数の誘電体層が積層されたセラミック素体と、上記セラミック素体の内部に形成された第1及び第2内部電極と、上記セラミック素体の両側面にその周りを覆うように形成され、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、ガラス(glass)成分を含み、上記セラミック素体の外表面と上記第1及び第2外部電極の端部との隙間に形成されたシーリング部と、を含む積層セラミック電子部品を提供することにある。
本発明の一実施例において、上記第1及び第2外部電極は、銀(Ag)を主成分とすると共に、ここにガラス成分が添加されることができる。
本発明の一実施例において、上記第1及び第2外部電極は、上記ガラス成分の含量が全体組成物に対して14から30vol%であることができる。
この際、上記ガラス成分は、ガラスフリット(glass frit)であることができる。
本発明の一実施例において、上記シーリング部の厚さは、0.1から2.0μmであることができる。
本発明の一実施例において、上記第1及び第2外部電極上にニッケル(Ni)めっき層を形成することができる。
本発明の一実施例において、上記ニッケル(Ni)めっき層上にスズ(Sn)めっき層をさらに形成することができる。
本発明の他の側面は、第1及び第2セラミックシートの少なくとも一面に第1導電性ペーストを塗布して第1及び第2内部電極膜を形成する段階と、上記第1及び第2内部電極膜が形成された上記第1及び第2セラミックシートを交互に複数個積層して積層体を形成する段階と、上記積層体を焼成してセラミック素体を形成する段階と、上記セラミック素体の両側面に上記第1及び第2内部電極膜が露出した面を覆うようにガラス成分が含まれた第2導電性ペーストを塗布して第1及び第2外部電極を形成する段階と、上記第1及び第2外部電極が形成された上記セラミック素体を焼成し、上記第1及び第2外部電極に含まれたガラス成分の一部が上記第1及び第2外部電極の端部を通じて外部に拡散して上記セラミック素体の外表面と上記第1及び第2外部電極の端部との隙間にシーリング部を形成する段階と、を含む積層セラミック電子部品の製造方法を提供することにある。
本発明の一実施例において、上記第1及び第2外部電極を形成する段階は、上記第2導電性ペーストが銀(Ag)を主成分とすると共に、ガラス成分を添加したものを用いることができる。
本発明の一実施例において、上記第1及び第2外部電極を形成する段階は、上記第2導電性ペーストのガラス成分の含量が全体組成物に対して14から30vol%で形成することができる。
本発明の一実施例において、上記シーリング部を形成する段階は、上記シーリング部の厚さが0.1から2.0μmで形成することができる。
本発明の一実施例において、上記シーリング剤を形成する段階の後に、上記第1及び第2外部電極をめっきする段階をさらに含むことができる。
本発明の一実施例において、上記第1及び第2外部電極をめっきする段階は、上記第1及び第2外部電極上にニッケル(Ni)またはスズ(Sn)のうち少なくとも一つの成分で少なくとも1層以上のめっき層を形成することができる。
本発明の一実施形態によると、セラミック素体の外表面と外部電極の端部との隙間にガラス成分を含むシーリング部を形成することで、外部電極のサイズを変形しなくてもチップの内部にめっき液が浸透することを効果的に防止することができる。
本発明の一実施形態による積層セラミックキャパシタの構造を概略的に示す斜視図である。 図1のA−A'線に沿った断面図である。 本発明の一実施形態による積層セラミックキャパシタの要部を概略的に示す平面断面図であり、積層セラミックキャパシタをセラミック素体の表面に沿って切断した断面図である。
以下では、本発明が属する技術分野における通常の知識を有する者が本発明を容易に行えるようにするため、添付の図面を参照して本発明の好ましい実施形態について以下の通り詳細に説明する。
しかしながら、本発明の実施形態は、他の多様な形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。
また、本発明の実施形態は、当該技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。
また、類似した機能及び作用をする部分に対しては、図面全体にわたって同一符号を用いる。
なお、明細書全体において、ある構成要素を「含む」とは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
本発明はセラミック電子部品に関するもので、本発明の一実施形態によるセラミック電子部品は、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗またはサーミスタ等があり、以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
図1及び図2を参照すると、本実施形態による積層セラミックキャパシタ100は、複数の誘電体層111が積層されたセラミック素体110と、誘電体層111の少なくとも一面に形成されてセラミック素体110の内部に具備された複数の第1及び第2内部電極131、132と、セラミック素体110の両側面にその周りを覆うように形成された第1及び第2外部電極121、122と、を含む。
また、セラミック素体110の外表面と第1及び第2外部電極121、122の端部との隙間にはシーリング部140が形成され、この際、シーリング部140は、ガラス(glass)成分を含むことができる。
セラミック素体110は、複数の誘電体層111を積層して形成することができる。
この際、セラミック素体110を構成する複数の誘電体層111は、焼結された状態で、隣接する誘電体層111間の境界が確認できないほど一体化されていることができる。
また、セラミック素体110は、その形状に特に制限されないが、一般的に直方体であることができる。
なお、セラミック素体110は、その寸法に特に制限されないが、例えば、0.6mm×0.3mm等のサイズに構成して1.0μF以上の高容量を有する積層セラミックキャパシタ100を構成することができる。
また、必要に応じて、セラミック素体110の最外郭面、即ち、図面上の上下面には所定の厚さを有する誘電体カバー層(図示せず)をさらに形成することができる。
誘電体カバー層(図示せず)は、内部電極が形成されない誘電体層で、必要に応じて、2個以上を上下方向に積層してその厚さを調節して形成することができる。
このようなセラミック素体110を構成する誘電体層111は、セラミック粉末、例えば、BaTiO系セラミック粉末等を含むことができる。
BaTiO系セラミック粉末は、BaTiOにカルシウム(Ca)またはジルコニウム(Zr)等が一部固溶された(Ba1−xCa)TiO、Ba(Ti1−yCa)O、(Ba1−xCa)(Ti1−yZr)OまたはBa(Ti1−yZr)O等であることができるが、これに限定されるものではない。
また、誘電体層111は、必要に応じて、このようなセラミック粉末と共に、遷移金属酸化物や炭化物、希土類元素またはマグネシウム(Mg)やアルミニウム(Al)のようなセラミック添加剤、有機溶剤、可塑剤、結合剤または分散剤等から少なくとも一つをさらに含むことができる。
なお、このような誘電体層111の厚さは、積層セラミックキャパシタ100の容量設計に応じて任意に変更することができる。
第1及び第2内部電極131、132は、誘電体層111を形成するセラミックグリーンシート上にスクリーン印刷法またはグラビア印刷法のような印刷方法を通じて第1導電性ペーストを用いて内部電極層を印刷して形成することができる。
このような内部電極層が印刷されたセラミックグリーンシートを交互に積層してから焼成することで、セラミック素体110を形成することができる。また、このように第1及び第2内部電極131、132が重畳された領域によって積層セラミックキャパシタ100の静電容量が形成される。
この際、上記第1導電性ペーストは、伝導性に優れた銅(Cu)、ニッケル(Ni)、パラジウム(Pd)及びパラジウム−銀(Pd−Ag)の合金等を含むことができるが、本発明がこれに限定されるものではない。
また、第1及び第2内部電極131、132は、異なる極性を有するように構成され、セラミック素体110の上下方向に沿ってセラミック素体110の両側面を通じて交互に一つずつ露出するようにすることができる。
このような第1及び第2内部電極131、132の厚さは、用途によって決定されることができる。例えば、セラミック素体110のサイズを考慮して0.2から1.0μmの範囲内にあるように決定することができるが、本発明がこれに限定されるものではない。
第1及び第2外部電極121、122は、セラミック素体110の両側面にセラミック素体110の外表面の周りを覆うように形成され、第1及び第2内部電極131、132の露出した部分と接続して電気的に連結されることで、外部端子の役割をすることができる。
このような第1及び第2外部電極121、122は、導電性金属で形成されることができ、例えば、伝導性に優れた銀(Ag)や銀合金からなる群より選択された一つ以上を主成分と含んでなることができ、全体組成物に対して14から30vol%のガラス成分を含むことができる。
ここで、ガラス成分は、例えば、ガラスフリット(frit)等であることができるが、本発明がこれに限定されるものではない。
また、第1及び第2外部電極121、122には、必要に応じて、ベース樹脂のような有機溶剤で製作された有機ビークル(vehicle)等をさらに混合することができる。
シーリング部140は、セラミック素体110の外表面と第1及び第2外部電極121、122の端部との隙間に形成されたものであり、第1及び第2外部電極121、122に含まれているものと類似したガラス材質を含むことができる。
即ち、このようなガラス成分によってセラミック素体110の外表面に第1及び第2外部電極121、122の端部が接着されるため、セラミック素体110の外表面と第1及び第2外部電極121、122の端部との隙間を通じて後述するめっき液や水分が浸透することを遮断できる。
この際、シーリング部140の厚さが十分でないと、めっき液のうち一部が浸透することを許容するようになり、セラミック素体110、第1及び第2内部電極131、132または第1及び第2外部電極121、122にクラック(crack)等が誘発される可能性があるが、これは製品の信頼性が低下する原因となり得る。
このような問題点を解決するため、シーリング部140の厚さは、少なくとも0.1から2.0μmになるように調節する。また、このため、第1及び第2外部電極121、122に含まれたガラス成分の含量を、上記したように、14から30vol%に調節する。
従って、上記したように構成されたシーリング部140は、99%以上の緻密度を示すと共に、めっき液の浸透率は1%未満となるため、めっき液や水分の浸透を効果的に防止することができる。
また、第1及び第2外部電極121、122上にはニッケル(Ni)からなる第1めっき層150が形成されることができ、第1めっき層150上にはスズ(Sn)からなる第2めっき層160がさらに形成されることができる。
このような第1及び第2めっき層150、160は、配線基板の導電ランドとの電気的接続を良好にする役割を果たすことができる。
以下では、本発明の一実施形態による積層セラミックキャパシタ100の製造方法について説明する。
まず、複数のセラミックグリーンシートを用意する。
上記セラミックグリーンシートは、セラミック素体110の誘電体層111を形成するためのもので、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード等の工法によって数μmの厚さを有するシート(sheet)状に製作することができる。
その後、上記それぞれのセラミックグリーンシートの少なくとも一面に所定の厚さ、例えば、0.2から1.0μmの厚さに第1導電性ペーストを印刷して第1及び第2内部電極膜を形成する。
上記第1導電性ペーストは、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)及び銀(Ag)のうち少なくとも一つまたはこれらの合金からなる金属粉末、セラミック粉末及びシリカ(SiO)等を含むことができる。
また、上記セラミック粉末は、当業界において公知のものを用いることができ、これに制限されるものではないが、例えば、セルロース系樹脂、エポキシ樹脂、アリル樹脂、アクリル樹脂、フェノール−ホルムアルデヒド系樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、アルキド樹脂、ロジンエステル等を用いることができる。
この際、第1内部電極膜は、第1セラミックシート上に第1セラミックシートの一側面を通じて露出し、第2内部電極膜は、第2セラミックシート上に第2セラミックシートの一側面を通じて露出する。
このような第1導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法等を用いることができる。
次に、第1及び第2内部電極膜が形成された第1及び第2セラミックシートを交互に複数個積層し、積層方向から加圧して積層された複数のセラミックグリーンシートとセラミックグリーンシート上に形成された導電性ペーストとを圧搾して積層体を構成する。
こうすることにより、セラミックグリーンシート及び内部電極のペーストが交互に積層されたセラミック積層体を製造することができる。
この際、積層体の上下には少なくとも1つ以上の誘電体カバー層(図示せず)をさらに積層することができる。
この誘電体カバー層は、積層体の内部に位置した誘電体層111と同一の組成からなることができ、内部電極を含まない点において誘電体層111と差異を有する。
次いで、上記積層体を1つのキャパシタに対応する領域ごとに切断してチップ化し、例えば、1000から1300℃等の温度で焼成してセラミック素体110を製造することができる。
続いて、セラミック素体110の両側面に第1及び第2内部電極膜の露出した面を覆うようにして、導電性金属を主成分とすると共に、ガラス成分が添加された第2導電性ペーストを塗布することで、第1及び第2外部電極121、122を形成することができる。
この際、第1及び第2外部電極121、122は、第1及び第2内部電極膜の露出面を通じて電気的に連結されることで、外部端子の役割をすることができる。
また、上記第2導電性ペーストは、他に有機バインダー及び溶剤等をさらに混合することができ、上記ガラス成分は、例えば、ガラスフリットを用いることができる。
即ち、本実施形態の第1及び第2外部電極121、122は、導電性金属、有機バインダー、ガラスフリット及び有機溶剤が混合されたスラリーの焼結によって形成されるものであり、この際、上記ガラスフリットの含量は、全体組成物に対して14から30vo1%であることができる。
このような第1及び第2外部電極121、122の第2導電性ペーストの焼成は、例えば、約600から900℃の温度で行われることができる。
上記第2導電性ペーストの焼成によって第1及び第2外部電極121、122が第1及び第2内部電極膜と連結されるように形成される。
この過程において第1及び第2外部電極121、122に過度に含まれていたガラス成分が第1及び第2外部電極121、122の端部を通じて拡散してセラミック素体110の外表面と第1及び第2外部電極121、122の端部との隙間に配置されることで、所定の厚さを有するシーリング部140を形成することができる。
この際、シーリング部140の厚さは、後述するめっき処理の際にめっき液がセラミック素体110を通じて第1または第2内部電極膜に浸透したり、水分が同一の経路を通じて第1または第2内部電極膜に浸透することを防止できるように0.1から2.0μmになるように形成することが好ましい。
また、シーリング部140の露出した長さは、部品本体の内部への水分浸透を効果的に防止するため、第1及び第2外部電極121、122の端部から少なくとも2μm以上になるようにすることが好ましい。
最後に、第1及び第2外部電極121、122の表面に銅(Cu)またはスズ(Sn)等の金属を用いてめっき処理を行い、少なくとも1層以上のめっき層(図示せず)を形成すると、積層セラミックキャパシタ100の製造が完成する。
例えば、第1及び第2外部電極121、122の表面に銅(Cu)を主成分とする第1めっき層150を形成し、第1めっき層150上にスズ(Sn)を主成分とする第2めっき層160を順次に形成することができる。
この際、めっき層のめっき法として、無電解めっき法または電解めっき法のうちいずれか一つを用いてもよい。
本発明は、上述した実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。
従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた、本発明の範囲に属する。
100 積層セラミックキャパシタ
110 セラミック素体
111 誘電体層
121、122 第1及び第2外部電極
131、132 第1及び第2内部電極
140 シーリング部
150 第1めっき層
160 第2めっき層

Claims (13)

  1. 複数の誘電体層が積層されたセラミック素体と、
    前記セラミック素体の内部に形成された第1内部電極及び第2内部電極と、
    前記セラミック素体の第1面にその周りを覆うように形成され、前記第1内部電極と電気的に連結された第1外部電極と、
    前記セラミック素体の第2面にその周りを覆うように形成され、前記第2内部電極と電気的に連結された第2外部電極と、
    ガラス(glass)成分を含み、前記セラミック素体の外表面と前記第1外部電極及び前記第2外部電極の各々の端部との隙間に形成されたシーリング部と
    を含む積層セラミック電子部品。
  2. 前記第1外部電極及び前記第2外部電極の各々は、銀(Ag)を主成分とすると共に、ガラス成分が添加される、請求項1に記載の積層セラミック電子部品。
  3. 前記第1外部電極及び前記第2外部電極の各々は、前記ガラス成分の含量が全体組成物に対して14から30vol%である、請求項2に記載の積層セラミック電子部品。
  4. 前記ガラス成分は、ガラスフリット(glass frit)である、請求項2または3に記載の積層セラミック電子部品。
  5. 前記シーリング部の厚さは、0.1から2.0μmである、請求項1から4の何れか1項に記載の積層セラミック電子部品。
  6. 前記第1外部電極及び前記第2外部電極の各々に形成されたニッケル(Ni)めっき層をさらに含む、請求項1から5の何れか1項に記載の積層セラミック電子部品。
  7. 前記ニッケル(Ni)めっき層上に形成されたスズ(Sn)めっき層をさらに含む、請求項6に記載の積層セラミック電子部品。
  8. 第1セラミックシートの少なくとも一面に第1導電性ペーストを塗布して第1内部電極膜を形成すると共に、第2セラミックシートの少なくとも一面に第1導電性ペーストを塗布して第2内部電極膜を形成する段階と、
    前記第1セラミックシート及び前記第2セラミックシートを交互に複数個積層して積層体を形成する段階と、
    前記積層体を焼成してセラミック素体を形成する段階と、
    前記セラミック素体の前記第1内部電極膜が露出した面を覆うようにガラス成分が含まれた第2導電性ペーストを塗布して第1外部電極を形成すると共に、前記セラミック素体の前記第2内部電極膜が露出した面を覆うように前記第2導電性ペーストを塗布して第2外部電極を形成する段階と、
    前記第1外部電極及び前記第2外部電極の各々が形成された前記セラミック素体を焼成し、前記第1外部電極及び前記第2外部電極の各々に含まれたガラス成分の一部が前記第1外部電極及び前記第2外部電極の各々の端部を通じて外部に拡散して前記セラミック素体の外表面と前記第1外部電極及び前記第2外部電極の各々の端部との隙間にシーリング部を形成する段階と
    を含む積層セラミック電子部品の製造方法。
  9. 前記第1外部電極及び前記第2外部電極の各々を形成する段階は、前記第2導電性ペーストが銀(Ag)を主成分としてガラス成分を添加したものを用いる、請求項8に記載の積層セラミック電子部品の製造方法。
  10. 前記第1外部電極及び前記第2外部電極の各々を形成する段階は、前記第2導電性ペーストのガラス成分の含量が全体組成物に対して14から30vol%で形成される、請求項9に記載の積層セラミック電子部品の製造方法。
  11. 前記シーリング部を形成する段階は、前記シーリング部の厚さが0.1から2.0μmで形成される、請求項8から10の何れか1項に記載の積層セラミック電子部品の製造方法。
  12. 前記シーリング部を形成する段階の後に、前記第1外部電極及び前記第2外部電極の各々をめっきする段階をさらに含む、請求項8から11の何れか1項に記載の積層セラミック電子部品の製造方法。
  13. 前記第1外部電極及び前記第2外部電極の各々をめっきする段階は、前記第1外部電極及び前記第2外部電極の各々にニッケル(Ni)またはスズ(Sn)のうち少なくとも1つの成分で少なくとも1層以上のめっき層を形成する、請求項12に記載の積層セラミック電子部品の製造方法。
JP2012244721A 2012-03-20 2012-11-06 積層セラミック電子部品及びその製造方法 Pending JP2013197586A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120028211A KR101376828B1 (ko) 2012-03-20 2012-03-20 적층 세라믹 전자부품 및 그 제조방법
KR10-2012-0028211 2012-03-20

Publications (1)

Publication Number Publication Date
JP2013197586A true JP2013197586A (ja) 2013-09-30

Family

ID=49194254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012244721A Pending JP2013197586A (ja) 2012-03-20 2012-11-06 積層セラミック電子部品及びその製造方法

Country Status (4)

Country Link
US (1) US20130250480A1 (ja)
JP (1) JP2013197586A (ja)
KR (1) KR101376828B1 (ja)
CN (2) CN107230549B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084879A1 (ja) * 2021-11-09 2023-05-19 株式会社村田製作所 電子部品

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067175B1 (ko) * 2013-09-17 2020-01-15 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6075460B2 (ja) * 2013-09-27 2017-02-08 株式会社村田製作所 積層セラミック電子部品
JP6274045B2 (ja) * 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6252393B2 (ja) * 2014-07-28 2017-12-27 株式会社村田製作所 セラミック電子部品およびその製造方法
WO2016121745A1 (ja) * 2015-01-29 2016-08-04 京セラ株式会社 コンデンサおよびモジュール
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
JP6394846B1 (ja) * 2016-12-20 2018-09-26 株式会社村田製作所 電子部品およびその製造方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
JP6996945B2 (ja) * 2017-11-07 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ
KR102029598B1 (ko) 2018-09-06 2019-10-08 삼성전기주식회사 세라믹 전자 부품
CN109346322A (zh) * 2018-10-17 2019-02-15 成都宏明电子科大新材料有限公司 一种脉冲功率陶瓷电容器、端电极及制备方法
CN111755247B (zh) * 2019-03-28 2022-01-07 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR20190116162A (ko) * 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102276514B1 (ko) 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR20220074264A (ko) 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터
KR20220087974A (ko) * 2020-12-18 2022-06-27 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220092249A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
KR20230114067A (ko) 2022-01-24 2023-08-01 삼성전기주식회사 적층형 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139021A (ja) * 2009-12-30 2011-07-14 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011204778A (ja) * 2010-03-24 2011-10-13 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097879A (ja) * 1995-06-19 1997-01-10 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2000040635A (ja) * 1998-07-21 2000-02-08 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2000164406A (ja) 1998-11-25 2000-06-16 Murata Mfg Co Ltd チップ型電子部品とその製造方法
JP4497203B2 (ja) * 2005-05-26 2010-07-07 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2007234800A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP2007242995A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
KR101099213B1 (ko) * 2006-09-22 2011-12-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP5289794B2 (ja) 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP2010118499A (ja) 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP5304757B2 (ja) * 2010-09-06 2013-10-02 Tdk株式会社 セラミック積層ptcサーミスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139021A (ja) * 2009-12-30 2011-07-14 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011204778A (ja) * 2010-03-24 2011-10-13 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084879A1 (ja) * 2021-11-09 2023-05-19 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
CN103325567A (zh) 2013-09-25
CN107230549A (zh) 2017-10-03
CN107230549B (zh) 2019-09-06
US20130250480A1 (en) 2013-09-26
KR101376828B1 (ko) 2014-03-20
CN103325567B (zh) 2017-11-17
KR20130106568A (ko) 2013-09-30

Similar Documents

Publication Publication Date Title
JP2013197586A (ja) 積層セラミック電子部品及びその製造方法
JP7315138B2 (ja) 積層セラミックキャパシタ
CN108288543B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
JP5863714B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101079546B1 (ko) 적층 세라믹 커패시터
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
US20170171977A1 (en) Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP5932946B2 (ja) 積層セラミック電子部品
JP2017118093A (ja) 積層セラミック電子部品及びその製造方法
JP5156805B2 (ja) 積層セラミックキャパシタ
JP2011124529A (ja) 積層セラミックキャパシタ
JP2015023268A (ja) 外部電極用導電性ペースト組成物及びこれを含む積層セラミック電子部品
JP2013115424A (ja) 積層セラミック電子部品及びその製造方法
JP2015216339A (ja) 積層セラミック電子部品及びその実装基板
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2013098533A (ja) 積層セラミック電子部品の製造方法
JP2014022712A (ja) 積層セラミック電子部品及びその製造方法
US9368278B2 (en) Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon
JP2022101469A (ja) 積層型電子部品
KR102057913B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US11164702B2 (en) Multi-layered ceramic electronic component having step absorption layer
JP2023143583A (ja) 積層型キャパシタ及びその内蔵基板
KR101933403B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170214