JP2014022712A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記セラミック素体の積層方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極層と、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分と電気的に連結され、導電性ペーストからなる第１及び第２接着層と、上記第１及び第２接着層の表面に形成され、ガラスフリー（ｇｌａｓｓ ｆｒｅｅ）の導電性ペーストからなる第１及び第２外部電極層と、を含む積層セラミック電子部品を提供する。
【選択図】図２

Description

本発明は、積層セラミック電子部品及びその製造方法に関する。

セラミック材料を用いる電子部品としてキャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタ等がある。

上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する電子部品である。

このような積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）等の映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ、Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）及び携帯電話等の多様な電子製品の回路基板に装着されて電気を充填または放電させる役割をするチップ形態のコンデンサである。

最近、映像機器の大型化またはコンピュータの中央処理装置（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の速度上昇等のような理由によって電子機器の発熱が深化している。

従って、上記積層セラミックキャパシタには、電子機器に設置された集積回路（ＩＣ、Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の安定的な動作のため、高い温度においても安定した容量及び信頼性の確保が求められている。

このような積層セラミックキャパシタは、セラミック誘電体層と内部電極層とを交互に重畳して積層体を形成し、この積層体を焼成した後、その両端面に外部電極を設置して構成されることができる。

従来の外部電極は、銅等の金属粉末を用いた導電性粉末にガラスフリット（ｆｒｉｔ）やベース樹脂と有機溶剤で製作される有機ビークル（ｖｅｈｉｃｌｅ）等を混合して導電性ペーストを製作し、セラミック素体の両端面にこの外部電極ペーストを塗布した後、外部電極ペーストが塗布されたセラミック素体を焼成して外部電極ペースト内の金属粉末を焼結させることにより、形成されることができた。

その後、ＰＣＢ等に実装するためには、外部電極の表面にＮｉ／Ｓｎ半田層をめっき工法で形成する方法が用いられた。

上記導電性ペーストにおけるガラスフリットは、銅粉末の焼結を促進させる役割のみならず、セラミック素体と外部電極との接着剤としての役割をする。これは、焼結された銅粉末が充填できない空き空間をガラスが充填して密閉シーリング（ｈｅｒｍｅｔｉｃ ｓｅａｌｉｎｇ）を具現するためのものである。

しかしながら、ＰＣＢ等に実装するための２種以上の半田層を形成するとき、ガラスは銅に比べて相対的に湿潤性（ｗｅｔｔｉｎｇ）が低いため、均一でない形状を有する半田層が形成される現象の原因になる。

また、このような現象は、ＰＣＢに実装するとき、脱落現象及びクラック等を引き起こし、これによってめっき液が浸透する等、信頼性を低下させたり、めっき時間が増える原因につながる。

しかし、このような問題点を解消するため、外部電極表面のガラス成分を除去したり、その添加量を減らすと、セラミック素体と外部電極自体との接着力が相殺され、その形状を維持できなくなったり、外部電極との接着力が低下して信頼性に問題が発生する可能性がある。

先行技術文献１及び先行技術文献２は、積層セラミックキャパシタに関するものであるが、先行技術文献１は第１及び第２導電層がガラスフリー（ｇｌａｓｓ ｆｒｅｅ）である内容を開示しておらず、先行技術文献２は第１外部電極がガラスを含むため、上記信頼性低下の問題を解消することが困難である。

韓国公開特許公報 ２０１１−０００２４３１ 韓国公開特許公報 ２０１０−００３２３４１

当該技術分野では、積層セラミック電子部品をＰＣＢ等に半田付けするとき、クラックの発生を防止することで信頼性を向上させることができ、外部電極の形成時のめっき時間をさらに短縮させることができる新たな方案が求められてきた。

本発明の一側面は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記セラミック素体の積層方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極層と、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分と電気的に連結され、導電性ペーストからなる第１及び第２接着層と、上記第１及び第２接着層の表面に形成され、ガラスフリー（ｇｌａｓｓ ｆｒｅｅ）の導電性ペーストからなる第１及び第２外部電極層と、を含む積層セラミック電子部品を提供する。

本発明の一実施形態において、上記第１及び第２接着層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上の導電性金属及びガラス成分を含むことができる。

本発明の一実施形態において、上記第１及び第２外部電極層は、上記第１及び第２接着層を覆うように形成されることができる。

本発明の一実施形態において、上記第１及び第２接着層は、上記セラミック素体の上下面及び両側面のうち一部を覆うように形成され、上記第１及び第２外部電極層は上記第１及び第２接着層より短い長さを有して上記第１及び第２接着層が外部に露出することができる。

本発明の一実施形態において、上記第１及び第２外部電極層上にめっき層がさらに形成されることができる。

本発明の他の側面は、セラミックスラリーで複数のセラミックグリーンシートを用意する段階と、上記複数のセラミックグリーンシートの少なくとも一面に両端面を通じて交互に露出するように第１及び第２内部電極パターンを形成する段階と、上記第１及び第２内部電極パターンが形成された上記複数のセラミックグリーンシートを積層して積層体を形成する段階と、上記積層体をチップ別に切断する段階と、上記切断された積層体を焼成してセラミック素体を形成する段階と、上記セラミック素体の両端面に上記第１及び第２内部電極パターンの露出した部分を覆うように導電性ペーストで第１及び第２接着層を形成する段階と、上記第１及び第２接着層の表面にガラスフリーの導電性ペーストで第１及び第２外部電極層を形成する段階と、を含む積層セラミック電子部品の製造方法を提供する。

本発明の一実施形態において、上記第１及び第２外部電極層を形成する段階における上記第１及び第２外部電極層は、上記セラミック素体の両端面における局部的な部分に特定形態のガラスフリーの導電性ペーストを塗布して形成することができる。

本発明の一実施形態において、上記第１及び第２外部電極層を形成する段階は、多数の気孔で形成された機構物に上記第１及び第２外部電極層を通過させて点または面の形態を有する上記第１及び第２外部電極層を形成することができる。

本発明の一実施形態において、上記第１及び第２接着層を形成する段階における上記第１及び第２接着層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上の導電性金属及びガラス成分を含む導電性ペーストを上記セラミック素体の両端面に塗布して形成することができる。

本発明の一実施形態において、上記第１及び第２外部電極層を形成する段階における上記第１及び第２外部電極層は、上記第１及び第２接着層を覆うように形成することができる。

本発明の一実施形態において、上記第１及び第２接着層を形成する段階における上記第１及び第２接着層は、上記セラミック素体の上下面及び両側面のうち一部を覆うように形成され、上記第１及び第２外部電極層を形成する段階における上記第１及び第２外部電極層は、上記第１及び第２接着層より短い長さを有して上記第１及び第２接着層が外部に露出するように形成されることができる。

本発明の一実施形態において、上記第１及び第２外部電極層上にめっき層を形成する段階をさらに含むことができる。

本発明の一実施形態によると、積層セラミック電子部品の外部電極にガラス成分がないため、ＰＣＢ等に半田付けするとき、クラック発生及び劣化を防止することで、信頼性を向上させることができる。

また、前処理なしで溶融半田付けを適用することができるため、外部電極の形成時のめっき時間を短縮させることができるという効果がある。

本発明の一実施形態による積層セラミックキャパシタの概略的な構造を示す斜視図である。 図１のＡ−Ａ’線に沿った断面図である。 本発明の他の実施形態による積層セラミックキャパシタのＡ−Ａ’線に沿った断面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

本発明は、積層セラミック電子部品に関するもので、本発明の一実施形態による積層セラミック電子部品は、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタ等があり、以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。

また、本実施形態においては、説明の便宜のためにセラミック素体の外部電極が形成されるＬ方向の面を両端面に設定し、これと垂直に交差するＷ方向の面を両側面に設定し、厚さＴ方向の面を上下面に設定して説明する。

図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック素体１１０と、セラミック素体１１０の少なくとも一面に形成され、セラミック素体１１０の上下積層方向に沿ってセラミック素体１１０の両端面を通じて交互に露出する複数の第１及び第２内部電極層１２１、１２２と、セラミック素体１１０の両端面に形成され、第１及び第２内部電極層１２１、１２２の露出した部分と電気的に連結される第１及び第２接着層１３１、１３２と、第１及び第２接着層１３１、１３２の表面に形成された第１及び第２外部電極層１３３、１３４と、を含む。

第１及び第２接着層１３１、１３２は、導電性ペーストからなることができ、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上の導電性金属及びガラス成分を含むことができる。

第１及び第２外部電極層１３３、１３４は、ガラスフリー（ｇｌａｓｓ ｆｒｅｅ）の導電性ペーストからなり、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上の導電性金属を含むことができる。

第１及び第２外部電極層１３３、１３４は、第１及び第２接着層１３１、１３２を覆うように形成されることができる。

また、第１及び第２外部電極層１３３、１３４上にＮｉ／Ｓｎのめっき層をさらに含むことができる。

セラミック素体１１０は、複数の誘電体層１１１を積層して形成することができる。

このとき、セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層１１１間の境界が確認できないほど一体化されていることができる。

また、セラミック素体１１０は、その形状に特に制限されないが、一般的に直方体であることができる。

なお、セラミック素体１１０は、その寸法に特に制限されないが、例えば、０．６ｍｍ×０．３ｍｍ等のサイズに構成して１．０μＦ以上の高容量を有する積層セラミックキャパシタ１００を構成することができる。

このようなセラミック素体１１０を構成する誘電体層１１１は、セラミック粉末、例えば、ＢａＴｉＯ_３系セラミック粉末等を含むことができる。

ＢａＴｉＯ_３系セラミック粉末は、ＢａＴｉＯ_３にＣａまたはＺｒ等が一部固溶された（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３またはＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３等であることができるが、これに限定されるものではない。

セラミック粉末の平均粒径は０．８μｍ以下であることができ、より好ましくは、０．０５から０．５μｍであることができるが、本発明がこれに限定されるものではない。

誘電体層１１１は、必要に応じて、セラミック粉末と共に、遷移金属酸化物、炭化物、希土類元素、Ｍｇ、Ａｌのうち少なくとも一つをさらに含むことができる。

また、誘電体層１１１の厚さは、積層セラミックキャパシタの容量設計によって任意に変更されることができる。

本実施形態において、誘電体層１１１の厚さは、それぞれ１．０μｍ以下で構成されることができ、好ましくは、０．０１から１．０μｍであるが、本発明がこれに限定されるものではない。

第１及び第２内部電極層１２１、１２２は、導電性金属を含む導電性ペーストによって形成されることができる。

このとき、導電性金属は、Ｎｉ、Ｃｕ、Ｐｄまたはこれらの合金であることができるが、本発明がこれに限定されるものではない。

このような第１及び第２内部電極層１２１、１２２は、誘電体層１１１を形成するセラミックグリーンシート上にスクリーン印刷法またはグラビア印刷法のような印刷方法を通じて導電性ペーストで内部電極パターンを印刷し、その内部電極パターンが印刷されたセラミックグリーンシートを交互に積層した後、焼成してセラミック素体１１０に形成することができる。

このとき、第１及び第２内部電極層１２１、１２２が重畳される領域によって静電容量が形成されるようになる。

また、第１及び第２内部電極層１２１、１２２の厚さは、用途に応じて決定されることができる。例えば、セラミック素体１１０のサイズを考慮して０．２から１．０μｍの範囲内にあるように決定することができるが、本発明がこれに限定されるものではない。

図３は、本発明の他の実施形態による積層セラミックキャパシタを示すものである。

ここで、セラミック素体１１０及び第１及び第２内部電極層１２１、１２２の構造は、前述した一実施形態と同一であるため、重複を避けるために具体的な説明は省略し、第１及び第２接着層１３１’、１３２’、第１及び第２外部電極層１３３’、１３４’の異なる実施形態を示し、これを基礎として具体的に説明する。

図３を参照すると、第１及び第２接着層１３１’、１３２’は、セラミック素体１１０の上下面及び両側面のうち一部を覆うように形成され、第１及び第２外部電極層１３３’、１３４’は、第１及び第２接着層１３１’、１３２’より短い長さを有して第１及び第２接着層１３１’、１３２’が外部に露出するようにすることができる。

以下では、本発明の一実施形態による積層セラミックキャパシタ１００の製造方法を説明する。

まず、複数のセラミックグリーンシートを用意する。

セラミックグリーンシートは、セラミック素体１１０の誘電体層１１１を形成するためのもので、セラミック粉末、ポリマー及び溶剤等を混合してセラミックスラリーを製造し、そのセラミックスラリーをドクターブレード等の工法によって数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作して用意することができる。

その後、それぞれのセラミックグリーンシートの少なくとも一面に所定の厚さ、例えば、０．２から１．０μｍの厚さで導電性ペーストを印刷して第１内部電極層１２１及び第２内部電極層１２２をそれぞれ形成する。

第１及び第２内部電極層１２１、１２２は、上記セラミックグリーンシートの縁部に沿ってマージン部が形成されるように導電性ペーストを印刷して形成することができる。

このとき、第１内部電極層１２１は、第１セラミックグリーンシート上に上記第１セラミックグリーンシートの一端面を通じて露出するように形成し、第２内部電極層１２２は、第１内部電極層１２１とは反対方向に第２セラミックグリーンシート上に第２セラミックグリーンシートの他端面を通じて露出するように形成することができる。

上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法等を用いることができ、上記導電性ペーストは、金属粉末、セラミック粉末及びシリカ（ＳｉＯ_２）粉末等を含むことができる。

上記導電性ペーストの平均粒径は、５０から４００ｎｍであることができるが、本発明がこれに限定されるものではない。

上記金属粉末は、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、コバルト（Ｃｏ）及びアルミニウム（Ａｌ）のうち少なくとも一つであるか、または、これらの合金を用いることができる。

次に、上記第１セラミックグリーンシート及び上記第２セラミックグリーンシートを交互に複数個積層した後、積層方向から加圧して積層された上記複数の第１及び第２セラミックグリーンシートと上記複数の第１及び第２セラミックグリーンシート上に形成された第１及び第２内部電極層１２１、１２２とを上下方向に圧搾させて積層体を構成する。

その後、積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成してセラミック素体１１０を完成させる。

次いで、セラミック素体１１０の両端面に第１及び第２内部電極層１２１、１２２の露出した部分を覆うように導電性ペーストで第１及び第２接着層１３１、１３２を形成する。

このとき、第１及び第２接着層１３１、１３２を形成する上記導電性ペーストは、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上の導電性金属及びガラス成分を含むことができ、このような導電性ペーストをセラミック素体１１０の両端面に塗布して形成することができる。

続いて、第１及び第２接着層１３１、１３２の表面にガラスフリーの導電性ペーストで第１及び第２外部電極層１３３、１３４を形成する。

第１及び第２外部電極層１３３、１３４は、第１及び第２接着層１３１、１３２を覆うように形成することができる。

また、第１及び第２接着層１３１、１３２は、セラミック素体１１０の上下面及び両側面のうち一部を覆うようにすることができ、第１及び第２外部電極層１３３、１３４は、第１及び第２接着層１３１、１３２より短い長さを有して第１及び第２接着層１３１、１３２が外部に露出するように形成することができる。

本発明の一実施形態において、上記第１及び第２外部電極層を形成する段階は、多数の気孔で形成された機構物に上記第１及び第２外部電極層を通過させて点または面の形態を有する上記第１及び第２外部電極層を形成することができる。

なお、第１及び第２外部電極層１３３、１３４は、必要に応じて、その表面にニッケルまたはスズ等でめっき処理を行うことができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１００ 積層セラミックキャパシタ
１１０ セラミック素体
１２１、１２２ 第１及び第２内部電極層
１３１、１３２、１３１’、１３２’ 第１及び第２接着層
１３３、１３４、１３３’、１３４’ 第１及び第２外部電極層

Claims (12)

1. 複数の誘電体層が積層されたセラミック素体と、
   前記誘電体層の少なくとも一面に形成され、前記セラミック素体の積層方向に沿って前記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極層と、
   前記セラミック素体の両端面に形成され、前記第１及び第２内部電極の露出した部分と電気的に連結され、導電性ペーストからなる第１及び第２接着層と、
   前記第１及び第２接着層の表面に形成され、ガラスフリー（ｇｌａｓｓ ｆｒｅｅ）の導電性ペーストからなる第１及び第２外部電極層と、を含む、積層セラミック電子部品。
2. 前記第１及び第２接着層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上の導電性金属及びガラス成分を含む、請求項１に記載の積層セラミック電子部品。
3. 前記第１及び第２外部電極層は、前記第１及び第２接着層を覆うように形成される、請求項１に記載の積層セラミック電子部品。
4. 前記第１及び第２接着層は、前記セラミック素体の上下面及び両側面のうち一部を覆うように形成され、前記第１及び第２外部電極層は、前記第１及び第２接着層より短い長さを有して前記第１及び第２接着層が外部に露出する、請求項１に記載の積層セラミック電子部品。
5. 前記第１及び第２外部電極層上にめっき層がさらに形成される、請求項１に記載の積層セラミック電子部品。
6. セラミックスラリーで複数のセラミックグリーンシートを用意する段階と、
   前記複数のセラミックグリーンシートの少なくとも一面に両端面を通じて交互に露出するように第１及び第２内部電極パターンを形成する段階と、
   前記第１及び第２内部電極パターンが形成された前記複数のセラミックグリーンシートを積層して積層体を形成する段階と、
   前記積層体をチップ別に切断する段階と、
   前記切断された積層体を焼成してセラミック素体を形成する段階と、
   前記セラミック素体の両端面に前記第１及び第２内部電極パターンの露出した部分を覆うように導電性ペーストで第１及び第２接着層を形成する段階と、
   前記第１及び第２接着層の表面にガラスフリーの導電性ペーストで第１及び第２外部電極層を形成する段階と、を含む、積層セラミック電子部品の製造方法。
7. 前記第１及び第２外部電極層を形成する段階において、前記第１及び第２外部電極層は、前記セラミック素体の両端面における局部的な部分に特定形態のガラスフリーの導電性ペーストを塗布して形成する、請求項６に記載の積層セラミック電子部品の製造方法。
8. 前記第１及び第２外部電極層を形成する段階は、多数の気孔で形成された機構物に前記第１及び第２外部電極層を通過させて点または面の形態を有する前記第１及び第２外部電極層を形成する、請求項６に記載の積層セラミック電子部品の製造方法。
9. 前記第１及び第２接着層を形成する段階において、前記第１及び第２接着層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上の導電性金属及びガラス成分を含む導電性ペーストを前記セラミック素体の両端面に塗布して形成する、請求項６に記載の積層セラミック電子部品の製造方法。
10. 前記第１及び第２外部電極層を形成する段階において、前記第１及び第２外部電極層が前記第１及び第２接着層を覆うように形成する、請求項６に記載の積層セラミック電子部品の製造方法。
11. 前記第１及び第２接着層を形成する段階において、前記第１及び第２接着層は、前記セラミック素体の上下面及び両側面のうち一部を覆うように形成され、
    前記第１及び第２外部電極層を形成する段階において、前記第１及び第２外部電極層は、前記第１及び第２接着層より短い長さを有して前記第１及び第２接着層が外部に露出するように形成する、請求項６に記載の積層セラミック電子部品の製造方法。
12. 前記第１及び第２外部電極層上にめっき層を形成する段階をさらに含む、請求項６に記載の積層セラミック電子部品の製造方法。

Images