JP2013138168A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013138168A
JP2013138168A JP2012078381A JP2012078381A JP2013138168A JP 2013138168 A JP2013138168 A JP 2013138168A JP 2012078381 A JP2012078381 A JP 2012078381A JP 2012078381 A JP2012078381 A JP 2012078381A JP 2013138168 A JP2013138168 A JP 2013138168A
Authority
JP
Japan
Prior art keywords
opening
insulating film
semiconductor device
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012078381A
Other languages
English (en)
Other versions
JP5228123B1 (ja
Inventor
Masahiko Kubo
昌彦 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012078381A priority Critical patent/JP5228123B1/ja
Priority to CN2012103172960A priority patent/CN103137674A/zh
Priority to US13/671,349 priority patent/US8866264B2/en
Application granted granted Critical
Publication of JP5228123B1 publication Critical patent/JP5228123B1/ja
Publication of JP2013138168A publication Critical patent/JP2013138168A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】バイポーラトランジスタのリーク電流を抑制する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１ａは、第１導電型の半導体基板２と、第１絶縁膜１５上に設けられ第１開口部５０と第２開口部５１の間に少なくとも一以上の第３開口部５２を有する第２絶縁膜１６と、を有しており、第１絶縁膜１５及び第２絶縁膜１６を貫通し、第１半導体層１３に接する第２主電極１９と、第１絶縁膜１５及び第２絶縁膜１６を貫通し第２半導体層１４に接する部分と、第２絶縁膜１６を貫通し第１絶縁膜１５に接する部分を有する第３主電極１７と、を有する。
【選択図】図２

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置等においてはシステムオンチップ（System on a Chip；ＳｏＣ）等、トラン
ジスタセルサイズの微細化及び多層配線化が進んできた。微細化、多層配線化に伴い、耐
久性等の信頼性確保が困難となっている。
特開平１０−３４０８６３号公報 特開平７−１６１８８０号公報
本発明が解決しようとする課題は、リーク電流を抑制する半導体装置及びその製造方法
を提供することである。
実施形態の半導体装置は、第１導電型の半導体基板と、前記半導体基板の一方の面側に
設けられた第２導電型の第１半導体層と、前記第１半導体層に設けられた第１導電型の第
２半導体層と、前記第１半導体層に対向するように設けられた第１開口部及び前記第２半
導体層に対向するように設けられた第２開口部を有し、前記半導体基板の一方の面に設け
られた第１絶縁膜と、前記第１絶縁膜上に設けられ前記第１開口部と前記第２開口部の間
に少なくとも一以上の第３開口部を有する第２絶縁膜と、前記半導体基板の他方の面に設
けられた第１主電極と、前記第１開口部に設けられた第２主電極と、前記第２開口部と前
記第３開口部に設けられた第３主電極と、を有する。
実施形態の半導体装置は、第１導電型の半導体基板と、前記半導体基板の一方の面側に
設けられた第２導電型の第１半導体層と、前記第１半導体層に設けられた第１導電型の第
２半導体層と、前記第１半導体層及び前記第２半導体層に対向するように設けられた第１
絶縁膜と、前記第１絶縁膜上に設けられた第２絶縁膜と、前記半導体基板の他方の面に設
けられた第１主電極と、前記第１絶縁膜及び前記第２絶縁膜を貫通し前記第１半導体層に
接する第２主電極と、前記第１絶縁膜及び前記第２絶縁膜を貫通し前記第２半導体層に接
する部分と、前記第２絶縁膜を貫通し前記第１絶縁膜に接する部分とを有する前記第３主
電極と、を有する。
実施形態の半導体装置の製造方法は、第１導電型の半導体基板の一方の面側に第２導電
型の第１半導体層を設ける工程と、前記第１半導体層に第１導電型の第２半導体層を設け
る工程と、前記１半導体層上に第１絶縁膜を設ける工程と、前記第１半導体層に対向する
第１開口部及び前記第２半導体層に対向する第２開口部を前記第１絶縁膜に設ける工程と
、前記第１絶縁膜の上側に第２絶縁膜を設ける工程と、前記第１開口部と前記第２開口部
の間に少なくとも一以上の第３開口部を前記第２絶縁膜に設ける工程と、前記半導体基板
の他方の面に第１主電極を設ける工程と、前記第１開口部に第２主電極を設ける工程と、
前記第２開口部及び前記第３開口部に第３主電極を設ける工程と、を有する。
第１の実施形態に係る半導体装置１ａの構造を示す平面図。 図１のＡ−Ａ’線における断面を示す縦断面図。 第１の実施形態の変形例１に係る半導体装置１ｂの構造を示す平面図。 図３のＢ−Ｂ’線における断面を示す縦断面図。 図３のＣ−Ｃ’線における断面を示す縦断面図。 第１の実施形態の変形例２に係る半導体装置１ｃの構造を示す平面図。 図６のＤ−Ｄ’線における断面を示す縦断面図。 図６のＥ−Ｅ’線における断面を示す縦断面図。 比較例１の半導体装置１ｄの構造を示す平面図。 図９のＤ−Ｄ’線における断面を示す縦断面図。 比較例２の半導体装置１ｅの断面を示す縦断面図。 比較例３の半導体装置１ｆの断面を示す縦断面図。 シミュレーションにおける半導体装置１ａの各寸法を示す平面図。 （ａ）〜（ｈ）は製造工程毎に示す半導体装置１ａの縦断面図。 第２の実施形態に係る半導体装置１ｇの断面を示す縦断面図。 第３の実施形態に係る半導体装置１ｈの断面を示す縦断面図。 第３の実施形態に係る半導体装置１ｉの断面を示す縦断面図。
以下、本発明の実施形態について図面を参照しながら説明する。なお、本実施形態では
第１導電型をＮ型、第２導電型をＰ型として説明するが、第１導電型をＰ型、第２導電型
をＮ型としても本発明は実施可能である。また、以下の説明において、Ｎ＋、Ｎ表記は、
各導電型における不純物濃度の相対的な高低を表す。すなわち、Ｎ＋はＮよりもＮ型の不
純物濃度が相対的に高いことを示す。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１ａの構造を示す平面図、図２は図１のＡ−
Ａ’線における断面を示す断面図をそれぞれ示している。なお、図１では、引き出し電極
１７、エミッタ電極１８、及びベース電極１９は省略している。
図１、２に示すように、第１の実施形態に係る半導体装置１ａは、まず、Ｎ型コレクタ
層１０を有する半導体基板２の一方の側に、Ｎ＋型コレクタ層１１が設けられる。そのＮ
＋型コレクタ層１１に接するようにコレクタ電極１２（第１主電極）が設けられる。
そして、半導体基板２の他方の側にＰ型ベース層１３（第１半導体層）が設けられ、そ
のＰ型ベース層１３の上側の一部にＮ＋型エミッタ層１４（第２半導体層）が設けられる
。Ｐ型ベース層１３及びＮ＋型エミッタ層１４の上側に絶縁膜１５（第１絶縁膜）が設け
られる。絶縁膜１５には、例えば二酸化ケイ素（ＳｉＯ２）等が用いられるが、他の絶縁
材料でも実施可能であり、特に限定はされない。なお、図１、２に示すように、この絶縁
膜１５はＰ型ベース層１３に対向するように設けられたベース開口部５０（第１開口部）
と、Ｎ＋型エミッタ層１４に対向するように設けられたエミッタ開口部５１（第２開口部
）を有している。
上記絶縁膜１５の上側に窒化膜１６（第２絶縁膜）が設けられる。窒化膜１６には、例
えば窒化シリコン（Ｓｉ３Ｎ４）等が用いられるが、特に限定はされない。本実施形態に
係る半導体装置１ａの窒化膜１６は、図１、２に示すようにベース開口部５０とエミッタ
開口部５１の間に窒化膜開口部５２（第３開口部）が設けられている。この窒化膜開口部
５２とエミッタ開口部５１に引き出し電極１７（第３主電極）が設けられ、この引き出し
電極１７の上側にエミッタ電極１８が設けられる。そして、ベース開口部５０にベース電
極１９（第２主電極）が設けられる。
引き出し電極１７には、例えば、ヒ素（Ａｓ）をドープしたポリシリコン等が用いられ
る。また、エミッタ電極１８及びベース電極１９にはアルミニウム（Ａｌ）等が用いられ
、コレクタ電極１２には金（Ａｕ）や銀（Ａｇ）ペースト等が用いられる。ただし、これ
らはあくまで一例であるので、特に限定はされない。
ここで、窒化膜開口部５２は、図１、２ではエミッタ開口部５１の長手方向に対称とな
るように２ヵ所設けられているが、これは一例であり、その形成位置や個数は特に制限さ
れない。ただし、後述する第１の実施形態の効果をより得るためには図１、２に示すよう
に、エミッタ開口部５１の長手方向に対称となるように設けた方が効果は得やすい。
以上のように構成される半導体装置１ａは、ＮＰＮ型バイポーラトランジスタ構造を有
している。その動作原理は、まず、Ｐ型ベース層１３とＮ＋型コレクタ層１１で構成され
るＰＮ接合の順方向バイアスをベース電極１９に印加させ、ベース電流を流す。このベー
ス電流が流れることにより、ＮＰＮ型バイポーラトランジスタ構造を有する半導体装置１
ａがオン状態となり、エミッタ電極１８からＮ＋型エミッタ層１４、Ｎ型コレクタ層１０
、及びＮ＋型コレクタ層１１を経てコレクタ電極１２に電子が流れる。すなわち、電流は
コレクタ電極１２からエミッタ電極１８へ流れる。
ＮＰＮ型バイポーラトランジスタの用途として、増幅作用やスイッチング作用等が挙げ
られる。例えば、増幅作用とは、ベース電流に比例してコレクタから流れるコレクタ電流
が変化する作用のことを示す。この増幅作用は、一例として、携帯電話等の信号増幅に利
用される。
第１の実施形態の半導体装置１ａの場合、ベース開口部５０とエミッタ開口部５１の間
に窒化膜開口部５２（第３開口部）を設けることで、半導体基板２（Ｐ型ベース層１３）
に対して圧縮応力を有する引き出し電極１７の効果を相対的に増大させ、半導体基板２（
Ｐ型ベース層１３）に対して引張応力を有する窒化膜１６の影響を軽減させている。その
結果として、半導体装置１ａの製造工程の温度上昇に伴って生じる結晶欠陥を抑制するこ
とができる。すなわち、半導体装置１ａに生じるリーク電流（エミッタ電極１８とベース
電極１９間のリーク電流）を抑制することができる。
従って、リーク電流に起因する種々の問題を解決することができる。例えば、半導体装
置１ａの故障率を低下させる、すなわち、半導体装置１ａの寿命を増加させることができ
る。また、リーク電流による半導体装置１ａの信号増幅の不均一性も抑制することができ
る。
ここで第１の実施形態の変形例１として、図３〜５に示すような変形例が挙げられる。
図３は第１の実施形態の変形例１に係る半導体装置１ｂの構造を示す平面図、図４は図３
のＢ−Ｂ’線における断面を示す縦断面図、及び図５は図３のＣ−Ｃ’線における断面を
示す縦断面図を示している。なお、図３では、引き出し電極１７、エミッタ電極１８、及
びベース電極１９は省略している。また、この変形例１の各部について、図１と図２に示
す半導体装置１ａの各部と同一部分は同一符号で示す。
変形例１の半導体装置１ｂが、第１の実施形態の半導体装置１ａと異なる点は、図３に
示すように、窒化膜１６に設けた窒化膜開口部５２を部分的に設けた点である。すなわち
、窒化膜開口部５２を設けた部分の縦断面図は図４のように、第１の実施形態の場合と同
じである。しかし、窒化膜開口部５２を設けていない部分の縦断面図は図５のように、絶
縁膜１５全面の上側に窒化膜１６が設けられている。
変形例１の半導体装置１ｂにおいても、製造工程の温度上昇に伴って生じる結晶欠陥を
抑制することが可能である。従って、リーク電流（エミッタ電極１８とベース電極１９間
のリーク電流）を抑制することができる。
さらに、第１の実施形態の変形例２として、図６〜８に示すような変形例が挙げられる
。図６は第１の実施形態の変形例２に係る半導体装置１ｃの構造を示す平面図、図７は図
６のＤ−Ｄ’線における断面を示す縦断面図、及び図８は図６のＥ−Ｅ’線における断面
を示す縦断面図を示している。なお、図６では、引き出し電極１７、エミッタ電極１８、
及びベース電極１９は省略している。また、この変形例２の各部について、図１と図２に
示す半導体装置１ａの各部と同一部分は同一符号で示す。
変形例２の半導体装置１ｃが、第１の実施形態の半導体装置１ａ及び第１の実施形態の
変形例１の半導体装置１ｂと異なる点は、図６〜８に示すように、部分的に窒化膜１６に
設けた窒化膜開口部５２を、エミッタ開口部５１の長手方向に対称とならないように設け
た点である。
変形例２の半導体装置１ｃにおいても、製造工程の温度上昇に伴って生じる結晶欠陥を
抑制することが可能である。従って、リーク電流（エミッタ電極１８とベース電極１９間
のリーク電流）を抑制することができる。
ここで、比較例１として、従来の半導体装置１ｄの構造について説明する。図９は、比
較例１の半導体装置１ｄの構造を示す平面図を示している。また、図１０は図９のＦ−Ｆ
’線における断面を示す縦断面図を示している。なお、図９では、引き出し電極１７、エ
ミッタ電極１８、及びベース電極１９は省略している。また、この比較例１の各部につい
て、図１と図２に示す半導体装置１ａの各部と同一部分は同一符号で示す。
比較例１の半導体装置１ｄが実施形態の半導体装置１ａ、１ｂ、１ｃと異なる点は、窒
化膜開口部５２を設けていない点である。このような構造を有する半導体装置１ｄの場合
、製造工程に伴う温度上昇の際、リーク電流通過領域６０が生じ、それに起因するリーク
電流（エミッタ電極１８とベース電極１９間のリーク電流）が発生する。このリーク電流
により、例えば、半導体装置１ｄの破壊という問題が生じる。また、リーク電流による半
導体装置１ｄの信号増幅作用に不均一性が生じるという問題等も生じてしまう。
製造工程の温度上昇によりリーク電流通過領域６０が生じる理由として、加熱処理によ
り熱応力が発生するためであると考えられている。すなわち、第１の実施形態、第１の実
施形態の変形例１、２及び比較例１の場合、温度上昇時に窒化膜１６が半導体基板２（Ｐ
型ベース層１３、Ｎ＋型エミッタ層１４）に対して引張応力を有しているためである。
そのため、温度上昇により半導体基板２（Ｐ型ベース層１３、Ｎ＋型エミッタ層１４）
に対して窒化膜１６の引張応力が働き、半導体基板２（Ｐ型ベース層１３、Ｎ＋型エミッ
タ層１４）に結晶欠陥の一種である刃状転移が生じ、図１０に示すようなリーク電流通過
領域６０が発生する。なお、刃状転移が生じた半導体基板２（Ｐ型ベース層１３、Ｎ＋型
エミッタ層１４）の結晶内原子配列は部分的に途切れた状態となっている。
このような問題点を解決するために、半導体基板２（Ｐ型ベース層１３）に対して引張
応力を有する窒化膜１６に対して、以下の比較例２、３が例として挙げられる。
まず、比較例２の半導体装置１ｅについて説明する。図１１は比較例２の半導体装置１
ｅの断面を示す縦断面図を示している。なお、この比較例２の各部について、図２に示す
半導体装置１ａの各部と同一部分は同一符号で示す。
比較例２の半導体装置１ｅが第１の実施形態の半導体装置１ａ、１ｂ、１ｃ及び比較例
１の半導体装置１ｄと異なる点は、窒化膜開口部５２を設けず、前述した半導体装置１ｄ
の場合よりも窒化膜１６の厚さを薄くした点である。このような構造にする目的として、
半導体基板２（Ｐ型ベース層１３）に対する窒化膜１６の引張応力の影響を軽減させ、リ
ーク電流通過領域６０の形成を抑制することが挙げられる。
しかしながら、比較例２のように窒化膜１６を薄く形成すると、半導体装置１ｅの製造
過程において、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）によりエミッ
タ電極１８とベース電極１９を加工する際に、図１１に示すような過剰エッチング領域６
１が生じてしまう。これは、ＲＩＥに対する強度が相対的に高い窒化膜１６を薄くしたこ
とにより、絶縁膜１５に達してしまったことに起因する。絶縁膜１５はＲＩＥに対する強
度が相対的に弱く、容易にエッチングされてしまう。従って、過剰エッチング領域６１が
生じる。
このような過剰エッチング領域６１を有する半導体装置１ｅの場合、半導体基板２上で
の表面再結合性リーク電流という新たな問題点が生じ、半導体装置１ｅの破壊や特性劣化
等の原因となってしまう。
次に、比較例３の半導体装置１ｆについて説明する。図１２は比較例３の半導体装置１
ｆの断面を示す縦断面図を示している。なお、この比較例３の各部について、図２に示す
半導体装置１ａの各部と同一部分は同一符号で示す。
比較例３の半導体装置１ｆが第１の実施形態の半導体装置１ａ、１ｂ、１ｃ及び比較例
１、２の半導体装置１ｄ、１ｅと異なる点は、窒化膜開口部５２を設けず、半導体装置１
ｄの場合よりも引き出し電極１７の厚さを相対的に厚くした点である。具体的には、第１
の実施形態の半導体装置１ａ、１ｂ、１ｃ及び比較例１、２の半導体装置１ｄ、１ｅの場
合、引き出し電極１７の厚さは約０．４μｍであるが、比較例３の半導体装置１ｆの引き
出し電極１７の厚さは０．５μｍ以上となっている。このような構造にする目的として、
引き出し電極１７に用いられているヒ素ドープポリシリコンが、半導体基板２（Ｐ型ベー
ス層１３）に対して圧縮応力を有していることを利用することが挙げられる。引き出し電
極１７を厚くすることにより圧縮応力を増加させ、窒化膜１６の引張応力の影響を軽減さ
せ、リーク電流通過領域６０の形成を抑制することが可能となる。
しかしながら、比較例３のように引き出し電極１７を厚く形成すると、半導体装置１ｆ
の製造過程において、ＲＩＥによりエミッタ電極１８とベース電極１９を加工する際に、
図１２に示すような残存電極６２が生じてしまう。これはエミッタ電極１８とベース電極
１９間のように狭い領域はＲＩＥによるエッチングが進行し難く、比較例３のように引き
出し電極１７を厚くすると、エミッタ電極１８とベース電極１９間が完全に分断できなく
なり、残存電極６２が生じてしまう。
このような残存電極６２を有する半導体装置１ｆの場合、エミッタ電極１８とベース電
極１９が電気的に接続された状態となってしまうためショートしてしまい、半導体装置１
ｆの破壊が生じてしまう。
第１の実施形態の半導体装置１ａ、１ｂ、１ｃの場合、半導体基板２（Ｐ型ベース層１
３）に対して圧縮応力を有する引き出し電極１７の設けられた窒化膜１６に窒化膜開口部
５２を設けることで、半導体基板２（Ｐ型ベース層１３）に対して引張応力を有する窒化
膜１６の影響を軽減させている。第１の実施形態の半導体装置１ａ、１ｂ、１ｃの窒化膜
１６または引き出し電極１７の厚さは、比較例１に示す従来の半導体装置１ｄの窒化膜１
６または引き出し電極１７の厚さと同様であるので、比較例２、３のような問題点を生じ
ずに、窒化膜１６の引張応力によるリーク電流通過領域６０の形成を抑制することができ
る。
その効果について、シミュレーションの結果を示す。図１３はシミュレーションにおけ
る半導体装置１ａの各寸法を示す平面図を示している。図１３に示すように、ベース開口
部５０及びエミッタ開口部５１の開口幅が０．５μｍ、エミッタ開口部５１間の長さが４
．０μｍ、周囲長が約１００μｍの場合について比較を行った。
従来の半導体装置１ｄのように窒化膜開口部５２を設けず、図１３のような寸法でシミ
ュレーションを行った場合、エミッタ電極１８とベース電極１９間のリーク電流は約１２
０ｎＡであった。それに対して、第１の実施形態の半導体装置１ａの場合、約３０ｎＡで
あった。このように、第１の実施形態のように窒化膜開口部５２を設けることにより、エ
ミッタ電極１８とベース電極１９間のリーク電流を約７５％軽減させることが可能である
。
以下、第１の実施形態の半導体装置１ａの製造方法について、図１４を参照して説明す
る。図１４の（ａ）〜（ｈ）は製造工程毎に示す半導体装置１ａの縦断面図である。
まず、図１４の（ａ）に示すように、Ｎ＋／Ｎ型半導体である半導体基板２の一方の側
に絶縁膜１５を、成膜温度約９００〜１０００℃で堆積させる。そしてＰ型不純物である
ボロン（Ｂ）をイオン注入し、アニール温度約９００〜１０００℃でアニール処理を行う
。ここで、本実施形態では、絶縁膜１５にはＳｉＯ２を使用することを想定しているが、
これは一例であり、ＳｉＯ２には限定されない。また、イオン注入は一例としてＢを挙げ
たが、Ｐ型不純物イオンであれば良く、例えば、フッ化ホウ素（ＢＦ２）等でも実施可能
である。
図１４の（ｂ）に示すように、アニール処理によりイオン注入したボロン（Ｂ）を熱拡
散させ、Ｐ型ベース層１３を形成した後、絶縁膜１５の上側に成膜温度約７００℃で窒化
膜１６を成膜する。そして、図１４の（ｂ）に示すような、レジストマスク７０ａを窒化
膜１６の上側に形成する。ＲＩＥにより窒化膜１６の一部を異方性エッチングし、レジス
トマスク７０ａを酸素アッシャーにより除去し、図１４の（ｃ）に示すような構造を得る
。
次に、図１４の（ｄ）に示すように、最終的にエミッタ電極１８が接続される部分以外
にレジストマスク７０ｂを形成し、フッ化水素（ＨＦ）等で絶縁膜１５をウエットエッチ
ングする。そして、レジストマスク７０ｂを酸素アッシャーにより除去する。
その後、Ｐ型ベース層１３、絶縁膜１５及び窒化膜１６の上側に引き出し電極１７とな
るヒ素ドープポリシリコンを堆積後、図１４の（ｅ）のようにレジストマスク７０ｃを形
成し、ＲＩＥにより引き出し電極１７にパターニングする。レジストマスク７０ｃを酸素
アッシャーにより除去した後、９００〜１０００℃でアニール処理を行い、Ｎ型不純物で
あるヒ素の熱拡散をさせＮ＋エミッタ層１４を形成させ、図１４の（ｆ）に示すような構
造を得る。
その後、フッ化水素等で絶縁膜１５をウエットエッチングし、ベース電極１９が設けら
れるベース開口部５０を形成する。なお、窒化膜１６及びヒ素ドープポリシリコンである
引き出し電極１７はフッ化水素に対する耐性があるため、絶縁膜１５のみがウエットエッ
チングされる。このような、窒化膜１６を利用してベース開口部５０を形成する方法は、
所望の位置に正確にベース開口部５０を形成できるという利点を有している。
次に、図１４の（ｇ）に示すように、Ｐ型ベース層１３、絶縁膜１５、窒化膜１６及び
引き出し電極１７の上側にエミッタ電極１８となるＡｌ等を堆積させ、レジストマスク７
０ｄを形成、その後、ＲＩＥによりパターニングしてエミッタ電極１８、ベース電極１９
を形成する。そして、半導体基板２の他方の側に、金（Ａｕ）や銀（Ａｇ）ペースト材等
を用いて、コレクタ電極１２を形成する。以上の工程により、図１４の（ｈ）に示すよう
な一実施形態の半導体装置１ａが得られる。
前述した比較例１の半導体装置１ｄは、図１４の製造工程におけるアニール処理の工程
の度に、半導体基板２（Ｐ型ベース層１３）に対して引張応力が掛かり、結果として、図
１０に示すようなリーク電流通過領域６０を有する半導体装置１ｄが形成される。
比較例２の半導体装置１ｅは、図１４の（ｇ）の段階で、最終的にＲＩＥによりエミッ
タ電極１８とベース電極１９をパターニングする際に、窒化膜１６を比較例１の場合より
も相対的に薄く設けている。よって、ＲＩＥで削られて絶縁膜１５に達する可能性が高く
、結果として図１１に示すような過剰エッチング領域６１を有する半導体装置１ｅが形成
される。
比較例３の半導体装置１ｆは、図１４の（ｇ）の段階で、最終的にＲＩＥによりエミッ
タ電極１８とベース電極１９をパターニングする際に、引き出し電極１７を比較例１の場
合よりも相対的に厚く設けている。よって、エミッタ電極１８とベース電極１９間のよう
な微細な加工をし難いＲＩＥでは完全なパターニングができず、図１２に示すような残存
電極６２を有する半導体装置１ｆが形成される。
本実施形態の場合は、窒化膜開口部５２を設けることにより、リーク電流通過領域６０
、過剰エッチング領域６１及び残存電極６２の形成を抑制して半導体装置１ａを製造する
ことができる。
絶縁膜１５、窒化膜１６及び引き出し電極１７の成膜方法として例えば、減圧化学気相
蒸着法（Low Pressure Chemical Vapor Deposition；ＬＰＣＶＤ）が挙げられるが、その
他の手法でも成膜は可能である。
アニール処理方法としては例えば、急熱アニール処理（ＲＴＡ：Rapid Thermal Anneal
ing）やレーザーアニール等が挙げられるが、特に限定はされない。
エミッタ電極１８及びベース電極１９には一例としてアルミニウム（Ａｌ）を用いて説
明したが、導電性材料であれば実施可能であり、特に限定はされない。
（第２の実施形態）
第２の実施形態に係る半導体装置１ｇについて図１５を用いて説明する。図１５は、第
２の実施形態に係る半導体装置１ｇの断面を示す縦断面図を示している。この第２の実施
形態の各部について、図２に示す第１の実施形態の半導体装置１ａの各部と同一部分は同
一符号で示す。
第２の実施形態の半導体装置１ｇが第１の実施形態と異なる点は、エミッタ電極１８と
ベース電極１９が設けられた半導体基板２の一方の側に、コレクタ電極１２も設けた点で
ある。集積回路（Integrated Circuit；ＩＣ）等として利用する際に、第２の実施形態の
ような構造となる。
その構造はまず、Ｐ−型半導体層２３を有する半導体基板２にＮ＋型埋め込みコレクタ
層２０が設けられる。そのＮ＋型埋め込みコレクタ層２０の上側にＮ型コレクタ層１０、
Ｐ型ベース層１３が設けられる。次に、そのＰ型ベース層１３の上側の一部にＮ＋型エミ
ッタ層１４が設けられる。また、Ｎ＋型埋め込みコレクタ層２０の上側であり、Ｎ型コレ
クタ層１０と接するようにＮ＋型拡散コレクタ層２１が設けられ、半導体基板２の両端に
はＮ型耐圧層２２が設けられる。
Ｎ型コレクタ層１０、Ｐ型ベース層１３、Ｎ＋型エミッタ層１４、Ｎ＋型拡散コレクタ
層２１及びＮ型耐圧層２２の上側に絶縁膜１５が設けられる。この絶縁膜１５は図１５に
示すように、Ｐ型ベース層１３に対向するように設けられたベース開口部５０、Ｎ＋型エ
ミッタ層１４に対向するように設けられたエミッタ開口部５１、及びＮ＋型拡散コレクタ
層２１に対向するように設けられたコレクタ開口部５３（第２開口部）を有している。
絶縁膜１５の上側には窒化膜１６が設けられる。第２の実施形態に係る半導体装置１ｇ
の窒化膜１６は、図１５に示すようにベース開口部５０とエミッタ開口部５１の間、及び
ベース開口部５０とコレクタ開口部５３の間に窒化膜開口部５２が設けられている。この
窒化膜開口部５２とエミッタ開口部５１、及び窒化膜開口部５２とコレクタ開口部５３に
引き出し電極１７がそれぞれ設けられる。窒化膜開口部５２とエミッタ開口部５１に設け
られた引き出し電極１７の上側にエミッタ電極１８が設けられる。また、窒化膜開口部５
２とコレクタ開口部５３に設けられた引き出し電極１７の上側にコレクタ電極１２が設け
られる。そして、ベース開口部５０にベース電極１９が設けられる。
窒化膜開口部５２は、例えば第１の実施形態の平面図を示す図１のように、エミッタ開
口部５１の長手方向に沿って対称となるように２ヵ所設けられるが、これは一例であり、
その形成位置や個数は特に制限されない。ただし、後述する効果をより得るためにはエミ
ッタ開口部５１の長手方向に沿って対称となるように設けた方が効果は得やすい。
以上のように構成される半導体装置１ｇも、第１の実施形態の半導体装置１ａと同様に
、ＮＰＮ型バイポーラトランジスタ構造を有している。その動作原理は、まず、Ｐ型ベー
ス層１３とＮ＋型拡散コレクタ層２１（Ｎ＋型埋め込みコレクタ層２０）で構成されるＰ
Ｎ接合の順方向バイアスをベース電極１９に印加させ、ベース電流を流す。このベース電
流が流れることにより、ＮＰＮ型バイポーラトランジスタ構造を有する半導体装置１ｇが
オン状態となり、エミッタ電極１８からＮ＋型エミッタ層１４、Ｎ型コレクタ層１０、Ｎ
＋型埋め込みコレクタ層２０、及びＮ＋型拡散コレクタ層２１を経てコレクタ電極１２に
電子が流れる。すなわち、電流はコレクタ電極１２からエミッタ電極１８へ流れる。
第２の実施形態の半導体装置１ｇの場合においても、ベース開口部５０とエミッタ開口
部５１の間、及びベース開口部５０とコレクタ開口部５３との間に窒化膜開口部５２（第
３開口部）が設けられることで、半導体装置１ｇの製造工程の温度上昇に伴って生じる結
晶欠陥を抑制し、結果的にリーク電流（エミッタ電極１８とベース電極１９間のリーク電
流）を抑制することができる。従って、リーク電流に起因する種々の問題を解決すること
ができる。例えば、半導体装置１ｇの故障率を低下させる、すなわち、半導体装置１ｇの
寿命を増加させることができる。また、リーク電流による半導体装置１ｇの信号増幅の不
均一性も抑制することができる。
（第３の実施形態）
第３の実施形態に係る半導体装置１ｈについて図１６、図１７を用いて説明する。図１
６は第３の実施形態に係る半導体装置１ｈの断面を示す縦断面図、図１７は第３の実施形
態に係る半導体装置１ｉの断面を示す縦断面図を示している。この第３の実施形態の各部
について、図２に示す第１の実施形態の半導体装置１ａの各部と同一部分は同一符号で示
す。
第３の実施形態の半導体装置１ｈが第１の実施形態と異なる点は、エミッタ開口部５１
及び窒化膜開口部５２をテーパー状に設けている点である。
その構造はまず、まず、Ｎ型コレクタ層１０を有する半導体基板２の一方の側に、Ｎ＋
型コレクタ層１１が設けられる。そのＮ＋型コレクタ層１１に接するようにコレクタ電極
１２が設けられる。
そして、半導体基板２の他方の側にＰ型ベース層１３が設けられ、そのＰ型ベース層１
３の上側の一部にＮ＋型エミッタ層１４が設けられる。Ｐ型ベース層１３及びＮ＋型エミ
ッタ層１４の上側に絶縁膜１５が設けられる。絶縁膜１５には、例えば二酸化ケイ素（Ｓ
ｉＯ２）等が用いられるが、他の絶縁材料でも実施可能であり、特に限定はされない。な
お、図１６に示すように、この絶縁膜１５はＰ型ベース層１３に対向するように設けられ
たベース開口部５０と、Ｎ＋型エミッタ層１４に対向するように設けられたエミッタ開口
部５１を有している。
上記絶縁膜１５の上側に窒化膜１６が設けられる。窒化膜１６には、例えば窒化シリコ
ン（Ｓｉ３Ｎ４）等が用いられるが、特に限定はされない。本実施形態に係る半導体装置
１ａの窒化膜１６は、図１６に示すようにベース開口部５０とエミッタ開口部５１の間に
窒化膜開口部５２が設けられている。
ここで、第３の実施形態の半導体装置１ｈの場合、エミッタ開口部５１と窒化膜開口部
５２がテーパー状に設けられている。具体的には、エミッタ開口部５１と窒化膜開口部５
２に近接する窒化膜１６を、例えばケミカルドライエッチング（Chemical Dry Etching；
ＣＤＥ）法等によってテーパー状にエッチングをする。
前記窒化膜開口部５２と前記エミッタ開口部５１に引き出し電極１７が設けられ、この
引き出し電極１７の上側にエミッタ電極１８が設けられる。そして、ベース開口部５０に
ベース電極１９が設けられる。
引き出し電極１７には、例えば、ヒ素（Ａｓ）をドープしたポリシリコン等が用いられ
る。また、エミッタ電極１８及びベース電極１９にはアルミニウム（Ａｌ）等が用いられ
、コレクタ電極１２には金（Ａｕ）や銀（Ａｇ）ペースト等が用いられる。ただし、これ
らはあくまで一例であるので、特に限定はされない。
ここで、窒化膜開口部５２は、例えば第１の実施形態の平面図を示す図１のように、エ
ミッタ開口部５１の長手方向に沿って対称となるように２ヵ所設けられるが、これは一例
であり、その形成位置や個数は特に制限されない。ただし、後述する効果をより得るため
にはエミッタ開口部５１の長手方向に沿って対称となるように設けた方が効果は得やすい
。
以上のように構成される半導体装置１ｈも、第１の実施形態の半導体装置１ａと同様に
、ＮＰＮ型バイポーラトランジスタ構造を有している。その動作原理は、まず、Ｐ型ベー
ス層１３とＮ＋型拡散コレクタ層２１（Ｎ＋型埋め込みコレクタ層２０）で構成されるＰ
Ｎ接合の順方向バイアスをベース電極１９に印加させ、ベース電流を流す。このベース電
流が流れることにより、ＮＰＮ型バイポーラトランジスタ構造を有する半導体装置１ｈが
オン状態となり、エミッタ電極１８からＮ＋型エミッタ層１４、Ｎ型コレクタ層１０、Ｎ
＋型埋め込みコレクタ層２０、及びＮ＋型拡散コレクタ層２１を経てコレクタ電極１２に
電子が流れる。すなわち、電流はコレクタ電極１２からエミッタ電極１８へ流れる。
第３の実施形態の半導体装置１ｈの場合においても、ベース開口部５０とエミッタ開口
部５１の間、及びベース開口部５０とコレクタ開口部５３との間に窒化膜開口部５２（第
３開口部）が設けられることで、半導体装置１ｈの製造工程の温度上昇に伴って生じる結
晶欠陥を抑制し、結果的にリーク電流（エミッタ電極１８とベース電極１９間のリーク電
流）を抑制することができる。
また、第３の実施形態に係る半導体装置１ｈの場合、エミッタ開口部５１と窒化膜開口
部５２をテーパー状に設けている、すなわち、半導体基板２に対する引張応力を与える窒
化膜１６を相対的に減少させている。具体的には、半導体基板２に対して引張応力を有す
る窒化膜１６に接する、圧縮応力を有する引き出し電極１７の面積が、テーパーを有する
窒化膜開口部５２の場合の方が増加する。従って、上述した効果をより得ることが可能と
なる。
以上の効果により、リーク電流に起因する種々の問題を解決することができる。例えば
、半導体装置１ｈの故障率を低下させる、すなわち、半導体装置１ｈの寿命を増加させる
ことができる。また、リーク電流による半導体装置１ｈの信号増幅の不均一性も抑制する
ことができる。
なお、エミッタコンタクトを微細に設けたい場合（エミッタ開口部５１を微細に設ける
場合）、ＣＤＥ法は微細加工が困難であるため、エミッタ開口部５１はテーパー状にしな
い手法等が望ましい。具体的には、図１７に示すような、窒化膜開口部５２のみをテーパ
ー状に設けた半導体装置１ｉのような構造が挙げられる。
本発明の実施形態に係る半導体としては、例えばシリコン（Ｓｉ）を用いることができ
るが、半導体基板２に対して引張応力を与える窒化膜１６等を形成する場合であれば、Ｓ
ｉに限らず、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の化合物半導体
やダイヤモンド等のワイドギャップ半導体を用いても実施可能である。
また、製造手法としてはイオン注入法を想定して説明したが、エピタキシャル成長法や
、イオン注入法とエピタキシャル成長法の両方を用いる手法等でも実施可能であり、特に
限定はされない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様
々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、
置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に
含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるもので
ある。
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ…半導体装置、２…半導体基板、１０
…Ｎ型コレクタ層、１１…Ｎ＋型コレクタ層、１２…コレクタ電極（第１主電極）、１３
…Ｐ型ベース層（第１半導体層）、１４…Ｎ＋型エミッタ層（第２半導体層）、１５…絶
縁膜（第１絶縁膜）、１６…窒化膜（第２絶縁膜）、１７…引き出し電極（第３主電極）
、１８…エミッタ電極、１９…ベース電極（第２主電極）、２０…Ｎ＋型埋め込みコレク
タ層、２１…Ｎ＋型拡散コレクタ層、２２…Ｎ型耐圧層、２３…Ｐ−型半導体層、５０…
ベース開口部（第１開口部）、５１…エミッタ開口部（第２開口部）、５２…窒化膜開口
部（第３開口部）、５３…コレクタ開口部（第２開口部）、６０…レジストマスク、６０
…リーク電流通過領域、６１…過剰エッチング領域、６２…残存電極、７０ａ，７０ｂ，
７０ｃ，７０ｄ…レジストマスク
実施形態の半導体装置は、第１導電型の半導体基板と、前記半導体基板の一方の面側に
設けられた第２導電型の第１半導体層と、前記第１半導体層に設けられた第１導電型の第
２半導体層と、前記第１半導体層に対向するように設けられた第１開口部、及び前記第２
半導体層に対向するように設けられた第２開口部を有し、前記半導体基板の一方の面に設
けられた第１絶縁膜と、前記第１絶縁膜上に設けられ、前記第１開口部と前記第２開口部
の間に少なくとも一以上の第３開口部を有し、且つ前記半導体基板に対して引張応力を有
する第２絶縁膜と、前記半導体基板の他方の面に設けられた第１主電極と、前記第１開口
部に設けられた第２主電極と、前記第２開口部と前記第３開口部に設けられ、前記半導体
基板に対して圧縮応力を有する第３主電極と、を有する。

また、実施形態の半導体装置は、第１導電型の半導体基板と、前記半導体基板の一方の
面側に設けられた第２導電型の第１半導体層と、前記第１半導体層に設けられた第１導電
型の第２半導体層と、前記第１半導体層に対向するように設けられた第１開口部、及び前
記第２半導体層に対向するように設けられた第２開口部を有し、前記半導体基板に設けら
れた第１絶縁膜と、前記第１絶縁膜上に設けられ、前記第１開口部と前記第２開口部の間
に少なくとも一以上の第３開口部を有し、且つ前記半導体基板に対して引張応力を有する
第２絶縁膜と、前記第１開口部に設けられた第２主電極と、前記第２開口部と前記第３開
口部に設けられ、前記半導体基板に対して圧縮応力を有する第１主電極及び第３主電極と
、を有する。

さらにまた、実施形態の半導体装置の製造方法は、第１導電型の半導体基板の一方の面
側に第２導電型の第１半導体層を設ける工程と、前記第１半導体層に第１導電型の第２半
導体層を設ける工程と、前記１半導体層上に第１絶縁膜を設ける工程と、前記第１半導体
層に対向する第１開口部及び前記第２半導体層に対向する第２開口部を前記第１絶縁膜に
設ける工程と、前記第１絶縁膜の上側に第２絶縁膜を設ける工程と、前記第１開口部と前
記第２開口部の間に少なくとも一以上の第３開口部を有し、且つ前記半導体基板に対して
引張応力を有する前記第２絶縁膜に設ける工程と、前記半導体基板の他方の面に第１主電
極を設ける工程と、前記第１開口部に第２主電極を設ける工程と、前記第２開口部及び前
記第３開口部に前記半導体基板に対して圧縮応力を有する第３主電極を設ける工程と、を
有する。

Claims (12)

  1. 第１導電型の半導体基板と、
    前記半導体基板の一方の面側に設けられた第２導電型の第１半導体層と、
    前記第１半導体層に設けられた第１導電型の第２半導体層と、
    前記第１半導体層に対向するように設けられた第１開口部及び前記第２半導体層に対向
    するように設けられた第２開口部を有し、前記半導体基板の一方の面に設けられた第１絶
    縁膜と、
    前記第１絶縁膜上に設けられ前記第１開口部と前記第２開口部の間に少なくとも一以上
    の第３開口部を有する第２絶縁膜と、
    前記半導体基板の他方の面に設けられた第１主電極と、
    前記第１開口部に設けられた第２主電極と、
    前記第２開口部と前記第３開口部に設けられた第３主電極と、
    を有する半導体装置。
  2. 前記第２開口部の長手方向に沿って前記第３開口部が部分的に設けられている請求項１
    に記載の半導体装置。
  3. 前記第２開口部の長手方向に対称となるように前記第３開口部が複数設けられた請求項
    １または２に記載の半導体装置。
  4. 前記第２絶縁膜は前記半導体基板に対して引張応力を有し、前記第３主電極は前記半導
    体基板に対して圧縮応力を有する請求項１乃至３のいずれか一に記載の半導体装置。
  5. 前記第２開口部及び前記第３開口部の少なくとも一方はテーパー状である請求項１乃至
    ４のいずれか一に記載の半導体装置。
  6. 第１導電型の半導体基板と、
    前記半導体基板の一方の面側に設けられた第２導電型の第１半導体層と、
    前記第１半導体層に設けられた第１導電型の第２半導体層と、
    前記第１半導体層及び前記第２半導体層に対向するように設けられた第１絶縁膜と、
    前記第１絶縁膜上に設けられた第２絶縁膜と、
    前記半導体基板の他方の面に設けられた第１主電極と、
    前記第１絶縁膜及び前記第２絶縁膜を貫通し前記第１半導体層に接する第２主電極と、
    前記第１絶縁膜及び前記第２絶縁膜を貫通し前記第２半導体層に接する部分と、前記第
    ２絶縁膜を貫通し前記第１絶縁膜に接する部分とを有する前記第３主電極と、
    を有する半導体装置。
  7. 第１導電型の半導体基板の一方の面側に第２導電型の第１半導体層を設ける工程と、
    前記第１半導体層に第１導電型の第２半導体層を設ける工程と、
    前記１半導体層上に第１絶縁膜を設ける工程と、
    前記第１半導体層に対向する第１開口部及び前記第２半導体層に対向する第２開口部を
    前記第１絶縁膜に設ける工程と、
    前記第１絶縁膜の上側に第２絶縁膜を設ける工程と、
    前記第１開口部と前記第２開口部の間に少なくとも一以上の第３開口部を前記第２絶縁
    膜に設ける工程と、
    前記半導体基板の他方の面に第１主電極を設ける工程と、
    前記第１開口部に第２主電極を設ける工程と、
    前記第２開口部及び前記第３開口部に第３主電極を設ける工程と、
    を有する半導体装置の製造方法。
  8. 前記第３開口部は前記第２開口部の長手方向に沿って部分的に設けられる請求項７に記
    載の半導体装置の製造方法。
  9. 前記第３開口部は前記第２開口部の長手方向に対称となるように設けられる請求項７ま
    たは８に記載の半導体装置の製造方法。
  10. 前記第１絶縁膜と前記第２絶縁膜、及び前記引き出し電極の少なくとも一は、減圧化学
    気相蒸着法により形成される請求項７乃至９のいずれか一に記載の半導体装置の製造方法
    。
  11. 前記第２開口部及び前記第３開口部の少なくとも一方はテーパー状に形成される請求項
    ７乃至１０のいずれか一に記載の半導体装置の製造方法。
  12. 前記第２絶縁膜は前記半導体基板に対して引張応力を有し、前記第３主電極は前記半導
    体基板に対して圧縮応力を有する請求項７乃至１１のいずれか一に記載の半導体装置の製
    造方法。
JP2012078381A 2011-11-28 2012-03-29 半導体装置及びその製造方法 Expired - Fee Related JP5228123B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012078381A JP5228123B1 (ja) 2011-11-28 2012-03-29 半導体装置及びその製造方法
CN2012103172960A CN103137674A (zh) 2011-11-28 2012-08-31 半导体装置及其制造方法
US13/671,349 US8866264B2 (en) 2011-11-28 2012-11-07 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011259639 2011-11-28
JP2011259639 2011-11-28
JP2012078381A JP5228123B1 (ja) 2011-11-28 2012-03-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP5228123B1 JP5228123B1 (ja) 2013-07-03
JP2013138168A true JP2013138168A (ja) 2013-07-11

Family

ID=48466071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012078381A Expired - Fee Related JP5228123B1 (ja) 2011-11-28 2012-03-29 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8866264B2 (ja)
JP (1) JP5228123B1 (ja)
CN (1) CN103137674A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235584A (en) * 1975-09-13 1977-03-18 Sony Corp Manufacturing process of semiconductor device
JPH04317321A (ja) * 1991-04-17 1992-11-09 Fujitsu Ltd 半導体装置とその製造方法
JPH06314696A (ja) * 1993-04-28 1994-11-08 Toshiba Corp 半導体装置およびその製造方法
JP2001284282A (ja) * 2000-03-29 2001-10-12 Nec Corp バイポーラ半導体装置の製造方法
JP2004095619A (ja) * 2002-08-29 2004-03-25 Denso Corp 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3432920A (en) * 1966-12-01 1969-03-18 Rca Corp Semiconductor devices and methods of making them
IT1061511B (it) * 1975-07-03 1983-04-30 Rca Corp Transistore con protezione integrata
JPS54149469A (en) * 1978-05-16 1979-11-22 Toshiba Corp Semiconductor device
US5296391A (en) * 1982-03-24 1994-03-22 Nec Corporation Method of manufacturing a bipolar transistor having thin base region
JPS59169152A (ja) 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
US4752817A (en) * 1983-08-26 1988-06-21 International Business Machines Corporation High performance integrated circuit having modified extrinsic base
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
US5272357A (en) * 1989-11-30 1993-12-21 Canon Kabushiki Kaisha Semiconductor device and electronic device by use of the semiconductor
JP2533293B2 (ja) 1994-06-23 1996-09-11 株式会社日立製作所 樹脂封止型半導体装置の製造方法
JPH10340863A (ja) 1997-06-09 1998-12-22 Toshiba Corp 半導体装置の製造方法
US6828649B2 (en) * 2002-05-07 2004-12-07 Agere Systems Inc. Semiconductor device having an interconnect that electrically connects a conductive material and a doped layer, and a method of manufacture therefor
JP2006210790A (ja) * 2005-01-31 2006-08-10 Renesas Technology Corp 半導体装置およびその製造方法
KR100672682B1 (ko) * 2005-12-28 2007-01-24 동부일렉트로닉스 주식회사 바이폴라트랜지스터의 제조방법
US7821102B2 (en) * 2006-12-20 2010-10-26 Freescale Semiconductor, Inc. Power transistor featuring a double-sided feed design and method of making the same
JP2009021515A (ja) 2007-07-13 2009-01-29 Toshiba Corp 半導体装置、及び半導体装置の製造方法
SE1150065A1 (sv) * 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235584A (en) * 1975-09-13 1977-03-18 Sony Corp Manufacturing process of semiconductor device
JPH04317321A (ja) * 1991-04-17 1992-11-09 Fujitsu Ltd 半導体装置とその製造方法
JPH06314696A (ja) * 1993-04-28 1994-11-08 Toshiba Corp 半導体装置およびその製造方法
JP2001284282A (ja) * 2000-03-29 2001-10-12 Nec Corp バイポーラ半導体装置の製造方法
JP2004095619A (ja) * 2002-08-29 2004-03-25 Denso Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20130134564A1 (en) 2013-05-30
JP5228123B1 (ja) 2013-07-03
US8866264B2 (en) 2014-10-21
CN103137674A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
JP5102411B2 (ja) 半導体装置およびその製造方法
JP2012004244A (ja) 半導体装置及びその製造方法
JP6028807B2 (ja) 半導体装置及びその製造方法
JPWO2014064873A1 (ja) 半導体装置の製造方法
JP2019046834A (ja) 半導体装置の製造方法
JP2015106695A (ja) 半導体装置及びその製造方法
JP6296970B2 (ja) 半導体装置及びその製造方法
US8207575B2 (en) Semiconductor device and method of manufacturing the same
JP2012049466A (ja) 半導体装置およびその製造方法
JP2020013828A (ja) 半導体装置および製造方法
CN114068713A (zh) 半导体装置
JP2006269551A (ja) 半導体装置及びその製造方法
JP2010141028A (ja) 半導体装置の製造方法
JP2015109421A (ja) 半導体装置及びその製造方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
JP5228123B1 (ja) 半導体装置及びその製造方法
JP2006303111A (ja) 半導体素子
JP2016058679A (ja) 半導体装置およびその製造方法
JP2001352062A (ja) 半導体装置及び半導体装置の製造方法
KR100818892B1 (ko) 바이폴라 트랜지스터 및 그 제조 방법
US20140077292A1 (en) Semiconductor device and manufacturing method thereof
JP2015170667A (ja) 半導体装置
TWI525825B (zh) 橫向擴散半導體裝置及其製作方法
US20220238673A1 (en) High voltage transistor device and method for fabricating the same
JP2017055007A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees