CN103137674A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103137674A
CN103137674A CN2012103172960A CN201210317296A CN103137674A CN 103137674 A CN103137674 A CN 103137674A CN 2012103172960 A CN2012103172960 A CN 2012103172960A CN 201210317296 A CN201210317296 A CN 201210317296A CN 103137674 A CN103137674 A CN 103137674A
Authority
CN
China
Prior art keywords
peristome
semiconductor device
dielectric film
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103172960A
Other languages
English (en)
Inventor
久保昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103137674A publication Critical patent/CN103137674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明要解决的问题是提供一种抑制泄露电流的半导体装置及其制造方法。实施方式的半导体装置具有第1导电型的半导体基板、设于第1绝缘膜上并在第1开口部和第2开口部之间具有至少一个以上的第3开口部的第2绝缘膜。实施方式的半导体装置具有：第1导电型的半导体基板、贯通第1绝缘膜及第2绝缘膜并与第1半导体层相接的第2主电极、具有贯通第1绝缘膜及第2绝缘膜并与第2半导体层相接的部分和贯通第2绝缘膜并与第1绝缘膜相接的部分的第3主电极。实施方式的半导体装置的制造方法具有将与第1半导体层相对的第1开口部及与第2半导体层相对的第2开口部设于第1绝缘膜的工序。

Description

半导体装置及其制造方法
关联申请的交叉引用
本申请享受将日本专利申请2011－259639号（申请日：2011年11月28日）及日本专利申请2012－78381号（申请日：2012年3月29日）作为基础申请的优先权。本申请通过参照该基础申请的方式包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
在半导体装置等中，片上系统（System on a Chip：SoC）等、晶体管单元尺寸的微细化及多层布线化均有所进展。伴随微细化、多层布线化，耐久性等可靠度的确保正在变难。
发明内容
本发明要解决的问题是提供一种抑制泄露电流的半导体装置及其制造方法。
实施方式的半导体装置，具有：第1导电型的半导体基板；设于所述半导体基板的一个面侧的第2导电型的第1半导体层；设于所述第1半导体层的第1导电型的第2半导体层；具有以与所述第1半导体层相对的方式设置的第1开口部及以与所述第2半导体层相对的方式设置的第2开口部、并设于所述半导体基板的一个面的第1绝缘膜；设于所述第1绝缘膜上并在所述第1开口部和所述第2开口部之间具有至少一个以上第3开口部的第2绝缘膜；设于所述半导体基板的另一面的第1主电极；设于所述第1开口部的第2主电极；以及设于所述第2开口部和所述第3开口部的第3主电极。
实施方式的半导体装置，具有：第1导电型的半导体基板；设于所述半导体基板的一个面侧的第2导电型的第1半导体层；设于所述第1半导体层的第1导电型的第2半导体层；以与所述第1半导体层及所述第2半导体层相对的方式设置的第1绝缘膜；设于所述第1绝缘膜上的第2绝缘膜；设于所述半导体基板的另一面的第1主电极；贯通所述第1绝缘膜及所述第2绝缘膜并与所述第1半导体层相接的第2主电极；以及具有贯通所述第1绝缘膜及所述第2绝缘膜并与所述第2半导体层相接的部分、和贯通所述第2绝缘膜并与所述第1绝缘膜相接的部分的第3主电极。
实施方式的半导体装置的制造方法，具有以下工序：在第1导电型的半导体基板的一面侧设置第2导电型的第1半导体层的工序；在所述第1半导体层设置第1导电型的第2半导体层的工序；在所述1半导体层上设置第1绝缘膜的工序；将与所述第1半导体层相对的第1开口部及与所述第2半导体层相对的第2开口部设于所述第1绝缘膜的工序；在所述第1绝缘膜的上侧设置第2绝缘膜的工序；在所述第1开口部和所述第2开口部之间，对所述第2绝缘膜设置至少一个以上的第3开口部的工序；在所述半导体基板的另一面设置第1主电极的工序；在所述第1开口部设置第2主电极的工序；以及在所述第2开口部及所述第3开口部设置第3主电极的工序。
附图说明
图1是示出第1实施方式中的半导体装置1a的构造的俯视图。
图2是示出图1的A－A’线的剖面的纵剖视图。
图3是示出第1实施方式的变形例1中的半导体装置1b的构造的俯视图。
图4是示出图3的B－B’线的剖面的纵剖视图。
图5是示出图3的C－C’线的剖面的纵剖视图。
图6是示出第1实施方式的变形例2中的半导体装置1c的构造的俯视图。
图7是示出图6的D－D’线的剖面的纵剖视图。
图8是示出图6的E－E’线的剖面的纵剖视图。
图9是示出比较例1的半导体装置1d的构造的俯视图。
图10是示出图9的D－D’线的剖面的纵剖视图。
图11是示出比较例2的半导体装置1e的剖面的纵剖视图。
图12是示出比较例3的半导体装置1f的剖面的纵剖视图。
图13是示出仿真中的半导体装置1a的各尺寸的俯视图。
图14的（a）～（h）是按每个制造工序示出的半导体装置1a的纵剖视图。
图15是示出第2的实施方式中的半导体装置1g的剖面的纵剖视图。
图16是示出第3的实施方式中的半导体装置1h的剖面的纵剖视图。
图17是示出第3的实施方式中的半导体装置li的剖面的纵剖视图。
符号说明
1a、1b、1c、1d、1e、1f、1g、1h：半导体装置；2：半导体基板；10：N型集电极层；11：N＋型集电极层；12：集电极电极（第1主电极）；13：P型基极层（第1半导体层）；14：N＋型发射极层（第2半导体层）；15：绝缘膜（第1绝缘膜）；16：氮化膜（第2绝缘膜）；17：引出电极（第3主电极）；18：发射极电极；19：基极电极（第2主电极）；20：N＋型埋入集电极层；21：N＋型扩散集电极层；22：N型耐压层；23：P－型半导体层；50：基极开口部（第1开口部）；51：发射极开口部（第2开口部）；52：氮化膜开口部（第3开口部）；53：集电极开口部（第2开口部）；60：抗蚀剂掩模；60：泄露电流通过区域；61：过蚀刻区域；62：残存电极；70a、70b、70c、70d：抗蚀剂掩模。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，在本实施方式中，将第1导电型设为N型，将第2导电型设为P型进行说明，但将第1导电型设为P型，将第2导电型设为N型也能够实施本发明。此外，在以下的说明中，N＋、N标记表示各导电型中的杂质浓度的相对高低。即，N＋表示与N相比N型的杂质浓度相对高。
（第1实施方式）
图1是表示第1实施方式中的半导体装置1a的构造的俯视图，图2是表示图1的A－A’线的剖面的剖视图。另外，图1中省略了引出电极17、发射极电极18及基极电极19。
如图1、2所示，第1实施方式中的半导体装置1a，首先在具有N型集电极层10的半导体基板2的一侧设置N＋型集电极层11。以与该N＋型集电极层11相接的方式设置集电极电极12（第1主电极）。
然后，在半导体基板2的另一侧设置P型基极层13（第1半导体层），在该P型基极层13的上侧的一部分上设置N＋型发射极层14（第2半导体层）。在P型基极层13及N＋型发射极层14的上侧设置绝缘膜15（第1绝缘膜）。对绝缘膜15使用例如二氧化硅（SiO2）等，但用其它绝缘材料也能够实施，并不特别限定。另外，如图1、2所示，该绝缘膜15具有与P型基极层13相对而设的基极开口部50（第1开口部），和与N＋型发射极层14相对而设的发射极开口部51（第2开口部）。
在上述绝缘膜15的上侧设置氮化膜16（第2绝缘膜）。对氮化膜16使用例如氮化硅（Si3N4）等，但不特别限定。本实施方式中的半导体装置1a的氮化膜16，如图1、2所示在基极开口部50与发射极开口部51之间设有氮化膜开口部52（第3开口部）。在该氮化膜开口部52和发射极开口部51设置引出电极17（第3主电极），在该引出电极17的上侧设置发射极电极18。并在基极开口部50设置基极电极19（第2主电极）。
对引出电极17使用例如掺杂有砷（As）的多晶硅等。此外，对发射极电极18及基极电极19使用铝（Al）等，对集电极电极12使用金（Au）、银（Ag）的浆糊等。但这些均只是一例，不做特别限定。
这里，氮化膜开口部52在图1、2中在发射极开口部51的长度方向上以对称的方式设置了两处，但这只是一例，其形成位置和个数不做特别限制。然而，为了进一步得到后述的第1实施方式的效果，如图1、2所示，在发射极开口部51的长度方向上以呈对称的方式设置，更容易得到效果。
如以上那样构成的半导体装置1a具有NPN型双极型晶体管构造。其动作原理是，首先，使以P型基极层13和N＋型集电极层11构成的PN结的正向偏压对基极电极19施加，使基极电流流动。由于该基极电流流动，具有NPN型双极型晶体管构造的半导体装置1a变为导通状态，电子从发射极电极18经由N＋型发射极层14、N型集电极层10及N＋型集电极层11向集电极电极12流动。即，电流从集电极电极12流向发射极电极18。
作为NPN型双极型晶体管的用途，能够举出放大作用、开关作用等。例如，放大作用表示从集电极流出的集电极电流与基极电流成比例地变化的作用。该放大作用，作为一例，用于携带电话等的信号放大。
在第1实施方式的半导体装置1a的情况下，通过在基极开口部50和发射极开口部51之间设置氮化膜开口部52（第3开口部），使对于半导体基板2（P型基极层13）具有压缩应力的引出电极17的效果相对增大，使对于半导体基板2（P型基极层13）具有拉伸应力的氮化膜16的影响减轻。作为其结果，能够抑制伴随半导体装置1a的制造工序的温度上升而产生的结晶缺陷。即，能够抑制半导体装置1a中产生的泄露电流（发射极电极18与基极电极19间的泄露电流）。
因此，能够解决泄露电流引起的种种问题。例如，能够使半导体装置1a的故障率降低，即，能够使半导体装置1a的寿命增加。此外，还能够抑制泄露电流带来的半导体装置1a的信号放大的不均一性。
这里，作为第1实施方式的变形例1，举出图3～5所示的变形例。图3是示出第1实施方式的变形例1中的半导体装置1b的构造的俯视图，图4是示出图3的B－B’线的剖面的纵剖视图，图5是示出图3的C－C’线的剖面的纵剖视图。另外，在图3中，省略了引出电极17、发射极电极18及基极电极19。此外，关于该变形例1的各部分，与图1和图2所示的半导体装置1a的各部为同一部分的用同一符号表示。
变形例1的半导体装置1b与第1实施方式的半导体装置1a的不同点，如图3所示，在于部分地设置了氮化膜16上所设的氮化膜开口部52这点。即，设置氮化膜开口部52的部分的纵剖视图如图4所示，与第1实施方式时相同。但未设氮化膜开口部52的部分的纵剖视图如图5所示，在绝缘膜15整面的上侧设有氮化膜16。
在变形例1的半导体装置1b中，也能抑制伴随制造工序的温度上升所产生的结晶缺陷。因此，能够抑制泄露电流（发射极电极18和基极电极19间的泄露电流）。
进而，作为第1实施方式的变形例2，举出了图6～8所示的变形例。图6是示出第1实施方式的变形例2中的半导体装置1c的构造的俯视图，图7是示出图6的D－D’线的剖面的纵剖视图，图8是示出图6的E－E’线的剖面的纵剖视图。另外，在图6中，省略了引出电极17、发射极电极18及基极电极19。此外，关于该变形例2的各部分，与图1和图2所示的半导体装置1a的各部分为同一部分的用同一符号表示。
变形例2的半导体装置1c与第1实施方式的半导体装置1a及第1实施方式的变形例1的半导体装置1b的不同点，如图6～8所示，在于没有将部分地在氮化膜16上设置的氮化膜开口部52以在发射极开口部51的长度方向对称的方式设置这一点。
在变形例2的半导体装置1c中，也能够抑制伴随制造工序的温度上升所产生的结晶缺陷。因此，能够抑制泄露电流（发射极电极18与基极电极19间的泄露电流）。
这里，作为比较例1，说明以往的半导体装置1d的构造。图9是示出比较例1的半导体装置1d的构造的俯视图。此外，图10是示出图9的F－F’线的剖面的纵剖视图。另外，在图9中，省略了引出电极17、发射极电极18及基极电极19。此外，关于该比较例1的各部，与图1和图2所示的半导体装置1a的各部为同一部分的用同一符号表示。
比较例1的半导体装置1d与实施方式的半导体装置1a、1b、1c的不同点在于未设氮化膜开口部52这点。具有这种构造的半导体装置1d，在温度随着制造工序上升时，产生泄露电流通过区域60，发生由其引起的泄露电流（发射极电极18与基极电极19间的泄露电流）。由于该泄露电流，生成例如半导体装置1d的破坏这样的问题。此外，产生泄露电流带来的对半导体装置1d的信号放大作用生成不均一性这样的问题等。
作为由于制造工序的温度上升而产生泄露电流通过区域60的理由，普遍认为是因为由于加热处理而发生热应力。即，第1实施方式、第1实施方式的变形例1、2及比较例1中，是由于温度上升时，氮化膜16对半导体基板2（P型基极层13、N＋型发射极层14）具有了拉伸应力。
所以，由于温度上升，氮化膜16的拉伸应力对半导体基板2（P型基极层13、N＋型发射极层14）起作用，在半导体基板2（P型基极层13、N＋型发射极层14）上产生刃型位错，这是结晶缺陷的一种，并产生图10所示的泄露电流通过区域60。另外，产生了刃型位错的半导体基板2（P型基极层13、N＋型发射极层14）的结晶内原子排列成为部分切断的状态。
为了解决这样的问题点，对于对半导体基板2（P型基极层13）具有拉伸应力的氮化膜16，举出以下的比较例2、3作为例子。
首先，说明比较例2的半导体装置1e。图11是示出比较例2的半导体装置1e的剖面的纵剖视图。另外，关于该比较例2的各部，对与图2所示的半导体装置1a的各部为同一部分的，用同一符号表示。
比较例2的半导体装置1e与第1实施方式的半导体装置1a、1b、1c及比较例1的半导体装置1d的不同点在于，不设氮化膜开口部52，并且氮化膜16的厚度比前述的半导体装置1d中的薄这点。作为设计这种构造的目的，能够举出：使对于半导体基板2（P型基极层13）的氮化膜16的拉伸应力的影响减轻，抑制泄露电流通过区域60的形成等。
但是，如果像比较例2那样较薄地形成氮化膜16，则在半导体装置1e的制造过程中，通过反应性离子蚀刻（Reactive Ion Etching：RIE）加工发射极电极18和基极电极19时，将生成图11所示的过蚀刻区域61。这是通过使强度对于RIE相对高的氮化膜16变薄从而达到绝缘膜15而引起的。绝缘膜15对RIE的强度相对较弱，容易被蚀刻。因此，产生过蚀刻区域61。
在具有这样的过蚀刻区域61的半导体装置1e的情况下，产生半导体基板2上的表面复合性漏电流这样的新问题，并成为半导体装置1e的破坏、特性劣化等的原因。
接下来，说明比较例3的半导体装置1f。图12是示出比较例3的半导体装置1f的剖面。另外，对于该比较例3的各部，与图2所示的半导体装置1a的各部为同一部分的，用同一符号表示。
比较例3的半导体装置1f与第1实施方式的半导体装置1a、1b、1c及比较例1、2的半导体装置1d、1e的不同点在于：不设氮化膜开口部52，与半导体装置1d相比，引出电极17的厚度相对较厚这点。具体而言，第1实施方式的半导体装置1a、1b、1c及比较例1、2的半导体装置1d、1e的情况下，引出电极17的厚度为约0.4μm，但比较例3的半导体装置1f的引出电极17的厚度变为0.5μm以上。作为设计这样的构造的目的，能举出：利用引出电极17所用的砷掺杂多晶硅对于半导体基板2（P型基极层13）具有压缩应力的特性。通过增厚引出电极17，能够使压缩应力增加，使氮化膜16的拉伸应力的影响减轻，抑制泄露电流通过区域60的形成。
但是，如果如比较例3那样较厚地形成引出电极17，则在半导体装置1f的制造过程中，在通过RIE加工发射极电极18和基极电极19时，产生如图12所示的残存电极62。这是发射极电极18和基极电极19间那样的狭窄区域，难以进行基于RIE的蚀刻，如比较例3那样增厚引出电极17，则发射极电极18和基极电极19间不能完全分断，就会产生残存电极62。
在具有这样的残存电极62的半导体装置1f的情况下，由于变为了发射极电极18与基极电极19电气性连接的状态，所以产生短路，将发生半导体装置1f的破坏。
在第1实施方式的半导体装置1a、1b、1c的情况下，通过在设置了相对半导体基板2（P型基极层13）具有压缩应力的引出电极17的氮化膜16上设置氮化膜开口部52，减轻了相对半导体基板2（P型基极层13）具有拉伸应力的氮化膜16的影响。第1实施方式的半导体装置1a，1b、1c的氮化膜16或引出电极17的厚度，与比较例1所示的以往的半导体装置1d的氮化膜16或引出电极17的厚度相同，所以不会产生比较例2、3那样的问题，能够抑制因氮化膜16的拉伸应力所形成的泄露电流通过区域60。
关于该效果，示出仿真的结果。图13是示出仿真中的半导体装置1a的各尺寸的俯视图。如图13所示，对基极开口部50及发射极开口部51的开口宽度为0.5μm，发射极开口部51间的长度为4.0μm，周长约100μm的情况，进行比较。
像以往的半导体装置1d那样不设氮化膜开口部52，用图13那样的尺寸进行仿真时，发射极电极18和基极电极19间的泄露电流约120nA。而在第1实施方式的半导体装置1a的情况下，约30nA。这样，通过如第1实施方式那样设置氮化膜开口部52，能够使发射极电极18和基极电极19间的泄露电流减轻约75%。
以下，参照图14说明第1实施方式的半导体装置1a的制造方法。图14的（a）～（h）是按每个制造工序示出的半导体装置1a的纵剖视图。
首先，如图14（a）所示，在成膜温度约900～1000℃下，在作为N＋／N型半导体的半导体基板2的一侧堆积绝缘膜15。然后离子注入作为P型杂质的硼（B），在退火温度约900～1000℃下进行退火处理。这里，在本实施方式中，假设了在绝缘膜15中使用SiO2，但这是一例，并不限定于SiO2。此外，离子注入举出了B作为一例，但只要是P型杂质离子即可，例如用二氟化硼（BF2）等也能够实施。
如图14（b）所示，通过退火处理使离子注入后的硼（B）热扩散，形成P型基极层13之后，在绝缘膜15的上侧在成膜温度约700℃下，形成氮化膜16。并如图14（b）所示，在氮化膜16的上侧形成抗蚀剂掩模70a。通过RIE对氮化膜16的一部分进行各向异性蚀刻，通过氧灰化去除抗蚀剂掩模70a，得到图14（c）所示的构造。
接下来，如图14（d）所示，最终在连接发射极电极18的部分以外形成抗蚀剂掩模70b，以氟化氢（HF）等对绝缘膜15进行湿法蚀刻。并通过氧灰化去除抗蚀剂掩模70b。
然后，在P型基极层13、绝缘膜15及氮化膜16的上侧堆积成为引出电极17的砷掺杂多晶硅后，如图14的（e）所示，形成抗蚀剂掩模70c，通过RIE在引出电极17上进行图案形成。通过氧灰化而去除抗蚀剂掩模70c后，在900～1000℃下进行退火处理，进行作为N型杂质的砷的热扩散，形成N＋发射极层14，得到图14（f）所示的构造。
然后，用氟化氢等对绝缘膜15进行湿法蚀刻，形成设置基极电极19的基极开口部50。另外，氮化膜16及作为砷掺杂多晶硅的引出电极17对于氟化氢有耐受性，所以仅绝缘膜15被湿法蚀刻。这样的、利用氮化膜16形成基极开口部50的方法，具有能在希望的位置正确地形成基极开口部50这样的优点。
接下来，如图14的（g）所示，在P型基极层13、绝缘膜15、氮化膜16及引出电极17的上侧使成为发射极电极18的Al等堆积，形成抗蚀剂掩模70d，然后，通过RIE进行图案形成而形成发射极电极18、基极电极19。而后，在半导体基板2的另一侧，使用金（Au）或银（Ag）浆糊材料等，形成集电极电极12。通过以上的工序，得到图14（h）所示的一实施方式的半导体装置1a。
前述的比较例1的半导体装置1d，在图14的制造工序中的退火处理的每个工序中，对半导体基板2（P型基极层13）施加拉伸应力，作为结果，形成图10所示的具有泄露电流通过区域60的半导体装置1d。
比较例2的半导体装置1e，在图14的（g）的阶段，最终通过RIE对发射极电极18和基极电极19进行图案形成时，将氮化膜16与比较例1的情况相比设计得相对较薄。由此，以RIE削除而达到绝缘膜15的可能性高，作为结果，形成具有图11所示的过蚀刻区域61的半导体装置1e。
比较例3的半导体装置1f，在图14的（g）的阶段，在最终通过RIE对发射极电极18和基极电极19进行图案形成时，将引出电极17设计得与比较例1的情况相比相对厚。由此，用难以进行发射极电极18和基极电极19间的那样的微细加工的RIE无法进行完全的图案形成，形成图12所示的具有残存电极62的半导体装置1f。
在本实施方式的情况下，通过设置氮化膜开口部52，能够抑制泄露电流通过区域60、过蚀刻区域61及残存电极62的形成而制造半导体装置1a。
作为绝缘膜15、氮化膜16及引出电极17的成膜方法，能够举出例如低压化学气相沉积法（Low Pressure Chemical Vapor Deposition：LPCVD），但也能够用其它方法形成膜。
作为退火处理方法，能够举出例如，快速退火处理（RTA：RapidThermal Annealing）、激光退火等，但并不特别限定。
对于发射极电极18及基极电极19，作为一例使用铝（Al）而进行了说明，但只要是导电性材料，即可实施，并不用特别限定。
（第2实施方式）
使用图15说明第2实施方式中的半导体装置1g。图15是示出第2实施方式中的半导体装置1g的剖面的纵剖视图。关于该第2实施方式的各部，与图2所示的第1实施方式的半导体装置1a的各部为同一部分的用同一符号表示。
第2实施方式的半导体装置1g与第1实施方式的不同之处在于，在设置了发射极电极18和基极电极19的半导体基板2的一侧，设有集电极电极12这点。作为集成电路（Integrated Circuit：IC）等进行利用时，成为第2实施方式那样的构造。
该构造，首先，在具有P－型半导体层23的半导体基板2中设置N＋型埋入集电极层20。在该N＋型埋入集电极层20的上侧设置N型集电极层10、P型基极层13。接下来，在该P型基极层13的上侧的一部分上设置N＋型发射极层14。此外，在N＋型埋入集电极层20的上侧，以与N型集电极层10相接的方式设置N＋型扩散集电极层21，在半导体基板2的两端设置N型耐压层22。
在N型集电极层10、P型基极层13、N＋型发射极层14、N＋型扩散集电极层21及N型耐压层22的上侧设置绝缘膜15。该绝缘膜15，如图15所示，具有以与P型基极层13相对的方式设置的基极开口部50、以与N＋型发射极层14相对的方式设置的发射极开口部51及以与N＋型扩散集电极层21相对的方式设置的集电极开口部53（第2开口部）。
在绝缘膜15的上侧设置氮化膜16。第2实施方式中的半导体装置1g的氮化膜16，如图15所示在基极开口部50和发射极开口部51之间、及基极开口部50和集电极开口部53之间设置氮化膜开口部52。在该氮化膜开口部52和发射极开口部51、及氮化膜开口部52和集电极开口部53分别设置引出电极17。在氮化膜开口部52和发射极开口部51上所设的引出电极17的上侧设置发射极电极18。此外，在氮化膜开口部52和集电极开口部53上所设的引出电极17的上侧设置集电极电极12。然后，在基极开口部50设置基极电极19。
氮化膜开口部52，如示出例如第1实施方式的俯视图的图1所示，沿着发射极开口部51的长度方向以成对称的方式设置两处，但这只是一例，其形成位置、个数不做特别限制。然而，为了进一步得到后述的效果，沿着发射极开口部51的长度方向以成对称的方式进行设置，将更容易得到效果。
如以上那样构成的半导体装置1g，也与第1实施方式的半导体装置1a同样地，具有NPN型双极型晶体管构造。其动作原理，首先，使以P型基极层13和N＋型扩散集电极层21（N＋型埋入集电极层20）构成的PN结的正向偏压向基极电极19施加，使基极电流流动。由于该基极电流流动，具有NPN型双极型晶体管构造的半导体装置1g成为导通状态，电子从发射极电极18经过N＋型发射极层14、N型集电极层10、N＋型埋入集电极层20及N＋型扩散集电极层21向集电极电极12流动。即，电流从集电极电极12流向发射极电极18。
在第2实施方式的半导体装置1g的情况下，也能够通过在基极开口部50和发射极开口部51之间、及基极开口部50和集电极开口部53之间设置氮化膜开口部52（第3开口部），抑制伴随半导体装置1g的制造工序的温度上升而产生的结晶缺陷，结果，能够抑制泄露电流（发射极电极18和基极电极19间的泄露电流）。因此，能够解决泄露电流所引起的种种问题。例如，能够降低半导体装置1g的故障率、即使半导体装置1g的寿命增加。此外，能够抑制泄露电流所带来的半导体装置1g的信号放大的不均一性。
（第3实施方式）
使用图16、图17说明第3实施方式中的半导体装置1h。图16是示出第3实施方式中的半导体装置1h的剖面的纵剖视图，17是示出第3实施方式中的半导体装置li的剖面的纵剖视图。关于该第3实施方式的各部，与图2所示的第1实施方式的半导体装置1a的各部为同一部分的用同一符号表示。
第3实施方式的半导体装置1h与第1实施方式的不同之处在于，将发射极开口部51及氮化膜开口部52设为锥状这点。
该构造上，首先，在具有N型集电极层10的半导体基板2的一侧设置N＋型集电极层11。以与该N＋型集电极层11相接的方式设置集电极电极12。
而后，在半导体基板2的另一侧设置P型基极层13，在该P型基极层13的上侧的一部分，设置N＋型发射极层14。在P型基极层13及N＋型发射极层14的上侧设置绝缘膜15。对绝缘膜15使用例如二氧化硅（SiO2）等，但用其它绝缘材料也能够实施，不特别限定。另外，如图16所示，该绝缘膜15具有以与P型基极层13相对的方式设置的基极开口部50、和以与N＋型发射极层14相对的方式设置的发射极开口部51。
在上述绝缘膜15的上侧设置氮化膜16。对氮化膜16使用例如氮化硅（Si3N4）等，但不特别限定。本实施方式中的半导体装置1a的氮化膜16，如图16所示，在基极开口部50和发射极开口部51之间设有氮化膜开口部52。
这里，在第3实施方式的半导体装置1h的情况下，发射极开口部51和氮化膜开口部52被设为锥状。具体而言，通过例如化学干法蚀刻（Chemical Dry Etching：CDE）法等，将与发射极开口部51和氮化膜开口部52接近的氮化膜16蚀刻为锥状。
对上述氮化膜开口部52和上述发射极开口部51设置引出电极17，在该引出电极17的上侧设置发射极电极18。而后，对基极开口部50设置基极电极19。
对引出电极17使用例如掺杂了砷（As）的多晶硅等。此外，对发射极电极18及基极电极19使用铝（Al）等，对集电极电极12使用金（Au）、银（Ag）浆糊等。然而，这些均只是一例，所以不进行特别限定。
这里，氮化膜开口部52，像例如示出第1实施方式的俯视图的图1那样地，沿发射极开口部51的长度方向以成对称的方式，设置两处，但这是一例，其形成位置及个数不进行特别限制。然而，为了进一步得到后述的效果，沿着发射极开口部51的长度方向以成对称的方式进行设置，则更容易得到效果。
如以上那样构成的半导体装置1h，也与第1实施方式的半导体装置1a同样地，具有NPN型双极型晶体管构造。其动作原理是，首先，使由P型基极层13和N＋型扩散集电极层21（N＋型埋入集电极层20）构成的PN结的正向偏压向基极电极19施加，使基极电流流动。由于该基极电流流动，具有NPN型双极型晶体管构造的半导体装置1h变为导通状态，电子从发射极电极18经由N＋型发射极层14、N型集电极层10、N＋型埋入集电极层20及N＋型扩散集电极层21向集电极电极12流动。即，电流从集电极电极12流向发射极电极18。
在第3实施方式的半导体装置1h的情况下，也能通过在基极开口部50和发射极开口部51之间、及基极开口部50和集电极开口部53之间设置氮化膜开口部52（第3开口部），抑制伴随半导体装置1h的制造工序的温度上升所产生的结晶缺陷，结果，能抑制泄露电流（发射极电极18与基极电极19间的泄露电流）。
此外，在第3实施方式中的半导体装置1h的情况下，将发射极开口部51和氮化膜开口部52设为锥状，即，使提供对半导体基板2的拉伸应力的氮化膜16相对减少。具体而言，与对半导体基板2具有拉伸应力的氮化膜16相接的、具有压缩应力的引出电极17的面积，在具有锥形的氮化膜开口部52的情况下增加。因此，能够进一步得到上述的效果。
由于以上的效果，能够解决泄露电流引起的种种问题。例如，能够使半导体装置1h的故障率降低，即、使半导体装置1h的寿命增加。此外，也能够抑制泄露电流带来的半导体装置1h的信号放大的不均一性。
另外，在想要将发射极接点设置得较微细的情况下（将发射极开口部51设置得微细的情况下），CDE法难以微细加工，所以期望是不将发射极开口部51设为锥状的方法等。具体而言，能举出图17所示的、仅将氮化膜开口部52设为锥状的半导体装置li那样的构造。
作为本发明实施方式中的半导体，能够采用例如硅（Si），但如果在形成对于半导体基板2提供拉伸应力的氮化膜16等的情况下，不限于Si，使用碳化硅（SiC）、氮化镓（GaN）等化合物半导体、或金刚石等宽禁带半导体也能够实施。
此外，作为制造方法，假定离子注入法而进行了说明，但使用外延生长法、使用离子注入法和外延生长法这两者的方法等，也能够实施，不进行特别限定。
以上说明了本发明的几个实施方式，但这些实施方式，是作为例子而提示的，并不意在限定发明的范围的。这些实施方式，能够以其它各种各样的形式进行实施，在不脱离发明的要旨的范围内，能够进行各种省略、置换、变更。这些实施方式、其变形，与发明的范围、要旨所包含的同样，包含在权利要求书所记载的发明和与其等同的范围内。

Claims (12)

1.一种半导体装置，其特征在于，具有：
第1导电型的半导体基板；
设于所述半导体基板的一个面侧的第2导电型的第1半导体层；
设于所述第1半导体层的第1导电型的第2半导体层；
具有以与所述第1半导体层相对的方式设置的第1开口部及以与所述第2半导体层相对的方式设置的第2开口部、并设于所述半导体基板的一个面的第1绝缘膜；
设于所述第1绝缘膜上并在所述第1开口部和所述第2开口部之间具有至少一个以上第3开口部的第2绝缘膜；
设于所述半导体基板的另一面的第1主电极；
设于所述第1开口部的第2主电极；以及
设于所述第2开口部和所述第3开口部的第3主电极。
2.根据权利要求1所记载的半导体装置，其特征在于，
沿着所述第2开口部的长度方向，部分地设置所述第3开口部。
3.根据权利要求1或2所记载的半导体装置，其特征在于，
在所述第2开口部的长度方向上以成对称的方式设置多个所述第3开口部。
4.根据权利要求1或2所记载的半导体装置，其特征在于，
所述第2绝缘膜对于所述半导体基板具有拉伸应力，所述第3主电极对于所述半导体基板具有压缩应力。
5.根据权利要求1或2所记载的半导体装置，其特征在于，
所述第2开口部及所述第3开口部的至少一个为锥状。
6.一种半导体装置，其特征在于，具有：
第1导电型的半导体基板；
设于所述半导体基板的一个面侧的第2导电型的第1半导体层；
设于所述第1半导体层的第1导电型的第2半导体层；
以与所述第1半导体层及所述第2半导体层相对的方式设置的第1绝缘膜；
设于所述第1绝缘膜上的第2绝缘膜；
设于所述半导体基板的另一面的第1主电极；
贯通所述第1绝缘膜及所述第2绝缘膜并与所述第1半导体层相接的第2主电极；以及
具有贯通所述第1绝缘膜及所述第2绝缘膜并与所述第2半导体层相接的部分、和贯通所述第2绝缘膜并与所述第1绝缘膜相接的部分的第3主电极。
7.一种半导体装置的制造方法，其特征在于，具有以下工序：
在第1导电型的半导体基板的一面侧设置第2导电型的第1半导体层的工序；
在所述第1半导体层设置第1导电型的第2半导体层的工序；
在所述1半导体层上设置第1绝缘膜的工序；
将与所述第1半导体层相对的第1开口部及与所述第2半导体层相对的第2开口部设于所述第1绝缘膜的工序；
在所述第1绝缘膜的上侧设置第2绝缘膜的工序；
在所述第1开口部和所述第2开口部之间，对所述第2绝缘膜设置至少一个以上的第3开口部的工序；
在所述半导体基板的另一面设置第1主电极的工序；
在所述第1开口部设置第2主电极的工序；以及
在所述第2开口部及所述第3开口部设置第3主电极的工序。
8.根据权利要求7所记载的半导体装置的制造方法，其特征在于，
所述第3开口部沿着所述第2开口部的长度方向部分地设置。
9.根据权利要求7或8所记载的半导体装置的制造方法，其特征在于，
所述第3开口部在所述第2开口部的长度方向上以成对称的方式设置。
10.根据权利要求7或8所记载的半导体装置的制造方法，其特征在于，
所述第1绝缘膜和所述第2绝缘膜、及所述引出电极的至少一个，通过低压化学气相沉积法而形成。
11.根据权利要求7或8所记载的半导体装置的制造方法，其特征在于，
所述第2开口部及所述第3开口部的至少一个形成为锥状。
12.根据权利要求7或8所记载的半导体装置的制造方法，其特征在于，
所述第2绝缘膜对于所述半导体基板具有拉伸应力，所述第3主电极对于所述半导体基板具有压缩应力。
CN2012103172960A 2011-11-28 2012-08-31 半导体装置及其制造方法 Pending CN103137674A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-259639 2011-11-28
JP2011259639 2011-11-28
JP2012-078381 2012-03-29
JP2012078381A JP5228123B1 (ja) 2011-11-28 2012-03-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN103137674A true CN103137674A (zh) 2013-06-05

Family

ID=48466071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103172960A Pending CN103137674A (zh) 2011-11-28 2012-08-31 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8866264B2 (zh)
JP (1) JP5228123B1 (zh)
CN (1) CN103137674A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4071852A (en) * 1975-07-03 1978-01-31 Rca Corporation Transistor having improved junction breakdown protection integrated therein
US4485393A (en) * 1978-05-16 1984-11-27 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with selective nitride layer over channel stop
JPH04317321A (ja) * 1991-04-17 1992-11-09 Fujitsu Ltd 半導体装置とその製造方法
CN103339731A (zh) * 2011-01-31 2013-10-02 飞兆半导体公司 具有过度生长的发射极的SiC双极结晶体管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3432920A (en) * 1966-12-01 1969-03-18 Rca Corp Semiconductor devices and methods of making them
JPS5235584A (en) * 1975-09-13 1977-03-18 Sony Corp Manufacturing process of semiconductor device
US5296391A (en) * 1982-03-24 1994-03-22 Nec Corporation Method of manufacturing a bipolar transistor having thin base region
JPS59169152A (ja) 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
US4752817A (en) * 1983-08-26 1988-06-21 International Business Machines Corporation High performance integrated circuit having modified extrinsic base
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
US5272357A (en) * 1989-11-30 1993-12-21 Canon Kabushiki Kaisha Semiconductor device and electronic device by use of the semiconductor
JPH06314696A (ja) * 1993-04-28 1994-11-08 Toshiba Corp 半導体装置およびその製造方法
JP2533293B2 (ja) 1994-06-23 1996-09-11 株式会社日立製作所 樹脂封止型半導体装置の製造方法
JPH10340863A (ja) 1997-06-09 1998-12-22 Toshiba Corp 半導体装置の製造方法
JP2001284282A (ja) * 2000-03-29 2001-10-12 Nec Corp バイポーラ半導体装置の製造方法
US6828649B2 (en) * 2002-05-07 2004-12-07 Agere Systems Inc. Semiconductor device having an interconnect that electrically connects a conductive material and a doped layer, and a method of manufacture therefor
JP2004095619A (ja) * 2002-08-29 2004-03-25 Denso Corp 半導体装置及びその製造方法
JP2006210790A (ja) * 2005-01-31 2006-08-10 Renesas Technology Corp 半導体装置およびその製造方法
KR100672682B1 (ko) * 2005-12-28 2007-01-24 동부일렉트로닉스 주식회사 바이폴라트랜지스터의 제조방법
US7821102B2 (en) * 2006-12-20 2010-10-26 Freescale Semiconductor, Inc. Power transistor featuring a double-sided feed design and method of making the same
JP2009021515A (ja) 2007-07-13 2009-01-29 Toshiba Corp 半導体装置、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4071852A (en) * 1975-07-03 1978-01-31 Rca Corporation Transistor having improved junction breakdown protection integrated therein
US4485393A (en) * 1978-05-16 1984-11-27 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with selective nitride layer over channel stop
JPH04317321A (ja) * 1991-04-17 1992-11-09 Fujitsu Ltd 半導体装置とその製造方法
CN103339731A (zh) * 2011-01-31 2013-10-02 飞兆半导体公司 具有过度生长的发射极的SiC双极结晶体管

Also Published As

Publication number Publication date
JP2013138168A (ja) 2013-07-11
US20130134564A1 (en) 2013-05-30
JP5228123B1 (ja) 2013-07-03
US8866264B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
US10074588B2 (en) Semiconductor devices with a thermally conductive layer and methods of their fabrication
CN1979889B (zh) 双极结型晶体管(bjt)及其形成方法
KR101928145B1 (ko) Rf 디바이스들의 성능을 개선시키기 위한 트래핑층 기판 적층 기술
CN104685613B (zh) 半导体装置、半导体装置的制造方法
CN103474478A (zh) 一种碳化硅sbd器件
CN105470121A (zh) 形成晶体管的方法、衬底图案化的方法及晶体管
CN105990451A (zh) 半导体装置
US9269765B2 (en) Semiconductor device having gate wire disposed on roughened field insulating film
US9064886B2 (en) Heterojunction bipolar transistor having a germanium extrinsic base utilizing a sacrificial emitter post
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
CN114068713A (zh) 半导体装置
CN100521229C (zh) 半导体装置及其制造方法
US9209264B2 (en) Heterojunction bipolar transistor having a germanium raised extrinsic base
US9472395B2 (en) Semiconductor arrangement including buried anodic oxide and manufacturing method
US7923330B2 (en) Method for manufacturing a semiconductor device
CN103137674A (zh) 半导体装置及其制造方法
CN105990432A (zh) 半导体装置及其制造方法
CN109962103B (zh) 三极管及其制造方法
JP6648743B2 (ja) 炭化珪素半導体装置の製造方法
CN105990455A (zh) 半导体装置
CN105185841A (zh) 一种场效应二极管及其制作方法
CN205508823U (zh) 绝缘隔离半导体器件
JP2013247297A (ja) 半導体デバイスおよびその製造方法
KR102008460B1 (ko) 초정렬 바이폴라 트랜지스터의 제조방법
JP2006202862A (ja) ヘテロ接合半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170822

AD01 Patent right deemed abandoned