JP2013083679A5 - - Google Patents

Claims (14)

1. 薄膜トランジスタを含む画素を複数有し、画像を表示するための領域である表示領域と、
   前記表示領域の外側に形成され、ダミー画素を複数有するダミー画素領域と、
   前記薄膜トランジスタのゲートに接続されるゲート信号線と、
   前記ゲート信号線を駆動する駆動回路とを備え、
   前記ダミー画素は、
   前記薄膜トランジスタのゲート信号線と平行なダミーゲート信号線と、
   前記ダミーゲート信号線と絶縁層を介して交差する半導体層と、を有し、
   前記駆動回路は前記ダミーゲート信号線に信号を出力するダミー駆動回路を有し、
   前記半導体層には、一の電極のみが接続される、ことを特徴とする表示装置。
2. 前記一の電極は、前記表示領域において表示するための画像データが印加される画像データ信号線と同じ導電層である、ことを特徴とする請求項１に記載の表示装置。
3. 前記ダミーゲート信号線は、前記表示領域の前記薄膜トランジスタのゲート信号線と同じ層に同じ幅で形成され、
   前記ダミー画素の半導体層は、前記ダミーゲート信号線と交差する部分において前記表示領域の前記薄膜トランジスタの半導体層と同じ層に同じ幅で形成されている、ことを特徴とする請求項１又は２に記載の表示装置。
4. 前記表示領域の表示面に垂直な視野において、前記ダミー画素が形成される面積は、前記表示領域において前記薄膜トランジスタが形成される面積より小さい、ことを特徴とする請求項１乃至３のいずれか一項に記載の表示装置。
5. 前記ダミー画素領域は、前記表示領域の画素において前記薄膜トランジスタを介して画像データ信号が印加される画素電極と同じ層に形成されたダミー画素電極を更に有し、
   前記ダミー画素電極は、前記画素電極と対となって液晶の配向を制御する共通電極と電気的に接続されている、ことを特徴とする請求項１乃至４のいずれか一項に記載の表示装置。
6. 前記薄膜トランジスタ及び前記ダミー画素の半導体層は、低温ポリシリコンで形成されている、ことを特徴とする請求項１乃至５のいずれか一項に記載の表示装置。
7. ＩＰＳ（In Plane Switching）方式で前記液晶の配向を制御する、ことを特徴とする請求項１乃至６のいずれか一項に記載の表示装置。
8. 薄膜トランジスタを含む画素を複数有し、画像を表示するための領域である表示領域と、
   前記表示領域の外側に形成され、ダミー画素を複数有するダミー画素領域と、
   前記薄膜トランジスタに形成された薄膜トランジスタの半導体層と、
   前記薄膜トランジスタの半導体層と絶縁膜を介して交差するゲート信号線と、
   前記薄膜トランジスタの半導体層の前記ゲート信号線を挟んだ一方の領域に映像信号を供給する映像信号線と、
   前記薄膜トランジスタの半導体層の前記ゲート信号線を挟んだ他方の領域に接続された画素電極と、
   前記ゲート信号線を駆動する駆動回路とを備え、
   前記ダミー画素は、
   前記薄膜トランジスタのゲート信号線と平行なダミーゲート信号線と、
   前記ダミーゲート信号線と前記絶縁層を介して交差するダミー画素の半導体層と、を有し、
   前記駆動回路は前記ダミーゲート信号線に信号を出力するダミー駆動回路を有し、
   前記映像信号線は前記ダミー画素の半導体層のダミーゲート信号線を挟んだ一方の領域と電気的に接続されることを特徴とする表示装置。
9. 前記ダミーゲート信号線は、前記表示領域の前記薄膜トランジスタのゲート信号線と同じ層に形成されている、ことを特徴とする請求項８に記載の表示装置。
10. 前記ダミー画素の半導体層は、前記ダミーゲート信号線と交差する部分において前記薄膜トランジスタの半導体層と同じ層に形成されている、ことを特徴とする請求項８に記載の表示装置。
11. 前記ダミーゲート信号線と前記ゲート信号線は複数形成され、隣り合う２本の前記ダミーゲート信号線の間隔は、隣り合う２本のゲート信号線の間隔よりも狭いことを特徴とする請求項８に記載の表示装置。
12. 前記画素は、前記画素電極と対となって液晶の配向を制御する共通電極を有し、
    前記ダミー画素は、画素の画素電極と同じ層に形成されたダミー画素電極を更に有し、
    前記ダミー画素電極は、前記共通電極と電気的に接続されている、ことを特徴とする請求項８に記載の表示装置。
13. 前記ダミー画素の半導体層は、低温ポリシリコンで形成されている、ことを特徴とする請求項８に記載の表示装置。
14. ＩＰＳ（In Plane Switching）方式で前記液晶の配向を制御する、ことを特徴とする請求項８に記載の表示装置。