JP2012517704A - 半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法 - Google Patents

半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法 Download PDF

Info

Publication number
JP2012517704A
JP2012517704A JP2011549430A JP2011549430A JP2012517704A JP 2012517704 A JP2012517704 A JP 2012517704A JP 2011549430 A JP2011549430 A JP 2011549430A JP 2011549430 A JP2011549430 A JP 2011549430A JP 2012517704 A JP2012517704 A JP 2012517704A
Authority
JP
Japan
Prior art keywords
connection
sintering
semiconductor
layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011549430A
Other languages
English (en)
Other versions
JP5731990B2 (ja
Inventor
コック，マティアス
アイゼレ，ロナルド
Original Assignee
ダンフォス・シリコン・パワー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダンフォス・シリコン・パワー・ゲーエムベーハー filed Critical ダンフォス・シリコン・パワー・ゲーエムベーハー
Publication of JP2012517704A publication Critical patent/JP2012517704A/ja
Application granted granted Critical
Publication of JP5731990B2 publication Critical patent/JP5731990B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Filtering Materials (AREA)

Abstract

本発明は、温度負荷工程によって、高温および温度変化に強い接続を半導体モジュールと半導体デバイスとの間に形成する方法に関するものである。この方法では、後に個々の半導体チップが接合される領域に、金属粉懸濁液が塗布されて、この懸濁液層を乾燥させることで揮発性物質を放出させて、多孔質層を形成する。そして、懸濁液層を通した完全な焼結を実施することなく、多孔質層は予め圧縮される。焼結によって、半導体チップを、基板、他の半導体、または回路基板からなるグループからの接続相手に接続する、導電性かつ熱伝導性の強固な接続を得る。その接続は、加圧することなく加熱によって形成された焼結接合であり、これは乾燥された金属粉懸濁液からなるもので、接続相手との予圧工程を経て、まず接続相手との接触を搬送可能に固定され、そして無加圧での加熱焼結が施されたものである。
【選択図】図５

Description

本発明は、温度負荷工程によって、半導体構造体と半導体モジュールとの高温および温度変化に強い接続を形成する方法に関するものである。
特に自動車（ハイブリッド車）用のパワーエレクトロニクスへの高まる需要によって、製造されるパワー半導体部品のパーツ数が著しく増加している。当然のことながら自動車生産との関連でできるだけ低く維持されなくてはならないコストに対応するため、製造方法は絶えず最適化されている。
費用のかかる焼結接合の製造工程は、例えば本出願人の特許文献１に記載されているが、実際の焼結（いわゆる最終焼結）には３０ＭＰａを超える圧力が必要であり、これを特別な装置によって数秒から数分の間、加えなければならない。
一方、切断が難しい、乾燥・加熱工程を終えた金属粉懸濁液の乾燥層を、“切断できる”ように予め低圧を加えて圧縮することは、上記文献で既に知られている。
さらに、周知の半田付け工程では、ワークピースを適切な温度で加熱することにより、ワークピース上に配された半田材料が融解して、しっかりとした半田付け接続を形成することが可能であることが知られている。
独国特許１０２００６０３３０７３号
本発明は、適切な金属粉懸濁液を選択して、これを、局所的に例えば５ＭＰａといった低い圧力を加えるか、あるいは例えば２５０℃で加熱することで活性化させて、焼結プロセスを開始させることができるという知識に基づくものであり、これによって、後の製造工程で処理を行うために搬送することが可能である程度にまで固定することができる。
この場合、臨界焼結圧力を加える必要のない接合手段により、電極面をもつ電気部品が、いくつかの製造工程を経て、基板材料に接合されている銀あるいは金の面に接続される。
これにより、本発明の方法は、高価な加圧装置を用いることなく実行することが可能であり、サイクル速度をかなり高くしても、焼結接合によりモジュールを構成することが可能である。
この場合、基板材料として、例えば、有機導体板（ＰＣＢ、セラミック導体板、ＤＢＣ、メタルコア・プリント導体板、ＩＭＳまたは導体リードフレーム、リードフレーム、セラミック・ハイブリッド回路基板、など）のような回路基板を用いることが可能となる。電気部品は、パッケージ化されていない半導体部品、あるいは成形品すなわちパッケージ化された半導体部品とすることができる。電気接触接続部、ＳＭＤモジュールなども、本発明の接合プロセスにより接続することが可能である。
２０〜３０ＭＰａのほぼ等静圧で同時加圧すると共に接合相手をおよそ２２０℃で同時に加熱することにより接続を形成する、いわゆる低温焼結との違いは、それよりずっと低い圧力で迅速に、すなわち数秒の間加熱することで接続を形成することが可能であることである。
さらには、従来技術のつぎのような問題を回避することができる。
従来のように高圧で加熱すると、接合相手の材料内で誘発される静的及び動的ストレスが増加し、これによって、非常に脆い材料である例えばパッケージ化されていないシリコン半導体デバイスやセラミック導体板にクラックが生じる。
このような材料の生来の脆弱性は、従来の処理方法において課題であった。シリコン・チップには、最初から既に微小クラックがあり、切断時に、切断面においてそのクラックが進行してしまっていた（いわゆるチッピング）。セラミック導体板では、割れ目により予め部分的に損傷させたものがレーザー切断されていた。
従来の低温焼結の場合、問題のクラックが大きくなって破壊に至るようなことは、後に高圧処理が行われる時になって初めて観測されていた。一部の非平面的な部品の場合、その複雑な３次元形状と脆弱性（例えば、ＳＭＤ抵抗、およびＳＭＤコンデンサ）のせいで、前には亀裂がなかった処理領域が、低温焼結により直接損傷されることがある。
本発明の方法によると、従来技術に比較して、４つの優れた点がある。
・電子部品の配置および固定が、その部品を回路基板上で所望の位置に維持するのにちょうど適した小さな力で行われる。
・固定と焼結が２つの別のプロセスである。固定は、主に、接合部表面の引っ掛かりと銀接着層により行われる。
・続く焼結は、温度が１７０℃から３００℃であるオーブンの中で加圧することなく可能であり、このため、生産ラインに入れることが容易である。
・焼結品質を向上させるため、特定の金属懸濁液の層に応じて、不活性ガス雰囲気または反応ガス雰囲気を選択することができる。例えば、窒素は不活性ガスとして適しており、また、フォーミングガスあるいはギ酸を含んだ不活性ガスを反応ガスとして用いることができる。
固定における引っ掛かりは、雪だるまを転がしたときに雪の結晶がくっつくことに例えることができる。表面が粗いことと、圧縮が可能であることによって、層の厚さを大きく減らすことなく噛み合うことになる。
本発明の更なる利点および特徴は、添付の図面を参照して以下で行われる好ましい実施形態の説明により明らかになるであろう。
図１は、予め塗布され乾燥された金属懸濁液層の上方に配置された、メタライズされた部品である。 図２は、低圧で互いに固定された図１のエレメントである。 図３は、好ましく完全な保持能力の焼結を提供するための無加圧加熱工程の後の、図２のエレメントである。 図４は、図１のように予め塗布され乾燥された金属懸濁液層の上方にある、下面と上面をメタライズされた部品である。 図５は、低圧で固定された図４のエレメント、およびこれらの上方に離れて配置された接触タブである。 図６は、接触タブも他のエレメントと低圧で固定された、図５のエレメントである。 図７は、すべての固定された接触位置で好ましく完全な保持能力の焼結を提供するための無加圧加熱工程の後の、図６のエレメントである。
ステップ１：
基板材料またはチップの裏側、あるいは好ましい実施形態では接合される両方の面に、好ましくはステンシル印刷により、銀粒子を含む均一な厚さの層が形成される。これは、部品が配置される場所に選択的に形成されるか、あるいはチップの場合はその表面全体に形成される。その他の形成方法、特に吹付けも考えられる。しかし、銀粒子溶液でのディッピングあるいはスピンオンによると、層の厚さが変動するという問題が生じる。
ステップ２：
塗布された後のコーティングは乾燥されて、これにより、揮発性有機物質が取り除かれる。プロセスの高いサイクル速度を保証するため、１５０℃までの温度をサポートしている。このようにして作られた乾燥層は、高空隙率で高粗度である。
このステップが省略されて、いわゆる“ウェット塗布”とされた場合、そのときまだ溶剤懸濁液の中で動くことができる銀粒子が、脱ガス時にも移動可能であり、これによって、層の中に溶剤の放出チャネルが形成されるという懸念がある。このようなチャネルは、極めて望ましくない微小クラックを生じさせる。従って、層を完全に乾燥させることは、金属懸濁液が熱的に活性化される成分を含んでいるかどうかに関わらず、この方法の不可欠な部分である。しかしながら、そのような組成物は、好ましくは、１５０℃の乾燥温度では追加の発熱エネルギーが放出されないように選択され、そのような放出は２５０℃といったずっと高い温度でのみ可能である。
金属粉懸濁液の選択された組成と協調して、プロセスを加速させるため、乾燥温度は十分高くされるが、それでも焼結が早く生じすぎないように選択される。
ステップ３：
電気部品はグリップ装置と配置装置により所定の位置に動かされ、それらの部品に塗布された片面あるいは両面の銀層に力が加えられることで、互いにうまく押し付けられて、互いに引っ掛かる。これは、０．１〜３秒の短い配置プロセスであり、粗い表面が変形して互いに引っ掛かるようにするのに要する力は非常に大きい。引っ掛かりによる固定は、後の使用のための要件を満たす必要はなく、製造工程での移動中にずれ落ちない程度に強ければよい。
先に雪の例で説明したように、銀または金の表面の粗い乾燥金属層が、２次元で噛み合っていることにより、簡単な付着が提供される。同様にして、雪玉はコンクリート壁に付着したり、あるいは雪玉を作るときには雪自体にも付着したりする。
このときの付着は室温では不十分であり、例えば１５０℃まで温度をまた上げることで、付着を向上させることができる。これは、“雪”の例の場合のベタ雪と同じである。
ステップ４：
第４のステップでは、このように固定された部品に対して、加圧を伴うことなくその後の熱処理が最終的に実施されて、接合相手の境界面で銀原子の拡散が生じ、またその逆も生じて、これにより、高温および温度変化に強い望ましい接続が形成される。これは自動車に適しており、安定した接続が何年も持続することもある。
図１は、通常の方法により予めメタライズされた部品を示しており、その部品が金属懸濁液層の上方に配置されている。この層は、例えばおよそ５０ミクロンで予め塗布されて１４０℃未満の温度で数分間（好ましくは１〜３分）乾燥されたものである。この層を予め適切に圧縮することで、より良く保つことができ、部品の固定の前に既に層に擦り傷ができてしまうことを防止できる。
さらに、接続相手の１つの変形例として、同じかまたは類似の方法で、すなわち予め実施したメタライゼーションに用いたような方法で、層が形成されたものとすることができ、これはさらに焼結されたものである。これを、単に乾燥されたペースト／懸濁液であって、焼結されていない層とすることもできる。
そして、エレメント（図２参照）は、低圧で１つに固定される。この場合、圧力は１〜１０ＭＰａであり、好ましくは２〜６ＭＰａであり、さらに、本実施形態では、５ＭＰａ未満で１秒間実施されることがより好ましい。
図３は、ペーストに応じた標準的には２３０℃超である温度で無加圧加熱工程を実施した後の、図２のエレメントを示しており、これによって、好ましく完全な保持能力の焼結が提供される。反応性プロセスガスによって焼結を加速させることができる。
図４〜７は、多くの考え得るエレメントを代表する接触タブが、低圧で、アセンブリに同様に固定される様子を示している。
非常に効果的な方法では、接触タブに低圧を加えて、これを搬送可能となるように他のエレメントに予め固定し、最後に、すべての固定された接触位置で（例えば、もっと多くの接触タブがある場合）好ましく完全な保持能力の焼結を提供するための無加圧加熱工程を実施することで、高温および温度変化に強い望ましい接続であって、何年もの間の安定した接続が得られる（図７）。
本発明の方法は、温度負荷工程によって、高温および温度変化に強い接続を半導体モジュールと半導体デバイスとの間に形成する。この方法では、後に個々の半導体チップが接合される領域には、金属粉懸濁液が塗布されて、この懸濁液層を乾燥させることで揮発性物質を放出させて、多孔質層を形成する。そして、懸濁液層を通した完全な焼結を実施することなく、多孔質層は予め圧縮される。焼結によって、半導体チップを、基板、他の半導体、または回路基板からなるグループから選択される接続相手に接続する、導電性かつ熱伝導性の強固な接続を得る。その接続は、加圧することなく加熱によって形成された焼結接合であり、これは乾燥された金属粉懸濁液からなるもので、接続相手との予圧工程を経て、まず接続相手との接触を搬送可能に固定され、そして無加圧での加熱焼結が実施されたものである。これを１つの好ましい実施形態において拡張して、接続相手の１つより多くの面に金属懸濁液を塗布することもできる。
さらに、焼結品質を向上させるため、加熱の際に（密閉されたチェンバ内の）雰囲気に不活性ガスまたは反応ガスを混入することができる。不活性ガスは、主成分として窒素を含むものであることが好ましい。反応ガスは、その主成分がフォーミングガスであるものとすることができる。
本発明は、半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法に関するものである。
特に自動車（ハイブリッド車）用のパワーエレクトロニクスへの高まる需要によって、製造されるパワー半導体部品のパーツ数が著しく増加している。当然のことながら自動車生産との関連でできるだけ低く維持されなくてはならないコストに対応するため、製造方法は絶えず最適化されている。
費用のかかる焼結接合の製造工程は、例えば本出願人の特許文献１に記載されているが、実際の焼結（いわゆる最終焼結）には３０ＭＰａを超える圧力が必要であり、これを特別な装置によって数秒から数分の間、加えなければならない。
一方、切断が難しい、乾燥・加熱工程を終えた金属粉懸濁液の乾燥層を、“切断できる”ように予め低圧を加えて圧縮することは、上記文献で既に知られている。
さらに、周知の半田付け工程では、ワークピースを適切な温度で加熱することにより、ワークピース上に配された半田材料が融解して、しっかりとした半田付け接続を形成することが可能であることが知られている。
独国特許１０２００６０３３０７３号
本発明は、適切な金属粉懸濁液を選択して、これを、局所的に例えば５ＭＰａといった低い圧力を加えるか、あるいは例えば２５０℃で加熱することで活性化させて、焼結プロセスを開始させることができるという知識に基づくものであり、これによって、後の製造工程で処理を行うために搬送することが可能である程度にまで固定することができる。
この場合、臨界焼結圧力を加える必要のない接合手段により、電極面をもつ電気部品が、いくつかの製造工程を経て、基板材料に接合されている銀あるいは金の面に接続される。
これにより、本発明の方法は、高価な加圧装置を用いることなく実行することが可能であり、サイクル速度をかなり高くしても、焼結接合によりモジュールを構成することが可能である。
この場合、基板材料として、例えば、有機導体板（ＰＣＢ、セラミック導体板、ＤＢＣ、メタルコア・プリント導体板、ＩＭＳまたは導体リードフレーム、リードフレーム、セラミック・ハイブリッド回路基板、など）のような回路基板を用いることが可能となる。電気部品は、パッケージ化されていない半導体部品、あるいは成形品すなわちパッケージ化された半導体部品とすることができる。電気接触接続部、ＳＭＤモジュールなども、本発明の接合プロセスにより接続することが可能である。
２０〜３０ＭＰａのほぼ等静圧で同時加圧すると共に接合相手をおよそ２２０℃で同時に加熱することにより接続を形成する、いわゆる低温焼結との違いは、それよりずっと低い圧力で迅速に、すなわち数秒の間加熱することで接続を形成することが可能であることである。
さらには、従来技術のつぎのような問題を回避することができる。
従来のように高圧で加熱すると、接合相手の材料内で誘発される静的及び動的ストレスが増加し、これによって、非常に脆い材料である例えばパッケージ化されていないシリコン半導体デバイスやセラミック導体板にクラックが生じる。
このような材料の生来の脆弱性は、従来の処理方法において課題であった。シリコン・チップには、最初から既に微小クラックがあり、切断時に、切断面においてそのクラックが進行してしまっていた（いわゆるチッピング）。セラミック導体板では、割れ目により予め部分的に損傷させたものがレーザー切断されていた。
従来の低温焼結の場合、問題のクラックが大きくなって破壊に至るようなことは、後に高圧処理が行われる時になって初めて観測されていた。一部の非平面的な部品の場合、その複雑な３次元形状と脆弱性（例えば、ＳＭＤ抵抗、およびＳＭＤコンデンサ）のせいで、前には亀裂がなかった処理領域が、低温焼結により直接損傷されることがある。
本発明の方法によると、従来技術に比較して、４つの優れた点がある。
・電子部品の配置および固定が、その部品を回路基板上で所望の位置に維持するのにちょうど適した小さな力で行われる。
・固定と焼結が２つの別のプロセスである。固定は、主に、接合部表面の引っ掛かりと銀接着層により行われる。
・続く焼結は、温度が１７０℃から３００℃であるオーブンの中で加圧することなく可能であり、このため、生産ラインに入れることが容易である。
・焼結品質を向上させるため、特定の金属懸濁液の層に応じて、不活性ガス雰囲気または反応ガス雰囲気を選択することができる。例えば、窒素は不活性ガスとして適しており、また、フォーミングガスあるいはギ酸を含んだ不活性ガスを反応ガスとして用いることができる。
固定における引っ掛かりは、雪だるまを転がしたときに雪の結晶がくっつくことに例えることができる。表面が粗いことと、圧縮が可能であることによって、層の厚さを大きく減らすことなく噛み合うことになる。
本発明の更なる利点および特徴は、添付の図面を参照して以下で行われる好ましい実施形態の説明により明らかになるであろう。
図１は、予め塗布され乾燥された金属懸濁液層１２の上方に配置された、メタライズされた部品１６である。 図２は、低圧で互いに固定された図１のエレメントである。 図３は、好ましく完全な保持能力の焼結２４を提供するための無加圧加熱工程の後の、図２のエレメントである。 図４は、図１のように予め塗布され乾燥された金属懸濁液層１２の上方にある、下面と上面をメタライズされた部品１６である。 図５は、低圧で固定された図４のエレメント、およびこれらの上方に離れて配置された接触タブ５０である。 図６は、接触タブ５０も他のエレメント１０，１６と低圧で固定された、図５のエレメントである。 図７は、すべての固定された接触位置で好ましく完全な保持能力の焼結７０を提供するための無加圧加熱工程の後の、図６のエレメントである。
ステップ１：
基板材料１０またはチップ１６の裏側、あるいは好ましい実施形態では接合される両方の面に、好ましくはステンシル印刷により、銀粒子を含む均一な厚さの層１２，１４が形成される。これは、部品が配置される場所に選択的に形成されるか、あるいはチップ１６の場合はその表面全体に形成される。その他の形成方法、特に吹付けも考えられる。しかし、銀粒子溶液でのディッピングあるいはスピンオンによると、層の厚さが変動するという問題が生じる。
ステップ２：
形成された後、層１２，１４は乾燥されて、これにより、揮発性有機物質が取り除かれる。プロセスの高いサイクル速度を保証するため、１５０℃までの温度をサポートしている。このようにして作られた乾燥層は、高空隙率で高粗度である。
このステップが省略されて、いわゆる“ウェット塗布”とされた場合、そのときまだ溶剤懸濁液の中で動くことができる銀粒子が、脱ガス時にも移動可能であり、これによって、層の中に溶剤の放出チャネルが形成されるという懸念がある。このようなチャネルは、極めて望ましくない微小クラックを生じさせる。従って、層１２を完全に乾燥させることは、金属懸濁液が熱的に活性化される成分を含んでいるかどうかに関わらず、この方法の不可欠な部分である。しかしながら、そのような組成物は、好ましくは、１５０℃の乾燥温度では追加の発熱エネルギーが放出されないように選択され、そのような放出は２５０℃といったずっと高い温度でのみ可能である。
金属粉懸濁液の選択された組成と協調して、プロセスを加速させるため、乾燥温度は十分高くされるが、それでも焼結が早く生じすぎないように選択される。
ステップ３：
電気部品１６はグリップ装置と配置装置により所定の位置に動かされ、それらの部品１０，１６に塗布された片面の銀層１２あるいは両面の銀層１２，１４に力が加えられることで、互いにうまく押し付けられて、互いに引っ掛かる。これは、０．１〜３秒の短い配置プロセスであり、粗い表面２０が変形して互いに引っ掛かるようにするのに要する力は非常に大きい。引っ掛かりによる固定は、後の使用のための要件を満たす必要はなく、製造工程での移動中にずれ落ちない程度に強ければよい。
先に雪の例で説明したように、銀または金の表面の粗い乾燥金属層が、２次元で噛み合っていることにより、簡単な付着が提供される（図２、図６）。同様にして、雪玉はコンクリート壁に付着したり、あるいは雪玉を作るときには雪自体にも付着したりする。
このときの付着は室温では不十分であり、例えば１５０℃まで温度をまた上げることで、付着を向上させることができる。これは、“雪”の例の場合のベタ雪と同じである。
ステップ４：
第４のステップでは、このように固定された部品１６に対して、加圧を伴うことなくその後の熱処理が最終的に実施されて、接合相手の境界面２０で銀原子の拡散が生じ、またその逆も生じて、これにより、高温および温度変化に強い望ましい接続２４が形成される。これは自動車に適しており、安定した接続が何年も持続することもある。
図１は、通常の方法により予めメタライズ（１４）された部品１６を示しており、その部品１６が金属懸濁液層１２の上方に配置されている。この層１２は、例えばおよそ５０ミクロンで予め塗布されて１４０℃未満の温度で数分間（好ましくは１〜３分）乾燥されたものである。この層１２を予め適切に圧縮することで、より良く保つことができ、部品１６の固定の前に既に層に擦り傷ができてしまうことを防止できる。
さらに、接続相手の１つの変形例として、同じかまたは類似の方法で、すなわち予め実施したメタライゼーションに用いたような方法で、層１４が形成されたものとすることができ、これはさらに焼結されたものである。これを、単に乾燥されたペースト／懸濁液であって、焼結されていない層とすることもできる。
そして、エレメント１０，１６（図２参照）は、低圧で１つに固定される。この場合、圧力は１〜１０ＭＰａであり、好ましくは２〜６ＭＰａであり、さらに、本実施形態では、５ＭＰａ未満で１秒間実施されることがより好ましい。
図３は、ペーストに応じた標準的には２３０℃超である温度で無加圧加熱工程を実施した後の、図２のエレメントを示しており、これによって、好ましく完全な保持能力の焼結２４が提供される。反応性プロセスガスによって焼結を加速させることができる。
図４〜７は、多くの考え得るエレメントを代表する接触タブ５０が、低圧で、アセンブリに同様に固定される様子を示している。
非常に効果的な方法では、接触タブ５０に低圧を加えて、これを搬送可能となるように他のエレメント１０，１６に予め固定し、最後に、すべての固定された接触位置で（例えば、もっと多くの接触タブがある場合）好ましく完全な保持能力の焼結７０を提供するための無加圧加熱工程を実施することで、高温および温度変化に強い望ましい接続であって、何年もの間の安定した接続が得られる（図７）。
本発明の方法は、温度負荷工程によって、高温および温度変化に強い接続を半導体モジュールと半導体デバイスとの間に形成する。この方法では、後に個々の半導体モジュールの接合される領域には、金属粉懸濁液が塗布されて、この懸濁液層１２を乾燥させることで揮発性物質を放出させて、多孔質層を形成する。そして、懸濁液層１２全体にわたる完全な焼結を実施することなく、多孔質層は予め圧縮される。焼結によって、半導体モジュール１０を、基板１０、他の半導体１６、または回路基板からなるグループから選択される接続相手１０に接続する、導電性かつ熱伝導性の強固な接続２４，７０を得る。その接続は、加圧することなく加熱によって形成された焼結接合であり、これは乾燥された金属粉懸濁液１２からなるもので、接続相手との予圧工程を経て、まず接続相手との接触を搬送可能に固定され（図２、図６）、そして無加圧での加熱焼結が実施されたものである。これを１つの好ましい実施形態において拡張して、接続相手の１つより多くの面に金属懸濁液を塗布することもできる。
さらに、焼結品質を向上させるため、加熱の際に（密閉されたチェンバ内の）雰囲気に不活性ガスまたは反応ガスを混入することができる。不活性ガスは、主成分として窒素を含むものであることが好ましい。反応ガスは、その主成分がフォーミングガスであるものとすることができる。

Claims (5)

  1. 温度負荷工程によって、半導体構造体と半導体モジュールとの高温および温度変化に強い接続を形成する方法であって、
    接続される個々の半導体モジュールの領域は、金属粉懸濁液でおおわれており、
    中止層は、多孔質層の不安定な構成要素生成の中でガスを除去すると共に乾燥され、
    多孔質層は、全体で中止層を突き通っている完全な焼結を必要とせずに、その後前圧縮され、
    半導体要素を、基板、他の半導体または回路基板のグループの接続相手と熱的および電気的に堅固に接続するために、接続は、温度増加によって圧力なしで発生する焼結接続であり、前圧縮ステップで、接続パートナーとの第１の移動可能な接触を受信して、温度焼結の間、圧力なしで固定した乾燥金属粉懸濁液からなる焼結接続によって特徴づけられる方法。
  2. 接続パートナーの複数の側が金属懸濁液コーティングを備えているという点を特徴とする請求項１に記載の方法。
  3. 焼結品質を改善するために、空気が不活性であるか反応性ガスで豊かにされるという点を特徴とする、請求項１または２に記載の方法。
  4. 焼結品質を改善するために、温度焼結が窒素において起こるという点を特徴とする、請求項１乃至３、いずれかに記載の方法。
  5. 焼結品質を改善するために、乾燥させることがガスを形成する際に起こるという点を特徴とする、請求項１乃至４、いずれかに記載の方法。
JP2011549430A 2009-02-13 2010-02-04 半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法 Active JP5731990B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009008926.8A DE102009008926B4 (de) 2009-02-13 2009-02-13 Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
DE102009008926.8 2009-02-13
PCT/DE2010/000127 WO2010091660A2 (de) 2009-02-13 2010-02-04 Verfahren zur schaffung einer hochtemperatur- und temperaturwechselfesten verbindung eines baugruppen-halbleiters und eines halbleiterbausteins mit einem temperaturbeaufschlagenden verfahren

Publications (2)

Publication Number Publication Date
JP2012517704A true JP2012517704A (ja) 2012-08-02
JP5731990B2 JP5731990B2 (ja) 2015-06-10

Family

ID=42271896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011549430A Active JP5731990B2 (ja) 2009-02-13 2010-02-04 半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法

Country Status (6)

Country Link
US (1) US9287232B2 (ja)
EP (1) EP2396814A2 (ja)
JP (1) JP5731990B2 (ja)
CN (1) CN102396057B (ja)
DE (1) DE102009008926B4 (ja)
WO (1) WO2010091660A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159115A1 (ja) * 2017-02-28 2018-09-07 京セラ株式会社 半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011114558A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zum Herstellen dieses Bauelementes
DE102012207652A1 (de) 2012-05-08 2013-11-14 Robert Bosch Gmbh Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
US8835299B2 (en) 2012-08-29 2014-09-16 Infineon Technologies Ag Pre-sintered semiconductor die structure
JP5664625B2 (ja) * 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP2015115481A (ja) * 2013-12-12 2015-06-22 株式会社東芝 半導体部品および半導体部品の製造方法
DE102014104272A1 (de) 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
DE102014206606A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102014114096A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
DE102014114097B4 (de) 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
DE102014114093B4 (de) * 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102015210061A1 (de) 2015-06-01 2016-12-01 Siemens Aktiengesellschaft Verfahren zur elektrischen Kontaktierung eines Bauteils und Bauteilmodul
DE102016108000B3 (de) 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls
DE102017113153B4 (de) * 2017-06-14 2022-06-15 Infineon Technologies Ag Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial
JP7143156B2 (ja) 2018-04-27 2022-09-28 日東電工株式会社 半導体装置製造方法
EP3787012A4 (en) * 2018-04-27 2022-05-11 Nitto Denko Corporation MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
FR3121278A1 (fr) * 2021-03-26 2022-09-30 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat par pressage
DE102021116053A1 (de) 2021-06-22 2022-12-22 Danfoss Silicon Power Gmbh Elektrischer Leiter, elektronische Baugruppe mit elektrischem Leiter und Verfahren zum Herstellen einer elektronischen Baugruppe mit einem elektrischen Leiter
DE102021121625B3 (de) * 2021-08-20 2022-11-03 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer wenigstens ein aktives elektronisches Bauelement und wenigstens ein passives Bauelement aufweisenden elektronischen Baugruppe
EP4224521A1 (de) 2022-02-07 2023-08-09 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement mit einem durch thermisches spritzen hergestellten kontaktierungselement sowie ein verfahren zur herstellung desselben

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412404A (en) * 1987-07-06 1989-01-17 Hitachi Ltd Conductor material
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2008166086A (ja) * 2006-12-28 2008-07-17 Hitachi Ltd 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
WO2009012450A1 (en) * 2007-07-19 2009-01-22 Fry's Metals, Inc. Methods for attachment and devices produced using the methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077178A (ja) * 1983-09-30 1985-05-01 株式会社東芝 窒化物セラミックス接合体およびその製造方法
IN168174B (ja) 1986-04-22 1991-02-16 Siemens Ag
DE3777995D1 (de) * 1986-12-22 1992-05-07 Siemens Ag Verfahren zur befestigung von elektronischen bauelementen auf einem substrat, folie zur durchfuehrung des verfahrens und verfahren zur herstellung der folie.
US4902648A (en) * 1988-01-05 1990-02-20 Agency Of Industrial Science And Technology Process for producing a thermoelectric module
US6069380A (en) * 1997-07-25 2000-05-30 Regents Of The University Of Minnesota Single-electron floating-gate MOS memory
US6930451B2 (en) * 2001-01-16 2005-08-16 Samsung Sdi Co., Ltd. Plasma display and manufacturing method thereof
US7296727B2 (en) * 2001-06-27 2007-11-20 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic components
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
WO2005038912A1 (en) * 2002-10-11 2005-04-28 Chien-Min Sung Carbonaceous heat spreader and associated methods
US7247588B2 (en) * 2002-11-22 2007-07-24 Saint-Gobain Ceramics & Plastics, Inc. Zirconia toughened alumina ESD safe ceramic composition, component, and methods for making same
US20050127134A1 (en) 2003-09-15 2005-06-16 Guo-Quan Lu Nano-metal composite made by deposition from colloidal suspensions
JP2007527102A (ja) 2004-02-18 2007-09-20 バージニア テック インテレクチュアル プロパティーズ インコーポレーテッド 相互接続用のナノスケールの金属ペーストおよび使用方法
JP4638382B2 (ja) * 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法
JP2008010703A (ja) * 2006-06-30 2008-01-17 Fuji Electric Holdings Co Ltd 半導体装置の部品間接合方法
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
JP2008153470A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
WO2008081758A1 (ja) 2006-12-28 2008-07-10 Tokuyama Corporation 窒化アルミニウムメタライズド基板の製造方法
JP4872663B2 (ja) * 2006-12-28 2012-02-08 株式会社日立製作所 接合用材料及び接合方法
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
DE102007035788A1 (de) 2007-07-31 2009-02-05 Robert Bosch Gmbh Waferfügeverfahren, Waferverbund sowie Chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412404A (en) * 1987-07-06 1989-01-17 Hitachi Ltd Conductor material
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2008166086A (ja) * 2006-12-28 2008-07-17 Hitachi Ltd 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
WO2009012450A1 (en) * 2007-07-19 2009-01-22 Fry's Metals, Inc. Methods for attachment and devices produced using the methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159115A1 (ja) * 2017-02-28 2018-09-07 京セラ株式会社 半導体装置の製造方法
JPWO2018159115A1 (ja) * 2017-02-28 2019-12-19 京セラ株式会社 半導体装置の製造方法
US10879205B2 (en) 2017-02-28 2020-12-29 Kyocera Corporation Method of manufacturing semiconductor device
JP7064482B2 (ja) 2017-02-28 2022-05-10 京セラ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE102009008926B4 (de) 2022-06-15
US9287232B2 (en) 2016-03-15
JP5731990B2 (ja) 2015-06-10
EP2396814A2 (de) 2011-12-21
WO2010091660A3 (de) 2011-06-03
US20120037688A1 (en) 2012-02-16
CN102396057A (zh) 2012-03-28
WO2010091660A2 (de) 2010-08-19
CN102396057B (zh) 2014-04-02
DE102009008926A1 (de) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5731990B2 (ja) 半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法
US8835299B2 (en) Pre-sintered semiconductor die structure
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
US8683682B2 (en) Method for the production of a metal-ceramic substrate
JPH07111981B2 (ja) 電子デバイスを基板に固定する方法
US11424170B2 (en) Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
JPH0218573B2 (ja)
JP2012515266A (ja) 焼結材料、焼結接合部並びに焼結接合部の製造方法
US20230095753A1 (en) Method for Producing a Metal-Ceramic Substrate with Electrically Conductive Vias
KR101953233B1 (ko) 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트
WO2008006340A1 (de) Verfahren zur hitze- und stossfesten verbindung eines halbleiters durch drucksinterung
JP2008283184A (ja) 焼結されたパワー半導体基板並びにそのための製造方法
US6803253B2 (en) Method for laminating and mounting semiconductor chip
CN109967747B (zh) 一种多层金属膜及其制备方法
JP5535375B2 (ja) 接続シート
JP4697600B2 (ja) 複合配線基板の製造方法
JP2014091676A (ja) セラミックス部材と金属部材との接合体及びその製法
JP5296846B2 (ja) 接続シート
JPH06105834B2 (ja) 気密パッケージ及びその製造方法
JP2004296579A (ja) 静電チャック及びその製造方法
CN110418692B (zh) 接合用成型体及其制造方法
JP2002246717A (ja) セラミック回路基板
US20210039182A1 (en) Method for Producing a Structural Unit and Method for Connecting a Component to such a Structural Unit
JP7259084B2 (ja) 焼結準備済み銀フィルム
JPWO2009151006A1 (ja) セラミック成形体の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150410

R150 Certificate of patent or registration of utility model

Ref document number: 5731990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250