KR101953233B1 - 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트 - Google Patents

기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트 Download PDF

Info

Publication number
KR101953233B1
KR101953233B1 KR1020160040387A KR20160040387A KR101953233B1 KR 101953233 B1 KR101953233 B1 KR 101953233B1 KR 1020160040387 A KR1020160040387 A KR 1020160040387A KR 20160040387 A KR20160040387 A KR 20160040387A KR 101953233 B1 KR101953233 B1 KR 101953233B1
Authority
KR
South Korea
Prior art keywords
substrate
electronic component
initial
bonding
bonding material
Prior art date
Application number
KR1020160040387A
Other languages
English (en)
Other versions
KR20160118984A (ko
Inventor
미카엘 샤퍼
볼프강 슈미트
안드레아스 힌리치
마리아 이사벨 바레라-마린
Original Assignee
헤레우스 도이칠란트 게엠베하 운트 코. 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤레우스 도이칠란트 게엠베하 운트 코. 카게 filed Critical 헤레우스 도이칠란트 게엠베하 운트 코. 카게
Publication of KR20160118984A publication Critical patent/KR20160118984A/ko
Application granted granted Critical
Publication of KR101953233B1 publication Critical patent/KR101953233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

기판 배열(10, 10')의 제조 방법으로서, 상기 기판 배열은 전자 컴포넌트(50; 51)와 본딩하기 위한 것이며, 상기 기판 배열의 제조 방법은, 제1 면(22) 및 제2 면(23)을 갖는 기판(20), 특히 DCB 기판, PCB 기판, 또는 리드프레임을 준비하는 단계; 및 상기 기판(20)의 제1 면(22)의 몇몇 섹션에 초기 고정제(fixing agent)(30)를 도포하는 단계를 포함하는 기판 배열의 제조 방법.

Description

기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트{A method for the manufacture of a substrate arrangement, a substrate arrangement, a method for bonding an electronic component with a substrate arrangement, and an electronic component}
본원은 전자 컴포넌트와 본딩의 목적으로 기판을 제조하는 방법에 관한 것이다. 게다가, 본원은 전자 컴포넌트와 본딩하기 위한 기판 배열에 관한 것이다. 본원은 추가로 기판 배열과 전자 컴포넌트를 본딩하는 방법에 관한 것이다. 본원은 또한 전자 컴포넌트를 기판과 본딩하는 방법에 관한 것이다. 또한, 본원은 기판 배열과 본딩되는 전자 컴포넌트에 관한 것이다.
전력 전자공학에서, 건조된 소결 페이스트와 함께 기판이나 컴포넌트를 준비하고, 소결 페이스트가 예컨대 고객에 의해 도포되어야 하는 것으로 알려져 있다. 생산 과정에서, 컴포넌트 특히 처음에 건조된 소결 페이스트로 기판에 부착되는 전자 컴포넌트는, 그것들이 피팅되는(fitted) 위치로부터 소결되는 위치에 이송되는 동안에, 미끄러질 수 있다.
이러한 점에서, 컴포넌트 특히 전자 컴포넌트가 열을 동시 적용한 건조된 소결 페이스트로 준비되는 것이 공지되어 있다. 곡면형 컴포넌트, 및/또는 오염된 표면, 및/또는 역표면(adverse surface)의 결과로서, 피팅되는 위치로부터 소결되는 위치로의 신뢰할만한 수송을 허여하기에 접착력이 부적당하기 때문에, 다수의 전자 컴포넌트에 대하여 열을 적용한 피팅은 부적당한 수송 강건성(transport robustness)만을 제공하는 경우임이 증명되었다. 따라서, 솔더링되거나 소결되지 않으나 피팅되는 전자 컴포넌트를 마스크나 몰드를 사용하여 고정하고, 그것들을 스프링을 사용하여 시간 소모가 큰 방식으로 클램핑하는 것이 공지되었다.
이러한 종래 기술에 기초하여, 본원의 과제는 전자 컴포넌트와 본딩의 목적인 기판 배열을 제조하는 방법을 특정하여, 피팅되는 위치로부터 소결되는 위치로 수송되는 동안 충분한 수송 간겅성이 존재하도록 하는 것이다.
게다가, 본원의 과제는 전자 컴포넌트와 본딩의 목적인 기판 배열을 특정하는 것이며, 이 기판 배열은 아직 솔더링되거나 소결되지 않으나 피팅되는 컴포넌트가 기판 배열에서 충분한 수송 강건성을 가지도록 설계된다.
게다가, 본원의 과제는 기판과 전자 컴포넌트를 본딩하기 위한 방법을 특정하는 것이다. 또한, 본원의 과제는 기판 배열로 본딩되는 전자 컴포넌트를 특정하는 것이다.
본원에 따르면, 제1항의 주제 대상에 의해, 전자 컴포넌트와 본딩의 목적인 기판 배열을 제조하는 방법을 참조하여, 제9항의 주제 대상에 의해, 상기 기판 배열을 참조하여, 제17항의 주제 대상에 의해, 기판 배열과 전자 컴포넌트를 본딩하는 방법을 참조하여, 제22항의 주제 대상에 의해, 기판과 전자 컴포넌트를 본딩하는 방법을 참조하여, 그리고 제31항의 주제 대상에 의해, 전자 컴포넌트를 참조하며, 상기 과제가 달성된다.
본원은 전자 컴포넌트와 본딩의 목적으로 기판 배열의 제조 방법을 특정하는 개념에 기초하며, 이러한 방법은 다음의 단계를 포함한다:
- 제1 면 및 제2 면을 갖는 기판, 특히 DCB 기판, 또는 PCB 기판, 또는 리드프레임의 준비 단계,
- 기판의 제1 면의 몇몇 섹션에 초기 고정제(fixing agent)의 도포 단계.
본 방법을 사용하여 제조된 기판 배열은 후속하여 전자 컴포넌트와 본딩하도록 제공된다.
본원 방법의 구현예의 바람직한 형태에서, 본딩 재료가, 특히 초기 고정제의 도포 전에, 기판의 제1 면의 몇몇 섹션에 도포된다. 본딩 재료는 기판의 제1 면을 완전히 덮지 않는다. 초기 고정제 및 또한 본딩 재료는 둘 다 기판의 제1 면에 도포된다.
소결 페이스트, 특히 은을 포함하는 소결 페이스트, 또는 솔더(solder), 또는 전도성 접착제, 또는 접착 필름인 본딩 재료가 전자 컴포넌트와 기판의 실제 본딩을 제공하도록 한다. 초기 고정제가 전적으로 초기 고정, 즉 기판의 전자 컴포넌트 또는 전자 컴포넌트의 기판으로의 임시적 부착을 제공하도록 한다. 초기 고정, 즉 부착을 이용하여, 컴포넌트가 피팅되는 위치로부터 소결되는 위치에 수송되는 충분한 능력이 발생된다. 초기 고정제는 임시적 고정제다. 달리 말하면, 초기 고정제는 기판 배열, 또는 기판을 전자 컴포넌트와 임시적으로 고정시키는 것을 가능하게 하는 고정제이다.
초기 고정제는 솔더 및/또는 접착제의 형태를 취할 수 있다. 특히, 초기 고정제는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제이다.
초기 고정제의 열가소성 중합체는, 예컨대 60에서 120°C의 유리전이온도(glass transition temperature)를 가진다. 유리전이온도의 결정이 10 K/minute의 가열 속도에서, DDC, 즉, 동적시차 열량측정법(dynamic difference calorimetry)를 사용하여, 또는 DSC, 즉 시차주사 열량측정법(differential scanning calorimetry)를 사용하여 수행된다.
열가소성 중합체는 (메트)아크릴 공중합체의 특정 형태를 취할 수 있다. 열가소성 (메트)아크릴 공중합체의 몰 중량 범위는 35,000 내지 70,000 g/mol일 수 있다(Mw = 35,000 내지 70,000 g/mol). 몰 질량 범위는 겔 투과 크로마토그래피(GPC)를 사용하여 결정된다. 겔 투과 크로마토그래피에 대하여, 다음이 적용된다: 고정상으로서 폴리스티롤 겔, 이동상으로서 테트라히드로푸란, 폴리스티롤 표준(polystyrol standards).
40 내지 70 중량%의 유기 용매는 30 내지 100 중량%의 테르피네올을 함유한다.
10 내지 25 중량%의 무기 필러 입자는 5 내지 20 ㎛, 바람직하게는 5 내지 10 ㎛의 입자 크기(d50)를 가진다. 상기 무기 필러 입자는 예컨대 산화 알루미늄 및/또는 이산화 규소의 형태를 취할 수 있다. 입자 크기(d50)의 결정은 바람직하게는 레이저 회절법을 사용하여 이루어진다.
0 내지 0.5 중량%의 다른 첨가제는 예컨대 습윤제의 형태를 취할 수 있다.
접착제의 도움으로, 특히 특정 조성물을 갖는 접착제의 도움으로, 즉 특정 제제로, 균일하게 분포된 초기 고정 지점(uniformly distributed initial fixing agent point), 특히 접착 지점이 계산 가능한 최종 높이로 생성될 수 있다.
초기 고정제는 분산(dispending), 침지, 또는 제팅(jetting) 공정을 이용하여 기판의 제1 면에 도포될 수 있다. 특히, 초기 고정제는 반구형 접착 지점(hemispherical adhesive point), 즉 반구형 지점의 형태로 도포된다.
기판에 도포된 초기 고정제, 특히 기판에 도포된 초기 고정제, 및 기판에 도포된 본딩 재료가 건조될 수 있다. 달리 말하면, 도포된 초기 고정제 및/또는 도포된 본딩 재료를 갖는 기판이 건조 공정의 대상이다. 건조 공정은 2 내지 30분 동안 100 내지 150°C 대상 온도에서 실행될 수 있다.
건조 공정 또는 초기 건조 공정이 실행되면, 건조 공정 또는 초기 건조 공정에 의해서, 건조 공정 또는 초기 건조 공정 이후에, 도포된 초기 고정제의 두께가 감소된다.
본원의 구현예의 추가의 형태에서, 도포된 초기 고정제를 갖는 기판, 특히 도포된 초기 고정제 및 도포된 본딩 재료를 갖는 기판이, 기판의 제1 면이 지지대를 대면하게 배열하도록 지지대 위에 위치될 수 있고, 초기 고정제 및/또는 본딩 재료는 지지대와 적어도 접착되게 본딩된다. 따라서, 기판, 초기 고정 매질(fixing medium), 선택적으로 접촉 재료 및 선택적으로 지지대를 포함하는 기판 배열이 또 다른 제조 시설이나 또 다른 처리 장치로 이송될 수 있도록, 기판이 지지대 위에 가해질 수 있다. 단지 초기 고정제가 지지대와 접착되게 본딩되는 것이 가능하다. 소형 갭(gap)이 예컨대 지지대와 선택적으로 존재하는 본딩 재료 사이에 존재할 수 있다.
초기 고정제가 본딩 재료의 측면에 기판의 제1 면의 적어도 몇몇 섹션으로 도포된다. 초기 고정제가 분산, 침지 또는 제팅 공정을 이용하여 본딩 재료의 측면에 도포된다. 예컨대, 초기 고정제가 본딩 재료의 측면에 적어도 하나의 접착 지점으로서 도포될 수 있다. 추가로, 초기 고정제가 본딩 재료의 측면에 바(bar)의 형태로 기판의 제1 면에 도포되는 것이 가능하다. 유사하게 본딩 재료가 초기 고정제에 의해 모든 측면에 둘러싸이는 것이 가능하다.
초기 고정제가 본딩 재료보다 두껍게 되도록 초기 고정제가 기판의 제1 면에 도포될 수 있다. 달리 말하면, 초기 고정제가 수직 방향으로 본딩 재료 위에 돌출된다. 초기 고정제는 본딩 재료보다 큰 재료 두께를 가진다. 선택적인 건조 공정, 또는 초기 건조 공정 전의 초기 고정제는 건조 공정 또는 초기 건조 공정 이후보다 두껍다.
추가로, 본원은 전자 컴포넌트로 본딩의 목적을 위한 기판 배열을 특정하는 개념에 기초하며, 기판 배열은 바람직하게는 전술한 본원 방법으로 제조된다. 발명된 기판 배열은 제1 및 제2 면을 가진 기판을 포함하고, 초기 고정제가 이 기판의 제1 면의 몇몇 섹션에 도포된다.
기판이 DCB 기판, PCB 기판, 또는 리드프레임의 형태를 취할 수 있다.
초기 고정제는 솔더, 및/또는 접착제일 수 있다. 특히, 초기 고정제는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제의 형태를 취할 수 있다. 접착제 및 그것의 조성물에 대하여, 접착제의 개별적인 파라미터를 결정하는 방법에 대하여, 전술한 방법과 관련하여 이미 리스트된 설명을 참조할 수 있다. 이러한 설명은 또한 기판 배열에 대하여 적용된다.
게다가, 본딩 재료가 바람직하게는 기판의 제1 면의 몇몇 섹션에 도포된다. 따라서, 초기 고정제와 본딩 재료 둘다 기판의 제1 면에 도포될 수 있다. 초기 고정제가 기판 배열에 전자 컴포넌트의 초기 고정에서 전자 컴포넌트에 도포하는 방법에 제공된다. 반면에, 본딩 재료는 실제 고정, 즉 전자 컴포넌트와 기판 배열의 효과적이고 영구적인 본딩을 제공하도록 한다. 본딩 재료는 소결 페이스트, 특히 은을 함유하는 소결 페이스트, 또는 솔더, 또는 전도성 접착제, 또는 접착 필름일 수 있다.
초기 고정제가 본딩 재료의 측면에 기판의 제1 면의 적어도 몇몇 섹션으로 도포된다. 초기 고정제는 본딩 재료의 측면에 드롭, 반구형 또는 바의 형태로 고안될 수 있다. 본원의 구현예의 일 형태에서, 본딩 재료가 초기 고정제에 의해 모든 측면 상에 둘러싸이는 것이 가능하다.
바람직하게는 초기 고정제가 본딩 재료보다 두껍도록 고안된다. 달리 말하면, 초기 고정제가 수직 방향으로 본딩 재료 위로 돌출된다.
구현예의 추가의 형태에서, 기판 배열이 지지대를 포함하며, 이 지지대는 초기 고정제 및/또는 본딩 재료와 적어도 접착되게 본딩된다. 기판의 제1 면이 지지대를 대면하게 배열되도록 기판이 지지대에 대하여 배열된다. 지지대는, 기판 배열이 제1 제조 시설로부터 또 다른 제조 시설로의, 또는 제1 제조 장치로부터 또 다른 제조 장치로의 이송을 가능하게 하는 목적을 제공한다. 지지대는 예컨대 저 접착력을 갖는 지지 필름의 형태를 취할 수 있다.
게다가, 본원은 전자 컴포넌트를 기판 배열과 본딩하는 방법을 특정하는 개념에 기초한다. 특히, 기판 배열은 독창적인 기판 배열, 및/또는 기재된 독창적인 방법으로 제조된 기판 배열의 형태일 수 있다. 전자 컴포넌트를 기판 배열과 본딩하는 독창적인 방법은 다음 단계를 포함한다:
- 기판의 제1 면이 전자 컴포넌트를 대면하게 배열되도록 기판 배열과 전자 컴포넌트를 서로에 대하여 위치시키는 단계,
- 기판의 제1 면의 몇몇 섹션에 도포된 초기 고정제에 의해, 전자 컴포넌트 상에 기판 배열을 초기 고정시키는 단계,
- 전자 컴포넌트와 기판 배열의 본딩 단계.
반면에, 기판의 제1 면이 전자 컴포넌트를 대면하게 배열되도록 기판 배열과 전자 컴포넌트를 서로에 대하여 위치시키는 단계는, 기판 배열이 전자 컴포넌트에 놓여지도록 실행될 수 있다. 구현예의 추가 형태에서, 전자 컴포넌트가 기판 배열에 피팅되는 것이 가능하다.
기판 배열과 전자 컴포넌트를 서로에 대하여 위치시키는 단계 이후에, 전자 컴포넌트와 함께 기판 배열의 초기 고정 단계가 수행된다. 상기 초기 고정 단계는 기판의 제1 면의 몇몇 섹션에 도포되는 초기 고정제로 수행된다. 이 목적으로, 바람직하게는 열이 가해진다. 100 내지 150°C의 온도가 바람직하게는 가해져서, 초기 고정제가 가해진 열로 활성화되고, 따라서 기판 배열이 전자 컴포넌트와 함께 초기에 고정될 수 있다. 초기 고정 공정에 의하여, 초기 고정에서 기판 배열과 본딩된 전자 컴포넌트에 대하여 수송 강건성이 달성되어서, 전자 컴포넌트는 컨베이어 벨트의 이송(feed)의 결과로서 더 이상 느슨하게 흐트러지지(shaken loose) 않는다. 대신에, 전자 컴포넌트는 초기 고정 위치에 남게 된다.
전자 컴포넌트가 반도체, 또는 DCB 기판, 또는 PCB 기판의 형태일 수 있다. 시간적 면에서, 전자 컴포넌트와의 기판 배열의 본딩 단계는 초기 고정 공정 이후에 일어난다. 전자 컴포넌트와의 기판 배열의 본딩 단계는, 예컨대 소결, 가압(pressing) 또는 솔더링 공정에 의해 일어날 수 있다. 바람직하게는 기판 배열이 전자 컴포넌트와 함께 소결된다. 이러한 목적으로, 기판 배열이 본딩 재료, 특히 소결 페이스트를 포함한다.
기판 배열과 전자 컴포넌트를 본딩하는 독창적인 방법과 관련한 초기 고정제에 대하여, 초기 고정제와 관련하여 이미 리스트된 설명을 참조할 수 있다. 또한, 초기 고정제와 본딩 재료의 서로에 대한 배열에 대하여, 이미 리스트된 설명을 참조할 수 있다.
바람직하게 전자 컴포넌트와 함께 고정된 기판 배열이 전자 컴포넌트와 기판 배열을 본딩하는 목적으로 처리 퍼니스(process furnace)로 이송된다. 처리 퍼니스는 예컨대 가압 소결 퍼니스(pressure sintering furnace), 또는 리플로 오븐(reflow oven), 또는 라미네이팅 킬른(laminating kiln)의 형태일 수 있다. 소결 공정 동안, 또는 가압 소결 공정 동안, 초기 고정제의 유기 및/또는 중합 성분이 대부분 증발된다.
초기 고정제의 유기 및/또는 중합 성분이 기화되고 및/또는 열분해된다. 전자 컴포넌트와 기판 배열의 본딩 동안, 전자 컴포넌트와 초기 고정제에 의해 형성된 본드가 제거되며, 특히 그것은 연소되고, 및/또는 녹는다.
전자 컴포넌트와 기판 배열의 본딩 이후에, 특히 소결, 또는 가압 소결, 및/또는 솔더링, 및/또는 가압 공정 이후에, 초기 고정제의 무기 필러 재료가 기판 배열의 제1 면 상에 대부분 또는 독점적으로 존재한다. 따라서, 초기 고정제의 무기 필러 재료가 대부분 또는 독점적으로 남아 있다. 다시 말하면, 기재된 초기 고정제는 임시적 고정제의 형태이고, 실제 본딩, 즉 기판 배열의 전자 컴포넌트와의 실제 영구적 본딩 이후에 대부분, 또는 독점적으로 제거된다.
초기 고정제의 조성물에서, 유리전이온도를 갖는, 20 내지 45 중량%의 열가소성 중합체가 바람직하게 선택되고, 이 유리전이온도는 초기 고정 공정 동안 기판 배열 상에서 작용하는 온도 미만이 되도록 하며, 특히 100 내지 150°C 온도에서의 열 적용의 미만이다.
본원의 추가의 양상은 기판, 특히 DCB 기판, 또는 PCB 기판, 또는 리드프레임과 전자 요소(electronic element)를 본딩하는 방법에 기초하며, 기판은 제1 면 및 제2 면을 가지고, 이 방법은 다음의 단계를 포함한다:
- 제1 면 및 제2 면을 갖는 전자 컴포넌트의 준비 단계,
- 전자 컴포넌트의 제1 면의, 및/또는 기판의 제1 면의 몇몇 섹션에 초기 고정제의 도포 단계.
본딩 재료가, 특히 초기 고정제의 도표 전에, 기판의 제1 면의, 및/또는 전자 컴포넌트의 제1 면의 몇몇 섹션에 도포되는 것이 가능하다. 본딩 재료는 기판의 제1 면, 및/또는 전자 컴포넌트의 제1 면을 완전히 덮지 않는다. 초기 고정제 및 본딩 재료 둘 다 기판의 제1 면에 도포될 수 있다.
소결 페이스트, 특히 은을 함유하는 소결 페이스트, 또는 솔더, 또는 전도성 접착제, 또는 접착 필름인 본딩 재료는, 전자 컴포넌트와 기판의 실제 본딩을 제공하도록 한다. 초기 고정제는 초기 고정, 즉 전자 컴포넌트로 기판의 또는 기판으로 전자 컴포넌트의 임시적 부착을 위해 전적으로 제공된다. 초기 고정, 즉 부착의 도움으로, 컴포넌트가 피팅되는 위치로부터 소결되는 위치로 이송되기에 충분한 능력이 생성된다.
초기 고정제는 임시적 고정제이다. 다시 말하면, 초기 고정제는 전자 컴포넌트와 함께 기판의 임시적 고정을 가능하게 하는 고정제인 것이다.
초기 고정제는 솔더 및/또는 접착제의 형태일 수 있다. 특히, 초기 고정제는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제이다.
초기 고정제의 열가소성 중합체는 예컨대 60내지 120°C의 유리전이온도를 가진다. 유리전이온도의 결정이 10 K/minute의 가열 속도에서, DDC, 즉, 동적시차 열량측정법을 사용하여, 또는 DSC, 즉 시차주사 열량측정법를 사용하여 수행된다.
열가소성 중합체는 (메트)아크릴 공중합체의 특정 형태를 취할 수 있다. 열가소성 (메트)아크릴 공중합체의 몰 중량 범위는 35,000 내지 70,000 g/mol일 수 있다(Mw = 35,000 내지 70,000 g/mol). 몰 질량 범위는 겔 투과 크로마토그래피(GPC)를 사용하여 결정된다. 겔 투과 크로마토그래피에 대하여, 다음이 적용된다: 고정상으로서 폴리스티롤 겔, 이동상으로서 테트라히드로푸란, 폴리스티롤 표준(polystyrol standards).
40 내지 70 중량%의 유기 용매는 30 내지 100 중량%의 테르피네올을 함유한다.
10 내지 25 중량%의 무기 필러 입자는 5 내지 20 ㎛, 바람직하게는 5 내지 10 ㎛의 입자 크기(d50)를 가진다. 상기 무기 필러 입자는 예컨대 산화 알루미늄 및/또는 이산화 규소의 형태를 취할 수 있다. 입자 크기(d50)의 결정은 바람직하게는 레이저 회절법을 사용하여 이루어진다.
0 내지 0.5 중량%의 다른 첨가제는 예컨대 습윤제의 형태를 취할 수 있다.
접착제의 도움으로, 특히 특정 조성물을 갖는 접착제의 도움으로, 즉 특정 제제로, 균일하게 분포된 초기 고정 지점, 특히 접착 지점이 계산 가능한 최종 높이로 생성될 수 있다.
초기 고정 매질은 분산, 침지, 또는 제팅 공정을 이용하여 전자 컴포넌트의 제1 면, 및/또는 기판의 제1 면에 도포될 수 있다. 특히, 초기 고정제는 반구형 접착 지점, 즉 반구형 지점의 형태로 도포된다.
도포된 초기 고정제, 특히 도포된 초기 고정제, 및 도포된 본딩 재료가 건조될 수 있다. 달리 말하면, 도포된 초기 고정제 및/또는 도포된 본딩 재료를 갖는 전자 컴포넌트 및/또는 기판이 건조 공정의 대상이다. 건조 공정은 2 내지 30분 동안 100 내지 150°C 대상 온도에서 실행될 수 있다.
건조 공정 또는 초기 건조 공정이 실행되면, 건조 공정 또는 초기 건조 공정에 의해서, 건조 공정 또는 초기 건조 공정 이후에, 도포된 초기 고정제의 두께가 감소된다.
초기 고정제가 본딩 재료의 측면에 전자 컴포넌트의 제1 면, 및/또는 기판의 제1 면의 적어도 몇몇 섹션으로 도포된다. 초기 고정제가 분산, 침지 또는 제팅 공정을 이용하여 본딩 재료의 측면에 도포된다. 예컨대, 초기 고정제가 본딩 재료의 측면에 적어도 하나의 접착 지점으로서 도포될 수 있다. 추가로, 초기 고정제가 본딩 재료의 측면에 바의 형태로 기판의 제1 면에 도포되는 것이 가능하다. 유사하게 본딩 재료가 초기 고정제에 의해 모든 측면에 둘러싸이는 것이 가능하다.
초기 고정제가 본딩 재료보다 두껍게 되도록 초기 고정제가 전자 컴포넌트의, 및/또는 기판의 제1 면에 도포될 수 있다. 달리 말하면, 초기 고정제가 수직 방향으로 본딩 재료 위에 돌출된다. 초기 고정제는 본딩 재료보다 큰 재료 두께를 가진다. 선택적인 건조 공정, 또는 초기 건조 공정 전에, 초기 고정제는 건조 공정 또는 초기 건조 공정 이후보다 두껍다.
본원의 구현예의 추가의 형태에서, 도포된 초기 고정제를 갖는 기판, 특히 도포된 초기 고정제 및/또는 도포된 본딩 재료를 갖는 기판이, 전자 컴포넌트의 제1 면이 지지대를 대면하게 배열되도록 지지대 위에 위치될 수 있고, 초기 고정제 및/또는 본딩 재료는 지지대와 적어도 접착되게 본딩된다. 따라서, 이러한 배열이 또 다른 제조 시설이나 또 다른 처리 장치로 이송될 수 있도록, 전자 컴포넌트가 지지대 위에 가해질 수 있다. 단지 초기 고정제가 지지대와 접착되게 본딩되는 것이 가능하다. 소형 갭이 예컨대 지지대와 선택적으로 존재하는 본딩 재료 사이에 존재할 수 있다.
전자 컴포넌트를 본딩하는 방법은 다음 단계를 추가로 포함한다:
- 전자 컴포넌트의 제1 면이 기판을 대면하여 배열되도록 전자 컴포넌트와 기판을 서로에 대하여 위치시키는 단계,
- 몇몇 섹션에 도포된 초기 고정제에 의해, 기판과 전자 컴포넌트를 초기 고정시키는 단계,
- 기판과 전자 컴포넌트의 본딩 단계.
반면에, 전자 컴포넌트와 기판을 서로에 대하여 위치시키는 단계는, 기판이 전자 컴포넌트에 놓여지도록 실행될 수 있다. 구현예의 추가 형태에서, 전자 컴포넌트가 기판에 가해지는 것이 가능하다.
기판과 전자 컴포넌트를 서로에 대하여 위치시키는 단계 이후에, 기판과 함께 전자 컴포넌트의 초기 고정 단계가 수행된다. 상기 초기 고정 단계는 몇몇 섹션에 도포되는 초기 고정제로 수행된다. 이 목적으로, 바람직하게는 열이 가해진다. 100 내지 150°C의 온도가 바람직하게는 가해져서, 초기 고정제가 가해진 열로 활성화되고, 따라서 전자 컴포넌트가 기판과 함께 초기에 고정될 수 있다. 초기 고정 공정에 의하여, 기판과 함께 초기에 고정된 전자 컴포넌트에 대하여 수송 강건성이 달성되어서, 전자 컴포넌트 및/또는 기판은 컨베이어 벨트의 이송의 결과로서 더 이상 느슨하게 흐트러지지 않는다. 대신에, 전자 컴포넌트 및/또는 기판은 초기 고정 위치에 남게 된다.
전자 컴포넌트가 반도체, 또는 DCB 기판, 또는 PCB 기판의 형태일 수 있다. 시간적 면에서, 기판과 전자 컴포넌트의 본딩 단계는 초기 고정 공정 이후에 일어난다. 전자 컴포넌트와의 기판의 본딩 단계는, 예컨대 소결, 가압 또는 솔더링 공정에 의해 일어날 수 있다. 바람직하게는 기판이 전자 컴포넌트와 함께 소결된다. 이러한 목적으로, 기판 및/또는 전자 컴포넌트가 본딩 재료, 특히 소결 페이스트를 포함한다.
기판과 전자 컴포넌트를 본딩하는 독창적인 방법과 관련한 초기 고정제에 대하여, 초기 고정제와 관련하여 이미 리스트된 설명을 참조할 수 있다. 또한, 초기 고정제와 본딩 재료의 서로에 대한 배열에 대하여, 이미 리스트된 설명을 참조할 수 있다.
바람직하게 전자 컴포넌트와 함께 고정된 기판이 기판과 전자 컴포넌트를 본딩하는 목적으로 처리 퍼니스로 이송된다. 처리 퍼니스는 예컨대 가압 소결 퍼니스, 또는 리플로 오븐, 또는 라미네이팅 킬른의 형태일 수 있다. 소결 공정 동안, 또는 가압 소결 공정 동안, 초기 고정제의 유기 및/또는 중합 성분이 대부분 증발된다. 초기 고정제의 유기 및/또는 중합 성분이 기화되고 및/또는 열분해된다. 기판과 전자 컴포넌트의 본딩 동안, 초기 고정제에 의해 형성된 본드가 제거되며, 특히 그것은 연소되고, 및/또는 녹는다.
기판과 전자 컴포넌트의 본딩 이후에, 특히 소결, 또는 가압 소결, 및/또는 솔더링, 및/또는 가압 공정 이후에, 초기 고정제의 무기 필러 재료가 기판의 제1 면 상에, 또는 전자 컴포넌트의 제1 면 상에 대부분 또는 독점적으로 존재한다. 따라서, 초기 고정제의 무기 필러 재료가 대부분 또는 독점적으로 남아 있다. 다시 말하면, 기재된 초기 고정제는 임시적 고정제의 형태이고, 실제 본딩, 즉 기판과 전자 컴포넌트의 실제 영구적 본딩 이후에 대부분 또는 독점적으로 제거된다.
초기 고정제의 조성물에서, 유리전이온도를 갖는, 20 내지 45 중량%의 열가소성 중합체가 바람직하게 선택되고, 이 유리전이온도가 초기 고정 공정 동안 작용하는 온도 미만이 되도록 하며, 특히 100 내지 150°C 온도에서의 열 적용의 미만이다.
본원은 추가로 기판 배열이나 기판과 본딩되는 전자 컴포넌트를 특정하는 개념에 기초한다. 기판 배열은 독창적인 기판 배열, 즉 독창적인 방법으로 제조된 기판 배열의 형태일 수 있다. 특히, 전자 컴포넌트는 독창적인 방법으로 기판 배열과 본딩된다. 대안으로, 전자 컴포넌트는 독창적인 방법에 따라 기판과 본딩되었다.
기판, 특히 기판 배열의 기판은 제1 면 및 제2 면을 포함하고, 기판의 제1 면 상에, 및/또는 기판을 대면하는 전자 컴포넌트의 제1 면 상에, 초기 고정제의 잔여물이 일부 섹션 상에 형성되며, 기판의 제1 면이 저자 컴포넌트를 향하여 대면하게 배열되도록 기판 배열 또는 기판이 전자 컴포넌트와 본딩된다. 본딩 재료는, 게다가 기판의 제1 면의 몇몇 섹션에 도포된다.
기판은 DCB 기판, 또는 PCB 기판, 또는 리드프레임일 수 있다. 전자 컴포넌트는 반도체, 또는 DCB 기판, 또는 PCB 기판일 수 있다. 초기 고정제의 잔여물이 솔더, 및/또는 접착제의 잔여물일 수 있다. 접착제는 원래의 열가소성 (메트)아크릴 공중합체의 특정 형태를 취할 수 있고, 무기 필러 입자, 특히 산화 알루미늄 및/또는 이산화 규소가 기판의 제1 면 상에, 및/또는 기판에 대면하는 전자 컴포넌트의 면 상에 대부분, 특히 전부 형성된다.
본원에 따르는 내용이 첨부된 개략적 도면을 참조하여 구현예의 실시예를 통해 더욱 자세하게 설명된다.
도 1-4는 기판 배열의 제조 방법의 개별적 단계를 도시한다.
도 5-6은 기판 배열의 제조를 위한 추가의 선택적 단계를 도시한다.
도 7-9는 구현예의 제1 형태에 따른 기판 배열과 전자 컴포넌트의 독창적인 본딩 방법의 개별적 단계를 도시한다.
도 10-12는 구현예의 추가의 형태에 따른 기판 배열과 전자 컴포넌트의 독창적인 본딩 방법의 개별적 단계를 도시한다.
다음에서 동일한 도면 부호가 유사한 부분 및 유사한 방식으로 작동하는 부분에 대하여 사용된다.
도 1은 기판(20)을 나타낸다. 기판(20)이 구조적 형태로 존재하며, 예컨대 개별적 기판 섹션(21, 21')이 형성된다. 기판은 예컨대 리드프레임, DCB 기판, 또는 PCB 기판의 형태일 수 있다. 추가로, 하나의 면 또는 두 면 다에 코팅되는 기판(20)이 준비될 수 있다. 이 코팅은 예컨대 금속 코팅, 또는 금속 합금 코팅의 형태일 수 있다. 기판(20)이 제1 면(22) 및 제2 면 (23)을 가진다. 예를 들어, 기판(20)의 제1 면(22)이 기판(20)의 반대쪽의 제2 면(23)과 평행하도록 고안된다.
도 2는 기판(20)의 제1 면(22)에 본딩 재료(25)의 도포를 나타낸다. 본딩 재료(25)는 솔더, 또는 전도성 접착제, 또는 접착 필름의 형태일 수 있다. 특히, 본딩 재료(25)는 소결 페이스트의 형태이다. 소결 페이스트는 바람직하게 은 또는 은 합금을 함유한다. 본딩 재료(25)는, 프린팅, 특히 스크린-프린팅, 및/또는 스텐실 프린팅, 및/또는 스퀴지(squeegee)를 이용하여, 및/또는 스프레이, 및/또는 제팅, 및/또는 분산 공정을 이용하여, 기판(20)의 제1 면(22)에 도포될 수 있다.
기판 배열(10)의 내용에서, 본딩 재료(25)의 제조가 전자 컴포넌트(50, 51)와의 본딩을 제공하게 된다. 특히, 본딩 재료(25)는 전자 컴포넌트(50, 51)와 기판 배열(10)의 영구적 본딩을 제공하게 된다.
도 3은 초기 고정제(30)가 본딩 재료(25)의 측면에 기판(20)의 제1 면(22)으로 도포되는 방법을 나타낸다. 초기 고정제(30)가 드롭의 형태로 기판(20)의 제1 면(22)에 도포된다. 실시예에서, 4개의 드롭의 초기 고정제(30)가 도포되는 것으로 나타난다. 초기 고정제(30)는 왼편 기판 섹션(21) 및 오른편 기판 섹션(21')의 둘 다에 도포된다. 초기 고정제(30)가 본딩 재료(25)의 측면 에지(26)에 인접한 기판(20)의 제1 면(22)에 도포된다. 본딩 재료(25)의 측면 에지(26) 사이에 갭이 형성된다. 추가로, 초기 고정제(30)가 바의 형태로 도포되는 것이 가능하다. 게다가, 본딩 재료(25)가 초기 고정제(30)로 모든 측면이 둘러싸이는 것이 가능하다. 이 상황에서, 본딩 재료(25)가 초기 고정제(30)로 모든 측면이 둘러싸이는 경우에, 초기 고정제(30)와 본딩 재료(25) 사이의 갭이 형성된다. 바람직하게 초기 고정제(30)는 다음의 조성물을 가진다:
- 20 내지 45 중량%의 열가소성 중합체, 특히 예컨대 60°C 내지 120°C의 유리전이온도를 갖는 열가소성 (메트)아크릴 공중합체.
- 40 내지 70 중량%의 유기 용매, 이때 바람직하게 유기 용매는 30 내지 100 중량%의 테르피네올을 함유함.
- 5 내지 20 ㎛, 특히 5 내지 10 ㎛ 의 입자 크기를 갖는 10 내지 25 중량%의 무기 필러 입자, 이때 바람직하게 무기 필러 입자는 산화 알루미늄 및/또는 이산화 규소의 형태임.
- 0 내지 0.5 중량%의 다른 첨가제, 예, 습윤제.
초기 고정제(30)가 분산, 침지 또는 제팅 공정에 의해 기판(20)의 제1 면(22)에 도포될 수 있다. 초기 고정제(30)는 바람직하게 반구형 접착 지점의 형태로 기판(20)의 제1 면(22)에 도포된다. 초기 고정제(30)의 dVF1는 본딩 재료(25)의 두께 dKM 보다 큰 값을 가진다. 다시 말하면, 초기 고정제(30)의 두께 dVF1 는 본딩 재료(25)의 두께 dKM 보다 크다. 도 3에서, 초기 고정제(30)는 비-건조 상태에 있고, 더욱 자세하게는, 건조되지 않았다.
도 4는 기판 배열(10)을 나타내며, 본 방법의 이 단계에서, 기판 배열은 초기 건조 상태로, 본딩 재료(25)와 함께 기판(20), 초기 고정제(30)를 포함한다. 초기 고정제(30) 및 본딩 재료(25)의 건조는 바람직하게는 2 내지 30분 동안 100 내지 150°C의 대상 온도에서 일어난다. 초기 건조 공정, 또는 건조 공정 이후의 초기 고정제(30)의 두께 dVF1 가 건조 공정 이전의 초기 고정제(30)의 두께 dVF1 미만이다. 따라서, 두께 dVF1 가 건조 공정의 과정에서 감소된다. 그러나, 심지어 건조 공정 후에 두께 dVF2 가 바람직하게는 본딩 재료(25)의 두께 dKM 를 초과한다.
도 4에 표현된 기판 배열(10)은 중간 생산물이며, 예컨대 제1 제조 머신으로부터 또 다른 제조 머신으로 이송될 수 있다. 추가로, 이러한 중간 생산물은 또 다른 제조 시설 또는 거래처로 이송될 수 있음을 고려한다.
도 5에 따르면, 지지대(35)를 포함하는 기판 배열(10)을 선택적으로 준비할 수 있다. 지지대(35)는 예컨대 전달 요소, 특히 전달 필름의 형태일 수 있다. 기판(20)의 제1 면(22)이 지지대(35)에 대면하게 배열되도록, 도포된 초기 고정제(30) 및 도포된 본딩 재료(25)와 함께 기판(20)이 지지대(35)와 관련하여 배열된다. 다시 말하면, 기판(20)의 제1 면(22)이 지지대(35)를 향한다. 예를 들어, 적어도 초기 고정제(30)가 지지대(35)와 접착되게 본딩된다. 또한, 유사하게 본딩 재료(25)가 지지대(35)와 접착되게 본딩되는 것이 가능한다.
기판(10)이 이송에 용이하도록 초기 고정제(30)와 지지대(35) 사이에서 접착력이 작용하며, 기판(20)이 이송 동안 지지대(35)로부터 분리될 수 없다. 그러나, 컴포넌트가 기판 배열(10)와 본딩된다면, 초기 고정제(30)와 지지대(35) 사이의 접착력이 초기 고정제(30), 및 본딩 재료(25)를 함께 갖는 기판(20)이 지지대(35)로부터 분리되도록 충분히 낮다. 기판 섹션(21)과 또한 기판 섹션(21') 둘 다 지지대(35) 상에 배열된다. 다시 말하면, 복수의 기판 섹션(21, 21')이 적당한 초기 고정제(30)와 본딩 재료(25)로 지지대(35) 상에 배열될 수 있다.
도 6에서, 기판 배열(10)이 나타나며, 기판 배열은 노즐(40)을 사용하여 지지대(35)로부터 분리될 수 있다. 초기 고정제(30)와 본딩 재료(25)를 함께 갖는 기판(20)이 지지대(35)로부터 분리되는 것은, 예컨대 노즐(40)의 도움으로 픽앤플레이스(pick-and-place) 공정의 내용에서 실행될 수 있다.
도 7 내지 9는 본원의 구현예의 제1 형태에 따른 전자 컴포넌트(50) 의 기판 배열(10)와의 본딩 방법을 도시한다. 이 경우에, 기판 배열(10)이 노즐(40)의 도움으로 지지대(35)로부터 먼저 제거된다. 노즐(40)의 도움으로, 기판(20)의 제1 면(22)이 전자 컴포넌트(50)에 대면하게 배열되도록, 기판 배열(10)이 전자 컴포넌트(50) 상에 위치된다. 노즐(40)이 기판(20)의 제2 면(23) 상에서 작동한다. 도 7에 도시된 바와 같이, 기판 배열(10)이 전자 컴포넌트(50)에 높이며, 단지 초기 고정제(30)가 컴포넌트(50)와 접촉되며, 즉, 단지 초기 고정제(30)가 컴포넌트(50)와 본딩된다. 컴포넌트(50)는 실리콘 반도체의 형태일 수 있다. 갭이 본딩 재료(25)와 컴포넌트(50) 사이에 형성되며, 이 갭은 초기 고정제와 본딩 재료의 서로 상이한 두께에 의하여 형성된다.
도 8에서, 노즐(40)이 기판 배열(10)로부터 이미 제거되었다. 100 내지 150°C의 온도로 열이 가해진다. 이로써, 초기 고정제(30)가 활성화 되어서, 전자 컴포넌트(50)와 함께 기판 배열(10)의 초기 고정이 일어난다. 초기 고정 공정은 바람직하게는 기판(20), 특히 기판(20)의 제1 면(22)과 전자 컴포넌트(50), 특히 기판(20)에 대면하는 전자 컴포넌트(50)의 면(52) 사이의 접착 본딩의 형태로 일어나며, 초기 고정제(30)를 통하여 초기 본드가 제조된다.
이러한 점에서, 초기 건조 공정, 즉 도 4의 건조 단계는 선택적임을 알아야 한다. 초기 고정제(30)가 기판(20)의 제1 면(22)에 도포되는 것이 가능하며, 이 이후에 즉시, 기판 배열(10)과 함께 전자 컴포넌트(50, 51)의 초기 고정이 일어난다. 이 경우에, 지지대(35)의 준비는 불필요하다. 이 경우에 초기 고정제(30)가, 전자 컴포넌트(50, 51)와의 고정 전에 즉시, 즉 전자 컴포넌트(50, 51)의 기판(20)으로의 고정 전에 즉시 도포된다.
초기 고정 이후에, 도 8에 기재된 대로, 전자 컴포넌트(50)와 기판 배열(10)의 실제 본딩이 일어난다. "본딩"은 전자 컴포넌트(51)과 기판 배열(10)의 결합으로 이해된다. 본딩은 솔더링, 또는 가압 또는 소결 공정에 의하여 일어날 수 있다. 여기서 기판 배열(10)이, 처리 퍼니스에서, 예컨대 가압 소결 퍼니스, 또는 리플로 오븐, 또는 라미네이팅 킬른에서, 전자 컴포넌트(50)와 함께 소결된다는 것을 인식한다. 가압 소결 공정 동안, 초기 고정제(30)의 유기/중합 성분이 대부분 증발된다. 다시 말하면, 본딩 공정 동안, 또는 본딩 공정 이후에, 초기 고정제(30)가 적어도 부분적으로 제거되고, 특히 연소되고 및/또는 녹는다. 열분해에 의해, 및/또는 발생되는 기화에 의해, 초기 고정제(30)의 유기/중합 성분이 제거된다. 따라서, 소결 및/또는 가압 및/또는 솔더링 공정 이후에, 기판(20)과 컴포넌트(50) 사이의 접착 본드가 더 이상 형성되지 않는다.
전자 컴포넌트(50) 상에서, 및/또는 기판(20) 상에서, 특히, 기판(20)의 제1 면(22) 상에서, 원래의 초기 고정제(30)의 오직 잔여물(31), 특히 무기 필러 재료가 대부분, 또는 바람직하게는 독점적으로 형성된다. 실시예에서, 초기 고정제(30)의 잔여물(31)이 전자 컴포넌트(50)의 제1 면(52) 상에 형성된다.
도 10 내지 12는 구현예의 추가의 실시예에 따른 전자 컴포넌트(50 및 51)의 기판 배열(10)과의 본딩 방법을 도시한다.
도 10은 두 기판 섹션(21 및 21')을 포함하고, 제1 전자 컴포넌트(50)와 제2 전자 컴포넌트(51)와 피팅되는, 기판 배열(10)을 도시한다. 기판 섹션(21)과 기판 섹션(21') 둘 다 본딩 재료(25)의 측면에 형성되는 본딩 재료(25)와 초기 고정제(30)를 포함한다.
기판(20)의 제1 면(22)이 제1 전자 컴포넌트(50) 및 제2 전자 컴포넌트(51)에 대면하게 배열되도록, 제1 전자 컴포넌트(50)와 제2 전자 컴포넌트(51) 둘 다 노즐(40 및 40')을 사용하여 기판 배열(10)에 대하여 위치된다. 제1 전자 컴포넌트(50)는 실리콘 반도체의 형태일 수 있다. 제2 전자 컴포넌트(51)는 제1 면(52)과 제2 면(53) 둘 다 위에 코팅(54)을 가진다.
도 11에서와 같이, 제1 전자 컴포넌트(50)와 제2 전자 컴포넌트(51)를 포함하는 기판 배열(10)의 초기 고정이 기판(20)의 제1 면(22)의 몇몇 섹션에 도포된 초기 고정제(30)에 의해 일어난다. 도 1 내지 9와 관련하여 이미 리스트된 설명이 초기 고정제(30)에 대하여 적용된다. 초기 고정제(30)에 의한 초기 고정의 목적으로, 제1 전자 컴포넌트(50)와 제2 전자 컴포넌트(52)를 포함하는 기판 배열(10)은 특히 100 내지 150°C의 온도의 열의 적용의 대상이다. 접착 본드가 제1 전자 컴포넌트(50)와 기판(20), 특히 제1 전자 컴포넌트(50)와 기판(20)의 제1 면(22) 사이에 형성된다. 게다가, 접착 본드는 제2 전자 컴포넌트(51)와 기판(20), 특히 기판(20)의 제1 면(22) 사이에 형성된다.
초기 고정 이후에, 제1 전자 컴포넌트(50)와 제2 전자 컴포넌트(51)를 갖는 기판 배열(10)의 본딩이 일어난다. 본딩 공정, 바람직하게는 소결 공정 동안, 초기 고정제(30)가 적어도 몇몇 섹션에서 제거되며, 특히 연소되고 및/또는 녹는다.
도 12에서, 초기 고정제(30)의 오직 잔여물(31)이 기판(20)의 제1 면(22) 상에 남아 있다. 초기 고정제(30)의 이 남아있는 잔여물(31)은 바람직하게는 원래의 초기 고정제(30)의 무기 필러 재료의 형태이다.
도 12에서, 제2 전자 컴포넌트(51)와 함께 전자 컴포넌트(50)는 기판 배열(10)과 완전히 본딩된다. 기판 배열(10)은 제1 면(22)과 제2 면(23)을 갖는 기판(20)을 포함한다. 원래의 초기 고정제(30)의 잔여물(31)이 기판(20)의 제1 면(22) 상에 위치된다.
이러한 점에서, 도 1 내지 12에 따른 구현예의 형태와 관련된 전술한 모든 방법 단계 및 구성요소가, 개별적으로 또는 임의의 조합으로, 특히 도면에서 도시된 내용으로, 본원에 대한 필수적 요소로서 청구된다는 것을 알아야 한다. 제1항 내지 제8항 중 어느 한 항에 따른 방법, 그리고 제21항 내지 제31항 중 어느 한 항에 따른 방법 단계의 임의의 선택된 조합도 역시 가능하다.
10, 10' 기판 배열
20 기판
21, 21' 기판 섹션
22 기판의 제1 면
23 기판의 제2 면
25 본딩 재료
26 측면 에지
30 초기 고정제
35 지지대
40, 40' 노즐
50 전자 컴포넌트
51 전자 컴포넌트
52 전자 컴포넌트의 제1 면
53 전자 컴포넌트의 제2 면
54 코팅
dVF1 건조 전 초기 고정제의 두께
dVF2 건조 후 초기 고정제의 두께
dKM 본딩 재료의 두께

Claims (33)

  1. 기판 배열(10)의 제조 방법으로서,
    상기 기판 배열은 전자 컴포넌트(50; 51)와 본딩하기 위한 것이며,
    상기 기판 배열의 제조 방법은,
    제1 면(22)과 제2 면(23)을 갖는 기판(20)을 준비하는 단계; 및
    상기 기판(20)의 제1 면(22)의 몇몇 섹션에 초기 고정제(fixing agent)(30)를 도포하는 단계
    를 포함하되,
    상기 초기 고정제(30)는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제이고,
    상기 전자 컴포넌트와 기판의 사이에 상기 초기 고정제에 의해 형성되는 본드는 상기 전자 컴포넌트와 기판 사이의 후속 본딩 공정에서 적어도 부분적으로 제거 가능한,
    기판 배열의 제조 방법.
  2. 제1항에 있어서,
    상기 초기 고정제(30)의 도포 이전에, 상기 기판(20)의 제1 면(22)의 몇몇 섹션에 본딩 재료(25)를 도포하는, 기판 배열의 제조 방법.
  3. 제2항에 있어서,
    상기 본딩 재료(25)가 소결 페이스트, 솔더(solder), 전도성 접착제, 또는 접착 필름인 것인, 기판 배열의 제조 방법.
  4. 제2항에 있어서,
    상기 기판(20)에 도포된 초기 고정제(30)와 상기 기판(20)에 도포된 본딩 재료(25) 중 적어도 하나가 건조되는, 기판 배열의 제조 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 기판(20)의 제1 면(22)이 지지대(35)에 대면하게 배열되도록, 도포된 초기 고정제(30)를 갖는 기판(20)을 지지대(35) 상에 위치시키고, 상기 초기 고정제(30) 및 상기 본딩 재료(25) 중 적어도 하나가 상기 지지대(35)와 적어도 접착되게 본딩되는, 기판 배열의 제조 방법.
  6. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 초기 고정제(30)가 상기 본딩 재료(25)의 측면에서 상기 기판(20)의 제1 면(22)의 적어도 몇몇 섹션으로 도포되는, 기판 배열의 제조 방법.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 초기 고정제(30)가 상기 본딩 재료(25)보다 두껍도록, 상기 초기 고정제(30)가 기판(20)의 제1 면(22)에 도포되는, 기판 배열의 제조 방법.
  8. 전자 컴포넌트(50; 51)와 본딩하기 위한 기판 배열(10)로서,
    제1 면(22)과 제2 면(23)을 갖는 기판(20)을 포함하고,
    초기 고정제(30)가 상기 기판(20)의 제1 면(22)의 몇몇 섹션에 도포되며,
    상기 초기 고정제(30)는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제인 것이고,
    상기 전자 컴포넌트와 기판의 사이에 상기 초기 고정제에 의해 형성되는 본드는 상기 전자 컴포넌트와 기판 사이의 후속 본딩 공정에서 적어도 부분적으로 제거 가능한,
    기판 배열(10).
  9. 제8항에 있어서,
    상기 기판(20)이 DCB 기판, PCB 기판, 또는 리드프레임인 것인, 기판 배열(10).
  10. 제8항에 있어서,
    상기 기판(20)의 제1 면(22)의 몇몇 섹션에 본딩 재료(25)가 도포되는, 기판 배열(10).
  11. 제10항에 있어서,
    상기 본딩 재료(25)가 소결 페이스트, 솔더, 전도성 접착제, 또는 접착 필름인 것인, 기판 배열(10).
  12. 제10항에 있어서,
    상기 초기 고정제(30)가 상기 본딩 재료(25)의 측면에서 상기 기판(20)의 제1 면(22)의 적어도 몇몇 섹션으로 도포되는, 기판 배열(10).
  13. 제10항에 있어서,
    상기 초기 고정제(30)가 상기 본딩 재료(25)보다 두꺼운, 기판 배열(10).
  14. 제10항에 있어서,
    지지대(35)를 포함하고, 상기 지지대는 상기 초기 고정제(30)와 상기 본딩 재료(25) 중 하나 이상과 적어도 접착되게 본딩되는, 기판 배열(10').
  15. 기판 배열(10; 10')와 전자 컴포넌트(50; 51)의 본딩 방법으로서,
    기판(20)의 제1 면(22)이 전자 컴포넌트(50; 51)에 대면하게 배열되도록, 기판 배열(10; 10')과 전자 컴포넌트(50; 51)를 서로에 대하여 위치시키는 단계;
    기판(20)의 제1 면(22)의 몇몇 섹션에 도포된 초기 고정제(30)에 의해, 전자 컴포넌트(50; 51) 상에 기판 배열(10; 10')을 초기 고정시키는 단계; 및
    전자 컴포넌트(50; 51)와 기판 배열(10)의 본딩 단계
    를 포함하되,
    상기 초기 고정제(30)는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제인 것이고,
    상기 본딩 단계에서 상기 초기 고정제(30)가 적어도 부분적으로 제거되는,
    본딩 방법.
  16. 제15항에 있어서,
    상기 전자 컴포넌트(50; 51)가 반도체, DCB 기판, 또는 PCB 기판인 것인, 본딩 방법.
  17. 제15항 또는 제16항에 있어서,
    상기 전자 컴포넌트(50; 51)와 상기 기판 배열(10; 10')의 초기 고정 단계 동안 열이 가해지는, 본딩 방법.
  18. 제15항 또는 제16항에 있어서,
    상기 기판 배열(10; 10')은, 상기 전자 컴포넌트(50; 51)와 본딩될 때 전자 컴포넌트와 함께 소결되거나, 가압되거나(pressed), 솔더링되는 것인, 본딩 방법.
  19. 기판(20)과 전자 컴포넌트(50; 51)의 본딩 방법으로서,
    상기 기판(20)은 제1 면(22)과 제2 면(23)을 갖고,
    상기 본딩 방법은,
    제1 면(52) 및 제2 면(53)을 갖는 전자 컴포넌트(50; 51)를 준비하는 단계; 및
    상기 전자 컴포넌트(50; 51)의 제1 면(52)과 상기 기판(20)의 제1 면(22) 중 적어도 하나의 몇몇 섹션에 초기 고정제(30)를 도포하는 단계
    를 포함하되,
    상기 초기 고정제(30)는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제인 것이고,
    상기 기판과 전자 컴포넌트의 후속 본딩 공정에서 상기 초기 고정제(30)가 적어도 부분적으로 제거되는,
    본딩 방법.
  20. 제19항에 있어서,
    상기 초기 고정제(30)의 도포 이전에, 전자 컴포넌트(50; 51)의 제1 면(52) 및 기판(20)의 제1 면(22) 중 적어도 하나의 몇몇 섹션에 본딩 재료(25)를 도포하는, 본딩 방법.
  21. 제20항에 있어서,
    도포된 초기 고정제(30)와 도포된 본딩 재료(25) 중 적어도 하나가 건조되는, 본딩 방법.
  22. 제20항에 있어서,
    상기 초기 고정제(30)가 상기 본딩 재료(25)보다 두껍도록, 초기 고정제(30)가 전자 컴포넌트(50; 51)의 제1 면(52) 및 기판(20)의 제1 면(22) 중 적어도 하나에 도포되는, 본딩 방법.
  23. 제19항 또는 제20항에 있어서,
    전자 컴포넌트(50; 51)의 제1 면(52)이 기판(20)에 대면하게 배열되도록, 전자 컴포넌트(50; 51)와 기판(20)을 서로에 대하여 위치시키는 단계;
    몇몇 섹션에 도포된 초기 고정제(30)에 의해, 기판(20)과 전자 컴포넌트(50; 51)를 초기 고정시키는 단계; 및
    기판(20)과 전자 컴포넌트(50; 51)의 본딩 단계를 포함하는, 본딩 방법.
  24. 제23항에 있어서,
    상기 기판(20)과 상기 전자 컴포넌트(50; 51)의 초기 고정 단계 동안 열이 가해지는, 본딩 방법.
  25. 제23항에 있어서,
    전자 컴포넌트(50; 51)는, 기판(20)과 본딩될 때 기판과 함께 소결되거나, 가압되거나, 솔더링되는, 본딩 방법.
  26. 기판 배열(10; 10')과 본딩되는 전자 컴포넌트(50; 51)로서,
    상기 기판 배열(10; 10')의 기판(20)은, 제1 면(22) 및 제2 면(23)을 포함하고,
    초기 고정제(30)의 잔여물(31)이 기판(20)의 제1 면(22)과 상기 기판(20)에 대면하는 전자 컴포넌트(50; 51)의 제1 면(52) 중 적어도 하나의 몇몇 섹션 상에 형성되고,
    상기 기판(20)의 제1 면(22)이 상기 전자 컴포넌트(50; 51)를 향하여 대면하게 배열되도록, 상기 기판 배열(10; 10') 또는 기판(20)이 상기 전자 컴포넌트(50; 51)와 본딩되며,
    상기 초기 고정제(30)는 20 내지 45 중량%의 열가소성 중합체, 40 내지 70 중량%의 유기 용매, 10 내지 25 중량%의 무기 필러 입자, 및 0 내지 0.5 중량%의 다른 첨가제를 함유하는 접착제인 것이고,
    상기 전자 컴포넌트와 기판의 사이에 상기 초기 고정제에 의해 형성되는 본드는 상기 전자 컴포넌트와 기판 사이의 후속 본딩 공정에서 적어도 부분적으로 제거 가능한,
    전자 컴포넌트(50; 51).
  27. 제26항에 있어서,
    본딩 재료(25)가 기판(20)의 제1 면(22)의 몇몇 섹션에 도포되는, 전자 컴포넌트(50; 51).
  28. 제26항 또는 제27항에 있어서,
    상기 기판(20)이 DCB 기판, PCB 기판, 또는 리드프레임인, 전자 컴포넌트(50; 51).
  29. 제26항 또는 제27항에 있어서,
    상기 전자 컴포넌트(50; 51)가 반도체, DCB 기판, 또는 PCB 기판인, 전자 컴포넌트(50; 51).
  30. 제26항 또는 제27항에 있어서,
    상기 초기 고정제(30)의 잔여물(31)이 솔더, 접착제의 잔여물, 또는 다량의 무기 필러 입자인, 전자 컴포넌트(50; 51).
  31. 삭제
  32. 삭제
  33. 삭제
KR1020160040387A 2015-04-02 2016-04-01 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트 KR101953233B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102015105127.3 2015-04-02
DE102015105127 2015-04-02
DE102015107724.8 2015-05-18
DE102015107724.8A DE102015107724B4 (de) 2015-04-02 2015-05-18 Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil

Publications (2)

Publication Number Publication Date
KR20160118984A KR20160118984A (ko) 2016-10-12
KR101953233B1 true KR101953233B1 (ko) 2019-02-28

Family

ID=56937035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160040387A KR101953233B1 (ko) 2015-04-02 2016-04-01 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트

Country Status (4)

Country Link
JP (2) JP6347798B2 (ko)
KR (1) KR101953233B1 (ko)
CN (1) CN106057690B (ko)
DE (1) DE102015107724B4 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017212902A1 (de) * 2017-07-27 2019-01-31 Siemens Aktiengesellschaft Verfahren zum Erzeugen einer elektronischen Baugruppe mit Sinterverbindung und elektronische Baugruppe mit Sinterverbindung
JP2019025507A (ja) * 2017-07-28 2019-02-21 セイコーエプソン株式会社 基材接合方法、及び構造体
US11070190B2 (en) 2018-03-27 2021-07-20 Statek Corporation Silver-bonded quartz crystal
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
DE102019206260A1 (de) * 2019-05-02 2020-11-05 Abb Schweiz Ag Verfahren zur Herstellung eines Halbleitermoduls
DE102021207267A1 (de) * 2021-07-09 2023-01-12 Heraeus Deutschland GmbH & Co. KG Als temporäres Fixiermittel verwendbare Zusammensetzung
CN113613408A (zh) * 2021-08-16 2021-11-05 重庆金美通信有限责任公司 一种应用于bga封装器件的工艺方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107692A (zh) * 1986-11-13 1988-05-25 Mt化学公司 半导体器件的制造方法
JPS63177584A (ja) * 1987-01-19 1988-07-21 富士電機株式会社 混成集積回路の組立方法
JPH01161797A (ja) * 1987-12-18 1989-06-26 Senju Metal Ind Co Ltd 電子部品の実装方法および電子部品収納ケース
JPH01226162A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH0690079A (ja) * 1992-09-07 1994-03-29 Harima Chem Inc プリント基板への電子部品実装方法
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
WO1999001519A1 (fr) * 1997-07-04 1999-01-14 Nippon Zeon Co., Ltd. Adhesif pour composants semi-conducteurs
JP3520208B2 (ja) * 1997-10-02 2004-04-19 松下電器産業株式会社 回路基板への半導体素子の装着方法、及び半導体装置
US6144104A (en) * 1999-03-24 2000-11-07 Visteon Corporation High-operating-temperature electronic component
JP2002271014A (ja) * 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
DE102009018541A1 (de) * 2009-04-24 2010-10-28 W.C. Heraeus Gmbh Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102010021764B4 (de) * 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
JP5676155B2 (ja) * 2010-06-23 2015-02-25 日立アロカメディカル株式会社 放射線検出器の製造方法、及び放射線検出器
CN102593012B (zh) * 2011-01-14 2014-12-10 株式会社东芝 半导体装置的制造方法
JP2014168791A (ja) * 2013-03-01 2014-09-18 Hitachi Chemical Co Ltd フラックスフィルム、フリップチップ接続方法、及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品

Also Published As

Publication number Publication date
CN106057690A (zh) 2016-10-26
DE102015107724B4 (de) 2016-12-01
CN106057690B (zh) 2019-05-07
JP6656282B2 (ja) 2020-03-04
JP6347798B2 (ja) 2018-06-27
JP2016197723A (ja) 2016-11-24
JP2018129518A (ja) 2018-08-16
DE102015107724A1 (de) 2016-10-06
KR20160118984A (ko) 2016-10-12

Similar Documents

Publication Publication Date Title
KR101953233B1 (ko) 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트
JP5731990B2 (ja) 半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法
US6940636B2 (en) Optical switching apparatus and method of assembling same
KR102163533B1 (ko) 금속-세라믹스판 적층체의 제조 장치 및 제조 방법, 파워 모듈용 기판의 제조 장치 및 제조 방법
US20140061909A1 (en) Pre-Sintered Semiconductor Die Structure
JP6664751B2 (ja) 基板アセンブリの製造方法、基板アセンブリ、及び基板アセンブリを電子部品に取り付ける方法
US9821397B2 (en) Solder precoating method and workpiece for electronic equipment
CN109155261A (zh) 半导体装置的制造方法和制造装置
JP5535375B2 (ja) 接続シート
JP2009010302A (ja) ソルダペースト層形成方法
JP2014138019A (ja) はんだバンプの製造方法とそれに用いる転写シートないし剥離シート
TWI242818B (en) Process of mounting a passive component
JP5296846B2 (ja) 接続シート
TWI293643B (en) Surface mounting method
US11396164B2 (en) Electronic component and method of manufacturing electronic component
CN111757789A (zh) 制造夹层布置的方法
WO2016002804A1 (ja) 接合体の製造方法、多層接合体の製造方法、パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法及び積層体の製造装置
Morris et al. Drop test performance of isotropic electrically conductive adhesives
US8592258B2 (en) Semiconductor package and method of attaching semiconductor dies to substrates
JP2022011188A (ja) ソルダーペースト
CN114586138A (zh) 用于图案化预成型件的制造和带转移方法
TW201002164A (en) Method for improving the assembling yield of packaging module
JP2019096709A (ja) 部品実装基板の製造方法
JP2004356549A (ja) プリント配線板の製造方法およびプリント配線板
JPH05315737A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right