DE102015107724A1 - Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil - Google Patents

Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil Download PDF

Info

Publication number
DE102015107724A1
DE102015107724A1 DE102015107724.8A DE102015107724A DE102015107724A1 DE 102015107724 A1 DE102015107724 A1 DE 102015107724A1 DE 102015107724 A DE102015107724 A DE 102015107724A DE 102015107724 A1 DE102015107724 A1 DE 102015107724A1
Authority
DE
Germany
Prior art keywords
substrate
electronic component
prefixing
page
agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015107724.8A
Other languages
English (en)
Other versions
DE102015107724B4 (de
Inventor
Michael Schäfer
Wolfgang Schmitt
Andreas Hinrich
Maria Isabel Barrera-Marin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Deutschland GmbH and Co KG filed Critical Heraeus Deutschland GmbH and Co KG
Priority to EP16161902.8A priority Critical patent/EP3086361A3/de
Priority to EP17182111.9A priority patent/EP3276652A3/de
Priority to KR1020160040387A priority patent/KR101953233B1/ko
Priority to JP2016074054A priority patent/JP6347798B2/ja
Priority to CN201610202072.3A priority patent/CN106057690B/zh
Publication of DE102015107724A1 publication Critical patent/DE102015107724A1/de
Application granted granted Critical
Publication of DE102015107724B4 publication Critical patent/DE102015107724B4/de
Priority to JP2018037437A priority patent/JP6656282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

Verfahren zum Herstellen einer Substratanordnung (10, 10') zur Verbindung mit einem Elektronikbauteil (50; 51), umfassend die Schritte: – Bereitstellen eines Substrates (20), insbesondere eines DCB-Substrats oder eines PCB-Substrats oder eines Leadframes, mit einer ersten Seite (22) und einer zweiten Seite (23), – abschnittsweises Aufbringen eines Vorfixiermittels (30) auf die erste Seite (22) des Substrates (20).

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Substratanordnung zur Verbindung mit einem Elektronikbauteil. Des Weiteren betrifft die Erfindung eine Substratanordnung zur Verbindung mit einem Elektronikbauteil. Außerdem betrifft die Erfindung ein Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung. Des Weiteren betrifft die Erfindung ein Verfahren zum Verbinden eines Elektronikbauteils mit einem Substrat. Ferner betrifft die Erfindung ein Elektronikbauteil, das mit einer Substratanordnung verbunden ist.
  • In der Leistungselektronik ist es bekannt, Substrate oder Bauteile mit getrockneter Sinterpaste bereitzustellen, die beispielsweise von einem Kunden nur noch appliziert werden müssen. Innerhalb des Fertigungsprozesses können Bauteile, insbesondere Elektronikbauteile, die an ein Substrat mit vorgetrockneter Sinterpaste angeheftet sind, beim Transport vom Ort des Bestückens zum Ort des Sinterns verrutschen.
  • Diesbezüglich ist es bekannt, dass die Bauteile, insbesondere Elektronikbauteile, auf die getrocknete Sinterpaste bei gleichzeitiger Wärmebeaufschlagung aufgesetzt werden. Es hat sich herausgestellt, dass ein derartiges warmes Bestücken bei einer Vielzahl von Elektronikbauteilen nur eine unzureichende Transportfestigkeit hervorruft, da die Adhäsion aufgrund gebogener Bauteile und/oder verschmutzter Oberflächen und/oder ungünstiger Oberflächen nicht ausreicht, um einen sicheren Transport vom Ort des Bestückens zum Ort des Sinterns zu ermöglichen. Daher ist es bekannt, die bestückten, aber noch nicht verlöteten bzw. versinterten Elektronikbauteile durch Masken oder Formen zu fixieren oder durch Federn aufwendig zu klemmen.
  • Ausgehend von diesem Stand der Technik ist es die Aufgabe der vorliegenden Erfindung ein Verfahren zum Herstellen einer Substratanordnung zur Verbindung mit einem Elektronikbauteil anzugeben, sodass beim Transport vom Ort des Bestückens zum Ort des Sinterns der Elektronikbauteile eine ausreichende Transportfestigkeit erzeugt wird.
  • Des Weiteren ist es Aufgabe der vorliegenden Erfindung eine Substratanordnung zur Verbindung mit einem Elektronikbauteil anzugeben, wobei die Substratanordnung derart ausgebildet ist, dass ein bestücktes, aber noch nicht verlötetes bzw. versintertes Bauteil auf der Substratanordnung eine ausreichende Transportfestigkeit aufweist.
  • Des Weiteren ist es eine Aufgabe der vorliegenden Erfindung ein Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung anzugeben. Ferner ist es Aufgabe der Erfindung, ein Elektronikbauteil das mit einer Substratanordnung verbunden ist, anzugeben.
  • Erfindungsgemäß wird diese Aufgabe mit Blick auf das Verfahren zum Herstellen einer Substratanordnung zur Verbindung mit einem Elektronikbauteil durch den Gegenstand des Anspruchs 1, mit Blick auf die Substratanordnung durch den Gegenstand des Anspruchs 9, mit Blick auf das Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung durch den Gegenstand des Anspruchs 17, mit Blick auf das Verfahren zum Verbinden eines Elektronikbauteils mit einem Substrat durch den Gegenstand des Anspruchs 22 und mit Blick auf das Elektronikbauteil durch den Gegenstand des Anspruchs 31 gelöst.
  • Die Erfindung beruht auf dem Gedanken, ein Verfahren zum Herstellen einer Substratanordnung zur Verbindung mit einem Elektronikbauteil anzugeben, das folgende Schritte umfasst:
    • – Bereitstellen eines Substrates, insbesondere eines DCB-Substrats oder eines PCB-Substrats oder eines Leadframes, mit einer ersten Seite und einer zweiten Seite,
    • – abschnittsweises Aufbringen eines Vorfixiermittels auf die erste Seite des Substrates.
  • Die mit Hilfe des erfindungsgemäßen Verfahrens hergestellte Substratanordnung dient zur nachfolgenden Verbindung mit einem Elektronikbauteil.
  • In einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird auf die erste Seite des Substrates, insbesondere vor dem Aufbringen des Vorfixiermittels, abschnittsweise ein Kontaktierungsmaterial aufgebracht. Das Kontaktierungsmaterial bedeckt die erste Seite des Substrates nicht vollständig. Sowohl das Vorfixiermittel als auch das Kontaktierungsmaterial sind auf der ersten Seite des Substrates aufgebracht.
  • Das Kontaktierungsmaterial, das eine Sinterpaste, insbesondere eine silberhaltige Sinterpaste, oder ein Lot oder ein Leitkleber oder eine Klebefolie ist, dient zum tatsächlichen Verbinden des Substrates mit dem Elektronikbauteil. Das Vorfixiermittel dient lediglich zur Vorfixierung bzw. zu einem vorübergehenden Anheften des Substrates an dem Elektronikbauteil oder des Elektronikbauteils an dem Substrat. Aufgrund des Vorfixierens bzw. Anheftens wird eine ausreichende Transportfähigkeit des Bauteils vom Ort des Bestückens zum Ort des Sinterns hervorgerufen. Das Vorfixiermittel ist ein temporäres Fixiermittel. Mit anderen Worten ist das Vorfixiermittel ein Fixiermittel, das eine vorübergehende Fixierung einer Substratanordnung bzw. eines Substrates mit einem Elektronikbauteil ermöglicht.
  • Bei dem Vorfixiermittel kann es sich um ein Lot und/oder um ein Klebemittel handeln. Insbesondere ist das Vorfixiermittel ein Klebemittel, das 20 bis 45 Gew.-% thermoplastisches Polymer und 40 bis 70 Gew.-% organisches Lösemittel und 10 bis 25 Gew.-% anorganische Füllstoffpartikel und 0 bis 0,5 Gew.-% weitere Additive aufweist.
  • Das thermoplastische Polymer des Vorfixiermittels weist beispielsweise eine Glasübergangstemperatur von 60 bis 120 °C auf. Die Bestimmung der Glasübergangstemperatur wird mittels DDK, nämlich mittels dynamischer Differenzkalorimetrie, bzw. mittels DSC, nämlich differential scanning calorimetry, bei einer Aufheizrate von 10 K/Minute durchgeführt. Bei dem thermoplastischen Polymer kann es sich insbesondere um (Meth)acrylcopolymere handeln. Der Molmassenbereich der thermoplastischen (Meth)acrylcopolymere kann 35.000 bis 70.000 g/mol betragen (Mw = 35.000 bis 70.000 g/mol). Der Molmassenbereich ist mittels Gelpermeationschromatographie (GPC) zu bestimmen. Für die Gelpermeationschromatographie gilt: Polystyrolgel als stationäre Phase, Tetrahydrofuran als mobile Phase, Polystyrolstandards.
  • Die 40 bis 70 Gew.-% organische Lösemittel weisen 30 bis 100 Gew.-% Terpineole auf.
  • Die 10 bis 25 Gew.-% anorganische Füllstoffpartikel weisen eine Teilchengröße (d50) von 5 bis 20 µm, bevorzugt von 5 bis 10 µm, auf. Bei diesen anorganischen Füllstoffpartikel kann es sich beispielsweise um Aluminiumoxid und/oder Siliziumdioxid handeln. Die Bestimmung der Teilchengröße (d50) erfolgt vorzugsweise mittels eines Laserbeugungsverfahrens.
  • Bei den 0 bis 0,5 Gew.-% weitere Additive kann es sich beispielsweise um Benetzungsmittel handeln.
  • Mit Hilfe eines Klebemittels, insbesondere mit Hilfe eines Klebemittels mit angegebener Zusammensetzung bzw. mit angegebener Formulierung, können gleichmäßige Vorfixiermittelpunkte, insbesondere Klebepunkte, mit kalkulierbarer Endhöhe erzeugt werden.
  • Das Vorfixiermittel kann durch Dispensen oder Dippen oder Jetten auf die erste Seite des Substrates aufgebracht werden. Insbesondere wird das Vorfixiermittel in Form von halbkugelförmigen Klebepunkten bzw. halbkugelförmigen Punkten aufgebracht.
  • Das auf das Substrat aufgebrachte Vorfixiermittel, insbesondere das auf das Substrat aufgebrachte Vorfixiermittel und das auf das Substrat aufgebrachte Kontaktierungsmaterial, kann getrocknet werden bzw. können getrocknet werden. Mit anderen Worten wird das Substrat mit dem aufgebrachten Vorfixiermittel und/oder dem aufgebrachten Kontaktierungsmaterial einem Trocknungsprozess ausgesetzt. Das Trocknen kann bei 100 bis 150 °C Objekttemperatur für 2 bis 30 Minuten durchgeführt werden.
  • Sofern ein Trocknen bzw. Vortrocknen durchgeführt wird, wird die Dicke des aufgebrachten Vorfixiermittels nach dem Trocknen bzw. Vortrocknen bzw. aufgrund des Trocknens bzw. Vortrocknens reduziert.
  • In einer weiteren Ausführungsform der Erfindung kann das Substrat mit aufgebrachtem Vorfixiermittel, insbesondere mit aufgebrachten Vorfixiermittel und aufgebrachtem Kontaktierungsmaterial, auf einem Träger derart positioniert werden, dass die erste Seite des Substrates dem Träger zugewandt angeordnet ist, wobei das Vorfixiermittel und/oder das Kontaktierungsmaterial mit dem Träger zumindest haftverbunden wird bzw. werden. Das Substrat kann folglich auf einem Träger aufgebracht werden, sodass die Substratanordnung, die ein Substrat, ein Vorfixiermittel, optional ein Kontaktierungsmaterial und optional einen Träger umfasst, zu einer weiteren Produktionsstätte bzw. zu einer weiteren Verarbeitungsvorrichtung transportiert werden kann. Es ist möglich, dass lediglich das Vorfixiermittel mit dem Träger haftverbunden ist. Zwischen dem Träger und einem optional vorhandenen Kontaktierungsmaterial kann beispielsweise ein geringer Abstand bestehen.
  • Das Vorfixiermittel ist zumindest abschnittsweise seitlich des Kontaktierungsmaterials auf die erste Seite des Substrates aufgebracht. Das Vorfixiermittel kann seitlich des Kontaktierungsmaterials mittels Dispensen, Dippen oder Jetten aufgebracht werden. Beispielsweise kann das Vorfixiermittel als mindestens ein Klebepunkt seitlich des Kontaktierungsmaterials aufgebracht werden. Des Weiteren ist es denkbar, dass das Vorfixiermittel balkenförmig seitlich des Kontaktierungsmaterials auf die erste Seite des Substrates aufgebracht wird. Ebenso ist es möglich, dass das Kontaktierungsmaterial vollseitenumfänglich von einem Vorfixiermittel umgeben ist.
  • Das Vorfixiermittel kann derart auf die erste Seite des Substrates aufgebracht werden, dass das Vorfixiermittel dicker als das Kontaktierungsmaterial ist. Mit anderen Worten steht das Vorfixiermittel in vertikaler Richtung über das Kontaktierungsmaterial über. Das Vorfixiermittel weist eine größere Materialdicke als das Kontaktierungsmaterial auf. Das Vorfixiermittel ist vor einem optionalen Trocknen bzw. Vortrocknen dicker als nach dem Trocknen bzw. Vortrocknen.
  • Die Erfindung beruht des Weiteren auf dem Gedanken, eine Substratanordnung zur Verbindung mit einem Elektronikbauteile anzugeben, wobei die Substratanordnung vorzugsweise mit einem vorerwähnten erfindungsgemäßen Verfahren hergestellt ist. Die erfindungsgemäße Substratanordnung umfasst ein Substrat mit einer ersten Seite und einer zweiten Seite, wobei auf der ersten Seite des Substrats abschnittsweise ein Vorfixiermittel aufgebracht ist.
  • Bei dem Substrat kann es sich um ein DCB-Substrat oder PCB-Substrat oder einen Leadframe handeln.
  • Das Vorfixiermittel kann ein Lot und/oder ein Klebemittel sein. Insbesondere handelt es sich bei dem Vorfixiermittel um ein Klebemittel, das 20 bis 45 Gew.-% thermoplastisches Polymer und 40 bis 70 Gew.-% organisches Lösemittel und 10 bis 25 Gew.-% anorganische Füllstoffpartikel und 0 bis 0,5 Gew.-% weitere Additive aufweist. Bezüglich des Klebemittels und der Zusammensetzung sowie hinsichtlich der Verfahren zur Bestimmung einzelner Parameter des Klebemittels wird auf die bereits angeführten Erläuterungen im Zusammenhang mit dem vorerwähnten Verfahren verwiesen. Diese Erläuterungen gelten auch für die Substratanordnung.
  • Auf der ersten Seite des Substrates ist vorzugsweise außerdem abschnittsweise ein Kontaktierungsmaterial aufgebracht. Auf der ersten Seite des Substrates kann somit sowohl ein Vorfixiermittel als auch ein Kontaktierungsmaterial aufgebracht sein. Das Vorfixiermittel dient in einem Verfahren zum Aufbringen eines Elektronikbauteils zu einer Vorfixierung des Elektronikbauteils auf der Substratanordnung. Das Kontaktierungsmaterial dient hingegen zur tatsächlichen Fixierung bzw. zum tatsächlichen und dauerhaften Verbinden der Substratanordnung mit dem Elektronikbauteil. Das Kontaktierungsmaterial kann eine Sinterpaste, insbesondere eine silberhaltige Sinterpaste, oder ein Lot oder ein Leitkleber oder eine Klebefolie sein.
  • Das Vorfixiermittel ist zumindest abschnittsweise seitlich des Kontaktierungsmaterials auf der ersten Seite des Substrates aufgebracht. Das Vorfixiermittel kann tropfenförmig, halbkugelförmig oder balkenförmig seitlich des Kontaktierungsmaterials ausgebildet sein. In einer Ausführungsform der Erfindung ist es möglich, dass das Kontaktierungsmaterial voll seitenumfänglich von dem Vorfixiermittel umrandet bzw. umgeben ist.
  • Das Vorfixiermittel ist vorzugsweise dicker als das Kontaktierungsmaterial ausgebildet. Mit anderen Worten steht das Vorfixiermittel in vertikaler Richtung über das Kontaktierungsmaterial hinaus.
  • In einer weiteren Ausführungsform weist die Substratanordnung einen Träger auf, der mit dem Vorfixiermittel und/oder mit dem Kontaktierungsmaterial zumindest haftverbunden ist. Das Substrat ist in Relation zu dem Träger derart angeordnet, dass die erste Seite des Substrates dem Träger zugewandt angeordnet ist. Der Träger dient dazu, dass die Substratanordnung von einer ersten Produktionsstätte zu einer weiteren Produktionsstätte bzw. von einer ersten Fertigungsvorrichtung zu einer weiteren Fertigungsvorrichtung transportiert werden kann. Bei dem Träger kann es sich beispielsweise um eine Trägerfolie mit geringer Adhäsionskraft handeln.
  • Die Erfindung beruht des Weiteren auf dem Gedanken, ein Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung anzugeben. Bei der Substratanordnung kann es sich insbesondere um eine erfindungsgemäße Substratanordnung und/oder um eine Substratanordnung, die mit Hilfe des beschriebenen erfindungsgemäßen Verfahrens hergestellt wurde, handeln. Das erfindungsgemäße Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung umfasst die Schritte:
    • – Positionieren der Substratanordnung und des Elektronikbauteil zueinander derart, dass eine/die erste Seite des Substrates dem Elektronikbauteil zugewandt angeordnet ist,
    • – Vorfixieren der Substratanordnung auf dem Elektronikbauteil durch ein/das auf der ersten Seite des Substrates abschnittsweise aufgebrachte(s) Vorfixiermittel,
    • – Verbinden der Substratanordnung mit dem Elektronikbauteil.
  • Das Positionieren der Substratanordnung und des Elektronikbauteils zueinander derart, dass eine/die erste Seite des Substrates dem Elektronikbauteil zugewandt angeordnet ist, kann zum einen derart ausgeführt werden, dass die Substratanordnung auf das Elektronikbauteil aufgesetzt wird. In einer weiteren Ausführungsform ist es denkbar, dass das Elektronikbauteil auf der Substratanordnung aufgebracht wird.
  • Nach dem Positionieren der Substratanordnung und dem Elektronikbauteil zueinander wird ein Vorfixieren der Substratanordnung mit dem Elektronikbauteil vorgenommen. Dieses Vorfixieren wird mit Hilfe des auf der ersten Seite des Substrates abschnittsweise aufgebrachten Vorfixiermittels durchgeführt. Hierzu erfolgt vorzugsweise eine Wärmebeaufschlagung. Vorzugsweise wird eine Temperatur von 100 bis 150 °C aufgebracht, sodass das Vorfixiermittel über die aufgebrachte Wärme aktiviert wird und somit die Substratanordnung mit dem Elektronikbauteil vorfixiert werden kann. Aufgrund des Vorfixierens kann eine derartige Transportfestigkeit hinsichtlich des mit der Substratanordnung vorfixiert verbundenen Elektronikbauteils erzielt werden, dass das Elektronikbauteil nicht mehr aufgrund des Vorschubs eines Transportbandes losgeschüttelt werden kann. Vielmehr bleibt das Elektronikbauteil in der vorfixierten Lage.
  • Bei dem Elektronikbauteil kann es sich um einen Halbleiter oder ein DCB-Substrat oder ein PCB-Substrat handeln. Zeitlich nach dem Vorfixieren erfolgt das Verbinden der Substratanordnung mit dem Elektronikbauteil. Das Verbinden der Substratanordnung mit dem Elektronikbauteil kann beispielsweise mittels Versintern oder Verpressen oder Verlöten erfolgen. Vorzugsweise wird die Substratanordnung mit dem Elektronikbauteil versintert. Hierzu weist die Substratanordnung ein Kontaktierungsmaterial, insbesondere eine Sinterpaste, auf.
  • Bezüglich des Vorfixiermittels im Zusammenhang mit dem erfindungsgemäßen Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung wird auf die bereits aufgeführten Erläuterungen hinsichtlich des Vorfixiermittels verwiesen. Auch hinsichtlich der Anordnung des Vorfixiermittels und des Kontaktierungsmaterials zueinander wird auf die bereits aufgeführten Erläuterungen verwiesen.
  • Vorzugsweise wird die mit dem Elektronikbauteil fixierte Substratanordnung zum Verbinden der Substratanordnung mit dem Elektronikbauteil in einen Prozessofen transportiert. Bei dem Prozessofen kann es sich beispielsweise um einen Drucksinterofen oder einen Reflowofen oder einen Laminierofen handeln. Während des Sinterns oder während des Drucksinterns verflüchtigen sich die organischen und/oder polymeren Bestandteile des Vorfixiermittels weitestgehend. Die organischen und/oder polymeren Bestandteile des Vorfixiermittels werden verdampft und/oder thermisch zersetzt. Während des Verbindens der Substratanordnung mit dem Elektronikbauteil wird die Verbindung des Vorfixiermittels zum Elektronikbauteil entfernt, insbesondere abgebrannt und/oder abgeschmolzen.
  • Nach dem Verbinden der Substratanordnung mit dem Elektronikbauteil, insbesondere nach dem Versintern oder Drucksintern und/oder Verlöten und/oder Verspressen, sind auf der ersten Seite der Substratanordnung größtenteils oder ausschließlich die anorganischen Füllstoffe des Vorfixiermittels vorhanden. Es verbleiben somit größtenteils oder ausschließlich die anorganischen Füllstoffe des Vorfixiermittels. Bei dem beschriebenen Vorfixiermittel handelt es sich mit anderen Worten um ein temporäres Fixierungsmittel, das nach dem tatsächlichen Verbinden bzw. tatsächlich dauerhaften Verbinden der Substratanordnung mit dem Elektronikbauteil größtenteils oder vollständig entfernt ist.
  • Bei der Zusammensetzung des Vorfixiermittels wird vorzugsweise 20 bis 45 Gew.-% thermoplastisches Polymer mit einer derartigen Glasübergangstemperatur gewählt, sodass die Glasübergangstemperatur geringer ist als die Temperatur, die während des Vorfixierens auf die Substratanordnung wirkt, insbesondere geringer ist als die Wärmebeaufschlagung bei Temperaturen von 100 bis 150 °C.
  • Ein weiterer Aspekt der Erfindung beruht auf einem Verfahren zum Verbinden eines Elektronikbauteils mit einem Substrat, insbesondere mit einem DCB-Substrat oder einem PCB-Substrat oder einem Leadframe, wobei das Substrat eine erste Seite und eine zweite Seite aufweist und das Verfahren folgende Schritte umfasst:
    • – Bereitstellen eines Elektronikbauteils mit einer ersten Seite und einer zweiten Seite,
    • – abschnittsweises Aufbringen eines Vorfixiermittels auf die erste Seite des Elektronikbauteils und/oder auf die erste Seite des Substrats.
  • Es ist möglich, dass auf die erste Seite des Substrates und/oder auf die erste Seite des Elektronikbauteils, insbesondere vor dem Aufbringen des Vorfixiermittels, abschnittsweise ein Kontaktierungsmaterial aufgebracht wird. Das Kontaktierungsmaterial bedeckt die erste Seite des Substrates und/oder die erste Seite des Elektronikbauteils nicht vollständig. Sowohl das Vorfixiermittel als auch das Kontaktierungsmaterial können auf der ersten Seite des Kontaktierungsmaterials aufgebracht sein.
  • Das Kontaktierungsmaterial, das eine Sinterpaste, insbesondere eine silberhaltige Sinterpaste, oder ein Lot oder ein Leitkleber oder eine Klebefolie ist, dient zum tatsächlichen Verbinden des Substrates mit dem Elektronikbauteil. Das Vorfixiermittel dient lediglich zur Vorfixierung bzw. zu einem vorübergehenden Anheften des Substrates an dem Elektronikbauteil oder des Elektronikbauteils an dem Substrat. Aufgrund des Vorfixierens bzw. Anheftens wird eine ausreichende Transportfähigkeit des Bauteils vom Ort des Bestückens zum Ort des Sinterns hervorgerufen. Das Vorfixiermittel ist ein temporäres Fixiermittel. Mit anderen Worten ist das Vorfixiermittel ein Fixiermittel, das eine vorübergehende Fixierung eines Substrates mit einem Elektronikbauteil ermöglicht.
  • Bei dem Vorfixiermittel kann es sich um ein Lot und/oder um ein Klebemittel handeln. Insbesondere ist das Vorfixiermittel ein Klebemittel, das 20 bis 45 Gew.-% thermoplastisches Polymer und 40 bis 70 Gew.-% organisches Lösemittel und 10 bis 25 Gew.-% anorganische Füllstoffpartikel und 0 bis 0,5 Gew.-% weitere Additive aufweist.
  • Das thermoplastische Polymer des Vorfixiermittels weist beispielsweise eine Glasübergangstemperatur von 60 bis 120 °C auf. Die Bestimmung der Glasübergangstemperatur wird mittels DDK, nämlich mittels dynamischer Differenzkalorimetrie, bzw. mittels DSC, nämlich differential scanning calorimetry, bei einer Aufheizrate von 10 K/Minute durchgeführt. Bei dem thermoplastischen Polymer kann es sich insbesondere um (Meth)acrylcopolymere handeln. Der Molmassenbereich der thermoplastischen (Meth)acrylcopolymere kann 35.000 bis 70.000 g/mol betragen (Mw = 35.000 bis 70.000 g/mol). Der Molmassenbereich ist mittels Gelpermeationschromatographie (GPC) zu bestimmen. Für die Gelpermeationschromatographie gilt: Polystyrolgel als stationäre Phase, Tetrahydrofuran als mobile Phase, Polystyrolstandards.
  • Die 40 bis 70 Gew.-% organische Lösemittel weisen 30 bis 100 Gew.-% Terpineole auf.
  • Die 10 bis 25 Gew.-% anorganische Füllstoffpartikel weisen eine Teilchengröße (d50) von 5 bis 20 µm, bevorzugt von 5 bis 10 µm, auf. Bei diesen anorganischen Füllstoffpartikeln kann es sich beispielsweise um Aluminiumoxid und/oder Siliziumdioxid handeln. Die Bestimmung der Teilchengröße (d50) erfolgt vorzugsweise mittels eines Laserbeugungsverfahrens.
  • Bei den 0 bis 0,5 Gew.-% weitere Additive kann es sich beispielsweise um Benetzungsmittel handeln.
  • Mit Hilfe eines Klebemittels, insbesondere mit Hilfe eines Klebemittels mit angegebener Zusammensetzung bzw. mit angegebener Formulierung, können gleichmäßige Vorfixiermittelpunkte, insbesondere Klebepunkte, mit kalkulierbarer Endhöhe erzeugt werden.
  • Das Vorfixiermittel kann durch Dispensen oder Dippen oder Jetten auf die erste Seite des Elektronikbauteils und/oder auf die erste Seite des Substrats aufgebracht werden. Insbesondere wird das Vorfixiermittel in Form von halbkugelförmigen Klebepunkten bzw. halbkugelförmigen Punkten aufgebracht.
  • Das aufgebrachte Vorfixiermittel, insbesondere das aufgebrachte Vorfixiermittel und das aufgebrachte Kontaktierungsmaterial, kann getrocknet werden bzw. können getrocknet werden. Mit anderen Worten wird das Elektronikbauteil und/oder das Substrat mit dem aufgebrachten Vorfixiermittel und/oder dem aufgebrachten Kontaktierungsmaterial einem Trocknungsprozess ausgesetzt. Das Trocknen kann bei 100 bis 150 °C Objekttemperatur für 2 bis 30 Minuten durchgeführt werden.
  • Sofern ein Trocknen bzw. Vortrocknen durchgeführt wird, wird die Dicke des aufgebrachten Vorfixiermittels nach dem Trocknen bzw. Vortrocknen bzw. aufgrund des Trocknens bzw. Vortrocknens reduziert.
  • Das Vorfixiermittel kann zumindest abschnittsweise seitlich eines Kontaktierungsmaterials auf die erste Seite des Elektronikbauteils und/oder auf die erste Seite des Substrats aufgebracht sein. Das Vorfixiermittel kann seitlich des Kontaktierungsmaterials mittels Dispensen, Dippen oder Jetten aufgebracht werden. Beispielsweise kann das Vorfixiermittel als mindestens ein Klebepunkt seitlich des Kontaktierungsmaterials aufgebracht werden. Des Weiteren ist es denkbar, dass das Vorfixiermittel balkenförmig seitlich des Kontaktierungsmaterials auf die erste Seite des Substrates aufgebracht wird. Ebenso ist es möglich, dass das Kontaktierungsmaterial vollseitenumfänglich von einem Vorfixiermittel umgeben ist.
  • Das Vorfixiermittel kann derart auf die erste Seite des Elektronikbauteils und/oder des Substrats aufgebracht werden, dass das Vorfixiermittel dicker als das Kontaktierungsmaterial ist. Mit anderen Worten steht das Vorfixiermittel in vertikaler Richtung über das Kontaktierungsmaterial über. Das Vorfixiermittel weist eine größere Materialdicke als das Kontaktierungsmaterial auf. Das Vorfixiermittel ist vor einem optionalen Trocknen bzw. Vortrocknen dicker als nach dem Trocknen bzw. Vortrocknen.
  • In einer weiteren Ausführungsform der Erfindung können das Elektronikbauteil mit aufgebrachtem Vorfixiermittel, insbesondere mit aufgebrachten Vorfixiermittel und/oder aufgebrachtem Kontaktierungsmaterial, auf einem Träger derart positioniert werden, dass die erste Seite des Elektronikbauteils dem Träger zugewandt angeordnet ist, wobei das Vorfixiermittel und/oder das Kontaktierungsmaterial mit dem Träger zumindest haftverbunden wird bzw. werden. Das Elektronikbauteil kann folglich auf einem Träger aufgebracht werden, sodass diese Anordnung zu einer weiteren Produktionsstätte bzw. zu einer weiteren Verarbeitungsvorrichtung transportiert werden kann. Es ist möglich, dass lediglich das Vorfixiermittel mit dem Träger haftverbunden ist. Zwischen dem Träger und einem optional vorhandenen Kontaktierungsmaterial kann beispielsweise ein geringer Abstand bestehen.
  • Das Verfahren zum Verbinden eines Elektronikbauteils kann außerdem folgende Schritte umfassen:
    • – Positionieren des Elektronikbauteils und des Substrates zueinander derart, dass die erste Seite des Elektronikbauteils dem Substrat zugewandt angeordnet ist,
    • – Vorfixieren des Elektronikbauteil mit dem Substrat durch abschnittsweise aufgebrachte Vorfixiermittel,
    • – Verbinden des Elektronikbauteils mit dem Substrat.
  • Das Positionieren des Elektronikbauteils und des Substrates zueinander kann zum einen derart ausgeführt werden, dass das Substrat auf das Elektronikbauteil aufgesetzt wird. In einer weiteren Ausführungsform ist es denkbar, dass das Elektronikbauteil auf das Substrat aufgebracht wird.
  • Nach dem Positionieren des Substrates und des Elektronikbauteils zueinander wird ein Vorfixieren des Elektronikbauteils mit dem Substrat vorgenommen. Dieses Vorfixieren wird mit Hilfe des abschnittsweise aufgebrachten Vorfixiermittels durchgeführt. Hierzu erfolgt vorzugsweise eine Wärmebeaufschlagung. Vorzugsweise wird eine Temperatur von 100 bis 150 °C aufgebracht, sodass das Vorfixiermittel über die aufgebrachte Wärme aktiviert wird und somit das Elektronikbauteil mit dem Substrat vorfixiert werden kann.
  • Aufgrund des Vorfixierens kann eine derartige Transportfestigkeit hinsichtlich des mit dem Substrat vorfixiert verbundenen Elektronikbauteils erzielt werden, dass das Elektronikbauteil und/oder das Substrat nicht mehr aufgrund des Vorschubs eines Transportbandes losgeschüttelt werden kann. Vielmehr bleibt bzw. bleiben das Elektronikbauteil und/oder das Substrat in der vorfixierten Lage.
  • Bei dem Elektronikbauteil kann es sich um einen Halbleiter oder ein DCB-Substrat oder ein PCB-Substrat handeln. Zeitlich nach dem Vorfixieren erfolgt das Verbinden des Elektronikbauteils mit dem Substrat. Das Verbinden des Substrats mit dem Elektronikbauteil kann beispielsweise mittels Versintern oder Verpressen oder Verlöten erfolgen. Vorzugsweise wird das Substrat mit dem Elektronikbauteil versintert. Hierzu weist bzw. weisen das Substrat und/oder das Elektronikbauteil ein Kontaktierungsmaterial, insbesondere eine Sinterpaste, auf.
  • Bezüglich des Vorfixiermittels im Zusammenhang mit dem erfindungsgemäßen Verfahren zum Verbinden eines Elektronikbauteils mit einem Substrat wird auf die bereits aufgeführten Erläuterungen hinsichtlich des Vorfixiermittels verwiesen.
  • Vorzugsweise wird das mit dem Elektronikbauteil fixierte Substrat zum Verbinden des Elektronikbauteils mit dem Substrat in einen Prozessofen transportiert. Bei dem Prozessofen kann es sich beispielsweise um einen Drucksinterofen oder einen Reflowofen oder einen Laminierofen handeln. Während des Sinterns oder während des Drucksinterns verflüchtigen sich die organischen und/oder polymeren Bestandteile des Vorfixiermittels weitestgehend. Die organischen und/oder polymeren Bestandteile des Vorfixiermittels werden verdampft und/oder thermisch zersetzt. Während des Verbindens des Elektronikbauteils mit dem Substrat wird die Verbindung des Vorfixiermittels entfernt, insbesondere abgebrannt und/oder abgeschmolzen.
  • Nach dem Verbinden des Elektronikbauteils mit dem Substrat, insbesondere nach dem Versintern und/oder Drucksintern und/oder Verlöten und/oder Verpressen, sind auf der ersten Seite der Substrats oder auf der ersten Seite des Elektronikbauteils größtenteils oder ausschließlich die anorganischen Füllstoffe des Vorfixiermittels vorhanden. Es verbleiben somit größtenteils oder ausschließlich die anorganischen Füllstoffe des Vorfixiermittels. Bei dem beschriebenen Vorfixiermittel handelt es sich mit anderen Worten um ein temporäres Fixierungsmittel, das nach dem tatsächlichen Verbinden bzw. tatsächlich dauerhaften Verbinden des Elektronikbauteils mit dem Substrat größtenteils oder vollständig entfernt ist.
  • Bei der Zusammensetzung des Vorfixiermittels wird vorzugsweise 20 bis 45 Gew.-% thermoplastisches Polymer mit einer derartigen Glasübergangstemperatur gewählt, sodass die Glasübergangstemperatur geringer ist als die Temperatur, die während des Vorfixierens wirkt, insbesondere geringer ist als die Wärmebeaufschlagung bei Temperaturen von 100 bis 150 °C.
  • Die Erfindung beruht des Weiteren auf dem Gedanken, ein Elektronikbauteil, das mit einer Substratanordnung oder einem Substrat verbunden ist, anzugeben. Bei der Substratanordnung kann es sich um eine erfindungsgemäße Substratanordnung handeln bzw. um eine derartige Substratanordnung, die mit Hilfe eines erfindungsgemäßen Verfahrens hergestellt ist. Insbesondere ist das Elektronikbauteil mit Hilfe eines erfindungsgemäßen Verfahrens mit der Substratanordnung verbunden. Alternativ ist das Elektronikbauteil mit einem Substrat nach einem erfindungsgemäßen Verfahren verbunden worden.
  • Das Substrat, insbesondere das Substrat einer Substratanordung, umfasst eine erste Seite und eine zweite Seite, wobei auf der ersten Seite des Substrates und/oder auf der dem Substrat zugewandten ersten Seite des Eleketronikbauteils abschnittsweise ein Rest eines Vorfixiermittel ausgebildet ist, wobei die Substratanordnung oder das Substrat mit dem Elektronikbauteil derart verbunden ist, dass die erste Seite des Substrates dem Elektronikbauteil zugewandt angeordnet ist. Auf der ersten Seite des Substrates kann des Weiteren abschnittsweise ein Kontaktierungsmaterial aufgebracht sein.
  • Das Substrat kann ein DCB-Substrat oder ein PCB-Substrat oder ein Leadframe sein. Das Elektronikbauteil kann ein Halbleiter oder ein DCB-Substrat oder ein PCB-Substrat sein. Der Rest des Vorfixiermittels kann ein Lot und/oder der Rest eines Klebemittels sein. Bei dem Klebemittel kann es sich um ein ursprüngliches thermoplastisches (Meth)acrylcopolymer handeln, wobei größtenteils, insbesondere ausschließlich, die anorganischen Füllstoffpartikel, insbesondere Aluminiumoxid und/oder Siliziumdioxid, auf der ersten Seite des Substrates und/oder auf der dem Substrat zugewandten Seite des Elektronikbauteils ausgebildet sind.
  • Die Erfindung wird nachfolgend mit weiteren Einzelheiten unter Bezugnahme auf die beigefügten schematischen Zeichnungen anhand von Ausführungsbeispielen näher erläutert. In diesen zeigen:
  • 1–4: einzelne Schritte des Verfahrens zum Herstellen einer Substratanordnung;
  • 5–6: weitere optionale Schritte zum Herstellen einer Substratanordnung;
  • 7–9: einzelne Schritte eines erfindungsgemäßen Verfahrens zum Verbinden eines Elektronikbauteils mit einer Substratanordnung gemäß einer ersten Ausführungsform; und
  • 10–12: einzelne Schritte eines erfindungsgemäßen Verfahrens zum Verbinden eines Elektronikbauteils mit einer Substratanordnung gemäß einer weiteren Ausführungsform.
  • Im Folgenden werden für gleiche und gleichwirkende Teile gleiche Bezugsziffern verwendet.
  • In 1 ist ein Substrat 20 dargestellt. Das Substrat 20 liegt strukturiert vor, d. h. dass einzelne Substratabschnitte 21, 21' gebildet sind. Bei dem Substrat kann es sich beispielsweise um einen Leadframe, ein DCB-Substrat oder ein PCB-Substrat handeln. Des Weiteren kann es vorgesehen sein, dass das Substrat 20 auf einer oder auf beiden Seiten beschichtet ist. Bei der Beschichtung kann es sich beispielsweise um eine Metallbeschichtung oder um eine Metalllegierungsbeschichtung handeln. Das Substrat 20 weist eine erste Seite 22 sowie eine zweite Seite 23 auf. Die erste Seite 22 des Substrates 20 ist im dargestellten Beispiel parallel zur gegenüberliegenden zweiten Seite 23 des Substrates 20 ausgebildet.
  • In 2 ist dargestellt, dass auf die erste Seite 22 des Substrates 20 ein Kontaktierungsmaterial 25 aufgebracht wird. Bei dem Kontaktierungsmaterial 25 kann es sich um ein Lot oder einen Leitkleber oder eine Klebefolie handeln. Insbesondere handelt es sich bei dem Kontaktierungsmaterial 25 um eine Sinterpaste. Vorzugsweise enthält die Sinterpaste Silber oder eine Silberlegierung. Das Kontaktierungsmaterial 25 kann auf die erste Seite 22 des Substrates 20 durch Drucken, insbesondere Siebdrucken und/oder Schablonendrucken, und/oder Rakeln und/oder Sprayen und/oder Jetten und/oder Dispensen aufgebracht werden.
  • Das Kontaktierungsmaterial 25 dient im Rahmen der herzustellenden Substratanordnung 10 zur Verbindung mit einem Elektronikbauteil 50, 51. Insbesondere dient das Kontaktierungsmaterial 25 zur dauerhaften Verbindung einer Substratanordnung 10 mit einem Elektronikbauteil 50, 51.
  • In 3 ist dargestellt, dass seitlich des Kontaktierungsmaterials 25 auf die erste Seite 22 des Substrats 20 ein Vorfixiermittel 30 aufgebracht ist. Das Vorfixiermittel 30 ist auf die erste Seite 22 des Substrates 20 tropfenförmig aufgebracht. Im dargestellten Beispiel sind vier tropfenförmige Vorfixiermittel 30 aufgebracht. Das Vorfixiermittel 30 ist sowohl auf dem linken Substratabschnitt 21 als auch auf dem rechten Substratabschnitt 21' aufgebracht. Das Vorfixiermittel 30 ist neben den Seitenkanten 26 des Kontaktierungsmaterials 25 auf der ersten Seite 22 des Substrates 20 aufgebracht. Zwischen dem Vorfixiermittel 30 und der Seitenkante 26 des Kontaktierungsmaterials 25 kann ein Abstand ausgebildet sein. Des Weiteren ist es denkbar, dass das Vorfixiermittel 30 balkenartig aufgebracht wird. Außerdem ist es möglich, dass das Kontaktierungsmaterials 25 vollumfänglich von einem Vorfixiermittel 30 umrandet ist. Auch in diesem Zusammenhang ist es denkbar, dass bei einer vollumfänglichen Umrandung des Kontaktierungsmaterials 25 mit einem Vorfixiermittel 30 ein Abstand zwischen dem Vorfixiermittel 30 und dem Kontaktierungsmaterial 25 ausgebildet ist. Das Vorfixiermittel 30 weist vorzugsweise folgende Zusammensetzung auf:
    • – 20 bis 45 Gew.-% thermoplastisches Polymer, insbesondere thermoplastisches (Meth)acrylcopolymer mit einer Glasübergangstemperatur von beispielsweise 60 °C bis 120 °C.
    • – 40 bis 70 Gew.-% organisches Lösemittel, wobei dieses organische Lösungsmittel vorzugsweise 30 bis 100 Gew.-% Terpineole aufweist.
    • – 10 bis 25 Gew.-% anorganische Füllstoffpartikel mit einer Teilchengröße (d50) von 5 bis 20 µm, insbesondere von 5 bis 10 µm. Vorzugsweise handelt es sich bei den anorganischen Füllstoffpartikeln um Aluminiumoxid und/oder Siliziumdioxid.
    • – 0 bis 0,5 Gew.-% weitere Additive, z. B. Benetzungsmittel.
  • Das Vorfixiermittel 30 kann durch Dispensen, Dippen oder Jetten auf die erste Seite 22 des Substrates 20 aufgebracht werden. Vorzugsweise ist das Vorfixiermittel 30 in Form halbkugelförmiger Klebepunkte auf die erste Seite 22 des Substrates 20 aufgebracht. Die Dicke dVF1 des Vorfixiermittels 30 weist einen größeren Wert als die Dicke dKM des Kontaktierungsmaterials 25 auf. Mit anderen Worten ist die Dicke dVF1 des Vorfixiermittels 30 größer als die Dicke dKM des Kontaktierungsmaterials 25. In 3 liegt das Vorfixiermittel 30 in einem ungetrockneten bzw. nicht getrockneten Zustand vor.
  • In 4 ist die Substratanordnung 10, die in diesem Verfahrenszustand das Substrat 20, das Vorfixiermittel 30 sowie das Kontaktierungsmittel 25 umfasst, in einem vorgetrockneten Zustand dargestellt. Die Trocknung des Vorfixiermittels 30 und des Kontaktierungsmaterials 25 findet vorzugsweise bei 100 bis 150 °C Objekttemperatur für 2 bis 30 Minuten statt. Nach dem Vortrocknen bzw. Trocknen ist die Dicke dVF1 des Vorfixiermittels 30 geringer als die Dicke dVF1 des Vorfixiermittels 30 vor dem Trocknen. Die Dicke dVF1 nimmt folglich im Zuge des Trocknungsprozesses ab. Die Dicke dVF2 ist allerdings auch nach dem Trocknen vorzugsweise größer als die Dicke dKM des Kontaktierungsmaterials 25.
  • Eine Substratanordnung 10, wie diese in 4 dargestellt ist, ist ein Zwischenprodukt, das beispielsweise von einer ersten Fertigungsmaschine zu einer weiteren Fertigungsmaschine transportiert werden kann. Des Weiteren ist es denkbar, dass dieses Zwischenprodukt zu einer weiteren Produktionsstätte bzw. zu einem Kunden transportiert werden kann.
  • Gemäß 5 kann es optional vorgesehen sein, dass die Substratanordnung 10 einen Träger 35 umfasst. Bei dem Träger 35 kann es sich beispielsweise um ein Transferelement, insbesondere eine Transferfolie, handeln. Das Substrat 20 ist mit dem aufgebrachten Vorfixiermittel 30 und dem aufgebrachten Kontaktierungsmaterial 25 derart zum Träger 35 angeordnet, dass die erste Seite 22 des Substrates 20 dem Träger 35 zugewandt angeordnet ist. Mit anderen Worten weist die erste Seite 22 des Substrates 20 zum Träger 35. Im dargestellten Beispiel ist zumindest das Vorfixiermittel 30 mit dem Träger 35 haftverbunden. Es ist auch möglich, dass das Kontaktierungsmaterial 25 ebenfalls mit dem Träger 35 haftverbunden ist.
  • Zwischen dem Vorfixiermittel 30 und dem Träger 35 wirkt eine derartige Adhäsionskraft, dass die Substratanordnung 10 einfach zu transportieren ist, wobei sich das Substrat 20 nicht vom Träger 35 während des Transportes ablösen kann. Die Adhäsionskraft zwischen dem Vorfixiermittel 30 und dem Träger 35 ist allerdings derart gering, dass das Substrat 20 zusammen mit dem Vorfixiermittel 30 und dem Kontaktierungsmaterial 25 vom Träger 35 abgelöst werden kann, sofern ein Bauteil mit der Substratanordnung 10 verbunden werden soll. Auf dem Träger 35 sind sowohl der Substratabschnitt 21 als auch der Substratabschnitt 21' angeordnet. Mit anderen Worten können auf einem Träger 35 mehrere Substratabschnitte 21, 21' mit entsprechenden Vorfixiermitteln 30 und Kontaktierungsmaterialien 25 angeordnet sein.
  • In 6 wird eine Substratanordnung 10 dargestellt, die mit Hilfe einer Düse 40 vom Träger 35 gelöst wird. Das Ablösen des Substrates 20 zusammen mit dem Vorfixiermittel 30 und dem Kontaktierungsmaterial 25 vom Träger 35 kann beispielsweise im Rahmen eines Pick and Place-Prozesses mit Hilfe der Düse 40 durchgeführt werden.
  • Die 7 bis 9 zeigen ein Verfahren zum Verbinden eines Elektronikbauteils 50 mit einer Substratanordnung 10 gemäß einer ersten Ausführungsform der Erfindung. In diesem Fall wird die Substratanordnung 10 mit Hilfe der Düse 40 zunächst von einem Träger 35 entfernt. Die Substratanordnung 10 wird mit Hilfe der Düse 40 derart auf dem Elektronikbauteil 50 positioniert, dass die erste Seite 22 des Substrates 20 dem Elektronikbauteil 50 zugewandt angeordnet ist. Die Düse 40 wirkt auf die zweite Seite 23 des Substrates 20. Wie in 7 dargestellt ist, wird die Substratanordnung 10 auf das Elektronikbauteil 50 aufgesetzt, wobei lediglich das Vorfixiermittel 30 das Bauteil 50 berührt bzw. lediglich das Vorfixiermittel 30 mit dem Bauteil 50 verbunden ist. Bei dem dargestellten Bauteil 50 kann es sich beispielsweise um einen Silizium-Halbleiter handeln. Zwischen dem Kontaktierungsmaterial 25 und dem Bauteil 50 ist ein Abstand ausgebildet, wobei dieser Abstand aufgrund der unterschiedlichen Dicken des Vorfixiermittels und des Kontaktierungsmittels gebildet wird.
  • In 8 ist bereits die Düse 40 von der Substratanordnung 10 entfernt. Es erfolgt eine Wärmebeaufschlagung bei einer Temperatur von 100 bis 150 °C. Dadurch wird das Vorfixiermittel 30 aktiviert, sodass ein Vorfixieren der Substratanordnung 10 mit dem Elektronikbauteil 50 erfolgt. Vorzugsweise handelt es sich bei der Vorfixierung um eine Klebeverbindung zwischen dem Substrat 20, insbesondere der ersten Seite 22 des Substrates 20, und dem Elektronikbauteil 50, insbesondere der, dem Substrat 20 zugewandten Seite 52 des Elektronikbauteils 50, wobei die Klebeverbindung aufgrund des Vorfixiermittels 30 hergestellt ist.
  • An dieser Stelle wird darauf hingewiesen, dass das Vortrocknen bzw. der Trocknungsschritt, wie dieser in 4 dargestellt ist, optional ist. Es ist möglich, dass das Vorfixiermittel 30 auf die erste Seite 22 des Substrates 20 aufgebracht wird, wobei daran anschließend sofort eine Vorfixierung eines Elektronikbauteils 50, 51 mit der Substratanordnung 10 erfolgt. Das Ausbilden eines Trägers 35 ist in diesem Fall nicht notwendig. Das Vorfixiermittel 30 wird in diesem Fall unmittelbar vor der Bestückung mit einem Elektronikbauteil 50, 51 bzw. unmittelbar vor dem Bestücken auf ein Elektronikbauteil 50, 51 auf das Substrat 20 aufgetragen.
  • Nach dem Vorfixieren, wie dies in 8 dargestellt wird, erfolgt das eigentliche Verbinden der Substratanordnung 10 mit dem Elektronikbauteil 50. Als Verbinden ist das Zusammenfügen der Substratanordnung 10 mit dem Elektronikbauteil 51 zu verstehen. Das Verbinden kann durch Löten oder Verpressen oder Versintern erfolgen. Hier ist es denkbar, dass in einem Prozessofen, z. B. in einem Drucksinterofen oder Reflowofen oder Laminierofen, die Substratanordnung 10 mit dem Elektronikbauteil 50 versintert wird. Während des Drucksinterns verflüchtigen sich die organischen/polymeren Bestandteile des Vorfixiermittels 30 weitestgehend. Mit anderen Worten wird das Vorfixiermittel 30 während des Verbindens oder nach dem Verbinden zumindest teilweise entfernt, insbesondere abgebrannt und/oder abgeschmolzen. Die organischen/polymeren Bestandteile des Vorfixiermittels 30 werden aufgrund thermischer Zersetzung und/oder aufgrund des auftretenden Verdampfens entfernt. Die Klebeverbindung zwischen dem Substrat 20 und dem Bauteil 50 ist folglich nach dem Versintern und/oder Verpressen und/oder Verlöten nicht mehr ausgebildet.
  • Auf dem Elektronikbauteil 50 und/oder auf dem Substrat 20, insbesondere auf der ersten Seite 22 des Substrates 20 sind größtenteils oder vorzugsweise ausschließlich nur noch Reste 31, insbesondere die anorganischen Füllstoffe, des ursprünglichen Vorfixiermittels 30 ausgebildet. Im dargestellten Beispiel sind auf der ersten Seite 52 des Elektronikbauteils 50 Reste 31 des Vorfixiermittels 30 ausgebildet.
  • In den 10 bis 12 wird ein Verfahren zum Verbinden von Elektronikbauteilen 50 und 51 mit einer Substratanordnung 10 gemäß einem weiteren Ausführungsbeispiel dargestellt.
  • In 10 ist dargestellt, dass eine Substratanordnung 10, die zwei Substratabschnitte 21 und 21' umfasst mit einem ersten Elektronikbauteil 50 und einem zweiten Elektronikbauteil 51 bestückt wird. Sowohl der Substratabschnitt 21 als auch der Substratabschnitt 21' umfasst ein Kontaktierungsmaterial 25 und seitlich des jeweiligen Kontaktierungsmaterials 25 ausgebildete Vorfixiermittel 30.
  • Sowohl das erste Elektronikbauteil 50 als auch das zweite Elektronikbauteil 51 werden mit Hilfe von Düsen 40 und 40‘ derart zu der Substratanordnung 10 positioniert, dass die erste Seite 22 des Substrates 20 dem ersten Elektronikbauteil 50 und dem zweiten Elektronikbauteil 51 zugewandt angeordnet ist. Bei dem ersten Elektronikbauteil 50 kann es sich um einen Silizium-Halbleiter handeln. Das zweite Elektronikbauteil 51 weist sowohl auf der ersten Seite 52 als auch auf der zweiten Seite 53 eine Beschichtung 54 auf.
  • Wie in 11 dargestellt ist, erfolgt ein Vorfixieren der Substratanordnung 10 mit dem ersten Elektronikbauteil 50 und dem zweiten Elektronikbauteil 51 durch das auf der ersten Seite 22 des Substrates 20 abschnittsweise aufgebrachte Vorfixiermittel 30. Hinsichtlich des Vorfixiermittels 30 gelten die bereits im Zusammenhang mit den 1 bis 9 aufgeführten Erläuterungen. Zum Vorfixieren mittels des Vorfixiermittels 30 wird die Substratanordnung 10 zusammen mit dem ersten Elektronikbauteil 50 und dem zweiten Elektronikbauteil 52 einer Wärmebeaufschlagung, insbesondere bei Temperaturen von 100 bis 150 °C, ausgesetzt. Es entsteht eine Klebeverbindung zwischen dem ersten Elektronikbauteil 50 und dem Substrat 20, insbesondere zwischen dem ersten Elektronikbauteil 50 und der ersten Seite 22 des Substrates 20. Außerdem entsteht eine Klebeverbindung zwischen dem zweiten Elektronikbauteil 51 und dem Substrat 20, insbesondere der ersten Seite 22 des Substrates 20.
  • Nach dem Vorfixieren erfolgt das Verbinden der Substratanordnung 10 mit dem ersten Elektronikbauteil 50 und dem zweiten Elektronikbauteil 51. Beim Verbinden, vorzugsweise Versintern, wird das Vorfixiermittel 30 zumindest abschnittsweise entfernt, insbesondere abgebrannt und/oder abgeschmolzen.
  • Wie in 12 dargestellt ist, verbleibt auf der ersten Seite 22 des Substrates 20 lediglich ein Rest 31 des Vorfixiermittels 30. Vorzugsweise handelt es sich bei diesem verbleibenden Rest 31 des Vorfixiermittels 30 um die anorganischen Füllstoffe des ursprünglichen Vorfixiermittels 30.
  • Das Elektronikbauteil 50 sowie das zweite Elektronikbauteil 51 ist in 12 vollständig mit der Substratanordnung 10 verbunden. Die Substratanordnung 10 weist ein Substrat 20 mit einer ersten Seite 22 und einer zweiten Seite 23 auf. Auf der ersten Seite 22 des Substrates 20 befindet sich der Rest 31 eines ursprünglichen Vorfixiermittels 30.
  • An dieser Stelle sei darauf hingewiesen, dass alle oben im Zusammenhang mit den Ausführungsformen gemäß 1 bis 12 beschriebenen Verfahrensschritte und Elemente für sich allein gesehen oder in jeder Kombination, insbesondere die in den Zeichnungen dargestellten Details, als erfindungswesentlich beansprucht werden. Auch eine wahlweise Kombination der Verfahrensschritte nach einem der Ansprüche 1 bis 8 mit einem Verfahrensschritt nach einem der Ansprüche 21 bis 31 ist möglich.
  • Bezugszeichenliste
  • Bezugszeichenliste
    • 10, 10'
    Substratanordnung
    20
    Substrat
    21, 21'
    Substratabschnitt
    22
    erste Seite Substrat
    23
    zweite Seite Substrat
    25
    Kontaktierungsmaterial
    26
    Seitenkante
    30
    Vorfixiermittel
    35
    Träger
    40, 40'
    Düse
    50
    Elektronikbauteil
    51
    Elektronikbauteil
    52
    erste Seite Elektronikbauteil
    53
    zweite Seite Elektronikbauteil
    54
    Beschichtung
    dVF1
    Dicke Vorfixiermittel vor Trocknung
    dVF2
    Dicke Vorfixiermittel nach Trocknung
    dKM
    Dicke Kontaktierungsmaterial

Claims (33)

  1. Verfahren zum Herstellen einer Substratanordnung (10) zur Verbindung mit einem Elektronikbauteil (50; 51), umfassend die Schritte: – Bereitstellen eines Substrates (20), insbesondere eines DCB-Substrats oder eines PCB-Substrats oder eines Leadframes, mit einer ersten Seite (22) und einer zweiten Seite (23), – abschnittsweises Aufbringen eines Vorfixiermittels (30) auf die erste Seite (22) des Substrates (20).
  2. Verfahren nach Anspruch 1, gekennzeichnet durch abschnittsweises Aufbringen eines Kontaktierungsmaterials (25) auf die erste Seite (22) des Substrates (20), insbesondere vor dem Aufbringen des Vorfixiermittels (30).
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Vorfixiermittel (30) ein Lot und/oder ein Klebemittel, insbesondere ein Klebemittel das 20–45 Gew.-% thermoplastisches Polymer und 40–70 Gew.-% organisches Lösemittel und 10–25 Gew.-% anorganische Füllstoffpartikel und 0–0,5 Gew.-% weitere Additive aufweist, ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Kontaktierungsmaterial (25) eine Sinterpaste, insbesondere eine silberhaltige Sinterpaste, oder ein Lot oder ein Leitkleber oder eine Klebefolie ist.
  5. Verfahren nach einem der vorangegangenen Ansprüche, insbesondere nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass das auf das Substrat (20) aufgebrachte Vorfixiermittel (30), insbesondere das auf das Subtrat (20) aufgebrachte Vorfixiermittel (30) und das auf das Substrat (20) aufgebrachte Kontaktierungsmaterial (25), getrocknet wird/werden.
  6. Verfahren nach einem der vorangegangenen Ansprüche, insbesondere nach einem der Ansprüche 2 bis 5, gekennzeichnet durch Positionieren des Substrates (20) mit aufgebrachtem Vorfixiermittel (30), insbesondere mit aufgebrachtem Vorfixiermittel (30) und aufgebrachtem Kontaktierungsmaterial (25), auf einem Träger (35) derart, dass die erste Seite (22) des Substrates (20) dem Träger (35) zugewandt angordnet ist, wobei das Vorfixiermittel (30) und/oder das Kontaktierungsmaterial (25) mit dem Träger (35) zumindest haftverbunden wird/werden.
  7. Verfahren nach einem der vorangegangenen Ansprüche, insbesondere nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass das Vorfixiermittel (30) zumindest abschnittsweise seitlich des Kontaktierungsmaterials (25) auf die erste Seite (22) des Substrates (20) aufgebracht wird.
  8. Verfahren nach einem der vorangegangenen Ansprüche, insbesondere nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass das Vorfixiermittel (30) derart auf die erste Seite (22) des Substrates (20) aufgebracht wird, dass das Vorfixiermittel (30) dicker als das Kontaktierungsmaterial (25) ist.
  9. Substratanordnung (10) zur Verbindung mit einem Elektronikbauteil (50; 51), umfassend ein Substrat (20) mit einer ersten Seite (22) und einer zweiten Seite (23), wobei auf der ersten Seite (22) des Substrates (20) abschnittsweise ein Vorfixiermittel (30) aufgebracht ist.
  10. Substratanordnung (10) nach Anspruch 9, dadurch gekennzeichnet, dass das Substrat (10) ein DCB-Substrat oder ein PCB-Substrat oder ein Leadframe ist.
  11. Substratanordnung (10) nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass das Vorfixiermittel (30) ein Lot und/oder ein Klebemittel, insbesondere ein Klebemittel das 20–45 Gew.-% thermoplastisches Polymer und 40–70 Gew.-% organisches Lösemittel und 10–25 Gew.-% anorganische Füllstoffpartikel und 0–0,5 Gew.-% weitere Additive aufweist, ist.
  12. Substratanordnung (10) nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass auf der ersten Seite (22) des Substrates (20) abschnittsweise ein Kontaktierungsmaterial (25) aufgebracht ist.
  13. Substratanordnung (10) nach Anspruch 12, dadurch gekennzeichnet, dass das Kontaktierungsmaterial (25) eine Sinterpaste, insbesondere eine silberhaltige Sinterpaste, oder ein Lot oder ein Leitkleber oder eine Klebefolie ist.
  14. Substratanordnung (10) nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass das Vorfixiermittel (30) zumindest abschnittsweise seitlich des Kontaktierungsmaterials (25) auf der ersten Seite (22) des Substrates (20) aufgebracht ist.
  15. Substratanordnung (10) nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass das Vorfixiermittel (30) dicker als das Kontaktierungsmaterial (25) ist.
  16. Substratanordnung (10‘) nach einem der Ansprüche 9 bis 15, gekennzeichnet durch einen Träger (35), der mit dem Vorfixiermittel (30) und/oder mit dem Kontaktierungsmaterial (25) zumindest haftverbunden ist.
  17. Verfahren zum Verbinden eines Elektronikbauteils (50; 51) mit einer Substratanordnung (10; 10‘), insbesondere mit einer Substratanordnung (10; 10‘) nach einem der Ansprüche 9 bis 16 und/oder mit einer Substratanordnung (10; 10‘), die nach einem Verfahren nach einem der Ansprüche 1 bis 8 hergestellt ist, umfassend die Schritte: – Positionieren der Substratanordnung (10; 10‘) und des Elektronikbauteils (50; 51) zueinander derart, dass eine/die erste Seite (22) des Substrates (20) dem Elektronikbauteil (50; 51) zugewandt angeordnet ist, – Vorfixieren der Substratanordnung (10; 10‘) mit dem Elektronikbauteil (50; 51) durch ein/das auf der ersten Seite (22) des Substrates (20) abschnittsweise aufgebrachte(s) Vorfixiermittel (30), – Verbinden der Substratanordnung (10) mit dem Elektronikbauteil (50; 51).
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Elektronikbauteil (50; 51) ein Halbleiter oder ein DCB-Substrat oder ein PCB-Substrat ist.
  19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass beim Vorfixieren der Substratanordnung (10; 10‘) mit dem Elektronikbauteil (50; 51) eine Wärmebeaufschlagung erfolgt.
  20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass die Substratanordnung (10; 10‘) beim Verbinden mit dem Elektronikbauteil (50; 51) mit diesem versintert oder verpresst oder verlötet wird.
  21. Verfahren nach einem der Ansprüche 17 bis 20, insbesondere nach Anspruch 20, dadurch gekennzeichnet, dass das Vorfixiermittel (30) während des Verbindens oder nach dem Verbinden, insbesondere während des Versinterns und/oder des Verlötens und/oder des Verpressens, der Substratanordnung (10; 10‘) mit dem Elektronikbauteil (50; 51), zumindest teilweise entfernt, insbesondere abgebrannt und/oder abgeschmolzen, wird.
  22. Verfahren zum Verbinden eines Elektronikbauteils (50; 51) mit einem Substrat (20), insbesondere mit einem DCB-Substrat oder einem PCB-Substrat oder einem Leadframe, wobei das Substrat (20) eine erste Seite (22) und eine zweite Seite (23) aufweist, umfassend die Schritte: – Bereitstellen eines Elektronikbauteils (50; 51) mit einer ersten Seite (52) und einer zweiten Seite (53), – abschnittsweises Aufbringen eines Vorfixiermittels (30) auf die erste Seite (52) des Elektronikbauteils (50; 51) und/oder auf die erste Seite (22) des Substrats (20).
  23. Verfahren nach Anspruch 22, gekennzeichnet durch abschnittsweises Aufbringen eines Kontaktierungsmaterials (25) auf die erste Seite (52) des Elektronikbauteils (50; 51) und/oder auf die erste Seite (22) des Substrats (20), insbesondere vor dem Aufbringen des Vorfixiermittels (30).
  24. Verfahren nach Anspruch 22 oder 23, dadurch gekennzeichnet, dass das Vorfixiermittel (30) ein Lot und/oder ein Klebemittel, insbesondere ein Klebemittel das 20–45 Gew.-% thermoplastisches Polymer und 40–70 Gew.-% organisches Lösemittel und 10–25 Gew.-% anorganische Füllstoffpartikel und 0–0,5 Gew.-% weitere Additive aufweist, ist.
  25. Verfahren nach einem der Ansprüche 22 bis 24, insbesondere nach Anspruch 23 oder 24, dadurch gekennzeichnet, dass das aufgebrachte Vorfixiermittel (30) und/oder das aufgebrachte Kontaktierungsmaterial (25) getrocknet wird/werden.
  26. Verfahren nach einem der Ansprüche 22 bis 25, insbesondere nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass das Vorfixiermittel (30) derart auf die erste Seite (52) des Elektronikbauteils (50; 51) und/oder auf die erste Seite (22) des Substrats (20) aufgebracht wird, dass das Vorfixiermittel (30) dicker als das Kontaktierungsmaterial (25) ist.
  27. Verfahren nach einem der Ansprüche 22 bis 26, gekennzeichnet durch, – Positionieren des Elektronikbauteils (50; 51) und des Substrates (20) zueinander derart, dass die erste Seite (52) des Elektronikbauteils (50; 51) dem Substrat (20) zugewandt angeordnet ist, – Vorfixieren des Elektronikbauteils (50; 51) mit dem Substrat (20) durch das abschnittsweise aufgebrachte Vorfixiermittel (30), – Verbinden des Elektronikbauteils (50; 51) mit dem Substrat (20).
  28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass beim Vorfixieren des Elektronikbauteils (50; 51) mit dem Substrat (20) eine Wärmebeaufschlagung erfolgt.
  29. Verfahren nach Anspruch 27 oder 28, dadurch gekennzeichnet, dass das Elektronikbauteil (50; 51) beim Verbinden mit dem Substrat (20) mit diesem versintert oder verpresst oder verlötet wird.
  30. Verfahren nach einem der Ansprüche 27 bis 29, insbesondere nach Anspruch 29, dadurch gekennzeichnet, dass das Vorfixiermittel (30) während des Verbindens oder nach dem Verbinden, insbesondere während des Versinterns und/oder des Verlötens und/oder des Verpressens, des Substrates (20) mit dem Elektronikbauteil (50; 51) zumindest teilweise entfernt, insbesondere abgebrannt und/oder abgeschmolzen, wird.
  31. Elektronikbauteil (50; 51), das mit einer Substratanordnung (10; 10‘) verbunden ist, insbesondere in einem Verfahren nach einem der Ansprüche 17 bis 21 verbunden ist, oder das mit einem Substrat (20) verbunden ist, insbesondere in einem Verfahren nach einem der Ansprüche 22 bis 30 verbunden ist, wobei ein/das Substrat (20), insbesondere das Substrat (20) der Substratanordnung (10; 10‘), eine erste Seite (22) und eine zweite Seite (23) umfasst, wobei auf der ersten Seite (22) des Substrates (20) und/oder auf der dem Substrat (20) zugewandten ersten Seite (52) des Elektronikbauteils (50; 51) abschnittsweise ein Rest (31) eines Vorfixiermittels (30) ausgebildet ist und die Substratanordnung (10; 10‘) oder das Substrat (20) mit dem Elektronikbauteil (50; 51) derart verbunden ist, dass die erste Seite (22) des Substrates (20) dem Elektronikbauteil (50; 51) zugewandt angeordnet ist.
  32. Elektronikbauteil (50; 51) nach Anspruch 31, dadurch gekennzeichnet, dass auf der ersten Seite (22) des Substrates (20) abschnittsweise ein Kontaktierungsmaterial (25) aufgebracht ist.
  33. Elektronikbauteil (50; 51) nach Anspruch 31 oder 32, dadurch gekennzeichnet, dass das Substrat (20) ein DCB-Substrat oder ein PCB-Substrat oder ein Leadframe ist und/oder das Elektronikbauteil (50; 51) ein Halbleiter oder ein DCB-Substrat oder ein PCB-Substrat ist und/oder der Rest (31) des Vorfixiermittels (30) ein Lot und/oder der Rest eines Klebemittels, insbesondere eine Menge von anorganischen Füllstoffpartikeln, ist.
DE102015107724.8A 2015-04-02 2015-05-18 Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil Active DE102015107724B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP16161902.8A EP3086361A3 (de) 2015-04-02 2016-03-23 Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
EP17182111.9A EP3276652A3 (de) 2015-04-02 2016-03-23 Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
KR1020160040387A KR101953233B1 (ko) 2015-04-02 2016-04-01 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트
JP2016074054A JP6347798B2 (ja) 2015-04-02 2016-04-01 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品
CN201610202072.3A CN106057690B (zh) 2015-04-02 2016-04-01 基板结构及其制造法、电子部件及其与基板结构的结合法
JP2018037437A JP6656282B2 (ja) 2015-04-02 2018-03-02 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015105127.3 2015-04-02
DE102015105127 2015-04-02

Publications (2)

Publication Number Publication Date
DE102015107724A1 true DE102015107724A1 (de) 2016-10-06
DE102015107724B4 DE102015107724B4 (de) 2016-12-01

Family

ID=56937035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015107724.8A Active DE102015107724B4 (de) 2015-04-02 2015-05-18 Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil

Country Status (4)

Country Link
JP (2) JP6347798B2 (de)
KR (1) KR101953233B1 (de)
CN (1) CN106057690B (de)
DE (1) DE102015107724B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019020331A1 (de) * 2017-07-27 2019-01-31 Siemens Aktiengesellschaft Verfahren zum erzeugen einer elektronischen baugruppe mit sinterverbindung und elektronische baugruppe mit sinterverbindung
DE102019206260A1 (de) * 2019-05-02 2020-11-05 Abb Schweiz Ag Verfahren zur Herstellung eines Halbleitermoduls
WO2023280444A1 (de) * 2021-07-09 2023-01-12 Heraeus Deutschland GmbH & Co. KG Als temporäres fixiermittel verwendbare zusammensetzung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019025507A (ja) * 2017-07-28 2019-02-21 セイコーエプソン株式会社 基材接合方法、及び構造体
US11070190B2 (en) 2018-03-27 2021-07-20 Statek Corporation Silver-bonded quartz crystal
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
CN113613408A (zh) * 2021-08-16 2021-11-05 重庆金美通信有限责任公司 一种应用于bga封装器件的工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712153A2 (de) * 1994-11-10 1996-05-15 Vlt Corporation Packung elektrischer Schaltungen
US6090641A (en) * 1995-10-20 2000-07-18 Texas Instruments Incorporated Electro-thermal nested die-attach design
EP1039526A2 (de) * 1999-03-24 2000-09-27 Ford Motor Company Verfahren und Artikel zum Bonden eines elektronischen Bauelementes wirksam bei höheren Temperaturen
DE102009018541A1 (de) * 2009-04-24 2010-10-28 W.C. Heraeus Gmbh Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107692A (zh) * 1986-11-13 1988-05-25 Mt化学公司 半导体器件的制造方法
JPS63177584A (ja) * 1987-01-19 1988-07-21 富士電機株式会社 混成集積回路の組立方法
JPH01161797A (ja) * 1987-12-18 1989-06-26 Senju Metal Ind Co Ltd 電子部品の実装方法および電子部品収納ケース
JPH01226162A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH0690079A (ja) * 1992-09-07 1994-03-29 Harima Chem Inc プリント基板への電子部品実装方法
WO1999001519A1 (fr) * 1997-07-04 1999-01-14 Nippon Zeon Co., Ltd. Adhesif pour composants semi-conducteurs
JP3520208B2 (ja) * 1997-10-02 2004-04-19 松下電器産業株式会社 回路基板への半導体素子の装着方法、及び半導体装置
JP2002271014A (ja) * 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
DE102010021764B4 (de) * 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
JP5676155B2 (ja) * 2010-06-23 2015-02-25 日立アロカメディカル株式会社 放射線検出器の製造方法、及び放射線検出器
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
CN102593012B (zh) * 2011-01-14 2014-12-10 株式会社东芝 半导体装置的制造方法
JP2014168791A (ja) * 2013-03-01 2014-09-18 Hitachi Chemical Co Ltd フラックスフィルム、フリップチップ接続方法、及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712153A2 (de) * 1994-11-10 1996-05-15 Vlt Corporation Packung elektrischer Schaltungen
US6090641A (en) * 1995-10-20 2000-07-18 Texas Instruments Incorporated Electro-thermal nested die-attach design
EP1039526A2 (de) * 1999-03-24 2000-09-27 Ford Motor Company Verfahren und Artikel zum Bonden eines elektronischen Bauelementes wirksam bei höheren Temperaturen
DE102009018541A1 (de) * 2009-04-24 2010-10-28 W.C. Heraeus Gmbh Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019020331A1 (de) * 2017-07-27 2019-01-31 Siemens Aktiengesellschaft Verfahren zum erzeugen einer elektronischen baugruppe mit sinterverbindung und elektronische baugruppe mit sinterverbindung
DE102019206260A1 (de) * 2019-05-02 2020-11-05 Abb Schweiz Ag Verfahren zur Herstellung eines Halbleitermoduls
EP3741562A3 (de) * 2019-05-02 2021-04-07 Audi AG Verfahren zur herstellung eines halbleitermoduls
US11348896B2 (en) 2019-05-02 2022-05-31 Audi Ag Method for producing a semiconductor module by using adhesive attachment prior to sintering
WO2023280444A1 (de) * 2021-07-09 2023-01-12 Heraeus Deutschland GmbH & Co. KG Als temporäres fixiermittel verwendbare zusammensetzung

Also Published As

Publication number Publication date
JP6656282B2 (ja) 2020-03-04
KR20160118984A (ko) 2016-10-12
CN106057690B (zh) 2019-05-07
KR101953233B1 (ko) 2019-02-28
JP6347798B2 (ja) 2018-06-27
CN106057690A (zh) 2016-10-26
DE102015107724B4 (de) 2016-12-01
JP2016197723A (ja) 2016-11-24
JP2018129518A (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE102004019567B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP2259311B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
DE102004056702B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102006004788A1 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
EP3086361A2 (de) Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
EP3940758A2 (de) Verfahren zum sinterverbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine sinterkontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrer herstellung
DE102006033702B3 (de) Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
EP2928630A1 (de) Verfahren zum verbinden von wenigstens zwei komponenten unter verwendung eines sinterprozesses
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE60210445T2 (de) Verfahren zur herstellung einer keramischen mehrschichtigen leiterplatte
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
EP0818061B1 (de) Verfahren zur erzeugung elektrisch leitfähiger verbindungsstrukturen
DE10303588B3 (de) Verfahren zur vertikalen Montage von Halbleiterbauelementen
EP3762171B1 (de) Verfahren zur herstellung einer sandwichanordnung
DE102014220204A1 (de) Verfahren zum Herstellen einer Lötverbindung und Bauteileverbund
WO2021219538A1 (de) Anordnung mit einem auf einer leiterplatte angeordneten elektronischen bauteil und verfahren zum herstellen einer solchen anordnung
WO2015091260A1 (de) Verfahren zur befestigung eines bauteils auf einem substrat
DE102018221148A1 (de) Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
DE102019111437B4 (de) Verfahren zur Herstellung eines elektronischen Zwischenprodukts und Verfahren zur Herstellung eines Elektronik-Bauteils
WO2019170211A1 (de) Verfahren zur herstellung einer sandwichanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE