CN114586138A - 用于图案化预成型件的制造和带转移方法 - Google Patents
用于图案化预成型件的制造和带转移方法 Download PDFInfo
- Publication number
- CN114586138A CN114586138A CN202080071355.3A CN202080071355A CN114586138A CN 114586138 A CN114586138 A CN 114586138A CN 202080071355 A CN202080071355 A CN 202080071355A CN 114586138 A CN114586138 A CN 114586138A
- Authority
- CN
- China
- Prior art keywords
- melting point
- conductive material
- patterned
- component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000004020 conductor Substances 0.000 claims abstract description 99
- 238000002844 melting Methods 0.000 claims abstract description 79
- 230000008018 melting Effects 0.000 claims abstract description 79
- 239000000203 mixture Substances 0.000 claims abstract description 23
- 239000004205 dimethyl polysiloxane Substances 0.000 claims abstract description 14
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims abstract description 14
- -1 polydimethylsiloxane Polymers 0.000 claims abstract description 12
- 239000004642 Polyimide Substances 0.000 claims abstract description 11
- 229920001721 polyimide Polymers 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 5
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000003698 laser cutting Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000007790 scraping Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 14
- 239000002245 particle Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 229910001092 metal group alloy Inorganic materials 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000010992 reflux Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 239000002270 dispersing agent Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000006254 rheological additive Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- CYLWJCABXYDINA-UHFFFAOYSA-N Polythiazide Polymers ClC1=C(S(N)(=O)=O)C=C2S(=O)(=O)N(C)C(CSCC(F)(F)F)NC2=C1 CYLWJCABXYDINA-UHFFFAOYSA-N 0.000 description 1
- 101100137008 Streptomyces hygroscopicus Pmms gene Proteins 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000434 poly[(mercaptopropyl)methylsiloxane] polymer Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229960005483 polythiazide Drugs 0.000 description 1
- 229920000046 polythiazide Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明涉及一种用于转移带上的图案化预成型件的制造方法和这样的图案化预成型件，以及使用转移带作为载体。用于图案化预成型件的该制造方法包括以下步骤：‑提供包括刚性基底和带的图案化带，其中该带由聚酰亚胺或聚二甲基硅氧烷制成，其中该刚性基底至少部分地被该带覆盖，并且其中该带包括凹陷部的图案；以及‑由导电材料至少部分地填充该图案化带的该凹陷部以获得该图案化预成型件。该导电材料包括具有第一熔点的第一组分和具有第二熔点的第二组分的混合物，该第二熔点不同于该第一熔点。
Description
技术领域
本发明涉及要用作转移带的图案化预成型件的制造方法和这样的图案化预成型件。该制造方法可涉及导电材料的技术领域，例如，用于连接电子部件的焊料或烧结材料。该制造方法特别适合于实现高精度和细间距应用，其中在两个相邻印刷焊料凸块之间具有微米、亚微米和纳米大小的间隙间距离。
背景技术
在例如小型和微型LED应用中，焊膏印刷技术正在转向细间距模版印刷，其中在两个相邻印刷焊料凸块之间具有小间隙间距离。相对于粉末大小和精密印刷，仍然较小的间隙间距离对目前模版焊料印刷膏技术提出了挑战，以避免由于非常接近的相邻焊料凸块的桥接而导致的电端子短路。
发明内容
因此，需要提供改进的制造方法，与现有技术相比，该制造方法允许具有甚至更小的间隙间距离的更精细应用。
本发明的问题由独立权利要求的主题来解决，其中另外的实施方案并入在从属权利要求中。应注意，下文中描述的本发明的方面适用于图案化预成型件，用于图案化预成型件的制造方法以及图案化预成型件的带转移过程。
根据本发明，提出了用于图案化预成型件的制造方法。用于制造图案化预成型件的方法包括以下步骤：
a)提供包括刚性基底和带的图案化带，其中带由聚酰亚胺或聚二甲基硅氧烷(PDMS)制成，其中刚性基底至少部分地被带覆盖，并且其中带包括凹陷部的图案。
b)由导电材料至少部分地填充图案化聚酰亚胺或聚二甲基硅氧烷带的凹陷部以获得图案化预成型件。
导电材料包括具有第一熔点的第一组分和具有第二熔点的第二组分的混合物，该第二熔点不同于第一熔点。
通过以上列出的制造方法步骤获得的图案化预成型件可用作图案化转移带。换句话讲，刚性基底和带可用作导电材料的运输载体，该导电材料由刚性基底和带保持。然后，图案化的转移带可允许导电材料转移或运输到不同的位置(例如，客户)，并且在客户的衬底上进一步处理或施加导电材料，如下文中所解释的。可以取下图案化预成型件并将其以反向位置(翻转)放置在实际衬底(例如，由客户提供的用于LED附接的衬底)上，其中导电材料面向衬底并且带背向衬底的表面。可以移除刚性基底和带，使得仅导电材料保留在例如LED衬底上以为例如LED部件提供附接部分。换句话讲，制造方法还可包括以下步骤：
c)将图案化预成型件放置在衬底上(例如，通过以反向位置翻转图案化预成型件(转移带))。
d)移除刚性基底和带，使得导电材料部分保留在衬底上以为电子部件提供附接部分。
刚性基底和/或衬底可以是由玻璃或聚合物材料制成的半导体级面板或基底，其承受例如150℃至170℃的温度。玻璃材料可包括SiO2。聚合物材料可包括聚酰胺、PMMS、聚苯硫醚(PPS)、聚醚酰亚胺、聚砜、液晶聚合物、聚醚醚酮、PET、泊利噻嗪等。
刚性基板的尺寸可以是例如5mm至1000mm的长度和宽度以及1mm至100mm的厚度，优选为5mm至500mm的长度和宽度以及1mm至20mm的厚度。
凹陷部可以是任何大小或形状的任何种类的通道、孔或开口。大小可以是几毫米、微米或几纳米。形状可以是球形、圆形、椭圆形、角形、矩形、多边形等。凹陷部可能全部相似或不同。凹陷部可以是开放通孔、通道、盲孔或凹口。凹陷部的深度可以是1μm至1000μm，优选为5μm至200μm，这导致印刷膏的厚度为10μm至100μm。
步骤b)中的“填充凹陷部”可被理解为将膏形式的导电材料印刷、分配或喷射到带中的凹陷部或开口中。导电材料也可作为粉末施加到凹陷部中，例如通过分配，最后接着加热或另外的压缩步骤以增加粉末颗粒之间的密度和粘附性。
设置在凹陷部中的导电材料可包括焊料或烧结膏或粉末材料或者为焊料或烧结膏或粉末材料。导电材料可包括焊料合金、金属粉末、掺杂金属、掺杂金属合金、导电粘合剂等。导电材料包括具有不同熔点的第一组分和第二组分的混合物。优选地，两种组分均为焊料合金。在示例中，导电材料的第一组分包括BiSnAg合金或者为BiSnAg合金。在示例中，导电材料的第二组分包括SnAgCu合金或者为SnAgCu合金。导电材料还可包括热和/或UV固化剂、粘结剂、溶剂、分散剂、流变改性剂等作为第一组分或第二组分中的一者或作为附加组分。
根据本发明的制造方法特别适于制造具有微米、亚微米和纳米大小的间隙间距离的高精度和细间距应用。从一个印刷点或正方形的中心到最靠近的相邻印刷点或正方形的间隙间距离可在纳米至微米的范围内。优选地，间隙间距离中的至少一些间隙间距离小于30μm，优选小于20μm，更优选小于10μm。
根据本发明的制造方法允许制造高精度和细间距应用，其在带中具有极小凹陷部，由此与要通过导电材料连接的电子部件的连接点极小。在示例中，带中的凹陷部中的至少一些凹陷部具有尺寸或大小在微米至纳米范围内的直径。优选地，凹陷部中的至少一些凹陷部具有介于10μm至100μm之间的宽度，这取决于客户衬底设计，或小于25μm，优选小于18μm，更优选小于10μm的宽度。
另外，根据本发明的制造方法避免了呈导电材料的不同高度和/或组成的形式的不均匀材料沉积，并且有助于改善制造通量和质量。
由根据本发明的方法制造的细间距应用可以是小型或微型LED应用、半导体后端包装应用、表面安装互连应用等。
在示例中，提供图案化带的步骤a)还包括以下步骤：
-提供刚性基底，
-至少部分地用带覆盖刚性基底，以及
-在带中提供凹陷部的图案。
带优选由聚酰亚胺或PDMS制成或者包括聚酰亚胺或PDMS。可通过例如最终使用胶水机械滚动来将带施加到刚性基底上。带可以固定到刚性基底上。
在示例中，提供图案化带的步骤a)还包括在刚性基底与带之间提供中间涂层的步骤。中间涂层可以保护图案化带免受湿气、灰尘、化学品、空气污染物、极端温度等的影响。中间涂层可使带容易地从刚性基底移除。中间涂层可以是保形涂层，这意味着例如厚度为1μm-25μm，优选厚度为1μm-5μm的保护性涂层或聚合物膜，其“适形于”基板拓扑结构。中间涂层的材料组成可取决于刚性基底材料。对于作为刚性基底的玻璃面板，涂层可以是硝酸盐或氧化物膜。对于作为刚性基底的聚合物基底，涂层可以是聚合物，例如像聚氨酯、硅酮、丙烯酸、氟化或非氟化聚对亚二甲苯(聚对二甲苯)、环氧树脂、无定形含氟聚合物等。可例如通过喷涂、分配或旋涂来施加中间涂层。
在另一示例中，提供图案化带的步骤a)包括以下步骤(不一定是所有步骤或以此顺序)：
-提供基底或硅晶片，
-在基底的至少部分上施加掩模，
-至少在基底的未掩蔽部分中施加涂层，
-通过例如UV辐射来硬化涂层，
-移除掩膜的不期望部分，
-蚀刻基底以接收不同厚度的部分，这取决于掩蔽和/或蚀刻部分，
-在所蚀刻的基底上浇铸膜，该膜优选由聚二甲基硅氧烷制成或包含聚二甲基硅氧烷，
-移除所蚀刻的基底，带现在提供基底的负形状并且包括类似于通过较早的蚀刻获得的基底的不同厚度的部分的凹陷部，
-将带施加在例如由玻璃制成的刚性基底上，以及
-通过例如等离子体或通过粘合剂膜等接合刚性基底和带。
聚酰亚胺或聚二甲基硅氧烷带被图案化，并且在带中形成凹陷部图案可通过光刻、化学蚀刻(湿和干)、激光切割等来完成。
在示例中，由导电材料至少部分地填充图案化带的凹陷部的步骤b)还包括刮板步骤以移除超过凹陷部的导电材料(例如，过量膏)和/或使导电材料平整。
在示例中，制造方法还包括在图案化带和填充凹陷部的顶部上提供惰性膜的步骤。可通过例如喷涂、胶合、机械滚动来将惰性膜层叠到图案化带和填充凹陷部上。惰性膜可以是氧化物膜、有机膜、热塑性塑料、牺牲膜等。惰性膜可在处理期间，特别是在运输到客户期间保护图案化预成型件。当不再需要惰性膜时并且在连接到衬底之前，可以将惰性膜机械地或以其他方式移除，例如烧掉。惰性膜的厚度可在1μm至2000μm的范围内。
步骤c)是在衬底上提供图案化预成型件。它可包括将助熔剂处理或喷涂到衬底和/或预成型件上，以例如防止氧化和/或改善粘性和处理性质。
步骤c)可包括例如图案化预成型件相对于衬底的光学对准。这可例如通过使用基准来完成。
步骤c)可包括部分回流或第一加热，以将图案化预成型件(预)固定到衬底。换句话讲，在示例中，在步骤c)中将图案化预成型件放置在衬底上之后可能存在另外的步骤。该步骤可以是在步骤d)中移除刚性基底和带之前的第一加热步骤。部分回流或第一加热可在100℃至190℃，优选150℃至175℃的范围内。持续时间可介于1分钟和30分钟之间。
在另一个示例中，图案化预成型件可使用固定剂(预)固定到衬底，该固定剂可被局部施加到预成型件或衬底上，诸如胶水、溶剂滴。
步骤d)可被理解为在电子部件(例如，LED部件)附接到导电材料之前移除除了导电材料图案之外的所有别的事物。步骤d)还可包括助熔剂的处理或喷涂，以例如防止氧化。换句话讲，制造方法还可包括在步骤d)中或之前在衬底、图案化预成型件和/或电子部件之间提供助熔剂的步骤。
步骤d)还可包括加热以将电子部件(预)固定到导电材料图案。步骤d)之后可以是焊接、第二加热或回流步骤，以最终将电子部件固定到导电材料图案。最终回流或第二加热可在200℃至300℃，优选220℃至270℃的范围内。持续时间可介于1分钟和20分钟之间。
导电材料包括具有不同熔点的第一组分和第二组分的混合物。第一组分和第二组分两者均可以是金属、金属合金、掺杂金属或掺杂金属合金，或者它们在本质上可不同，例如一种组分可以是树脂、溶剂、分散剂。优选地，其是金属、金属合金、掺杂金属或掺杂金属合金的混合物，例如焊料合金和/或粉末形式的焊料。不同的熔点允许上述不同的加热或回流步骤以实现不同的功能。第一组分具有第一熔点，并且第二组分具有第二熔点。第二熔点可高于第一熔点。在第一较低熔点下，第二组分没有或至少没有完全反应或熔融。
在示例中，第一熔点被选择为在导电材料与衬底之间实现接头。这可以理解为，第一组分被配置或选择为具有熔点(在此处称为第一熔点)，该熔点被配置为当图案化预成型件经受等于或高于第一熔点的温度的温度时实现导电材料与衬底之间的接头。
在示例中，第二熔点被选择为在导电材料与电子部件之间实现接头的成型。这可以理解为，第二组分被选择为具有熔点(在此处称为第二熔点)，该熔点被配置为当图案化预成型件经受等于或高于第二熔点的温度的温度时实现导电材料与电子部件之间的接头。
在示例中，第二熔点高于第一熔点。
在示例中，第二熔点被选择为至少在第一组分与第二组分之间实现一个或多个金属间相的成型。这可以理解为，第二组分被选择为具有熔点(在此处称为第二熔点)，该熔点被配置为当图案化预成型件经受等于或高于第二熔点的温度的温度时至少在第一组分与第二组分之间实现一个或多个金属间相的成型。
在示例中，第二熔点还被选择为在第一组分与电子部件之间和/或第二组分与衬底之间实现一个或多个金属间相。这可以理解为，第二组分被选择为具有熔点(在此处称为第二熔点)，该熔点被配置为当图案化预成型件经受等于或高于第二熔点的温度的温度时至少在第一组分与电子部件之间和/或在第二组分与衬底之间实现一个或多个金属间相的成型。
换句话讲，第一熔点被选择为在导电材料与衬底之间实现接头，并且第二熔点被选择为经由导电材料在电子部件与衬底之间实现强连接。第一接头可以是弱接头，诸如粘附，或者至少在不同材料或组分的边界处通过至少一个金属间相的第一成型可以更强。第二熔点可被进一步选择为在电子部件与衬底之间实现强连接，例如经由导电材料的金属组分、衬底和电子部件之间的金属间相成型。导电材料内和/或导电材料与衬底之间和/或导电材料与电子部件之间的接头允许刚性基底和带被移除而不会撕开导电材料。接头给予结构完整性。
在示例中，导电材料的第一组分包括BiSnAg合金或者为BiSnAg合金。导电材料的第一低温组分可具有合金潜在的组成：Sn57Bi或Sn56Bi1Ag等，例如，其熔融范围为130℃至150℃。在示例中，导电材料的第二组分包括SnAgCu合金或者为SnAgCu合金。导电材料的第二高温组分可具有合金组成：Sn3Ag0.5Cu(＝SAC305)、Sn4Ag0.5Cu、Sn1Ag0.5Cu等，例如，其熔融范围为215℃至225℃。
导电材料优选是焊料合金或粉末的混合物或膏。相对于总膏含量，第一低温组分的含量可为1重量％至10重量％，并且第二高温组分的含量可为85重量％至95重量％。示例性膏组合物可以是1重量％Sn57Bi1Ag+87重量％SAC305，这意味着膏中总金属含量为88重量％。
导电材料可包括T6至T9颗粒，这意味着颗粒直径的以下大小分布：T6：80％的颗粒具有5μm-15μm之间的直径，T7：80％的颗粒具有2μm-11μm之间的直径，T8：80％的颗粒具有2μm-8μm之间的直径，T9：80％的颗粒具有1μm-4μm之间的直径。
导电材料可包括另外的组分，诸如添加剂、溶剂、分散剂、流变改性剂等。
根据本发明，还提出了图案化预成型件。图案化预成型件包括图案化带。图案化带包括刚性基底和带。带由聚酰亚胺或聚二甲基硅氧烷制成。刚性基底至少部分地被带覆盖。图案化预成型件还包括设置在带中的凹陷部的图案。图案化带的凹陷部至少部分地由导电材料填充以获得图案化预成型件。导电材料包括具有第一熔点的第一组分和具有第二熔点的第二组分的混合物。第二熔点不同于第一熔点。
凹陷部可以是任何大小或形状的任何种类的通道或开口。凹陷部可能全部相似或不同。凹陷部可以是通孔或盲孔。在示例中，凹陷部中的至少一些凹陷部具有小于25μm，优选小于18μm的宽度。
在示例中，第二熔点高于第一熔点。在示例中，导电材料的第一组分包括BiSnAg合金或者为BiSnAg合金。在示例中，导电材料的第二组分包括SnAgCu合金或者为SnAgCu合金。
在示例中，图案化预成型件还包括在刚性基底与带之间的中间保形涂层。在示例中，图案化预成型件还包括在图案化带和填充凹陷部的顶部上的惰性牺牲膜。
图案化预成型件可用于小型或微型LED应用、半导体后端包装、表面安装互连等。图案化预成型件的宽度可取决于客户衬底设计，并且可在1mm与1000mm之间或甚至更大。
应当理解，根据独立权利要求的图案化预成型件和用于图案化预成型件的制造方法具有类似和/或相同的优选实施方案，特别是如从属权利要求中所定义的。应当进一步理解，本发明的优选实施方案也可以是从属权利要求与相应独立权利要求的任何组合。
本发明的这些和其他方面将从下文描述的实施方案变得显而易见，并且参考下文描述的实施方案来阐明。
附图说明
下面将参考附图描述本发明的示例性实施方案：
图1至图5示出用于图案化预成型件的制造方法的示例的示意图。
图6至图10示出图案化预成型件的示例性应用的示意图。
图11至图16示出图1至图3的替代方案的示意图。
具体实施方式
图1至图10示意性和示例性地示出用于图案化预成型件1的制造和应用方法的实施方案。该方法包括以下步骤：
图1)提供刚性基底11。在刚性基底11上提供中间涂层15。中间涂层15可防止湿气、化学品等。
图2)用带12覆盖刚性基底11和中间涂层15。带优选由聚酰亚胺或PDMS制成或者包括聚酰亚胺或PDMS。通过例如机械滚动将带12施加到刚性基底11上。
在带12的顶部上提供惰性膜16。惰性膜16可以是氧化物膜、热塑性塑料、牺牲膜等。它可被喷涂到带12上。
图3)在带12和惰性膜16中提供凹陷部13的图案以获得图案化带10。凹陷部13在此处通过光刻来施加。凹陷部13在此处是盲孔。凹陷部13的大小可以是几微米或几纳米。另一种惰性膜16可被喷涂到凹陷部13中并且被喷涂到图案化带10上。
图4)由导电材料14填充图案化带10的凹陷部13以获得图案化预成型件1。填充凹陷部13可通过焊膏印刷或喷射喷嘴17将导电材料14填充到带12中的凹陷部13中来完成。
导电材料14包括具有不同熔点的第一组分和第二组分的混合物。优选地，两种组分均为焊料合金。不同的熔点允许不同的加热步骤具有不同的功能。导电材料14的第一组分在此处是BiSnAg合金。导电材料14的第二组分在此处是SnAgCu合金。
通过刮板18移除超过凹陷部13的导电材料14。
图5)在图案化带10和填充凹陷部13的顶部上提供惰性膜16。惰性膜16可以是氧化物膜、热塑性塑料、牺牲膜等。其可被喷涂到图案化带10和填充凹陷部13上。惰性膜16可在处理期间，特别是在运输到客户期间保护图案化预成型件1。
通过以上列出的制造方法步骤获得的图案化预成型件1用作图案化转移带，或者换句话讲，用作用于导电材料14的运输载体，该导电材料由刚性基底11和带12保持。图案化的转移带允许导电材料14转移或运输到例如客户，并且在客户的衬底20上进一步处理或施加导电材料14，如下文中所解释的。
图6)提供衬底20。衬底20在此处由客户提供以用于LED附接和/或半导体高级包装应用。可将例如用以防止氧化和/或改善粘性的助熔剂喷涂到衬底20上或图案化预成型件的表面上。
图7)将图案化预成型件1放置在衬底20上。取下图案化预成型件1并将其以反向位置放置在衬底20上，其中导电材料14面向衬底20，并且带12面向环境。图案化预成型件1可相对于衬底20(光学地)例如通过基准对准。
在将图案化预成型件放置在衬底上之前，可以取走惰性膜16。
在图案化预成型件1被放置在衬底20上之后，可能存在部分回流或第一加热。其可适用于将图案化预成型件1预固定到衬底20，并且使刚性基底11和带12容易地从导电材料14移除。部分回流可在100℃至190℃的范围内持续1分钟和30分钟之间的持续时间。
该第一热处理允许第一组分(例如，BiSnAg颗粒)熔融。这将导致第二组分(例如，SnAgCu)的颗粒的互连，该第二组分在该第一加热处理之后仍然稳定为颗粒，并且还将导致导电材料粘附到衬底。第二组分的颗粒将在图9中显示的第二热处理期间熔融，以在导电材料14的第一组分和第二组分与衬底之间形成较强的连结。
图8)移除刚性基底11、带12以及所有中间涂层和惰性膜，使得仅导电材料部分保留在衬底20上以为电子部件30提供附接部分。这可被理解为移除除了导电材料14图案之外的所有别的事物。还可用助熔剂进行处理以防止氧化。
图9)将LED部件30附接到导电材料14。
施加第二加热或回流或焊接处理，以用于将电子部件30固定到导电材料图案。回流可在200℃至300℃的范围内持续1分钟和30分钟之间的持续时间。
导电材料14包括具有不同熔点的第一组分和第二组分的混合物。导电材料14的第一熔点可被选择为在导电材料14与衬底20之间实现接头，并且导电材料14的第二熔点可被选择为在导电材料14与电子部件30之间实现接头。这样的接头可被理解为一个或多个金属间相在至少在不同材料或组分的边界处的成型。第二熔点可被进一步选择为至少在第一组分与第二组分之间实现一个或多个金属间相。第二熔点还可被选择为在第一组分与电子部件30之间和/或第二组分与衬底20之间实现一个或多个金属间相。金属间相的成型还可导致位于电子部件与衬底之间的导电材料14的几乎完整的混合物和均匀组成。导电材料14内和/或导电材料14与衬底20之间的接头允许刚性基底11和带12被移除而不会撕开导电材料14。
图10)获得具有固定到设置在衬底20上的导电材料14的电子部件30的产品。
图11至图16示意性和示例性地示出上文所解释的图1至图3的替代方案。该替代方案之后可以是上文参照图4至图10所解释的方法步骤。
图11)提供基底或硅晶片41。硅晶片41的厚度可在0.5mm至1.5mm的范围内。在硅晶片41的至少部分上施加掩模42，特别是光掩膜。掩膜42相对于硅晶片41对准。掩膜42的厚度可在5μm至15μm的范围内。在硅晶片41的掩蔽部分之间存在未掩蔽部分44或开口。
图12)至少在未掩蔽部分44或硅晶片41的掩蔽部分之间的开口中施加涂层43，特别是光致抗蚀剂涂层。
图13)将该样品暴露于UV光45以使涂层43硬化。在暴露于UV光之前或之后移除掩膜的不期望部分。
图14)蚀刻硅晶片41以获得硅模具基底44。涂层保护感兴趣的区域，从而使该区域不被蚀刻。经蚀刻的硅晶片41仍然可具有最大厚度在0.5mm至1.5mm范围内的部分，但也具有经蚀刻并由此减小的部分，其被减小到或为约5μm至75μm范围内的厚度。
图15)在经蚀刻的硅模具基底44上施加由聚二甲基硅氧烷制成的带12或浇铸件。带12可覆盖硅模具基底44以提供平坦的表面，而在该夹层的厚度上没有本质差异。
图16)移除硅模具基底44。带12保留并且现在包括凹陷部13或盲孔，其先前由硅晶片41的最大厚度部分填充。将带12施加在例如由玻璃制成的刚性基底11上。接合刚性基底11和带12。这可通过等离子体或通过粘合剂膜等来完成。
应注意，本发明的实施方案参考不同的主题进行描述。特别地，参考方法类型权利要求描述一些实施方案，而参考设备类型权利要求描述其他实施方案。然而，本领域技术人员将从以上和以下描述中总结出，除非另有说明，否则除了属于一种类型的主题的特征的任何组合之外，涉及不同主题的特征之间的任何组合也被认为是通过本申请公开的。然而，所有特征可被组合，从而提供大于特征的简单总和的协同作用。
虽然已经在附图和前述描述中详细示出和描述了本发明，但是此类图示和描述应被认为是说明性的或示例性的而非限制性的。本发明不限于所公开的实施方案。通过研究附图、公开内容和从属权利要求，本领域技术人员在实践要求保护的发明时可以理解和实现对所公开的实施方案的其他变化。
在权利要求中，词语“包括”不排除其他要素或步骤，并且不定冠词“一”或“一个”不排除多个。在相互不同的从属权利要求中重新引用某些量度的唯一事实不表示这些量度的组合不能被有利地使用。权利要求中的任何附图标记不应被解释为限制范围。
实施方案
1.一种用于图案化预成型件(1)的制造方法，包括以下步骤：
-提供包括刚性基底(11)和带(12)的图案化带(10)，其中所述带(12)由聚酰亚胺或聚二甲基硅氧烷制成，其中所述刚性基底(11)至少部分地被所述带(12)覆盖，并且其中所述带(12)包括凹陷部(13)的图案；以及
-由导电材料(14)至少部分地填充图案化带(12)的凹陷部(13)以获得图案化预成型件(1)，
其中导电材料(14)包括具有第一熔点的第一组分和具有第二熔点的第二组分的混合物，该第二熔点不同于第一熔点。
2.根据实施方案1所述的制造方法，其中制造方法还包括以下步骤：
-将图案化预成型件(1)放置在衬底(20)上，以及
-至少移除所述刚性基底(11)和所述带(12)，使得导电材料(14)部分保留在所述衬底(20)上以为电子部件(30)提供附接部分。
3.根据前述实施方案中的一项所述的制造方法，其中导电材料(14)的第一组分包括BiSnAg合金或者为BiSnAg合金。
4.根据前述实施方案中的一项所述的制造方法，其中导电材料(14)的第二组分包括SnAgCu合金或者为SnAgCu合金。
5.根据实施方案2至4中的一项所述的制造方法，
其中所述第一熔点被选择为在所述导电材料(14)与衬底(20)之间实现接头，
其中所述第二熔点高于所述第一熔点，
其中第二熔点被选择为在导电材料(14)与电子部件(30)之间实现接头的成型。
6.根据前述实施方案所述的方法，其中第二熔点还被选择为在第一组分与第二组分之间，并且优选还在第一组分与电子部件(30)之间和/或在第二组分与衬底(20)之间实现一个或多个金属间相。
7.根据实施方案2至6中的一项所述的方法，其中该方法还包括在衬底(20)和图案化预成型件(1)之间提供助熔剂的步骤。
8.根据前述实施方案中的一项所述的制造方法，其中带(12)中的凹陷部(13)中的至少一些凹陷部具有在纳米至微米范围内的大小。
9.根据前述实施方案中的一项所述的制造方法，其中提供图案化带(10)的步骤包括以下步骤：
-提供刚性基底(11)，
-用带(12)至少部分地覆盖所述刚性基底(11)，以及
-在所述带(12)中提供凹陷部(13)的图案。
10.根据前述实施方案所述的制造方法，其中提供图案化带(10)的步骤还包括在刚性基底(11)与带(12)之间提供中间涂层(15)的步骤。
11.根据前述实施方案中的一项所述的制造方法，其中提供图案化带(10)的步骤还包括通过化学蚀刻或激光切割在带(12)中形成凹陷部(13)的图案的步骤。
12.根据前述实施方案中的一项所述的制造方法，其中制造方法还包括刮板步骤以移除超过凹陷部(13)的导电材料(14)。
13.根据前述实施方案中的一项所述的制造方法，还包括在图案化带(10)和填充凹陷部(13)的顶部上提供惰性膜(16)的步骤。
14.一种图案化预成型件(1)，包括：
-包括刚性基底(11)和带(12)的图案化带(10)，其中所述带(12)由聚酰亚胺或聚二甲基硅氧烷制成，其中所述刚性基底(11)至少部分地被所述带(12)覆盖，以及
-设置在所述带(12)中的凹陷部(13)的图案，其中所述图案化带(10)的凹陷部(13)至少部分地由导电材料(14)填充以获得所述图案化预成型件(1)，
其中导电材料(14)包括具有第一熔点的第一组分和具有第二熔点的第二组分的混合物，该第二熔点不同于第一熔点。
15.根据前述实施方案所述的图案化预成型件(1)，其中凹陷部(13)中的至少一些凹陷部具有小于25μm，优选小于18μm的宽度。
Claims (13)
1.一种用于图案化预成型件(1)的制造方法，包括以下步骤：
-提供包括刚性基底(11)和带(12)的图案化带(10)，其中所述带(12)由聚酰亚胺或聚二甲基硅氧烷制成，其中所述刚性基底(11)至少部分地被所述带(12)覆盖，并且其中所述带(12)包括凹陷部(13)的图案；以及
由导电材料(14)至少部分地填充所述图案化带(12)的所述凹陷部(13)以获得所述图案化预成型件(1)，其中所述导电材料(14)包括具有第一熔点的第一组分和具有第二熔点的第二组分的混合物，所述第二熔点不同于所述第一熔点，
其中所述第一熔点被选择为在所述导电材料(14)与衬底(20)之间实现接头，
其中所述第二熔点被选择为在所述导电材料(14)与电子部件(30)之间实现接头的成型，
其中所述第二熔点高于所述第一熔点，
-将所述图案化预成型件(1)放置在衬底(20)上，
-通过经第一加热熔化所述第一组分来将所述导电材料(14)和所述衬底(20)接合，以及
-至少移除所述刚性基底(11)和所述带(12)，使得导电材料(14)部分保留在所述衬底(20)上以为电子部件(30)提供附接部分。
2.根据前述权利要求中的一项所述的制造方法，其中所述导电材料(14)的所述第一组分包括BiSnAg合金或者为BiSnAg合金。
3.根据前述权利要求中的一项所述的制造方法，其中所述导电材料(14)的所述第二组分包括SnAgCu合金或者为SnAgCu合金。
4.根据前述权利要求所述的方法，其中所述第二熔点还被选择为在所述第一组分与所述第二组分之间，并且优选还在所述第一组分与所述电子部件(30)之间和/或在所述第二组分与所述衬底(20)之间实现一个或多个金属间相。
5.根据权利要求2至4中的一项所述的方法，其中所述方法还包括在所述衬底(20)和所述图案化预成型件(1)之间提供助熔剂的步骤。
6.根据前述权利要求中的一项所述的制造方法，其中所述带(12)中的所述凹陷部(13)中的至少一些凹陷部具有在纳米至微米范围内的大小。
7.根据前述权利要求中的一项所述的制造方法，其中提供图案化带(10)的步骤包括以下步骤：
-提供刚性基底(11)，
-用带(12)至少部分地覆盖所述刚性基底(11)，以及
-在所述带(12)中提供凹陷部(13)的图案。
8.根据前述权利要求所述的制造方法，其中提供图案化带(10)的步骤还包括在所述刚性基底(11)与所述带(12)之间提供中间涂层(15)的步骤。
9.根据前述权利要求中的一项所述的制造方法，其中提供图案化带(10)的步骤还包括通过化学蚀刻或激光切割在所述带(12)中形成凹陷部(13)的所述图案的步骤。
10.根据前述权利要求中的一项所述的制造方法，其中所述制造方法还包括刮板步骤以移除超过所述凹陷部(13)的导电材料(14)。
11.根据前述权利要求中的一项所述的制造方法，还包括在所述图案化带(10)和填充的所述凹陷部(13)的顶部上提供惰性膜(16)的步骤。
12.一种图案化预成型件(1)，包括：
-包括刚性基底(11)和带(12)的图案化带(10)，其中所述带(12)由聚酰亚胺或聚二甲基硅氧烷制成，其中所述刚性基底(11)至少部分地被所述带(12)覆盖，以及
-设置在所述带(12)中的凹陷部(13)的图案，其中所述图案化带(10)的所述凹陷部(13)至少部分地由导电材料(14)填充以获得所述图案化预成型件(1)，
其中所述导电材料(14)包括具有第一熔点的第一组分和具有第二熔点的第二组分的混合物，所述第二熔点不同于所述第一熔点，
其中所述第一熔点被选择为在所述导电材料(14)与衬底(20)之间实现接头，
其中所述第二熔点被选择为在所述导电材料(14)与电子部件(30)之间实现接头的成型，并且
其中所述第二熔点高于所述第一熔点。
13.根据前述权利要求所述的图案化预成型件(1)，其中所述凹陷部(13)中的至少一些凹陷部具有小于25μm，优选小于18μm的宽度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP19204075.6 | 2019-10-18 | ||
| EP19204075.6A EP3809807B1 (en) | 2019-10-18 | 2019-10-18 | Manufacturing and tape transfer method for a patterned preform |
| PCT/SG2020/050597 WO2021076059A1 (en) | 2019-10-18 | 2020-10-16 | Manufacturing and tape transfer method for a patterned preform |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114586138A true CN114586138A (zh) | 2022-06-03 |
Family
ID=68318817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080071355.3A Pending CN114586138A (zh) | 2019-10-18 | 2020-10-16 | 用于图案化预成型件的制造和带转移方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP3809807B1 (zh) |
| KR (1) | KR20220037482A (zh) |
| CN (1) | CN114586138A (zh) |
| TW (1) | TW202130764A (zh) |
| WO (1) | WO2021076059A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW336371B (en) * | 1995-07-13 | 1998-07-11 | Motorola Inc | Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate |
| JP3556922B2 (ja) * | 2001-05-07 | 2004-08-25 | 富士通株式会社 | バンプ形成方法 |
| US20100147928A1 (en) * | 2008-12-10 | 2010-06-17 | Business Electronics Soldering Technologies, Inc. | Method for the manual placement of bottom terminated leadless device electronic packages using a mated stencil pair |
-
2019
- 2019-10-18 EP EP19204075.6A patent/EP3809807B1/en active Active
-
2020
- 2020-10-16 WO PCT/SG2020/050597 patent/WO2021076059A1/en active Application Filing
- 2020-10-16 KR KR1020227005951A patent/KR20220037482A/ko not_active Application Discontinuation
- 2020-10-16 CN CN202080071355.3A patent/CN114586138A/zh active Pending
- 2020-10-19 TW TW109136117A patent/TW202130764A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW202130764A (zh) | 2021-08-16 |
| WO2021076059A1 (en) | 2021-04-22 |
| KR20220037482A (ko) | 2022-03-24 |
| EP3809807B1 (en) | 2024-07-24 |
| EP3809807A1 (en) | 2021-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586685B2 (en) | Bump electrode and printed circuit board | |
| TWI674654B (zh) | 用以接合裸晶片晶粒之方法 | |
| US7611040B2 (en) | Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition | |
| US7279409B2 (en) | Method for forming multi-layer bumps on a substrate | |
| JPH08172259A (ja) | Ｃｐｄによる基板へのバンプ形成方法 | |
| US7422973B2 (en) | Method for forming multi-layer bumps on a substrate | |
| EP1987535A1 (en) | Vias and method of making | |
| US9821397B2 (en) | Solder precoating method and workpiece for electronic equipment | |
| JP2004146694A (ja) | 多層回路基板の製造方法およびそれにより製造される多層回路基板 | |
| KR20160118984A (ko) | 기판 배열의 제조 방법, 기판 배열, 기판 배열과 전자 컴포넌트의 본딩 방법, 및 전자 컴포넌트 | |
| JP4137177B2 (ja) | 導電パターンの形成方法、および配線基板 | |
| Zacharatos et al. | Laser-induced forward transfer (LIFT) technique as an alternative for assembly and packaging of electronic components | |
| JP2007088382A (ja) | 膜パターン及びその製造方法 | |
| JP7155654B2 (ja) | 接合体の製造方法 | |
| CN114586138A (zh) | 用于图案化预成型件的制造和带转移方法 | |
| Perinchery et al. | Investigation of the effects of LIFT printing with a KrF-excimer laser on thermally sensitive electrically conductive adhesives | |
| JP4966339B2 (ja) | 基板の二重表面処理方法及びこの方法により表面処理された基板 | |
| JP4181236B2 (ja) | 凹版印刷方法、バンプ形成方法，配線パターンの形成方法，並びに，バンプおよび配線パターン形成方法 | |
| JP5162441B2 (ja) | 物の取り扱い | |
| JP2005005494A (ja) | チップ部品の実装方法及び実装基板 | |
| KR20220122663A (ko) | 땜납 범프 형성용 부재, 땜납 범프 형성용 부재의 제조 방법, 및 땜납 범프 부착 전극 기판의 제조 방법 | |
| JP2006245190A (ja) | 半田バンプの形成方法 | |
| US11064615B2 (en) | Wafer level bump stack for chip scale package | |
| US20210410290A1 (en) | Methods of Manufacturing Flex Circuits With Mechanically Formed Conductive Traces | |
| WO2021131905A1 (ja) | はんだバンプ形成用部材、はんだバンプ形成用部材の製造方法、及びはんだバンプ付き電極基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |