JPH0218573B2 - - Google Patents

Info

Publication number
JPH0218573B2
JPH0218573B2 JP58109440A JP10944083A JPH0218573B2 JP H0218573 B2 JPH0218573 B2 JP H0218573B2 JP 58109440 A JP58109440 A JP 58109440A JP 10944083 A JP10944083 A JP 10944083A JP H0218573 B2 JPH0218573 B2 JP H0218573B2
Authority
JP
Japan
Prior art keywords
capacitor
solder
metal
tabs
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58109440A
Other languages
English (en)
Other versions
JPS5969910A (ja
Inventor
Oogasutasu Chansu Datsudoree
Uen Ho Chungu
Kuraaku Rairei Teimoshii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5969910A publication Critical patent/JPS5969910A/ja
Publication of JPH0218573B2 publication Critical patent/JPH0218573B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Description

【発明の詳細な説明】
[技術分野] 本発明はLSIチツプ実装モジユールのためのセ
ラミツク・キヤパシタに関するものであり、更に
具体的に言えばそのようなキヤパシタのための端
子に関するものである。 [先行技術] 従来、個々のキヤパシタ電極は半田ボールによ
つてチツプキヤリアにボンドされた。キヤパシタ
電極を形成する方法は種々考えられた。 IBM社の米国特許第3852877号は金属と、焼成
中に金属に変換する化合物とを含む金属化媒質か
らバイヤ(VIA)を形成する方法を開示してい
る。複数のシートを位置合わせして積重ね、モノ
リシツク構造に積層し、セラミツクを焼結して稠
密体にするため還元性雰囲気中で加熱し、それと
同時に金属化媒質を焼成して稠密体中に粘性金属
を毛細管現象で侵入させる。高導電性で低融点の
導体が毛細管を充填し、それにより、多レベル・
セラミツク構造体中に高導電性の回路部材を形成
する。 金属化媒質はペーストの形のものでもよい。米
国特許第4030004号等は構造体内に回路パターン
を限定するためのペーストを使用した。ペースト
は焼成中に揮発して構造中に孔(ボイド)を残
す。これらの孔に溶融した金属が充填されて基板
内に導体が形成された。 上述の形式のキヤパシタの場合には、各キヤパ
シタは各端部が多唯1つのリードで終端された。
それらのリードは半田ボールによりLSIチツプキ
ヤリアへ接続された。(本発明では各キヤパシタ
極板に複数の接続手段を与え、それらを半田バー
列によつて接続する。) 冶金学会誌(Metallurgical Transactions)第
2巻、第733−740頁(1971年3月)に掲載された
D.A.Chanceらの論文“Capillary−Infiltrated
Conductors in Ceramics”は高導電性液体金属
を浸透させてセラミツク構造中に部分的に金属化
した毛細管を形成して、セラミツク構造中に高導
電性の線を作ることを示している。これは酸素等
の存在しない状態で処理することにより、予め付
着された金属の酸化が回避されなければならな
い。 要約するとこれまで数多くの多層セラミツク技
術が開発され、MLCキヤパシタは縁端接続及び
低インダクタンス接続と共に開発されてきた。
MLCチツプキヤリアには浸透プロセスにより製
造しうるバイヤ及び線が設けられた。それに加え
て従来のキヤパシタでは液体金属でセラミツク構
造体を含浸することにより製造された。従来技術
を上廻る本発明の改良点は低インダクタンスのバ
ー・コンタクト(接点)構造、含浸によるキヤパ
シタ極板及び接続の製造、及びこれらの目的を達
成するための簡単化された処理手順を提供する点
である。 [本発明の要約] 低インダクタンスの個別的キヤパシタの製造に
は問題があり、所望の構造を与えるには微小化す
る必要がある。本発明の目的は低インダクタンス
のコンタクト(接点)を有する金属含浸個別的キ
ヤパシタを製造するための構造及びプロセスを用
いることにより、大規模集積実装回路を提供する
ことである。積層された形状の多層セラミツク
(MLC)金属及びセラミツク・キヤパシタの製造
は、通常金属及びセラミツク材料を一緒に焼成す
ることにより達成される。問題とは、セラミツク
は一般に酸化金属成分を持つことであり、金属は
焼成環境に於て酸化せず且つ焼成温度で溶融せ
ず、しかもセラミツクと適合するように金属電極
を選ぶ点で妥協していることである。具体的に
は、通常チタン酸塩化合物で作られる高誘電率の
材料は1000℃を越える温度の非還元性環境下で製
造される必要がある。このことは通常Ag−Ad合
金のように貴金属と一緒に焼成される金属用に使
う金属の選択を制限する。 大電流でしかも高速のスイツチンク回路用に必
要とされるような低インダクタンス電源装置を与
えるには、キヤパシタ内とキヤパシタから集積回
路チツプへの相互接続部との両者に低インダクタ
ンス電流通路を必要とする。本発明は多数の隣接
電流通路に反対方向へ流れる電流を与えることに
よりインダクタンスを低下する低インダクタンス
電流通路を提供する。インダクタンスは2つの端
子を両端に有する代表的なMLCキヤパシタの半
分程度の大きさに減少される。 チツプキヤリヤ実装体のための或る種のデザイ
ンでは多重コンタクト半田ボール・ジヨイントが
接続の目的で使用された。その形式のコンタクト
構造の問題点はフオトリソグラフイ・マスキング
方法を用いる際に、関連する技術がセラミツク・
キヤパシタに対して簡単に適用できないことであ
る。その適用困難性は、広い許容誤差の寸法的特
徴を有する製品を作り出す積層工程及び焼成工程
によつてもたらされる。許容誤差は結果がやや予
測困難な工程によつてもたらされる。即ち焼成は
一定でないセラミツク材料を生じさせ、緻密化及
び収縮は製造工程につきものである。はつきり言
うと、コンタクトの冶金学的半田ダム及び半田ボ
ールの構成のためには特別な処理工程を用いるこ
とが必要である。 チツプキヤリヤ基板又はキヤパシタのような
MLC構造の製造に際してMo、Cu、Pd、Ag、等
を含む金属ペーストが従来技術に従つてグリー
ン・セラミツク・シート上にスクリーン印刷され
る。これらのシートが積重ねられ、積層され、且
つ焼成される。積層ペーストは、周囲の誘電体材
料により相互に絶縁された個々の導電性セグメン
ト及び線の3次元導体回路網となるように焼結さ
れる。焼成工程での1つの難問は、所望の電気抵
抗及び誘電率を保つのに十分なだけ「金属を還元
するがセラミツクを酸化する」雰囲気に於て
MLC構造内の全ての材料を一緒に焼成する必要
があることである。他の難問は金属ペーストと誘
電体材料の焼結温度間の相異である。唯1つの材
料が焼結された後、第2の材料の焼結に伴う次の
収縮がストレスの発生を招来し、冷却により後で
歪を生じる。バイヤのふくらみはそのような歪み
の1例である。その上更に冷却によりMLC材料
間の膨脹が追加のストレスを発生する。例えばこ
れはバイヤの間隔に制限を課する。何故ならばバ
イヤの間隔が近すぎると熱膨脹により構造体のひ
び割れが生じるからである。これらの問題のすべ
ては、所望の導体構造を与えるため構造体中に液
体金属の含浸を採用した後焼成金属化工程により
改善(減少又は排除)される。 要約すると、積層構造中へ金属を導入(圧入)
することにより極板及びタブが形成され、半田バ
ーのチツプから遠い表面は丸められた外形を持
つ。基板は長さの方向沿いに半田バーにボンドさ
れる細長いパツドの組を持つ。半田バーはグリー
ン・セラミツク材料に溝を押型することにより形
成される。少なくとも1つの半田バーが積層キヤ
パシタの窪みに形成されることにより強い機械的
構造が与えられる。本発明の他の態様では、予定
のパターンが選ばれた領域にスクリーン印刷され
た層上にタブ及び/又はキヤパシタ極板を形成す
るため、(a)金属材料を有するグリーン・セラミツ
ク材料の個々の層をパンチし、(b)スタツク(積重
ね)を形成するためグリーン・セラミツク材料の
層を次々と積重ね且つそのスタツクを焼結し、(c)
スタツクの縁端にバーを形成することから成る積
層キヤパシタ形成方法が提供される。スタツクの
縁端にバーを形成する方法は、(a)タブ及び/又は
キヤパシタ極板の形成に適した開口中に液体金属
を導入するため金属膜に開口を残してシートの端
部を金属膜で被覆し、(b)金属膜で被覆された縁端
にバー部分を形成するため金属膜の種々の部分を
切除することによりキヤパシタ上にバーのパター
ンを限定し、又は焼成に先立つて表面上に押型さ
れたパターンを形成し、(c)予定の設計パラメータ
に従つて随意に、タブ及びキヤパシタ極板を形成
するためタブ開口中に溶融した金属を含浸させる
ことを含む。本発明に従つて、スタツクの縁端に
マスクを掛け且つバー・パターンを形成するマス
クの溝を通して縁端へ金属を被覆することによ
り、スタツクの縁端に複数のバーが形成される。
バーは溝中に金属を蒸着することにより形成され
るのが望ましい。金属は粘着金属、半田で濡れう
る金属、及び半田より成り、溝中に順次蒸着され
た。スタツクのタブ及び/又は極板及びバーは、
上述の方法の1つの結果物を排気された室内で半
田の融点まで加熱し、室内に不活性ガスを充満さ
せてスタツクのタブ及び/又は極板中へ半田を圧
入し、スタツクの端部に配置したマスタの溝から
タブ及び/又は極板中へ液体状の金属半田を含浸
させる事により形成させるのが望ましい。 半田バーは、含浸チツプに続いて半田バーを装
着パツドへ接合するのに十分な半田を含むのが望
ましい。本発明の他の態様でセラミツクシートの
積層スタツクからキヤパシタを形成する下記の方
法が与えられる。即ち(a)(1)金属化パターン又は(2)
代案としてシートの表面に形成された可燃の揮発
性成分を主に含んだペーストのスクリーン印刷さ
れた層のパターン、を有するセラミツク・グリー
ンシートのスタツクを形成し、(b)グリーンシート
のスタツクの縁端に溝の列を押型し、(c)部分的に
完成されたキヤパシタを作るためスタツクを焼成
し、(d)スタツクの押型された縁端に金属膜を被覆
し、(e)金属膜を溝の窪み内にのみ納まつた幾つか
のセグメントに分離するために、溝から突出して
いる金属膜の末端部分を除去するようにスタツク
の縁端をマシニングし、(f)ステツプ(2)に於で可燃
の揮発性ペーストが使われたために若しも電極空
洞が充満されていないならば、溶融した半田で濡
れうる金属で金属被覆された溝を含浸するステツ
プを後続させ、(g)半田で濡れうる金属上に半田を
蒸着する。 上述のプロセスの1つの結果物は半田バーに丸
みをつけた外形にする為リフローされるのが望ま
しい。それは転倒されて、金属化された基板に接
合される。溝及びキヤパシタ極板は充填の準備が
されるのが望ましく、金属化材料はセラミツク粒
子及び有機材料を含む予備的金属化代替物より成
り、そして上述の(a)の如き構造体を焼成後、その
構造体は真空処理室中に置かれ、真空処理室が排
気され、(b)構造体は液体金属浴中に浸漬され、(c)
液体金属を構造体の開口中へ送り込んで構造体内
の空洞部を充填しキヤパシタ極板、バイヤ及び/
又はタブを形成するように室が加圧される。 望ましくは固体金属が溝に与えられ、加熱さ
れ、金属溶融体が加圧されて空洞中に圧入される
ことにより、空洞の金属化を生じさせる。 [実施例] 第1は基板10の表面上に支持されたバー・コ
ンタクト11及至19の列を有する基板10を示
す。基板10は導電性回路線及びバイヤを組込ん
だセラミツク・モジユールより成る。 基板10上に、本発明に従つて最少のインダク
タンスを持つように設計された個別的なキヤパシ
タ・チツプ38が示されている。キヤパシタ38
は極板30のような垂直な導体面又はキヤパシタ
極板の積層された積重ねより成り、極板30はそ
の縁を越えて伸びる誘電体層41によつて離隔さ
れている。極板30の下端には、負(基準電圧)
の横断状半田バー20,22,24,26,28
へ電気的に接続する目的で設けられたタブ31乃
至35が示されている。正の横断状半田バー2
1,23,25,27は極板30から絶縁されて
いるが極板30の隣(紙面下方)の極板へ接続さ
れている。 図示構造の利点はキヤパシタ極板が沢山の電気
的接続領域(即ち極板30のタブ31乃至35、
及び極板30の隣(紙面下方)にあり共通電圧を
持つように相互接続された極板のタブ)を持つこ
とである。 基準電圧に関して幾つかの異つた電圧で動作す
る幾組かの極板を設けてもよいことを承知させた
い。この実施例では図を簡単にするため2組の電
極しか示されていない。同様に異つた電圧を有す
る電極にも類似のタブがあり、それらのタブはキ
ヤパシタ極板30等から、VLSI実装システムに
従つて電力分配面が埋設されている基板10の表
面下から立ち上るバイヤからのバー・コンタクト
11乃至19への短かい電気的径路を与えるよう
になつている。この構成の利点は、バイヤ39の
ような複数のバイヤから極板30及びそれと並行
した基準電位極板のような複数のキヤパシタ極板
への短い電気的径路が、極板及びバイヤ間の径路
に最少量のインダクタンスしか与えないことであ
る。そのインダクタンスは、電流径路が分散され
ておりしかも隣り合つた径路は反対方向に電流を
流すのでインダクタンスが打消されると言う理由
で最少化される。 第2.1図乃至第2.3図はタブ31乃至35
を有する極板30と、タブ41乃至44を有する
極板40とを示す。それらは半田バー20乃至2
8を介して適当な電圧を有する電源へ接続され
る。極板30,40及びそれらに関連したタブは
機械的に離隔され且つ誘電体分離シート36によ
つて電気的に絶縁されている。 第1図及び第2.1図乃至第2.3図に示され
た構造はバー・コンタクト冶金学(BCM)的方
法を用いており、本発明に従つて製造された素子
として低インダクタンス・キヤパシタ38を製造
するときは製造工程を著しく簡単化するため半田
含浸工程を用いてもよい。それに加えて焼成中の
周囲環境の性質は高信頼性のため及びセラミツク
材料の誘電体性質のため最適化される。キヤパシ
タ38の半田づけされたコンタクトは低インダク
タンスの個別的なキヤパシタ38の同極性且つ同
列のタブ接続するシヨート・バー20乃至28を
用いる。キヤパシタのバー20乃至28は、基板
10上の相手方の金属バー11乃至19上に半田
づけされ且つリフロされる。 バー・コンタクト及び含浸金属を用いて個別的
キヤパシタを製造する利点は、簡単化されたプロ
セス及び改善された信頼性に基づく。 [プロセス] (A) 第3図に示すように個々のスクリーン印刷さ
れた層を打抜くことにより個別的な個々のキヤ
パシタとして複数のキヤパシタが製造される。
第3図はパンチ51及び積層ダイ50と、グリ
ーンシート53の打抜かれた部分52とダイ5
0の開口54を示す。グリーンシート53はパ
ンチ素子55を有するパンチ51によつて打抜
かれる。各部分はパンチ素子55によつて開口
54中へ力Fによつて押下げられる。パンチさ
れた領域57が後に残り、部分52は打抜かれ
て開口54中へ押下げられる。パンチに先立つ
てグリーンシート53に金属化ペースト56又
は可燃性ペースト(含浸に適するもの)で第3
図の左側に示されたタブ31乃至35(又は第
2.1図乃至第2.3図のタブ41乃至44)
と共に印刷される。このプロセスは現在のキヤ
パシタ製造業者によつて使用されているが、パ
ンチに先立つてシート位置に対し最善の制御を
施すことが必要とされる。 含浸キヤパシタを示す第4図では、通常用い
られる金属ペーストは粒子(例えばカーボン又
はテレフタル酸)を含んだペーストと交換され
る。その粒子は焼成中に完全に揮発し、誘電体
層84の間に平らたい空洞83を形成する。粗
いセラミツク粉末がペースト中に含まれてもよ
く、その粉末は焼成後、誘電体84の面を隔離
する粒子を有する多孔性空洞83を残す。 (B) 焼成後キヤパシタは積重ねられ、縁端の表面
が粘着性金属(Cr、Ti、V等約100nm厚)及
び半田で濡れうる金属(Cu、Ni、Au等約500n
m厚)の層で被覆される。金属化合物58の厚
さは、合金化又は分解によつて消耗されないが
各多孔性空洞83のタブ開孔59を詰らせるに
は不十分な厚さで溶融半田と長い距離にわたつ
て接触するように設計される。相対的な寸法が
第4図に示される。 (C) キヤパシタのバー・パターンを限定するため
に鋸を用いて金属化ブランケツト58の種々の
部分、かくてタブ列61の間のキヤパシタ部分
を取除く。代案として、第6.1図乃至第6.
5図と関連して後述されるように構造が押型さ
れる。 (D) 溶融半田の含浸は、真空にし、キヤパシタを
溶融半田に浸漬し、半田を含浸させるため反復
加圧し、キヤパシタを半田から引揚ることによ
つて達成される。冷却すると第1図に示すよう
なキヤパシタの完成品が得られる。 含浸の代案プロセスは半田のデカル(写し
絵)転写である。デカル上の十分な半田が真空
中で溶融することによりタブに転写される。ま
だ溶融している間に加圧すると、半田はキヤパ
シタ中に送り込まれ、第7図に示されているよ
うに連結するためタブ上に過剰な半田を残す。 [プロセス] 第5図は精巧な整合マスク67及びキヤパシ
タ・チツプ38を所定位置に保つためのキヤリア
治具(積層され且つろう付れされた整合板69よ
り成る)を用いる代案の後焼結プロセスを示す。
マスク67は整合板69にろう付けされる。蒸着
マスクとして働らくマスク67及び治具69が第
5図に示される。粘着金属、半田で濡れうる金属
及び半田がスロツト68を介してタブ上に順次蒸
着される。半田の融点より上まで加熱すると同時
に、領域83に液体の金属半田を含浸するため不
活性ガスを後充填して冷却すると、コンタクト冶
金学的プロセスが完成される。この場合は、バー
領域を鋸で切ることは不必要である。 電極空洞を充填し且つ半田バー・コンタクトの
ため十分な半田を与えるには2重蒸着/含浸プロ
セスが必要なことがありうる。その順序は排気、
蒸気、加熱及び含浸、冷却、排気、蒸着及び加熱
及び含浸、及び冷却である。 キヤパシタの適切な許容誤差は半田バーに対し
て垂直に約0.025mm及び半田バーに対して平行に
約0.05mmである。バーの位置はキヤパシタ・チツ
プの縁端から約0.125mmである。 [疲労抵抗の改善] 第6.1図乃至第6.5図は電極(又は第5図
に示されるような平らな空洞83であつて金属で
充填されるもの)を含んだキヤパシタ・チツプ6
0を示す。これはキヤパシタ電極と基板との間の
接続としてC−4半田ボール・ジヨイントではな
くバー・コンタクト(第1図の20乃至28)を
組込むことによりキヤパシタの製造を簡単化して
いる。この方法の採用の結果、出来上つたジヨイ
ントは改善された疲労抵抗を有する。 ステツプA 第6.1図はセラミツクの積層された層のグリ
ーンスタツク60と、積層構造の上側表面に示さ
れたキヤパシタ極板のタブ61を有する金属層と
より成るキヤパシタを示す。タブ61は極板(第
2.1図乃至第2.3図の30,40)に設ける
ことにより、又は平らな空洞83を作つてそれに
金属を充填することにより形成される。空洞は第
7図と関連して後述されるプロセスによつて形成
される。 ステツプB 第6.2図のグリーン・キヤパシタ・スタツク
60は、図示のような所望の溝パターンを有する
押型工具63によつて紙面の厚さ方向に延びる列
62が押型された後のものである。出来上つた構
造は、タブ61の列59と整合した1組の平行な
溝62の列をキヤパシタ60の上側表面上に持
つ。列59は本発明により後述のように半田バ
ー・バス線により相互接続されるべきものであ
る。第6.1図は積層プロセスが完了した後のキ
ヤパシタ・スチツク積層体を示す。第6.2図の
半田バー溝の押型を含む積層プロセスを積層プロ
セス中に溝付押型工具で加工される積層体上面
(側面でもよい)に対するプロセスと一体的なも
のに組合わせることも出来る。 ステツプC キヤパシタ・スタツク60は部分的に完成され
たキヤパシタ・チツプ38を作るため焼成され
る。 ステツプD 第6.3図に於てキヤパシタ60の押型された
表面は金属膜64のブランケツト層で被覆され、
金属膜64で部分的に充填されて溝62を掩い且
つ溝62の壁面を金属膜64で被覆して浅く且つ
狭い溝65を残す。金属膜64の付着は、このブ
ロセスではシルクスクリーンを介して金属をスク
リーン印刷するような方法が適しているけれど
も、蒸着により付着されてもよい。 ステツプE 第6.4図に於て、キヤパシタ・チツプ38の
押型された表面がラツプされ、それによりチツプ
38の上側表面が取除かれて溝65,62の間に
再びキヤパシタ60の表面66を露出させる。表
面66はセラミツク材料を幾らか除去する形でラ
ツプされた裸のセラミツク表面である。金属膜6
4はラツピングによつて幾つかの区域に分離さ
れ、表面66は金属学的に被覆された溝65を電
気的に分離するために露出される。裸のセラミツ
ク表面66はタブ61の列59を掩う列65の間
に位置するバー・パターンの形を呈する。 ステツプF このステツプでは、若しもキヤパシタ・チツプ
38が未充填の電極・空洞83を含むならば、そ
れは溶融半田で濡れうる金属で含浸される。 ステツプG 押型された領域を覆うブランケツト領域として
又はマスクされたパターンとして、第6.4図の
押型された表面66上に半田が蒸着される。 ステツプH 第6.5図に於て、積層キヤパシタ60から形
成され半田上げさせたキヤパシタ・チツプ38は
リフロされて、ステツプGに於て付着された半田
67がキヤパシタ60の上面で丸みをつれた外形
67を形成するようにされる。 ステツプI 最終ステツプに於て、キヤパシタ・チツプ38
は転倒されて、第7.1図に見られるように金属
化された基体70と接合される。この接合構造の
利点は、疲労ひび割れ(従来技術のC−4半田ボ
ール接合72で見られる)が第7.2図に示され
たように沿つて伝播する面71に対して並行でな
い改善された半田/セラミツク境面によつて、疲
労抵抗が改善されることである。この領域71は
リフロ後に、平坦化されたパンケーキ状の粒状体
を含むことが観察される。その粒状体はC−4半
田ボール接合を介して疲労ひび割れを急速に伝播
させる原因と考えられる。そのような粒状体を含
むマイクロ構造は窪んだ77半田/セラミツク境
面を有する第7.1図の半田バー接合75では起
きそうにない。半田バーは窪み77中にアンカー
止めされる。その疲労ひび割れ76が半田/セラ
ミツク境面に沿つて走ることはない。押型処理に
より窪みが設けられなかつたとしても、半田バー
接合それ自身も又C−4半田ボール接合72と較
べて改善された疲労抵抗を持つている。 後焼成金属含浸 本発明の後焼成金属含浸プロセスの第1のステ
ツプはグリーン・セラミツク材料のグリーン・セ
ラミツクMLC構造を形成することであつて、金
属ペーストがセラミツク粒子及び有機バインダの
混合物で置換される。然る後その構造は焼成さ
れ、低密度の粒子が存在する場合には第5図の空
洞83が第2.1図乃至第2.3図の誘電体シー
ト36の間に形成される(第9図参照)。焼成後
MLC構造体は真空処理室に入れられ、その室が
真空にされる。その後MLC構造は液体金属(例
えばPd、Sn、Zn、Al及びAl−54Mg、半田、
Cu、Cu合金等)の浴に浸漬され、そして液体金
属をバイヤ中へ含浸させるため及び空洞83を充
填するために不活性ガスで室が加圧される。供給
圧力は所望のセラミツクの濡れの程度によつて決
められる(後述の計算を参照されたい)。 上述の金属浴使用の代案はバイヤ開孔に供給さ
れた固体金属の小片又はボールを用い、加熱及び
加圧により液体金属が空洞中へ圧入されるプロセ
スである。他の変形は、MLC構造の1部分のみ
が含浸され、導電性回路網の残りの部分が従来の
ペースト処理によつて作られるプロセスである。 このやり方は例えばバイヤ間に狭い間隔を必要
とする領域に対して適する。 セラミツク空洞中へ液体金属を含浸させるため
に必要な圧力は、最悪の場合即ち下記に列挙され
た液体間では若干の濡れが生じるとしても液体金
属によつては濡れずそれによつて必要な圧力が減
少される場合について想定されている。第8図は
液体金属が入れられるべき空洞81と共に焼成セ
ラミツク材料80を示す。空洞81はhなる高さ
を有する。 圧力は式*P=2gLV/h によつて計算される。ここでgLVは(液体金属
の)蒸気にさらされた液体金属の表面張力であ
り、hは空洞の高さである。
【表】 若しもhが円形バイヤの直径であるならP=
4gLV/hである。 第9図は重合体材料を有する金属化セラミツ
ク・ペーストの薄膜92と共に並置してスタツク
されサンドウイツチ状にした1組のセラミツク・
シート90及び91を示す。サンドウイツチが焼
成されるとき、揮発性の重合体材料が抜けて後に
アルミナ93又は類似物の粒子を残し、シート9
0及び91の間に開放空間を保つ。そこに板体を
形成し且つ孔59にタブを形成するため液体金属
が入れられる。
【図面の簡単な説明】
第1図は本発明のキヤパシタ・チツプとその下
にありチツプ上の半田バー接続子を受取るための
ランドを有するチツプキヤリアとを示す斜視図、
第2.1図は本発明に従う第1図の積層キヤパシ
タの電極板の1つを示す図、第2.2図は第1図
の積層キヤパシタの誘電体層を示す図、第2.3
図は第2.1図のキヤパシタ極板と対をなす第2
の極板を示す図、第3図は本発明に従つて印刷さ
れキヤパシタ金属化したグリーンシートを処理す
るパンチ及びダイの傾斜図、第4図は液体金属を
含浸するため用意されたキヤパシタ組立体のタブ
表面を示す図、第5図は本発明に従う1組のキヤ
パシタ・チツプを示す傾斜図、第6.1図乃至第
6.5図は本発明に従つてキヤパシタ・チツプを
作るための一連の処理ステツプを示す図、第7.
1図は本発明のバー接点によつて基体上に支持さ
れる本発明のキヤパシタ・チツプを示す図、第
7.2図はチツプを従来技術の基板に接続する従
来の半田ボールを示す図、第8図は本発明に従う
タブ及び極板の液体金属含浸用の空洞を示す図、
第9図は間にペースト層(重合体材料を含む)を
有する1対のグリーンシートを示す図である。 10……基板、11〜19……バー・コンタク
ト、20〜28……半田バー、30……極板、3
1〜35……タブ、36……誘電体分離シート、
38……キヤパシタ、39……バイヤ、41〜4
4……タブ、67……丸みをつけた外形を有する
半田、76……疲労ひび割れ、77……窪み。

Claims (1)

  1. 【特許請求の範囲】 1 回路チツプキヤリヤに搭載される積層キヤパ
    シタであつて、該積層キヤパシタは複数のキヤパ
    シタ極板を有し、各極板は複数の接続タブを有
    し、各接続タブを半田バーの列にボンドすること
    により上記各キヤパシタ極板が複数のタブにより
    上記半田バーの列に接続されるようにし、上記半
    田バーの列を回路チツプキヤリアに対する接続手
    段としたことを特徴とする積層キヤパシタ。 2 上記極板及びタブは積層構造中へ金属を導入
    することにより形成された特許請求の範囲第1項
    記載の積層キヤパシタ。 3 グリーン・セラミツク材料の層上の選ばれた
    領域に予定パターンのキヤパシタ極板及びタブを
    形成するため金属材料を載置したグリーン・セラ
    ミツク材料の個々の層を打抜き、該打抜かれたグ
    リーン・セラミツク材料の層を相互に積重ねてス
    タツクを形成し、該スタツクを焼結し、該焼結さ
    れたスタツクの縁に上記タブと接続された半田バ
    ーを形成することにより成る積層キヤパシタの製
    造方法。
JP58109440A 1982-10-07 1983-06-20 積層キヤパシタ及びその製造方法 Granted JPS5969910A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/433,329 US4430690A (en) 1982-10-07 1982-10-07 Low inductance MLC capacitor with metal impregnation and solder bar contact
US433329 1982-10-07

Publications (2)

Publication Number Publication Date
JPS5969910A JPS5969910A (ja) 1984-04-20
JPH0218573B2 true JPH0218573B2 (ja) 1990-04-26

Family

ID=23719770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58109440A Granted JPS5969910A (ja) 1982-10-07 1983-06-20 積層キヤパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US4430690A (ja)
EP (1) EP0108211B1 (ja)
JP (1) JPS5969910A (ja)
DE (1) DE3376913D1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3669614D1 (de) * 1985-01-17 1990-04-19 Eurofarad Keramischer hochfrequenzmehrschichtkondensator mit hoher kapazitaet.
FR2576139B1 (fr) * 1985-01-17 1987-02-20 Eurofarad Condensateur ceramique multicouches haute frequence de forte capacite
US4996584A (en) * 1985-01-31 1991-02-26 Gould, Inc. Thin-film electrical connections for integrated circuits
US4705606A (en) * 1985-01-31 1987-11-10 Gould Inc. Thin-film electrical connections for integrated circuits
US4732780A (en) * 1985-09-26 1988-03-22 General Electric Company Method of making hermetic feedthrough in ceramic substrate
US4833039A (en) * 1985-09-26 1989-05-23 General Electric Company Hermetic feedthrough in ceramic substrate
US4684446A (en) * 1985-09-26 1987-08-04 General Electric Company Secondary metallization by glass displacement in ceramic substrate
FR2599546B1 (fr) * 1986-05-30 1990-01-12 Cimsa Sintra Condensateur multicouche
ATE66088T1 (de) * 1986-08-18 1991-08-15 Siemens Ag Verfahren zur herstellung von fuellschichtbauteilen.
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4831494A (en) * 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US4852227A (en) * 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
US4862318A (en) * 1989-04-04 1989-08-29 Avx Corporation Method of forming thin film terminations of low inductance ceramic capacitors and resultant article
US5367430A (en) * 1992-10-21 1994-11-22 Presidio Components, Inc. Monolithic multiple capacitor
US5375035A (en) * 1993-03-22 1994-12-20 Compaq Computer Corporation Capacitor mounting structure for printed circuit boards
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US6292350B1 (en) 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
US6266229B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6266228B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
JP3514195B2 (ja) * 1999-12-27 2004-03-31 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6549395B1 (en) 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
US6678927B1 (en) * 1997-11-24 2004-01-20 Avx Corporation Miniature surface mount capacitor and method of making same
JP3548821B2 (ja) 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
US6327134B1 (en) 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
JP3489729B2 (ja) 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6477032B2 (en) * 2001-01-31 2002-11-05 Avx Corporation Low inductance chip with center via contact
US7462942B2 (en) * 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
US6951139B2 (en) * 2003-12-05 2005-10-04 The Goodyear Tire & Rubber Company Tire sensor and method of assembly
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
CN115475797B (zh) * 2022-09-30 2024-04-05 肇庆绿宝石电子科技股份有限公司 一种叠层电容器及其制造方法、载条清洗液及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3235939A (en) 1962-09-06 1966-02-22 Aerovox Corp Process for manufacturing multilayer ceramic capacitors
US3852877A (en) 1969-08-06 1974-12-10 Ibm Multilayer circuits
US3679950A (en) 1971-04-16 1972-07-25 Nl Industries Inc Ceramic capacitors
US4030004A (en) 1971-04-16 1977-06-14 Nl Industries, Inc. Dielectric ceramic matrices with end barriers
US3778532A (en) * 1972-07-03 1973-12-11 Illinois Tool Works Electrical circuit component having solder preform connection means
US3965552A (en) 1972-07-24 1976-06-29 N L Industries, Inc. Process for forming internal conductors and electrodes
US3784887A (en) 1973-04-26 1974-01-08 Du Pont Process for making capacitors and capacitors made thereby
US4189760A (en) 1973-05-13 1980-02-19 Erie Technological Products, Inc. Monolithic capacitor with non-noble metal electrodes and method of making the same
US3879645A (en) 1973-09-24 1975-04-22 Nl Industries Inc Ceramic capacitors
US4246625A (en) 1978-11-16 1981-01-20 Union Carbide Corporation Ceramic capacitor with co-fired end terminations
US4297773A (en) 1978-11-16 1981-11-03 Avx Corporation Method of manufacturing a monolithic ceramic capacitor
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips

Also Published As

Publication number Publication date
JPS5969910A (ja) 1984-04-20
EP0108211A3 (en) 1984-09-12
EP0108211A2 (en) 1984-05-16
DE3376913D1 (en) 1988-07-07
US4430690A (en) 1984-02-07
EP0108211B1 (en) 1988-06-01

Similar Documents

Publication Publication Date Title
JPH0218573B2 (ja)
EP0100175B1 (en) Chip capacitor having a compliant termination
KR100675958B1 (ko) 고상 캐패시터 및 그 제조 방법
JP4597585B2 (ja) 積層電子部品及びその製造方法
JPH0714105B2 (ja) 混成集積回路基板及びその製造方法
CN100382210C (zh) 固体电子元件的制造
US5819858A (en) Circuit board having a metal matrix composite inlay
US6011683A (en) Thin multilayer ceramic capacitors
US4494299A (en) Method of manufacturing solid electrolytic capacitors
US6408511B1 (en) Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
JP4284782B2 (ja) 多層セラミック基板およびその製造方法
JP4646417B2 (ja) セラミック回路基板
JP4471470B2 (ja) 半導体装置
JP2001068808A (ja) セラミック回路基板
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2010199346A (ja) 配線基板および配線基板の製造方法
JPS6010648A (ja) 非円形ピン穴あき多層誘電体基板及びその製造方法
JP5265256B2 (ja) セラミック配線基板
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2004363351A (ja) 積層型の半導体装置
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP4038611B2 (ja) セラミックス基板
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2001044068A (ja) 小型な表面実装用部品及びその製造方法
JP2006024722A (ja) 積層コンデンサ及びその製造方法