JPH07111981B2 - 電子デバイスを基板に固定する方法 - Google Patents

電子デバイスを基板に固定する方法

Info

Publication number
JPH07111981B2
JPH07111981B2 JP62322646A JP32264687A JPH07111981B2 JP H07111981 B2 JPH07111981 B2 JP H07111981B2 JP 62322646 A JP62322646 A JP 62322646A JP 32264687 A JP32264687 A JP 32264687A JP H07111981 B2 JPH07111981 B2 JP H07111981B2
Authority
JP
Japan
Prior art keywords
foil
metal powder
solvent
paste
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62322646A
Other languages
English (en)
Other versions
JPS63186434A (ja
Inventor
ウエルナー、バウムガルトナー
ヨハネス、フエリンガー
Original Assignee
シーメンス、アクチエンゲゼルシヤフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーメンス、アクチエンゲゼルシヤフト filed Critical シーメンス、アクチエンゲゼルシヤフト
Publication of JPS63186434A publication Critical patent/JPS63186434A/ja
Publication of JPH07111981B2 publication Critical patent/JPH07111981B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、金属粉末を焼結した結合層を使用して電子
デバイスを基板に固定する方法に関するものである。
〔従来の技術〕
構成部分が基板に固定された装置とその製造方法は種々
の文献に記載され公知である。部品の固定に必要な部品
と基板の間の結合層は種々の異った方法で作ることがで
きるが、いずれの場合にも低い電気抵抗、高い熱伝導性
および大きな接着強度という同じ条件を見たしていなけ
ればならない。
ドイツ連邦共和国特許出願公開公報第3414065号により
結合層を乾式焼結によって固められた金属粉末だけで作
り、構成部品の接着層と基板の接着面とを焼結結合する
ことが公知である。ここではガラス又は接着剤等の結合
剤に使用されない。この製造方法においては金属粉末と
溶剤から成るペーストを構成部品の接触層と基板の接触
表面のいずれか一方又は双方に薄く塗布し、溶剤を完全
に除去した後全体を焼結温度に加熱して結合層を形成さ
せる。この場合部品をとりつける前に真空中でペースト
からガスを除いて予備乾燥し、部品をのせた後溶剤を完
全に除去し、更に焼結処理を実施することは基本的に可
能である。この場合焼結時の温度は380℃と420℃の間に
選ばれ、機械的圧力は80乃至90N/cm2に設定される。
デバイスを乗せる前に基板とデバイスに塗布されている
ペーストを完全に乾燥させる必要があることはドイツ連
邦共和国特許出願公開第3613572号明細書に記載されて
いる。大面積のデバイスの場合デバイスを取りつけた後
のペーストの乾燥は結合層の破損を導くことがあるので
この操作は特に重要である。この操作の欠点は焼結過程
中の機械的圧力を少くとも900N/cm2とすることによって
打消される。
〔発明が解決しようとする問題点〕
この発明の目的は、結合層の厚さを広い範囲に亘って変
えることができる電子デバイスの基板固定方法を提供す
ることである。更に操作中の取扱いを簡略にしてペース
トの乾燥のための時間を必要としないようにすることも
この発明の目的である。
〔問題点を解決するための手段〕
この目的は金属粉末を焼結して作った結合層を使用して
電子デバイスを基板に固定する方法において、金属粉末
を焼結過程の前に予備焼結された箔の形でデバイスと基
板の間におくことによって達成される。この箔は面状に
拡げられ予備焼結によって連続した金属粉末からなるも
ので、次の方法によって作られる。
（ａ） 金属粉末に溶剤を加えてペーストとする。
（ｂ） スクイーザーを使用してこのペーストを基台表
面に塗布する。
（ｃ） 熱を加えてペーストから溶剤を除去する。
（ｄ） 金属粉末粒子を予備焼結して少くとも部分的に
半融結合させる。
（ｅ） このようにして形成された箔を基台から引きは
がす。
〔作用効果〕
この発明はペーストから溶剤を除去する工程段が電子デ
バイスを基板の最終的に固定する際に実施しない方が効
果的であるという知見に基くものである。
エクスターナル法によって箔を作ることにより後で結合
層となる出発材料は溶剤の無い金属粉末層の形で提供さ
れ、予備焼結によってその機械的安定性が保持されてい
る。このようにして作られた箔は電子デバイスの断面に
合せて打ち抜かれ、デバイスを基板に固定する工程段に
送られる。
〔実施態様〕
この発明の有利な実施態様においては、電子デバイスと
箔と基板に対して焼結過程中少くとも30N/cm2の機械的
圧力が加えられる。箔の挿入によりこのように低い圧力
によっても良好な接着強度が達成され、同時に大きな機
械的負荷によるデバイスの損傷を避けることができる。
更に上記の加圧焼結法において箔を挿入することにより
焼結過程を最低150℃の温度で遂行することが可能とな
る。
この箔に特有な機械的特性は面状に拡げた金属粉末を予
備焼結することに基くものであって、これにより金属粉
末は空隙容積の低下と頚部の形成により連続体となる。
予備焼結の度合又は全焼結過程において導入しなければ
ならないエネルギーに対する予備焼結中に加えられるエ
ネルギーの比率に応じて箔の微細構造が予め決められ、
電子デバイスの基板固定法に直接影響を及ぼす。
この発明の別の実施態様では箔が貴金属又は貴金属合金
で作られる。特に銀を使用するのが有利である。
焼結に際しての箔の挙動を最適化するためには、板状の
金属粉末から成る金属粉末を使用するのが有利である。
この場合粒径は最高15μｍとする。この発明のこのよう
な実施態様により結合層の良好な電気伝導率と熱伝導率
が達成される。
本来の電子デバイスの基板への固定方法と分離されてい
るこの箔製造方法は、後で結合層となる出発材料として
の箔の特性を広い範囲に亘って予め定めることを可能に
する。このエクスターナル法により電子デバイスと基板
の熱負荷が軽減される。これは結合層の製作に必要な熱
量の一部が既に予備焼結中に加えられ、ペーストを乾燥
するための長時間を必要とする工程段が結合層の本来の
製造工程から除かれることに基くものである。
この発明による箔の有利な製造方法においては溶剤とし
てシクロヘキサノールとメントールの混合液が使用され
るが、重量比で1:1の混合液により最良の特性が得られ
ることが確められている。この溶剤は揮発性が低くペー
ストを長時間保存することができるという特別な利点を
示す。
ペーストの製造に際して溶剤と金属粉末の最良の混合比
は1:4.8である。この比率によりペーストの処理性に関
して良好な材料特性が達成される。
この発明の１つの有利な実施態様においては完成した箔
が基台から引きはがされた後カレンダーにかけられる。
これにより箔の厚さを一様にすることができる。原則的
には最低５μｍの層の厚さも達成可能である。
シルクスクリーン法によって厚さが10μｍから100μｍ
の間のペースト層が作られるのに対して、この発明によ
るスクイーザー法によれば10μｍから500μｍの間の層
の厚さが達成可能である。
この発明の更に別の実施態様ではペーストから溶剤を追
い出すための加熱速度が５乃至30℃/minに選ばれる。箔
の最良の特性は温度220℃の予備焼結によって得られ
る。最高温度は300℃を越えてはならない。この温度は
温度の上限として0.5分から５分の間保持しなければな
らない。
〔実施例〕
図面に示した実施例についてこの発明を更に詳細に説明
する。
第１図は基板表面に電子デバイスを固定する前の基板
Ｓ、箔Ｆおよび電子デバイスＢの配置を示す。図から分
かるように基板Ｓは接触表面KOを備え、電子デバイスＢ
は接触層KSを備える。箔Ｆと類似した材料で作られてい
るKSとKOは箔Ｆに比べて誇張して画かれている。KSとKO
の厚さは通常15μｍ以下であり、箔Ｆの厚さは必要に応
じて変わり250μｍ又はそれ以上になり得る。箔Ｆは固
有の方法により金属粉溶剤ペーストを使用して作られ、
既に溶剤無しの状態に予備焼結され、デバイスＢの断面
に対応した形に打ち抜かれる。箔は例えば銀ペーストか
ら作られた銀箔であり、スクイーザーを使用して10μｍ
から500μｍの間の厚さの層として適当な基台に取りつ
けられる。この基台には研磨したシリコン、ガラス、石
英を使用することができる。溶剤の除去に対しては約20
℃/minの温度上昇速度と220℃の最高温度が設定され
る。この最高温度には約２分間保持する。この場合の溶
剤はシクロヘキサノールとメントールの重量比1:1の混
合液であり、銀粉末に対する溶剤の比は1:4.8である。
第２図は第１図の構成を機械的圧力Ｐで圧縮した状態を
示す。ここでは箔は既に結合層VSに変えられ、電子デバ
イスＢは基板Ｓの表面に固定されている。
【図面の簡単な説明】
第１図はこの発明の対象となっている装置の部品構成を
示し、第２図は第１図の部品を焼結によって１つに結合
した状態を示す。 Ｓ……基板、KO……接触面、Ｆ……箔、KS……接触層、
Ｂ……電子デバイス。

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】結合層（VS）となる金属粉末を焼結過程前
    に予備焼結された箔（Ｆ）の形で電子デバイス（Ｂ）と
    基板（Ｓ）の間に置くことを特徴とする金属粉末を焼結
    した結合層を使用して電子デバイスを基板に固定する方
    法。
  2. 【請求項２】焼結過程中電子デバイス（Ｂ）と箔（Ｆ）
    および基板（Ｓ）を少くとも30N/cm2の圧力で押し合わ
    せることを特徴とする特許請求の範囲第１項記載の方
    法。
  3. 【請求項３】焼結過程を最低150℃の温度で実施するこ
    とを特徴とする特許請求の範囲第１項又は第２項記載の
    方法。
  4. 【請求項４】箔が金属粉末を面状に広げ予備焼結によっ
    て連続体とされたものであることを特徴とする特許請求
    の範囲第１項乃至第３項の１つに記載の方法。
  5. 【請求項５】箔が貴金属又は貴金属合金であることを特
    徴とする特許請求の範囲第４項記載の方法。
  6. 【請求項６】箔が銀箔であることを特徴とする特許請求
    の範囲第５項記載の方法。
  7. 【請求項７】箔は粒系が最大15μｍの小板状金属粉末か
    ら成るものであることを特徴とする特許請求の範囲第４
    項乃至第６項の１つに記載の方法。
  8. 【請求項８】ａ） 金属粉末に溶剤を加えてペーストと
    すること、 ｂ） スクイザーを使用して基台表面ペーストを塗布す
    ること、 ｃ） 熱を加えてペーストから溶剤を除くこと、 ｄ） 金属粉末粒子を予備焼結により少くとも部分的に
    半融結合すること、 ｅ） 形成された箔を基台から引きはがすこと を特徴とする特許請求の範囲第４項乃至第７項の１つに
    記載の方法。
  9. 【請求項９】溶剤としてシクロヘキサノールとメントー
    ルの重量比が1:1から1:10の間の混合液が使用されるこ
    とを特徴とする特許請求の範囲第８項記載の方法。
  10. 【請求項１０】シクロヘキサノールとメントールが重量
    比1:1で混合されることを特徴とする特許請求の範囲第
    ８項記載の方法。
  11. 【請求項１１】ペーストが重量比で1:4から1:6の間の溶
    剤と金属粉末の混合物であることを特徴とする特許請求
    の範囲第８項乃至第10項の１つに記載の方法。
  12. 【請求項１２】溶剤と金属粉末の重量比が1:4.8である
    ことを特徴とする特許請求の範囲第11項記載の方法。
  13. 【請求項１３】箔がカレンダーで後処理されることを特
    徴とする特許請求の範囲第８項乃至第12項の１つに記載
    の方法。
  14. 【請求項１４】箔が少くとも５μｍの一様な厚さである
    ことを特徴とする特許請求の範囲第13項記載の方法。
  15. 【請求項１５】ペーストが10μｍから500μｍの間の厚
    さにスクイーズされることを特徴とする特許請求の範囲
    第８項乃至第14項の１つに記載の方法。
  16. 【請求項１６】溶剤を除去し金属粉末を予備焼結するた
    め温度上昇速度を５乃至30℃/minに調節することを特徴
    とする特許請求の範囲第８項乃至第15項の１つに記載の
    方法。
  17. 【請求項１７】最高温度を約300℃とすることを特徴と
    する特許請求の範囲第８項乃至第15項の１つに記載の方
    法。
  18. 【請求項１８】設定された最高温度に保持する時間を0.
    5分から５分の間に選ぶことを特徴とする特許請求の範
    囲第８項乃至第17項の１つに記載の方法。
JP62322646A 1986-12-22 1987-12-18 電子デバイスを基板に固定する方法 Expired - Fee Related JPH07111981B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3644044 1986-12-22
DE3644044.2 1986-12-22

Publications (2)

Publication Number Publication Date
JPS63186434A JPS63186434A (ja) 1988-08-02
JPH07111981B2 true JPH07111981B2 (ja) 1995-11-29

Family

ID=6316964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62322646A Expired - Fee Related JPH07111981B2 (ja) 1986-12-22 1987-12-18 電子デバイスを基板に固定する方法

Country Status (4)

Country Link
US (1) US4856185A (ja)
EP (1) EP0275433B1 (ja)
JP (1) JPH07111981B2 (ja)
DE (1) DE3777995D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159115A1 (ja) * 2017-02-28 2018-09-07 京セラ株式会社 半導体装置の製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4028556C1 (ja) * 1990-09-08 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
DE59611448D1 (de) * 1995-09-11 2007-12-06 Infineon Technologies Ag Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US5988487A (en) * 1997-05-27 1999-11-23 Fujitsu Limited Captured-cell solder printing and reflow methods
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
DE10016129A1 (de) * 2000-03-31 2001-10-18 Siemens Ag Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102008034946B4 (de) * 2008-07-26 2016-05-19 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren eines Edelmetallverbindungsmittels
DE102008055138A1 (de) 2008-12-23 2010-07-01 Robert Bosch Gmbh Hochtemperaturbeständige lötmittelfreie Bauelementstruktur und Verfahren zum elektrischen Kontaktieren
DE102008055134A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102008055137A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102009008926B4 (de) * 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
DE102009001028B4 (de) 2009-02-20 2011-02-17 Infineon Technologies Ag Verfahren zur Herstellung einer Bondverbindung
JP4859996B1 (ja) * 2010-11-26 2012-01-25 田中貴金属工業株式会社 金属配線形成用の転写基板による金属配線の形成方法
DE102010063021A1 (de) 2010-12-14 2012-06-14 Robert Bosch Gmbh Elektronische Baugruppe mit verbesserter Sinterverbindung
JP5202714B1 (ja) * 2011-11-18 2013-06-05 田中貴金属工業株式会社 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
US8835299B2 (en) 2012-08-29 2014-09-16 Infineon Technologies Ag Pre-sintered semiconductor die structure
AT514085B1 (de) 2013-06-11 2014-10-15 Austria Tech & System Tech Leistungsmodul
US10090627B2 (en) 2013-08-21 2018-10-02 Te Connectivity Corporation Filters for terminal crimping devices using ultrasonic signals
JP6245933B2 (ja) * 2013-10-17 2017-12-13 Ｄｏｗａエレクトロニクス株式会社 接合用銀シートおよびその製造方法並びに電子部品接合方法
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
JP6462715B2 (ja) * 2014-11-07 2019-01-30 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
JP6415381B2 (ja) 2015-04-30 2018-10-31 三菱電機株式会社 半導体装置の製造方法
DE102016108000B3 (de) * 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls
CN110071050B (zh) * 2019-04-24 2021-09-24 深圳第三代半导体研究院 一种芯片互连结构及其制备方法
US11373976B2 (en) * 2019-08-02 2022-06-28 Rockwell Collins, Inc. System and method for extreme performance die attach
FR3121278A1 (fr) * 2021-03-26 2022-09-30 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat par pressage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES490073A0 (es) * 1979-04-06 1981-05-16 Johnson Matthey Co Ltd Procedimiento para la obtencion de una composicion para sol-dar.
US4606962A (en) * 1983-06-13 1986-08-19 Minnesota Mining And Manufacturing Company Electrically and thermally conductive adhesive transfer tape
IE55524B1 (en) * 1983-06-13 1990-10-10 Minnesota Mining & Mfg Electrically and thermally conductive adhesive transfer tape
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE3446780A1 (de) * 1984-12-21 1986-07-03 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und verbindungswerkstoff zum metallischen verbinden von bauteilen
IN168174B (ja) * 1986-04-22 1991-02-16 Siemens Ag

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159115A1 (ja) * 2017-02-28 2018-09-07 京セラ株式会社 半導体装置の製造方法
US10879205B2 (en) 2017-02-28 2020-12-29 Kyocera Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
EP0275433B1 (de) 1992-04-01
EP0275433A1 (de) 1988-07-27
DE3777995D1 (de) 1992-05-07
JPS63186434A (ja) 1988-08-02
US4856185A (en) 1989-08-15

Similar Documents

Publication Publication Date Title
JPH07111981B2 (ja) 電子デバイスを基板に固定する方法
JP5731990B2 (ja) 半導体モジュールと接続相手との間に高温および温度変化に強い接続を形成する方法
JP2515708B2 (ja) 大面積の電力用電子デバイスを基板上に固定する方法
JPH0474306B2 (ja)
JPH0218573B2 (ja)
TWI541949B (zh) 貫穿電極及使用該貫穿電極的多層基板的製造方法
JP5931246B1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
US4027326A (en) Metallic support carrier for semiconductor elements
JP2003529934A (ja) ２つのワークピース間の熱伝導可能な結合部の形成のための方法
JPH0925167A (ja) 濃度勾配を有する窒化アルミニウム焼結体
US4065851A (en) Method of making metallic support carrier for semiconductor elements
WO2015098834A1 (ja) 気密封止パッケージ部材及びその製造方法、並びに、該気密封止パッケージ部材を用いた気密封止パッケージの製造方法
CN111933603A (zh) 一种半导体芯片封装结构及其制备方法
JP2013236090A (ja) 接続シート
JPH05319946A (ja) 金属板接合セラミック基板
JP3107812B2 (ja) 傍熱型陰極の製造方法
JPH07114316B2 (ja) 銅回路を有する窒化アルミニウム基板の製造方法
JPH0788266B2 (ja) 窒化アルミニウム基板及びその製造方法
JP3166819B2 (ja) パワーモジュール用回路基板及びその製造方法
JPH07207452A (ja) 金属粉末組成物及びそれを用いたメタライズ基板の製造方法
JPH046163A (ja) 窒化アルミニウムから成る担持体の製造方法
JPH07231049A (ja) セラミックス多層基板の製造方法及びセラミックス多層基板
JPS5826766B2 (ja) 熱陰極及びその製造法
JPS59143346A (ja) 半導体基板材料の製造方法
JPS63299238A (ja) 半導体装置のダイボンディング用基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees