JP2012137782A - 液晶表示装置とその駆動方法及び装置 - Google Patents

Abstract

【課題】ＴＦＴ ＬＣＤのパネルの構造を変える必要なく、液晶の駆動方法を変えることによって液晶の応答速度を改善させるための液晶表示装置を提供することにある。
【解決手段】本発明の液晶表示装置は、現在のフレームのデータ電圧と以前のフレームのデータ電圧とを同時に考慮して補正データ電圧を生成した後、生成された補正データ電圧をデータラインに印加する。前記の補正データ電圧をデータラインに印加することにより、画素電圧がすぐに目標レベルに到達し得るようにする。
【選択図】図５

Description

本発明は液晶表示装置とその駆動方法及び装置に係わり、特に、動画像具現に適するように補償されたデータ電圧が印加される液晶表示装置とその駆動方法及び装置に関するものである。

近来、パソコンやテレビなどの軽量化、薄形化によってディスプレイ装置も軽量化、薄形化が要求されており、このような要求に従って陰極線管（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ：ＣＲＴ）の代わりに液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ：ＬＣＤ）のようなフラットパネル型ディスプレイが開発されている。

ＬＣＤは二つの基板の間に注入されている異方性誘電率を有する液晶物質に電界（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）を印加し、この電界の強さを調節して基板に透過する光の量を調節することによって所望の画像信号を得る表示装置である。このようなＬＣＤは携帯の簡便なフラットパネル型ディスプレイのうちの代表的なものであり、この中でも薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）をスイッチング素子として用いたＴＦＴ ＬＣＤが主に用いられている。

最近は、ＴＦＴ ＬＣＤがコンピュータのディスプレイ装置だけでなくテレビのディスプレイ装置として広く用いられるため、動画像を具現する必要が増加してきた。しかしながら、従来のＴＦＴ ＬＣＤは応答速度が遅いために動画像を具現するのは難しいという短所があった。このような応答速度の問題を改善するために、従来は、ＯＣＢ（ｏｐｔｉｃａｌｌｙ ｃｏｍｐｅｎｓａｔｅｄ ｂａｎｄ）モードを用いたり強誘電性液晶（ＦＬＣ；ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ ｌｉｑｕｉｄ ｃｒｙｓｔａｌ）物質を用いたＴＦＴ ＬＣＤを用いていた。

しかし、このようなＯＣＢモードやＦＬＣ物質を用いるためには従来のＴＦＴ ＬＣＤパネルの構造を変えなければならないという問題点があった。

本発明が目的とする技術的課題はこのような問題点を解決するためのものであり、本発明の第１目的は、ＴＦＴ ＬＣＤのパネルの構造を変える必要なく、液晶の駆動方法を変えることによって液晶の応答速度を改善させるための液晶表示装置を提供することにある。

また、本発明の第２目的は、前記液晶表示装置の駆動方法を提供することにある。

また、本発明の第３目的は、前記液晶表示装置の駆動装置を提供することにある。

上記課題を解決するために、
データ階調信号ソースから階調信号を受信し、現在のフレームの階調信号と以前のフレームの階調信号とを考慮して補正階調信号を出力するデータ階調信号補正部と；
前記データ階調信号補正部から出力される前記補正階調信号に対応するデータ電圧に変えて画像信号を出力するデータドライバー部と；
走査信号を順次に供給するゲートドライバー部と；
前記走査信号を伝達する多数のゲートラインと、前記画像信号を伝達し、前記ゲートラインと絶縁して交差する多数のデータラインと、それぞれ前記ゲートライン及び前記データラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画素とを含む液晶表示パネルとを含み、
前記データ階調信号補正部は、
前記データ階調信号ソースからｒ、ｇ、ｂに対するｘビットの階調データを受信して、現在のフレームのｘビットの階調データと以前のフレームのｘビットの階調データとから所定のＭＳＢビットはルックアップテーブルを用いて第１補正し、現在のフレームの階調データの残りのビットと以前のフレームの階調データの残りのビットとは所定の演算によって第２補正し、前記第１補正と第２補正とを通じて補正階調データを出力することを特徴とする液晶表示装置を提供する。

また、
多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画素とを含む液晶表示装置の駆動方法において、
（ａ）前記ゲートラインに走査信号を順次に供給する段階と；
（ｂ）外部の画像信号ソースからｘビットの画像階調データを受信する段階と；
（ｃ）前記受信された画像階調データを一つのフレーム遅延させる段階と；
（ｄ）前記一つのフレーム遅延されたデジタル階調データのＭＳＢｙビットと現在のフレームで受信されるデジタル階調データのＭＳＢｙビットとに基づいてルックアップテーブルから動画像補正のための変数を導く段階と；
（ｅ）前記一つのフレーム遅延されたデジタル階調データのＬＳＢ（ｘ−ｙ）ビットと、前記現在のフレームで受信されるデジタル階調データのＬＳＢ（ｘ−ｙ）ビットと、前記段階（ｄ）で導いた変数とを演算処理して補正されたグレーデータを生成する段階と；
（ｆ）生成された前記補正されたグレーデータに対応するデータ電圧を前記データラインに供給する段階とを含む液晶表示装置の駆動方法を提供する。
また、
多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画素とを含む液晶表示装置の駆動装置において、
データ階調信号ソースからｒ、ｇ、ｂに対するｘビット階調データを受信して、現在のフレームのｘビットの階調データと以前のフレームのｘビットの階調データとから所定のＭＳＢビットはルックアップテーブルを用いて第１補正し、現在のフレームの階調データの残りのビットと以前のフレームの階調データの残りのビットとは所定の演算によって第２補正し、前記第１補正と第２補正とを通じて補正階調データを出力するデータ階調信号補正部と；
前記データ階調信号補正部から出力される前記補正階調データに対応するデータ電圧に変えて画像信号を前記データラインに出力するデータドライバー部と；
前記ゲートラインに走査信号を順次に供給するゲートドライバー部とを含む液晶表示装置の駆動装置を提供する。

以上で説明したように、本発明のまた他の実施例によれば、液晶表示装置において、データ電圧を補正し、補正されたデータ電圧を画素に印加することによって画素電圧をすぐに目標電圧レベルに到達するようにすることができる。従って、ＴＦＴ ＬＣＤのパネル構造を変更する必要なく液晶の応答速度を改善させることができる。

また、液晶表示装置の駆動時、特に動画像具現時に液晶の応答速度を向上させるための画像信号補正回路において、グレールックアップテーブルの大きさは減らして量子化エラーを除去することができる。

液晶表示装置における各画素の等価回路を示す図である。 従来の駆動方式で印加されるデータ電圧及び画素電圧を示す図である。 従来の駆動方式による液晶表示装置の透過率を示す図である。 液晶表示装置の電圧−誘電率の間の関係をモデリングした図である。 本発明の一実施例によるデータ電圧の印加方法を示す図である。 本発明の一実施例によってデータ電圧を印加した場合の液晶表示装置の透過率を示す図である。 本発明の他の実施例によってデータ電圧を印加した場合の液晶表示装置の透過率を示す図である。 本発明による液晶表示装置を示す図である。 本発明の一実施例によるデータ階調信号補正部を示す図である。 本発明の一実施例によるルックアップテーブルを示す図である。 本発明の他の実施例によるデータ電圧補正部を示す図である。 前記図１１の第１実施例によるデータ電圧補正部の動作を概念的に説明した図である。 前記図１１の第２実施例によるデータ電圧補正部の動作を概念的に説明した図である。 本発明のまた他の実施例によるデータ階調信号補正部を詳細に説明するための図である。 （ａ）本発明のまた他の実施例によって演算される補正されたグレーデータの変換を説明するための図である。（ｂ）本発明のまた他の実施例によって演算される補正されたグレーデータの変換を説明するための図である。（ｃ）本発明のまた他の実施例によって演算される補正されたグレーデータの変換を説明するための図である。 従来の電圧印加方式と本発明による電圧印加方式とを比較した波形図である。

以下、本発明の実施例を詳細に説明する。

一般に、ＬＣＤは走査信号を伝達する多数のゲートラインと、このゲートラインに交差して形成され、データ電圧を伝達するデータラインとを含む。また、ＬＣＤはこのゲートライン及びデータラインによって囲まれた領域に形成され、それぞれゲートライン及びデータラインとスイッチング素子を通じて連結される行列の形態の多数の画素を含む。

ＬＣＤにおいて各画素は液晶を誘電体として有するキャパシター、つまり液晶キャパシターにモデリングすることができるが、このようなＬＣＤにおける各画素の等価回路は図１のとおりである。

図１に示したように、液晶表示装置の各画素は、データライン（Ｄ_m）とゲートライン（Ｓ_n）にそれぞれソース電極とゲート電極が連結されるＴＦＴ１０と、ＴＦＴのドレーン電極と共通電圧（Ｖ_com）との間に連結される液晶キャパシター（Ｃ_l）と、ＴＦＴのドレーン電極に連結されるストレージキャパシター（Ｃ_st）とを含む。

図１において、ゲートライン（Ｓ_n）にゲートオン信号が印加されてＴＦＴ１０がターンオン（ｔｕｒｎ ｏｎ）されると、データラインに供給されたデータ電圧（Ｖ_d）がＴＦＴを通じて各画素電極（図示せず）に印加される。そうすると、画素電極に印加される画素電圧（Ｖ_p）と共通電圧（Ｖ_com）との差に該当する電界が液晶（図１では等価的に液晶キャパシターで示した）に印加され、この電界の強さに対応する透過率で光が透過するようにする。この時、画素電圧（Ｖ_p）は１フレームの間維持されなければならないが、図１においてストレージキャパシター（Ｃ_st）は画素電極に印加された画素電圧（Ｖ_p）を維持するために補助として用いられる。

一方、液晶は異方性誘電率を有するため、液晶の方向によって誘電率が異なる特性がある。つまり、電圧が印加されるのに従って液晶の方向子が変わると誘電率も従って変わり、これによって液晶キャパシターのキャパシタンス（以下、これを液晶キャパシタンスという）値も変わるようになる。一度ＴＦＴがオンされる区間の間液晶キャパシターに電荷を供給した後でＴＦＴがオフ状態となるが、Ｑ＝ＣＶであるので、液晶キャパシタンスが変わると液晶にかかる画素電圧（Ｖ_p）もまた変わるようになる。

ノーマリーホワイトモード（Ｎｏｒｍａｌｌｙ ｗｈｉｔｅ ｍｏｄｅ）ＴＮ（ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃｓ）ＬＣＤを例に挙げると、画素に供給される画素電圧が０Ｖである場合には液晶分子が基板に平行な方向に配列されるので、液晶キャパシタンスはＣ（０Ｖ）＝ ε⊥Ａ／ｄになる。ここで、ε⊥は液晶分子が基板に平行な方向に配列された場合、つまり液晶分子が光の方向と垂直な方向に配列された場合の誘電率を示しており、Ａとｄとは各々ＬＣＤ基板の面積と基板の間の距離とを示す。フルブラック（ｆｕｌｌ ｂｌａｃｋ）を具現するための電圧が５Ｖとすれば、液晶に５Ｖが印加される場合には液晶分子が基板に垂直な方向に配列されるので、液晶キャパシタンスはＣ（５Ｖ）＝ ε‖Ａ／ｄになる。ＴＮモードに用いられる液晶の場合には ε‖−ε⊥＞０であるので、液晶に印加される画素電圧が高くなるほど液晶キャパシタンスがより大きくなる。

ｎ番目のフレームでフルブラックを具現するためにＴＦＴが充電するべき電荷量はＣ（５Ｖ）×５Ｖである。しかし、すぐ前のフレームであるｎ−１番目のフレームでフルホワイト（Ｖ_n-1＝０Ｖ）であったと仮定すれば、ＴＦＴのターンオン時間の間には液晶がまだ応答する前であるので液晶キャパシタンスはＣ（０Ｖ）となる。従って、フルブラックを具現するためにｎ番目のフレームで５Ｖのデータ電圧（Ｖ_d）を印加しても実際に画素に充電される電荷量はＣ（０Ｖ）×５Ｖとなり、Ｃ（０Ｖ）＜Ｃ（５Ｖ）であるので液晶に実際に供給される画素電圧（Ｖ_p）は５Ｖに及ばない画素電圧（例えば３．５Ｖ）が印加されるためフルブラックが具現されない。

また、次のフレームであるｎ＋１番目のフレームでフルブラックを具現するためにデータ電圧（Ｖ_d）を５Ｖで印加した場合には液晶に充電される電荷量はＣ（３．５Ｖ）×５Ｖとなり、結局液晶に供給される電圧（Ｖ_p）は３.５Ｖと５Ｖの間となる。このような過程を繰り返せば結局いくつかのフレームの後に画素電圧（Ｖ_p）が所望の電圧に到達するようになる。

つまり、これを階調の観点から説明すると、任意の画素に印加される信号（画素電圧）が低い階調から高い階調に（または高い階調から低い階調に）変わる場合、現在のフレームの階調は以前のフレームの階調の影響を受けるのですぐに所望の階調に到達することができず、いくつかのフレームが経過した後にはじめて所望の階調に到達するようになる。同様に、現在のフレームの画素の透過率は以前のフレームの画素の透過率の影響を受けるのでいくつかのフレームが経過した後に所望の透過率を得ることができる。

一方、ｎ−１フレームがフルブラックであり、つまり画素電圧（Ｖ_p）が５Ｖであり、ｎフレームでフルブラックを具現するために５Ｖのデータ電圧が印加されたとすると、液晶キャパシタンスはＣ（５Ｖ）であるので画素にはＣ（５Ｖ）×５Ｖに該当する電荷量が充電され、これによって液晶の画素電圧（Ｖ_p）は５Ｖとなる。

このように、液晶に実際に供給される画素電圧（Ｖ_p）は現在のフレームに供給されるデータ電圧だけでなく、以前のフレームの画素電圧（Ｖ_p）によっても決定される。

図２は従来の駆動方式で印加される場合のデータ電圧及び画素電圧を示す図である。

図２に示したように、従来は以前のフレームの画素電圧（Ｖ_p）を考慮せずに目標画素電圧（Ｖ_w）に該当するデータ電圧（Ｖ_d）を毎フレームごとに印加した。従って、実際に液晶に印加される画素電圧（Ｖ_p）は先に説明したように以前のフレームの画素電圧に対応する液晶キャパシタンスによって目標画素電圧より低くまたは高くなる。従って、いくつかのフレームが経過した後にはじめて目標画素電圧に到達するようになる。

図３はこのような従来の駆動方法による液晶表示装置の透過率を示す図である。

図３に示したように、従来は先に説明したように実際の画素電圧が目標画素電圧より低くなるため、液晶の応答時間が１フレーム以内である場合にもいくつかのフレームが経過した後にはじめて目標透過率に到達する。

本発明の実施例は、現在のフレームの画像信号（Ｓ_n）を以前のフレームの画像信号（Ｓ_n-1）と比較して次のような補正信号（Ｓ_n´）を生成した後、補正された画像信号（Ｓ_n´）を各画素に印加する。ここで、画像信号（Ｓ_n）はアナログ駆動方式である場合にはデータ電圧を意味するが、デジタル駆動方式である場合にはデータ電圧を制御するために二進化された階調信号を用いるので、実際に画素に印加される電圧の補正は階調信号の補正を通じて行われる。

まず、現在のフレームの画像信号（階調信号またはデータ電圧）が以前のフレームの画像信号と同一であれば補正を行わない。

次に、現在のフレームの階調信号（またはデータ電圧）が以前のフレームの階調信号（データ電圧）より高い場合には現在の階調信号（データ電圧）より高い補正された階調信号（データ電圧）を出力し、現在のフレームの階調信号（データ電圧）が以前のフレームの階調信号（データ電圧）より低い場合には現在の階調信号（データ電圧）より低い補正された階調信号（データ電圧）を出力する。この時、補正が行われる程度は現在の階調信号（データ電圧）と以前のフレームの階調信号（データ電圧）との差に比例する。

以下、本発明の実施例によるデータ電圧の補正方法を説明する。

図４は液晶表示装置の電圧−誘電率間の関係を簡単にモデリングした図である。

図４において、横軸は画素電圧であり、縦軸は特定画素電圧Ｖでの誘電率（ε（Ｖ））と液晶が基板に平行な方向に配列された場合、つまり液晶が光の透過方向と垂直な場合の誘電率（ε⊥）との比を示す。

図４においては、ε（Ｖ）／ε⊥の最大値、つまりε‖／ε⊥を３と仮定し、Ｖ_thとＶ_maxとを各々１Ｖ、４Ｖと仮定した。ここで、Ｖ_thとＶ_maxとはそれぞれフルホワイト及びフルブラック（またはその反対）に該当する画素電圧を示す。

ストレージキャパシターのキャパシタンス（以下、これを‘ストレージキャパシタンス’とする）が液晶キャパシタンスの平均値〈Ｃ_st〉と同一であるとし、ＬＣＤ基板の広さ及び基板間の距離を各々Ａとｄとすると、ストレージキャパシタンスＣ_stは次の数式１で示すことができる。

ここで、Ｃ₀＝ ε⊥ Ａ／ｄである。

図４から、ε（Ｖ）／ε⊥は次の数式２で示すことができる。

ＬＣＤの総キャパシタンスＣ（Ｖ）は液晶キャパシタンスとストレージキャパシタンスとの合計であるので、ＬＣＤの総キャパシタンスはＣ（Ｖ）は数式１及び２から次の数式３で示すことができる。

画素に印加される電荷量Ｑは保存されるので、次の数式４が成立する。

ここで、Ｖ_nは現在のフレームに印加されるデータ電圧（反転駆動式の場合にはデータ電圧の絶対値）を示し、Ｃ（Ｖ_n-1）は以前のフレーム（ｎ−１フレーム）の画素電圧に対応するキャパシタンスを示し、Ｃ（Ｖ_f）は現在のフレーム（ｎフレーム）の実際の画素電圧（Ｖ_f）に対応するキャパシタンスを示す。

数式３及び数式４から次の数式５が導かれる。

従って、実際の画素電圧Ｖ_fは次の数式６で示すことができる。

前記の数式６から明確に分かるように、実際の画素電圧Ｖ_fは現在のフレームに印加されたデータ電圧（Ｖ_n）と以前のフレームに印加された画素電圧（Ｖ_n-1）とによって決められる。

一方、ｎフレームで画素電圧が目標電圧（Ｖ_n）に到達するようにするために印加されるデータ電圧をＶ_n´とすれば、Ｖ_n´は数式５から次の数式７で示すことができる。

従って、Ｖ_n´は次の数式８で示すことができる。

このように、現在のフレームの目標画素電圧（Ｖ_n）と以前のフレームの画素電圧（Ｖ_n-1）とを考慮して前記数式８により求められるデータ電圧（Ｖ_n´）を印加すれば、目標とする画素電圧Ｖ_nにすぐ到達することができる。

前記数式８は図４に示した図及びいくつかの基本仮定から導かれた式であり、一般的なＬＣＤで適用されるデータ電圧Ｖ_n´は次の数式９で示すことができる。

ここで、関数ｆはＬＣＤの特性によって決められる。関数ｆは基本的に次の性質を有する。

つまり、Ｖ_nとＶ_n-1とが同一である場合にｆ＝０となり、Ｖ_nがＶ_n-1よりより大きい場合にｆは０より大きく、Ｖ_nがＶ_n-1より小さい場合にｆは０より小さい。

次に、本発明の実施例によるデータ電圧の印加方法について説明する。

図５は本発明によるデータ電圧印加方法を示す図である。

図５に示したように、本発明の第１実施例では現在のフレームの目標画素電圧と以前のフレームの画素電圧（データ電圧）とを考慮して補正されたデータ電圧Ｖ_n´を印加して、画素電圧（Ｖ_p）がすぐ目標電圧に到達するようにする。つまり、本発明の第１実施例では現在のフレームの目標電圧と以前のフレームの画素電圧とが異なる場合、現在のフレームの目標電圧より高い電圧（またはさらに低い電圧）を補正されたデータ電圧として印加して第１フレームですぐ目標電圧レベルに到達するようにした後、以降のフレームでは目標電圧をデータ電圧として印加する。このようにして、液晶の応答速度を改善することができる。

この時、補正されたデータ電圧（電荷量）は以前のフレームの画素電圧によって決定される液晶キャパシタンスを考慮して決められる。つまり、本願発明は以前のフレームの画素電圧レベルを考慮して電荷量（Ｑ）を供給することにより、第１フレームにおいてすぐ目標電圧レベルに到達するようにする。

図６は本発明の第１実施例によってデータ電圧を印加した場合の液晶表示装置の透過率を示す図である。図６に示したように本発明の第１実施例によれば、補正されたデータ電圧を印加するため、現在のフレームにおいてすぐ目標透過率に到達する。

一方、本発明の第２実施例では目標電圧よりやや高い補正された電圧Ｖ_n´を画素電圧として印加する。このように駆動する場合には、図７に示したように液晶の応答時間の約１／２以前では透過率が目標値より小さくなるが、それ以後は目標値より過度になり（ｏｖｅｒｃｏｍｐｅｎｓａｔｅ）、平均的な透過率が目標透過率と同一となる。

次に、本発明の実施例による液晶表示装置について説明する。

図８は本発明の実施例による液晶表示装置を示す図である。図８に示した本発明の実施例による液晶表示装置は、デジタル駆動方法を用いる。

図８に示したように、本発明の実施例による液晶表示装置は、液晶表示装置パネル１００、ゲートドライバー２００、データドライバー３００及びデータ階調信号補正部４００を含む。

液晶表示装置パネル１００には、ゲートオン信号を伝達するための多数のゲートライン（Ｓ₁、Ｓ₂、Ｓ₃、…、Ｓ_n）が形成されており、補正されたデータ電圧を伝達するためのデータライン（Ｄ₁、Ｄ₂、…、Ｄ_m）が形成されている。ゲートライン及びデータラインによって囲まれた領域は各々画素をなし、各画素はゲートライン及びデータラインにそれぞれゲート電極及びソース電極が連結される薄膜トランジスタ１１０と、薄膜トランジスタ１１０のドレーン電極に連結される画素キャパシター（Ｃ_l）と、ストレージキャパシター（Ｃ_st）とを含む。

ゲートドライバー２００はゲートラインに順次にゲートオン電圧を印加して、ゲートオン電圧が印加されたゲートラインにゲート電極が連結されるＴＦＴをターンオンさせる。

データ階調信号補正部４００はデータ階調信号ソース（例えば、グラフィック制御器）からデータ階調信号（Ｇ_n）を受信した後、先に説明したように現在のフレームのデータ階調信号と以前のフレームのデータ階調信号とを考慮して補正されたデータ階調信号（Ｇ_n´）を出力する。この時、階調信号補正部はスタンドアローン（ｓｔａｎｄ−ａｌｏｎｅ）ユニットとして存在することもでき、グラフィックカードやＬＣＤモジュールに統合されることもできる。

データドライバー３００は、データ階調信号補正部４００から受信された補正された階調信号（Ｇ_n´）を該当階調電圧（データ電圧）に変えて各々データラインに印加する。

図９は本発明の実施例によるデータ階調信号補正部４００を詳細に示すブロック図である。

図９に示したように、本発明の実施例によるデータ階調信号補正部４００は合成器４１０、フレームメモリ４２０、コントローラー４３０、データ階調信号変換器４４０及び分離器４５０を含む。

合成器４１０はデータ階調信号ソースから伝送される階調信号（Ｇ_n）を受信して、データ階調信号補正部４００が処理し得る速度にデータストリームの周波数を変換する。例えば、データ階調信号ソースから２４ビットのデータが６５ＭＨｚの周波数に同期して受信され、データ階調信号補正部４００の構成要素の処理速度が５０Ｍｈｚが限界であるとすれば、合成器４１０は２４ビットの階調信号を二個ずつ合わせて４８ビットの階調信号（Ｇ_m）に合成してフレームメモリ４２０に伝送する。

フレームメモリ４０はコントローラー４３０の制御によって所定のアドレスに保存されている以前の階調信号（Ｇ_m-1）をデータ階調信号変換器４４０に出力すると同時に、合成器４１０から伝送される階調信号（Ｇ_m）を前記所定のアドレスに保存する。データ階調信号変換器４４０は合成器から出力される現在のフレームの階調信号（Ｇ_m）とフレームメモリ４２０から出力される以前のフレームの階調信号（Ｇ_m-1）とを受信し、現在のフレームの階調信号と以前のフレームの階調信号とを考慮して補正された階調信号Ｇ_m’を生成する。

分離器４５０は、データ階調信号変換器４４０から出力される４８ビットの補正されたデータ階調信号（Ｇ_m´）を分離して２４ビットの補正された階調信号（Ｇｎ’）を出力する。

本発明の実施例では、データ階調信号に同期するクロック周波数がフレームメモリにアクセスするクロック周波数と相異するためデータ階調信号を合成及び分離する合成器４１０及び分離器４５０が必要であったが、データ階調信号に同期するクロック周波数とフレームメモリ４２０にアクセスするクロック周波数とが同一である場合にはこのような合成器と分離器とは必要でなくなる。

本発明の実施例によるデータ階調信号変換器４４０としては、先に説明した数式９を満たすデジタル回路を直接製造して使用することができる。

また、ルックアップテーブル（Ｌｏｏｋ−ｕｐ ｔａｂｌｅ）を作成してＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）に保存した後にアクセスして階調信号を補正することもできる。

実際は、補正データ電圧（Ｖ_n'）は単に以前のフレームのデータ電圧（Ｖ_n-1）と現在のフレームのデータ電圧（Ｖ_n）との差にだけ比例するのではなくそれぞれの絶対値にも依存する複雑な関数であるので、このようにルックアップテーブルを構成すれば演算処理に依存するより回路がはるかに簡単になるという長所がある。

一方、本発明の実施例によってデータ電圧を補正するためには実際に用いられるグレースケールの範囲よりさらに広いダイナミックレンジを有しなければならず、アナログ回路では高電圧ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を用いることによって解決することができるが、デジタル方式では分けられる階調の数が限定されている。例えば、６ビット階調の場合に６４個の階調レベルのうちの一部は実際の階調表示ではない変調された電圧のために割り当てなければならない。つまり、一部の階調レベルは電圧補正用に割り当てなければならない。従って、表現すべき階調の数が減るようになる。

一方、階調数の減少を防ぐためには次のようなトランケーション（ｔｒｕｎｃａｔｉｏｎ）の概念が導入され得る。例えば、液晶が１Ｖから４Ｖの間で駆動され、補正電圧を考慮して電圧が０Ｖから８Ｖまで必要であると仮定してみよう。この時、補正を充実に行うために８Ｖまでを６４個の段階に分けると、実際に表現できる階調は３０個程度に過ぎないようになる。従って、電圧幅を１Ｖから４Ｖに低くし、計算上矯正された電圧（Ｖ_n´）が４Ｖを越す場合には全ての補正電圧を４Ｖにトランケートすれば階調数の減少を減らすことができる。

図１０はこのようにトランケーション概念が導入された本発明の実施例によるルックアップテーブルの構成である。

以上では本発明の実施例について説明したが、本発明は前記実施例にのみ限定されるものではなく、その他の多様な変更や変形が可能である。

例えば、本発明の実施例では図８においてはデジタル方式で駆動する液晶表示装置を説明したが、その他にもアナログ方式で駆動する液晶表示装置にも本発明が適用されることができる。

この場合、図８で説明したデータ階調信号補正部に対応する役割を果たすデータ階調補正部が必要であり、このデータ階調補正部は数式９を満たすアナログ回路を通じて具現できる。

以上で説明したように、本発明によれば、データ電圧を補正し、補正されたデータ電圧を画素に印加することによって画素電圧がすぐに目標電圧レベルに到達できるようにする。従って、ＴＦＴ ＬＣＤのパネル構造を変える必要なく液晶の応答速度を改善することができる。

図１１は本発明の他の実施例によるデータ階調信号補正部４００を詳細に示すブロック図である。

図１１に示したように、本発明の実施例によるデータ階調信号補正部４００はフレームメモリ４６０と、コントローラー（ｃｏｎｔｒｏｌｌｅｒ）４７０と、データ階調信号変換器４８０とを含み、データ階調信号ソースからｒ（ｒｅｄ）、ｇ（ｇｒｅｅｎ）、ｂ（ｂｌｕｅ）のそれぞれに対するｎビットの階調信号を受信する。従って、データ階調信号補正部４４０に受信される階調信号は総（３×ｎ）ビットである。ここで、当業者はデータ階調信号ソースから（３×ｎ）ビットの階調信号が同時にデータ階調信号変換部４８０に印加されるようにすることができ、ｎビットのｒ、ｇ、ｂ階調信号の各々が順次に印加されるようにすることもできる。

図１１においてフレームメモリ４６０は補正される階調信号のビットを決定するが、データ階調信号ソースから受信されるｒ、ｇ、ｂに対するｎビットの階調信号のうちのｍビットのみを入力し、これをｒ、ｇ、ｂに対応する所定のアドレスに保存し、一つのフレームの遅延後にデータ階調信号変換器４８０に出力する。つまり、フレームメモリ４６０は現在のフレームのｍビットの階調信号（Ｇ_n）を受信し、以前のフレームのｍビットの階調信号（Ｇ_n-1）を出力する。

データ階調信号変換器４８０は、データ階調信号ソースから受信されるｎビットのうちの補正が行われずにバイパスされる現在のフレーム（Ｇ_n）の（ｎ−ｍ）ビットと、補正のために受信される現在のフレーム（Ｇ_n）のｍビットと、フレームメモリ４６０によって遅延された以前のフレーム（Ｇ_n-1）のｍビットとを受信した後、現在及び以前のフレームのｍビットを考慮して補正された階調信号（Ｇ_n´）を生成する。

前記の内容を図１２を参照してさらに詳細に説明する。

図１２は本発明の第１実施例によるデータ電圧補正部の動作を概念的に説明した図である。図１２でデータ階調信号ソースからデータ電圧補正部４００に受信されるｒ、ｇ、ｂ階調信号は各々８ビットであると仮定する。

データ電圧補正部４００で受信される８ビットのｒ階調信号のうち、ＬＳＢから２ビット（現在のフレームのビット）は補正が行われないビットであって、バイパスされてデータ階調信号変換器４８０に入力される。そして、現在のフレームの残りの６ビットは補正のためにデータ階調信号変換器４８０に入力され、同時にフレームメモリ４６０の所定のアドレスに保存される。

ここで、フレームメモリ４６０は現在のフレームのビットを１フレームの間保存して出力するので、データ階調信号変換器４８０には以前のフレームの６ビット階調信号が出力される。

そうすると、データ階調信号変換器４８０は現在のフレームの６ビットの階調信号と以前のフレームの６ビットのｒ階調信号とを受信し、以前のフレームと現在のフレームとの６ビットのｒ階調信号を考慮した補正された階調信号を生成する。そして、生成された補正された６ビットの階調信号とＬＳＢである現在のフレームの２ビットの階調信号とを足して、最終補正された８ビットの階調信号（Ｇ_n´）を出力する。

同様に、データ階調信号変換器４８０は、８ビットのｇ階調信号と、８ビットのｂ階調信号も前記ｒ階調信号と同様に６ビットの以前のフレームと現在のフレームの階調信号とを考慮した８ビットの補正された階調信号を出力する。このように出力された８ビットの補正階調信号は、データドライバーによって該当電圧に変換されてデータラインに印加される。

ここで、フレームメモリ４６０に保存されるｒ、ｇ、ｂの６ビットの階調信号は設定されたアドレスに各々保存される。一方、当業者は一つのフレームメモリ４６０を用いてｒ、ｇ、ｂを担当するアドレス領域を指定する方式を使用することができ、ｒ、ｇ、ｂを担当する３つのフレームメモリで一つのフレームメモリを用いるような効果を出すように設計することができる。

図１２を参照した説明から、データ階調信号ソースから８ビットの階調信号が入力される際、従来のフレームメモリのＳＸＧＡ（１２８０×１０２４）の場合には８ビットのｒ、ｇ、ｂ階調信号を保存しなければならないので最少３０Ｍｂのメモリを必要とするが、本発明の実施例によるフレームメモリ４６０は６ビットの階調信号のみを保存すればいいので従来に比べて少ない容量のメモリを使用することができるという長所がある。

ここで、フレームメモリ４６０に保存される階調信号のビットの数が少ないほど、フレームメモリ４６０の容量は従来に比べてはるかに少なくすることができる。

以下、図１３を参照して本発明の第２実施例によるデータ電圧補正部の動作を説明する。図１３は本発明の第２実施例によるデータ電圧補正部の動作を概念的に説明した図であって、理解を助けるために一つのフレームメモリと一つのデータ階調信号変換器とで設計した場合を例に挙げて説明する。しかし、フレームメモリとデータ階調信号変換器とはＬＣＤパネルの等級、階調信号のビット数、及び設計者の意図によってその使用個数を変えることができる。例えば、フレームメモリとデータ階調信号変換器とを構成するメモリの数を３つにしてｒ、ｇ、ｂの各々を担当するようにすることができる。

そして、当業者は前記フレームメモリをｒ、ｇ、ｂの各階調信号に対応してリードとライトを専担する２つの第１及び第２メモリで構成してデータ処理速度を向上させることができる。

つまり、階調信号が順次にフレームメモリに入力される時、奇数番目の階調信号を第１メモリに保存し、偶数番目の階調信号を第２メモリに保存し、奇数番目の階調信号が第１メモリに保存される時には第２メモリからリードし、偶数番目の階調信号が第２メモリに保存される時には第１メモリからリードして、データがフレームメモリから迅速にリード及びフレームメモリに迅速にライトされるようにすることができる。

図１３において、データ電圧補正部４００は第１実施例によるデータ電圧補正部４００とその構成は同一である。しかし、第２実施例によるデータ電圧補正部４００は入力される階調信号のビット数に比べて出力する階調信号のビット数を減らす動作を行うことにより、第１実施例とは区別される。第２実施例によるデータ電圧補正部４００の動作は以下のようである。

データ階調電圧ソースからｒ、ｇ、ｂに対する８ビットの階調信号が受信されると、８ビットのｒ階調信号のうちの下位ビットである３ビットは補正されないビットであって点線ラインに沿ってバイパスされ、残りの現在のフレームの５ビットはデータ階調信号変換器４３０とフレームメモリ４１０とに入力される。

フレームメモリ４１０に入力される現在のフレームの５ビットのｒ階調信号は所定のアドレスに保存されて次のフレームに出力され、以前のフレームの５ビットのｒ階調信号がデータ階調信号変換器４３０に出力される。そうすると、データ階調信号変換器４３０は現在のフレーム（Ｇ_n）の５ビットのｒ階調信号と以前のフレーム（Ｇ_n-1）の５ビットのｒ階調信号とを受信するようになり、現在のフレームと以前のフレームとの階調信号の差に比例する補正された階調信号（Ｇ_n´）を生成して出力する。この時、出力される補正されたｒ階調信号（Ｇ_n´）は、補正された５ビットと補正されていない３ビットとが合わせられた８ビットである。

そして、８ビットのＧ階調信号は点線ラインに沿って２ビットがバイパスされ、残りの６ビットの階調信号（Ｇ_n）はデータ階調信号変換器４３０とフレームメモリ４１０とに入力される。ここで、フレームメモリ４１０は、現在のフレームの６ビットのｇ階調信号を所定のアドレスに保存し、以前のフレーム（Ｇ_n-1）の６ビットのｇ階調信号を出力する。従って、データ階調信号変換器４３０は現在及び以前のフレームの６ビットのｇ階調信号を用いて補正された階調信号（Ｇ_n´）を出力する。この時、補正されたｇ階調信号（Ｇ_n´）は、補正された６ビットと補正されていない２ビットとが合わせられた８ビットである。

最後に、８ビットのｂ階調信号は点線ラインに沿って３ビットがバイパスされ、残りの５ビットの階調信号（Ｇ_n）はデータ階調信号変換器４３０とフレームメモリ４１０とに入力される。ここで、フレームメモリ４１０は、現在のフレームの５ビットのｇ階調信号を所定のアドレスに保存し、以前のフレーム（Ｇ_n-1）の５ビットのｇ階調信号を出力する。従って、データ階調信号変換器４３０は現在及び以前のフレームの５ビットのｇ階調信号を用いて補正された階調信号（Ｇ_n´）を出力する。この時、補正されたｇ階調信号（Ｇ_n´）は、補正された５ビットと補正されていない３ビットとが合わせられた８ビットである。

前記において、８ビットのｒ、ｇ、ｂ階調信号のうちでバイパスされるビットはＬＳＢから始まるのが好ましく、当業者によってバイパスされるビットの数を異にすることができる。従って、当業者は、構成されるフレームメモリの容量及び個数とデータ階調信号変換器の容量及び個数とを異にすることができる。

本発明の実施例によるデータ階調信号変換器４３０では、先に説明した数式９を満たすデジタル回路を直接製造して使用することができ、ルックアップテーブルを作成してＲＯＭに保存した後でアクセスして階調信号を補正することもできる。

実際に、補正データ電圧（Ｖ_n'）は単に以前のフレームのデータ電圧（Ｖ_n-1）と現在のフレームのデータ電圧（Ｖ_n）との差だけに比例するのではなくそれぞれの絶対値にも依存する複雑な関数であるので、このようにルックアップテーブルを構成すれば演算処理に依存するより回路がはるかに簡単になるという長所がある。

ここで、図１２と図１３を参考にした説明から、本発明は次のような効果が現れる。

例えば、ＬＣＤパネルがＳＸＧＡ（１２８０×１０２４）級であり、８ビットの階調信号が印加される場合について説明する。

この場合、従来のフレームメモリは最少３０Ｍｂが必要であり、データ階調信号変換器はコントローラー４２０から出力する制御信号の一クロック当り２つのｒ、ｇ、ｂピクセルを処理する場合には５１２Ｋｂ×６個、一クロック当り一つのｒ、ｇ、ｂピクセルを処理する場合には５１２Ｋｂ×３個のメモリが必要になる。

より詳細にいえば、一クロック当り２ピクセルを処理する場合、データ階調信号補正部４００は４８ビットの入力信号を受けるようになるが、メモリのバスサイズは通常、×４、×８、×１６、×３２などになっているので、１６ビットワイド（ｗｉｄｅ）メモリを３つ使って４８ビットバスを構成する。

しかし、本発明の場合には、ｎビット階調信号のうちＬＳＢからｉ（ｉ＝１、２、…、ｎ−１）個のビットを補正せずに残りの部分のみを階調補正することにより、フレームメモリとデータ階調信号変換器との容量を減らすことができる。

例えば、ｎ＝８であり、ｉが２である場合、ＭＳＢｓ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔｓ）６つのみを補正し、残りの２つのＬＳＢｓは補正しなくても済むので、フレームメモリは１２８０×１０２４×３×６ビット（ｂｉｔｓ）＝２２.５Ｍｂの容量だけが必要であり、データ階調信号変換器は８ビット階調テーブルメモリ（５１２Ｋｂ）の代わりに６ビットを用いることができるので、２４Ｋｂ（１ピクセル／クロックである場合）、６×２４Ｋｂ（２ピクセル／クロックである場合）のようにサイズが画期的に減るようになる。

一方、本発明の階調信号の補正において補正ビット数を省略するのは、動画像表現時に人の目は停止画像を見る時ほど敏感ではないためであり、補正ビット数は、動画像表現時に人の目に階調表現が露出されない範囲以内で省略するのが好ましい。

そして、ｒ、ｇ、ｂ色に対して人の目はその敏感度が異なるので、該当色の階調信号に対して補正ビット数の省略を異にするのが好ましい。つまり、人の目はｇ色に最も敏感であり、ｂ色に最も鈍感であるので、補正ビット数（ｉ）はｇ≦ｒ≦ｂの順になるのが好ましい。

以上で説明したように、本発明の他の実施例によれば、ｎビットの階調信号のうちｍ（ｍ<ｎ）ビットのみを用いてデータ電圧を補正し、補正されたデータ電圧を画素に印加することにより、画素電圧がすぐ目標電圧レベルに到達することができるようにする。従って、ＴＦＴ ＬＣＤのパネルの構造を変える必要なく液晶の応答速度を改善させることができる。

また、本発明の他の実施例によれば、ｎビット階調信号のうちｍビットのみを用いることによってデータ電圧補正時に必要とするメモリの個数及び容量を減らすことができるので、パネルの収率を向上させることができ、原価を節減することができる。

以上で説明したように、液晶の応答速度を向上させるための画像信号補正回路を図９と図１１とに示した。

特に、前記画像信号補正回路の原価を節減するためにＬＳＢの一部を除いて補正する方法を導入しており、このアルゴリズムは簡単であり適用が容易であるという長所がある。

しかし、例えば８ビットグレーを４ビットのみ補正するとすると、量子化による問題が発生し得る。このような問題は大きく２種類であり、次の通りである。

２０８（１１０１００００）グレーレベル（Ｇ_n-1）から１９２（１１００００００）グレーレベル（Ｇ_n）に変化する時、ＤＣＣ補正値１６８（１０１０１０００）グレーレベル（Ｇ_n´）を与えてはじめて応答速度が最高価となると仮定する。８ビットを全て補正する時には何ら問題がないが、原価節減のためにＭＳＢ４ビットのみを補正するとすると、まずグレールックアップテーブルの中には１６８という値は入ることができない。従って、これをくり上げて１７６（１０１１００００）またはくり下げて１６０（１０１０００００）を代わりに入力する。つまり、省略するＬＳＢビットの分の補正誤差が生じるようになる。これは次のような区間ではさらに問題となり得る。

この区間は補正が少しずつ順次に行われる部分である。この区間を４ビットのみを使って構成すると、下記の表２のように変わる。

第２の問題は次の通りである。

前記の例のように、２０８グレーレベルから１９２グレーレベルに変化する時に補正値として１７６グレーレベルを与えると仮定すると、２０７グレーレベルから１９２グレーレベルに変化する場合に、最大の液晶応答速度を出すためにはおそらく１７６グレーレベルまたは１７５グレーレベル値を与えなければならない。

しかしながら、４ビットのみを補正する場合には２０７（１１００１１１１）のＭＳＢ４ビットは１９２（１１００００００）のＭＳＢ４ビットと同一であるため補正が行われないで１９２がそのまま出力される。

特に、動画像の場合、２０８グレーレベルの程度のユニフォームな画面であっても実際には２０９と２０７グレーレベルなどの階調も多く分布するようになり、２０８と２０７グレーの階調の差は１に過ぎないが補償される程度は大きな差が出るので、ディスプレーされる若干の染みがより誇張されて現れ得る。

以上で説明したように、液晶の応答速度を向上させるための画像信号補正回路で発生し得る２種類はすべて量子化エラーと言えるが、補正を行わずに省略するＬＳＢ数が多くなるほど、量子化エラーはひどくなるという問題点がある。

以下、前記量子化エラーの発生を低減するための液晶表示装置の一例について説明する。

図１４は本発明のまた他の実施例によるデータ階調信号補正部を詳細に説明するための図であり、前記図９と比較して重なる部分は同一の図面符号を付与し、その説明を省略する。

図１４を参照すると、本発明の他の実施例によるデータ階調信号補正部のデータ階調信号変換器４６０は、ルックアップテーブル４６２と演算器４６４とを含む。

合成器４１０から提供される現在のフレームの階調データＭＳＢ４ビット、Ｇ_m［０：３］と以前のフレームの階調データＭＳＢ４ビット、Ｇ_m-1［０：３］とによってルックアップテーブル（ＬＵＴ）に保存された値ｆ、ａ、ｂは導出され、演算器４６４に提供される。

演算器４６４は、合成器４１０から現在のフレームの階調データＬＳＢ４ビットＧ_m［４：７］と、フレームメモリ４２０から以前のフレームの階調データＬＳＢ４ビットＧ_m-1［４：７］との提供を受け、ルックアップテーブルから動画像補正のための変数ｆ、ａ、ｂ各々の提供を受けて、所定の演算を通じて第１補正されたグレーデータＧ_m´［０：７］を分離器４５０に出力する。

分離器４５０に提供された４８ビットの第１補正されたグレーデータはデータ分割されて、２４ビットの補正されたグレーデータ（Ｇ_n´）をデータドライバー部３００に出力する。

以上では本発明の実施例について説明したが、本発明は前記実施例にのみ限定されるのではなく、その他の多様な変更や変形が可能である。

例えば、本発明の実施例の図８においてはデジタル方式で駆動する液晶表示装置を説明したが、その他のアナログ方式で駆動する液晶表示装置にも本発明が適用できることはもちろんである。

以下、前記本発明の他の実施例によって低減される量子化エラーの低減の効果をより詳細に説明する。

まず、総グレーレベルがｘビットであるとすると、二重のＭＳＢｙビットはグレールックアップテーブルを用いて補正し、残りのｚ（つまり、ｘ−ｙ）ビットは演算によって補正する。

以下、ｘ＝８、ｙ＝４である時の例を挙げて説明し、説明の便宜のために次を定義する。

［Ａ］_nはＡを越えない最も大きい２ⁿの倍数である。例えば、［２０７］₄＝［２０６］₄＝［２０５］₄＝…＝［１９３］₄＝［１９２］₄＝１９２のとおりである。

つまり、［Ａ］_nはＡのＬＳＢｎビットを全て０で満たした値である。反対に_m［Ａ］はＡのＭＳＢｍビットを全て０で満たした値である。そして、_m［Ａ］_nはＡのＭＳＢｍビット、ＬＳＢｎビットを全て０で満たした値である。補正用グレールックアップテーブルによるマッピングをｆ（Ｇ_n、Ｇ_n-1）とすると、本発明における補正は下記する数式１０のとおりである。

ここで、［Ｇ_n］₄はＧ_nのＬＳＢ４ビットを全て０で満たした値、［Ｇ_n-1］₄はＧ_n-1のＬＳＢ４ビットを全て０で満たした値、₄［Ｇ_n］はＧ_nのＭＳＢ４ビットを全て０で満たした値、ａとｂは全て正の整数である。

前記数式１０によれば、グレールックアップテーブルによるマッピング、つまり［ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）］とともに第２項（ａ（［Ｇ_n］_4’［Ｇ_n-1］₄）×₄［Ｇ_n］／１６）と第３項（−ｂ（［Ｇ_n］_4’［Ｇ_n-1］₄）×₄［Ｇ_n］／１６）との演算を通じて量子化エラー（Ｑｕａｎｔｉｚａｔｉｏｎ ｅｒｒｏｒ）を減らすことができる。

前記数式１０においてｆ、ａ、ｂは基本的に次のように与えられる。

つまり、ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝Ｇ_n´（［Ｇ_n］₄、［Ｇ_n-1］₄）であり、
ａ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝Ｇ_n´（［Ｇ_n］₄＋１６、［Ｇ_n-1］₄）−Ｇ_n´（［Ｇ_n］₄、［Ｇ_n-1］₄）であり、
ｂ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝Ｇ_n´（［Ｇ_n］₄、［Ｇ_n-1］₄）−Ｇ_n´（［Ｇ_n］₄、［Ｇ_n-1］₄＋１６）である。

従って、ｆ、ａ、ｂの値はこの関係を基本として設定される。実測を通じて下記する表３のような補正用グレールックアップテーブルが得られたと仮定してみよう。

例えば、［Ｇ_n］₄＝１２８、［Ｇ_n-1］₄＝６４とすれば、ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１４０、ａ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１６０−１４０＝２０、ｂ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１４０−１３６＝４となる。しかしながら、この値は絶対的なものではなく、この１６×１６区間の値が最も誤差の少ない値になるように決められる。

例えば、前記値がＧ_n＝１４４、Ｇ_n-1＝８０である場合を数式１０によって近似するとすれば、Ｇ_n´＝１４０＋２０＊１６／１６−４＊１６／１６＝１５６となり、実測して得た値である１５８とは差が出るようになる。この程度の誤差は無視しても差支えないが、もしもこの差が大きくなれば、ｆ、ａ、ｂの値を微細調整することによって１６×１６区間の値の誤差が最も少なく表現されるようにする。

反面、例外的に気を使うべき部分は［Ｇ_n］₄＝［Ｇ_n-1］₄のブロックである。この場合はＧ_n´＝Ｇ_nが絶対に守られなければならないためｆ＝［Ｇ_n］₄に固定され、ａとｂとの値をそれに合わせて調節しなければならない。前記数式１０においてＧ_n＝Ｇ_n-1であれば、ａ−ｂ＝１６になってはじめてＧ_n´＝Ｇ_nの条件が満たされる。

それでは一つの例を挙げて前記数式１０によって演算される補正されたグレーデータを説明する。

例えば、以前の階調データ（Ｇ_n-1）が７２階調レベルであり、現在の階調データ（Ｇ_n）が１３６階調レベルである場合、前記表３の補正用グレールックアップテーブルには各々の階調データが存在しないため、これを所定の演算を通じて図１２ａに示したように導かなければならない。

つまり、ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝ｆ（［１３６］₄、［７２］₄）であるのでｆ（１２８、６４）＝１４０であり、ａ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１６０−１４０＝２０であり、ｂ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１４０−１３６＝４である。

したがって、前記数式１０にこれを代入すると、Ｇ_n´＝１４０＋２０＊（１３６−１２８）／１６−４＊（７２−６４）／１６＝１４８である。

また、ルックアップテーブルに保存されるビット数を減らすための他の方法としては、下記の数式１１を用いてブレークダウン（ｂｒｅａｋ ｄｏｗｎ）することができる。

ここで、ｆ´＝ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）−［Ｇ_n］₄、［Ｇ_n］₄はＧ_nのＬＳＢ４ビットを全て０で満たした値、［Ｇ_n-1］４はＧ_n-1のＬＳＢ４ビットを全て０で満たした値、₄［Ｇ_n］はＧ_nのＭＳＢ４ビットを全て０で満たした値、ａとｂは全て正の整数である。

それでは、前記数式１１によって演算される補正されたグレーデータを一例を挙げて説明する。

例えば、以前の階調データ（Ｇ_n-1）が７２階調レベルであり、現在の階調データ（Ｇ_n）が１３６階調レベルである場合、前記表３の補正用グレールックアップテーブルには各々の階調データが存在しないので、これを所定の演算を通じて図１２ｃに示したように導かなければならない。

つまり、ｆ´＝ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）−［Ｇ_n］₄＝ｆ（［１３６］₄、［７２］₄）−１２８＝ｆ（１２８、６４）−１２８＝１４０−１２８＝１２であり、ａ"（［Ｇ_n］₄、［Ｇ_n-1］₄）＝ａ´（［Ｇ_n］₄、［Ｇ_n-1］₄）＋２⁴＝４＋１６＝２０、ｂ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝４である。

したがって、前記数式１１にこれを代入すると、Ｇ_n´＝１２８＋１２＋２０＊（１３６−１２８）／１６−４＊（７２−６４）／１６＝１４８である。

一方、前記図１０に示したルックアップテーブルに保存されるビット数を減らすための一つの方法として、下記の数式１２を用いてブレークダウン（ｂｒｅａｋ ｄｏｗｎ）することができる。

ここで、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］₄はＧ_nのＬＳＢ４ビットを全て０で満たした値、［Ｇ_n-1］₄はＧ_n-1のＬＳＢ４ビットを全て０で満たした値、₄［Ｇ_n］はＧ_nのＭＳＢ４ビットを全て０で満たした値、ａ´は整数であり、ｂは正の整数である。

つまり、ａ´（［Ｇ_n］₄、［Ｇ_n-1］₄）＝ａ（［Ｇ_n］₄、［Ｇ_n-1］₄）−２⁴である。

それでは、前記数式１２によって演算される補正されたグレーデータを一例を挙げてより詳細に説明する。

例えば、以前の階調データ（Ｇ_n-1）が７２階調レベルであり、現在の階調データ（Ｇ_n）が１３６階調レベルである場合、前記表３の補正用グレールックアップテーブルには各々の階調データが存在しないので、これを所定の演算を通じて図１５ｂに示したように導かなければならない。

つまり、ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝ｆ（［１３６］₄、［７２］₄）＝ｆ（１２８、６４）＝１４０であるので、ｆ´＝ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）−Ｇ_n＝１４０−１２８＝１２、Ｇ_n＝１３６、ａ´（［Ｇ_n］₄、［Ｇ_n-1］₄）＝ａ´−１６＝４、ｂ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝４である。

したがって、前記数式１２にこれを代入すると、Ｇ_n´＝１３６＋１２＋４＊（１３６−１２８）／１６−４＊（７２−６４）／１６＝１４８である。

この場合はａ´の値も小さくなるので（−１６）ａ´に割り当てるビット数を減らすことができるという利点があるが、区間によってａ´が負の数にならなければならない場合が生じるため、サインビット（ｓｉｇｎ ｂｉｔ）をもう一つ割り当てなければならない。

以上で説明したように、補正階調データ用ルックアップテーブルの大きさは数式１０、１１、１２の順序で小さくなり、ロジックの複雑性はこれと反対に増加する。

以上では８ビット全てを補正することをその例として説明した。しかし、フレームメモリの大きさをさらに減らさなければならない場合や、ｉ／Ｏピンの数を減らさなければならないなどの理由で８ビットのデータ全部を保存しない場合もあり得る。

例えば、ＤＲＡＭの次元（ｄｉｍｅｎｓｉｏｎ）は４、８、１６、３２などのようになっており、ｒ、ｇ、ｂそれぞれの２４ビットの色情報を保存するためには３２を使用しなければならないが、原価負担のために３２を適用することができない場合もある。従って、３２の代りに１６を用いてｒ５ビット、ｇ６ビット、ｂ５ビットのみを保存することもできる。この場合の変更は次のように行われる。

つまり、６ビットの場合は下記の数式１３のように補正グレー値を出力する。

ここで、［Ｇ_n］₄はＧ_nのＬＳＢ４ビットを全て０で満たした値、［Ｇ_n-1］₄はＧ_n-1のＬＳＢ４ビットを全て０で満たした値、₄［Ｇ_n］はＧｎのＭＳＢ４ビットを全て０で満たした値、ａとｂは全て正の整数であり、₄［Ｇ_n］>>２は₄［Ｇ_n］を演算したバイナリデータを２ビット右側にシフトさせる機能を行い、結果としては２²で割った効果を有する。

また、５ビットの場合には下記の数式１４のように補正グレー値を出力する。

ここで、［Ｇ_n］₄はＧ_nのＬＳＢ４ビットを全て０で満たした値、［Ｇ_n-1］₄はＧ_n-1のＬＳＢ４ビットを全て０で満たした値、₄［Ｇ_n-1］はＧ_n-1のＭＳＢ４ビットを全て０で満たした値、ａとｂは全て正の整数であり、₄［Ｇ_n-1］>>３は₄［Ｇ_n-1］を演算したバイナリデータを３ビット右側にシフトさせる機能を行い、結果としては２³で割った効果を有する。

また、解像度によってピクセル周波数が高くなって高速演算が難しくなる場合には、現在のフレームの階調データ（Ｇ_n）さえもＬＳＢいくつかを省略して補正する方法を取ることもできる。Ｇ_nを６ビット、Ｇ_n-1を６ビットのみ補正する場合の変換は下記の数式１５のとおりである。

以上で説明したように、一般に、ｐビットのグレールックアップテーブルを用いて、ｑビットのＧ_n、ｒビットのＧ_n-1のみを補正する場合には、下記の数式１６で整理することができる（ｑ、ｒ>ｐ）。

本発明による動画像補正機能を有する液晶表示装置の動作を簡略に説明すると次の通りである。

前記のように、本発明では動画像具現時の引きずられ現象を除去するために、一つのフレームの画像信号（Ｇ_n）をそれ以前のフレームの画像信号（Ｇ_n-1）と下記の数式１７乃至２０に基づいて比較して補正する。

つまり、現在のフレームで印加される画像信号がそれ以前のフレームの画像信号と変わらなければ数式１７のように補正を行わず、現在の階調（または階調電圧）が以前の階調（または階調電圧）より高くなれば補正回路は数式１８のように現在の階調（または階調電圧）をさらに高くして出力し、現在の階調（または階調電圧）が以前の階調（または階調電圧）より低くなれば補正回路は数式１９のように階調（または階調電圧）をさらに低くして出力する。この時の補正が行われる程度は、数式２０のように現在の階調（または階調電圧）と以前の階調（または階調電圧）との差に比例する関数である。

このような補正過程を通じてＬＣＤパネルの応答速度は速くなるが、これは次の原理に基づく。

まず、窮極的に意図した電圧が加えられるようにする。つまり、液晶セルに５Ｖを加えようと意図したとするなら実際にも５Ｖが加えられるようにする。液晶が電気場に反応して液晶の方向子の方向が変わると液晶のキャパシタンスも変わるので、実際にはじめに加えられた電圧とは違う電圧が液晶に加えられるようになる。

つまり、液晶物質自体の応答速度が１フレーム（１６.７ｍｓ、@６０Ｈｚ）以内に入るとしても、現在のＡＭＬＣＤ駆動方式では前記メカニズムによる正確な電圧が加えられずにその以前電圧との間の値が加えられるようになるので、ＬＣＤパネルにおける実際の応答速度は１フレームよりはるかに遅くなる。

ここで信号補正を通じて意図していた電圧が実際にも加えられるようにして正確な応答が行われるようにする。この時、過度補償（ｏｖｅｒｃｏｍｐｅｎｓａｔｅ）して液晶が応答する時間の間の透過率誤差を補償することもできる。

次に、ほとんどの液晶物質は電圧の変化が大きいほど応答速度自体もまた速くなる。例えば、ライジング（ｒｉｓｉｎｇ）の場合、１Ｖから２Ｖに変わる時より１Ｖから３Ｖに変わる時の応答速度が一般により速く、フォーリング（ｆａｌｌｉｎｇ）の場合、３Ｖから２Ｖに変わる時より３Ｖから１Ｖに変わる時の応答速度がより速い。

このような傾向は液晶物質によって、またはＬＣＤの動作モードによって多少差があるが、大体は守られている。例えば、ツイストネマチックモード（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ ｍｏｄｅ）の場合、ライジングは電圧の差が大きくなるのに伴って最高１５倍まで応答速度が速くなり、フォーリングは最高１．５倍まで速くなる。

その次に、液晶物質自体の応答時間が１フレーム（１６.７ｍｓ）を越える場合には、強制牽引方式によって１フレームに応答時間を短くすることができる。１Ｖから２Ｖに変わるまでの応答時間が３０ｍｓである液晶があると仮定しよう。言い換えれば、２Ｖに該当する透過率を得るために２Ｖを加えると３０ｍｓが所要される。

同一な液晶が１Ｖから３Ｖまで到達するのにかかる時間も３０ｍｓであるとすれば（殆どの場合はこれよりは短い）、２Ｖに該当する透過率は図１６に示したように３０ｍｓ以前に到達する。つまり、２Ｖに該当する透過率を得るために３Ｖを加えると、３０ｍｓより短い時間に２Ｖに該当する透過率に到達するようになる。

もちろん、続けて３Ｖを加えれば液晶は窮極的に３Ｖの水準に到達するので、２Ｖの水準に到達した時にこの超過電圧をカット−オフ（ｃｕｔ−ｏｆｆ）し、２Ｖをかければ液晶は２Ｖの水準に３０ｍｓより短い時間に到達することができる。カット−オフ（ｃｕｔ−ｏｆｆ）をする時点、つまり、電圧を変えて加えることができる時点はフレームが変わる時である。したがって、液晶が１フレーム（１６.７ｍｓ）後に２Ｖの水準に到達する電圧、例えば、３Ｖを加えた後にその次のフレームで元来の２Ｖに逆戻りをすれば応答時間は１６.７ｍｓに短くなるわけである。この場合にも過度補償（ｏｖｅｒｃｏｍｐｅｎｓａｔｉｏｎ）方式を導入して液晶の応答時間（例えば、１６.７ｍｓ）の間の透過率誤差部分を相殺することができる。

１００ 液晶表示装置パネル
１１０ 薄膜トランジスタ
２００ ゲートドライバー
３００ データドライバー
４００ データ階調信号補正部
４１０ 合成器
４２０、４６０ フレームメモリ
４３０、４７０ コントローラー
４４０、４８０ データ階調信号変換器
４５０ 分離器
４６２ ルックアップテーブル
４６４ 演算器

Claims (22)

1. データ階調信号ソースから階調信号を受信し、現在のフレームの階調信号と以前のフレームの階調信号とを考慮して補正階調信号を出力するデータ階調信号補正部と；
   前記データ階調信号補正部から出力される前記補正階調信号に対応するデータ電圧に変えて画像信号を出力するデータドライバー部と；
   走査信号を順次に供給するゲートドライバー部と；
   前記走査信号を伝達する多数のゲートラインと、前記画像信号を伝達し、前記ゲートラインと絶縁して交差する多数のデータラインと、それぞれ前記ゲートライン及び前記データラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画素とを含む液晶表示パネルとを含み、
   前記データ階調信号補正部は、
   前記データ階調信号ソースからｒ、ｇ、ｂに対するｘビットの階調データを受信して、現在のフレームのｘビットの階調データと以前のフレームのｘビットの階調データとから所定のＭＳＢビットはルックアップテーブルを用いて第１補正し、現在のフレームの階調データの残りのビットと以前のフレームの階調データの残りのビットとは所定の演算によって第２補正し、前記第１補正と第２補正とを通じて補正階調データを出力することを特徴とする液晶表示装置。
2. 前記データ階調信号補正部は、
   前記データ階調信号ソースからｘビットの階調データを受信し、一つのフレームの間前記受信された階調データを保存して出力するフレームメモリと；
   前記フレームメモリの階調データの記録及び判読を制御するコントローラーと；
   前記データ階調信号ソースから受信される現在のフレームのｘビットの階調データと前記フレームメモリから受信される以前のフレームのｘビットの階調データとを考慮して補正階調データを生成して前記データドライバー部に出力するデータ階調信号変換器とを含むことを特徴とする請求項１に記載の液晶表示装置。
3. 前記データ階調信号変換器は、
   以前の画像データと現在の画像データとのｘビットのデータのＭＳＢｙビットのデータ各々の提供を受けて動画像補正のための変数（ｆ、ａ、ｂ）を出力するルックアップテーブルと；
   以前の画像データと現在の画像データとのｘビットのデータのＬＳＢｚビットのデータ各々の提供を受け、前記変数（ｆ、ａ、ｂ）の提供を受けて補正されたグレーデータを出力する演算部とを含むことを特徴とする請求項２に記載の液晶表示装置。
4. 前記補正されたグレーデータ（Ｇ_n´）は、
   Ｇ_n'＝ｆ（［Ｇ_n］_z'［Ｇ_n-1］_z）＋ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
   （ここで、ｚはｘ−ｙ、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａとｂは全て正の整数）に基づいて算出されることを特徴とする請求項３に記載の液晶表示装置。
5. 前記補正されたグレーデータ（Ｇ_n´）は、
   Ｇ_n'＝ｆ'（［Ｇ_n］_z＋ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
   （ここで、ｚはｘ−ｙ、ｆ´＝ｆ（［Ｇ_n］_z、［Ｇ_n-1］_z）−［Ｇ_n］₄、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａとｂは全て正の整数）に基づいて算出されることを特徴とする請求項３に記載の液晶表示装置。
6. 前記補正されたグレーデータ（Ｇ_n´）は、
   Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋Ｇ_n＋ａ'（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
   （ここで、ｚはｘ−ｙ、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａ´は整数、ｂは正の整数）に基づいて算出されることを特徴とする請求項３に記載の液晶表示装置。
7. 前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ−ｂ＝１６でなければならないことを特徴とする請求項４又は５に記載の液晶表示装置。
8. 前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合には、Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ´−ｂ＝０でなければならないことを特徴とする請求項６に記載の液晶表示装置。
9. 多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、 それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画素とを含む液晶表示装置の駆動方法において、
   （ａ）前記ゲートラインに走査信号を順次に供給する段階と；
   （ｂ）外部の画像信号ソースからｘビットの画像階調データを受信する段階と；
   （ｃ）前記受信された画像階調データを一つのフレーム遅延させる段階と；
   （ｄ）前記一つのフレーム遅延されたデジタル階調データのＭＳＢｙビットと現在のフレームで受信されるデジタル階調データのＭＳＢｙビットとに基づいてルックアップテーブルから動画像補正のための変数を導く段階と；
   （ｅ）前記一つのフレーム遅延されたデジタル階調データのＬＳＢ（ｘ−ｙ）ビットと、前記現在のフレームで受信されるデジタル階調データのＬＳＢ（ｘ−ｙ）ビットと、前記段階（ｄ）で導いた変数とを演算処理して補正されたグレーデータを生成する段階と；
   （ｆ）生成された前記補正されたグレーデータに対応するデータ電圧を前記データラインに供給する段階とを含む液晶表示装置の駆動方法。
10. 前記補正されたグレーデータ（Ｇ_n´）は、
    Ｇ_n'＝ｆ（［Ｇ_n］_z'［Ｇ_n-1］_z＋ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
    （ここで、ｚはｘ−ｙ、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａとｂは全て正の整数）に基づいて算出されることを特徴とする請求項９に記載の液晶表示装置の駆動方法。
11. 前記補正されたグレーデータ（Ｇ_n´）は、
    Ｇ_n'＝ｆ'（［Ｇ_n］_z'ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
    （ここで、ｚはｘ−ｙ、ｆ´＝ｆ（［Ｇ_n］_z、［Ｇ_n-1］_z）−［Ｇ_n］₄、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａとｂは全て正の整数）に基づいて算出されることを特徴とする請求項９に記載の液晶表示装置の駆動方法。
12. 前記補正されたグレーデータ（Ｇ_n´）は、
    Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋Ｇ_n＋ａ'（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
    （ここで、ｚはｘ−ｙ、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａ´は整数、ｂは正の整数）に基づいて算出されることを特徴とする請求項９に記載の液晶表示装置の駆動方法。
13. 前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ−ｂ＝１６でなければならないことを特徴とする請求項１０又は１１に記載の液晶表示装置の駆動方法。
14. 前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ´−ｂ＝０でなければならないことを特徴とする請求項１２に記載の液晶表示装置の駆動方法。
15. 多数のゲートラインと、前記ゲートラインと絶縁して交差する多数のデータラインと、 それぞれ前記ゲートライン及びデータラインに連結されているスイッチング素子を有するマトリックスの形態に配列された多数の画素とを含む液晶表示装置の駆動装置において、
    データ階調信号ソースからｒ、ｇ、ｂに対するｘビット階調データを受信して、現在のフレームのｘビットの階調データと以前のフレームのｘビットの階調データとから所定のＭＳＢビットはルックアップテーブルを用いて第１補正し、現在のフレームの階調データの残りのビットと以前のフレームの階調データの残りのビットとは所定の演算によって第２補正し、前記第１補正と第２補正とを通じて補正階調データを出力するデータ階調信号補正部と；
    前記データ階調信号補正部から出力される前記補正階調データに対応するデータ電圧に変えて画像信号を前記データラインに出力するデータドライバー部と；
    前記ゲートラインに走査信号を順次に供給するゲートドライバー部とを含む液晶表示装置の駆動装置。
16. 前記データ階調信号補正部は、
    前記データ階調信号ソースからｘビットの階調データを受信し、一つのフレームの間前記受信された階調データを保存して出力するフレームメモリと；
    前記フレームメモリの階調データの記録及び判読を制御するコントローラーと；
    前記データ階調信号ソースから受信される現在のフレームのｘビットの階調データと前記フレームメモリから受信される以前のフレームのｘビットの階調データとを考慮して補正階調データを生成して前記データドライバー部に出力するデータ階調信号変換器とを含むことを特徴とする請求項１５に記載の液晶表示装置の駆動装置。
17. 前記データ階調信号変換器は、
    以前のフレームの画像データと現在のフレームの画像データとのｘビットのデータのＭＳＢｙビットのデータ各々の提供を受けて、動画像補正のための変数（ｆ、ａ、ｂ）を出力するルックアップテーブルと；
    以前の画像データと現在の画像データのｘビットのデータのＬＳＢｚビットのデータ各々の提供を受け、前記変数（ｆ、ａ、ｂ）の提供を受けて補正されたグレーデータを出力する演算部とを含むことを特徴とする請求項１６に記載の液晶表示装置の駆動装置。
18. 前記補正されたグレーデータ（Ｇ_n´）は、
    Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
    （ここで、ｚはｘ−ｙ、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａとｂは全て正の整数）に基づいて算出されることを特徴とする請求項１７に記載の液晶表示装置の駆動装置。
19. 前記補正されたグレーデータ（Ｇ_n´）は、
    Ｇ_n'＝ｆ'（［Ｇ_n］_z'＋ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
    （ここで、ｚはｘ−ｙ、ｆ´＝ｆ（［Ｇ_n］_z、［Ｇ_n-1］_z）−［Ｇ_n］₄、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａとｂは全て正の整数）に基づいて算出されることを特徴とする請求項１７に記載の液晶表示装置の駆動装置。
20. 前記補正されたグレーデータ（Ｇ_n´）は、
    Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋Ｇ_n＋ａ'（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z
    （ここで、ｚはｘ−ｙ、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］_zはＧ_nのＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした値、ａ´は整数、ｂは正の整数）に基づいて算出されることを特徴とする請求項１７に記載の液晶表示装置の駆動装置。
21. 前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ−ｂ＝１６でなければならないことを特徴とする請求項１８または１９に記載の液晶表示装置の駆動装置。
22. 前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ´−ｂ＝０でなければならないことを特徴とする請求項２１に記載の液晶表示装置の駆動装置。