JP2001265298A

JP2001265298A - 液晶表示装置とその駆動方法及び装置

Info

Publication number: JP2001265298A
Application number: JP2001028541A
Authority: JP
Inventors: Hakuun Ri; 白雲李
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2000-02-03
Filing date: 2001-02-05
Publication date: 2001-09-28
Anticipated expiration: 2021-02-05
Also published as: JP5095889B2; JP5781463B2; EP1995718A3; US20010038372A1; US20100103158A1; US20050088398A1; CN1310434A; US7154459B2; EP1122711A3; TWI280547B; US7365724B2; EP1995718A2; CN1262867C; US20080191986A1; JP2012137782A; EP1122711A2; US20060274007A1; US7667680B2; US6825824B2; US8035594B2

Abstract

(57)【要約】【課題】ＴＦＴＬＣＤのパネルの構造を変える必要
なく、液晶の駆動方法を変えることによって液晶の応答
速度を改善させるための液晶表示装置を提供することに
ある。【解決手段】本発明の液晶表示装置は、現在のフレー
ムのデータ電圧と以前のフレームのデータ電圧とを同時
に考慮して補正データ電圧を生成した後、生成された補
正データ電圧をデータラインに印加する。前記の補正デ
ータ電圧をデータラインに印加することにより、画素電
圧がすぐに目標レベルに到達し得るようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置とその
駆動方法及び装置に係わり、特に、動画像具現に適する
ように補償されたデータ電圧が印加される液晶表示装置
とその駆動方法及び装置に関するものである。

【０００２】

【従来の技術】近来、パソコンやテレビなどの軽量化、
薄形化によってディスプレイ装置も軽量化、薄形化が要
求されており、このような要求に従って陰極線管（ｃａ
ｔｈｏｄｅｒａｙｔｕｂｅ：ＣＲＴ）の代わりに液晶
表示装置（ｌｉｑｕｉｄｃｒｙｓｔａｌｄｉｓｐｌａ
ｙ：ＬＣＤ）のようなフラットパネル型ディスプレイが
開発されている。

【０００３】ＬＣＤは二つの基板の間に注入されている
異方性誘電率を有する液晶物質に電界（ｅｌｅｃｔｒｉ
ｃｆｉｅｌｄ）を印加し、この電界の強さを調節して
基板に透過する光の量を調節することによって所望の画
像信号を得る表示装置である。このようなＬＣＤは携帯
の簡便なフラットパネル型ディスプレイのうちの代表的
なものであり、この中でも薄膜トランジスタ（ｔｈｉｎ
ｆｉｌｍｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）をスイッチ
ング素子として用いたＴＦＴＬＣＤが主に用いられて
いる。

【０００４】最近は、ＴＦＴＬＣＤがコンピュータの
ディスプレイ装置だけでなくテレビのディスプレイ装置
として広く用いられるため、動画像を具現する必要が増
加してきた。しかしながら、従来のＴＦＴＬＣＤは応
答速度が遅いために動画像を具現するのは難しいという
短所があった。このような応答速度の問題を改善するた
めに、従来は、ＯＣＢ（ｏｐｔｉｃａｌｌｙｃｏｍｐ
ｅｎｓａｔｅｄｂａｎｄ）モードを用いたり強誘電性
液晶（ＦＬＣ；ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃｌｉｑｕ
ｉｄｃｒｙｓｔａｌ）物質を用いたＴＦＴＬＣＤを用
いていた。

【０００５】しかし、このようなＯＣＢモードやＦＬＣ
物質を用いるためには従来のＴＦＴＬＣＤパネルの構造
を変えなければならないという問題点があった。

【０００６】

【発明が解決しようとする課題】本発明が目的とする技
術的課題はこのような問題点を解決するためのものであ
り、本発明の第１目的は、ＴＦＴＬＣＤのパネルの構
造を変える必要なく、液晶の駆動方法を変えることによ
って液晶の応答速度を改善させるための液晶表示装置を
提供することにある。

【０００７】また、本発明の第２目的は、前記液晶表示
装置の駆動方法を提供することにある。

【０００８】また、本発明の第３目的は、前記液晶表示
装置の駆動装置を提供することにある。

【０００９】

【課題を解決するための手段】前記のような本発明の第
１目的を達成するための本発明の一つの特徴による液晶
表示装置は、データ階調信号ソースから階調信号を受信
し、現在のフレームの階調信号と以前のフレームの階調
信号とを考慮して補正階調信号を出力するデータ階調信
号補正部と；前記データ階調信号補正部から出力される
前記補正階調信号に対応するデータ電圧に変えて画像信
号を出力するデータドライバー部と；走査信号を順次に
供給するゲートドライバー部と；前記走査信号を伝達す
る多数のゲートラインと、前記画像信号を伝達し、前記
ゲートラインと絶縁して交差する多数のデータライン
と、前記ゲートライン及び前記データラインによって囲
まれた領域に形成され、それぞれ前記ゲートライン及び
前記データラインに連結されているスイッチング素子を
有するマトリックスの形態に配列された多数の画素とを
含む液晶表示パネルとを含んで構成される。

【００１０】ここで、前記データ階調信号補正部は、前
記データ階調信号ソースから階調信号を受信し、一つの
フレームの間前記受信された階調信号を保存して出力す
るフレームメモリと；前記フレームメモリの階調信号の
記録及び判読を制御するコントローラーと；前記データ
階調信号ソースから受信される現在のフレームの階調信
号と前記フレームメモリから受信される以前のフレーム
の階調信号とを考慮して前記補正階調信号を出力するデ
ータ階調信号変換器とを含む。

【００１１】また、前記データ階調信号補正部は、前記
データ階調信号ソースから前記ｍビットの階調信号を受
信し、一つのフレームの間前記受信された階調信号を保
存して出力するフレームメモリと；前記フレームメモリ
の階調信号の記録及び判読を制御するコントローラー
と；前記データ階調信号ソースから受信される現在のフ
レームの前記ｍビットの階調信号と前記フレームメモリ
から受信される以前のフレームの前記ｍビットの階調信
号とを考慮して補正階調信号を生成して出力するデータ
階調信号変換器とを含み、前記データ階調信号ソースか
らｒ、ｇ、ｂに対するｎビットの階調信号を受信し、前
記ｎビットのうち現在のフレームのｍビットの階調信号
と以前のフレームの前記ｍビットの階調信号とを考慮し
た補正階調信号を出力する。

【００１２】また、前記データ階調信号補正部は、前記
データ階調信号ソースからｘビットの階調データを受信
し、一つのフレームの間前記受信された階調データを保
存して出力するフレームメモリと；前記フレームメモリ
の階調データの記録及び判読を制御するコントローラー
と；前記データ階調信号ソースから受信される現在のフ
レームのｘビットの階調データと前記フレームメモリか
ら受信される以前のフレームのｘビットの階調データと
を考慮して補正階調データを生成して前記データドライ
バー部に出力するデータ階調信号変換器とを含み、前記
データ階調信号ソースからｒ、ｇ、ｂに対するｘビット
の階調データを受信して、現在のフレームのｘビットの
階調データと以前のフレームのｘビットの階調データと
から所定のＭＳＢビットはルックアップテーブルを用い
て第１補正し、現在のフレームの階調データの残りのビ
ットと以前のフレームの階調データの残りのビットとは
所定の演算によって第２補正し、前記第１補正と第２補
正とを通じて補正階調データを出力する。

【００１３】また、前記のような本発明の第１目的を達
成するための本発明の他の一つの特徴による液晶表示装
置は、走査信号を伝達する多数のゲートラインと、デー
タ電圧を伝達し、前記ゲートラインと絶縁して交差する
多数のデータラインと、前記ゲートライン及びデータラ
インによって囲まれた領域に形成され、それぞれ前記ゲ
ートライン及びデータラインに連結されているスイッチ
ング素子を有する行列の形態に配列された多数の画素と
を含む液晶表示装置パネルと；ゲートラインに走査信号
を順次に供給するゲートドライバー部と；データ電圧ソ
ースからデータ電圧を受信し、現在のフレームのデータ
電圧と以前のフレームのデータ電圧とを考慮して補正デ
ータ電圧を出力するデータ電圧補正部と；前記データ電
圧補正部から出力される前記補正データ電圧を前記デー
タラインに供給するデータドライバー部とを含んで構成
される。

【００１４】また、前記のような本発明の第２目的を達
成するための本発明の一つの特徴による液晶表示装置の
駆動方法は、多数のゲートラインと、前記ゲートライン
と絶縁して交差する多数のデータラインと、前記ゲート
ライン及びデータラインによって囲まれた領域に形成さ
れ、それぞれ前記ゲートライン及びデータラインに連結
されているスイッチング素子を有する行列の形態に配列
された多数の画素とを含む液晶表示装置の駆動方法にお
いて、（ａ）前記ゲートラインに走査信号を順次に供給
する段階と；（ｂ）画像信号ソースから画像信号を受信
し、現在のフレームの画像信号と以前のフレームの画像
信号とを考慮して補正画像信号を生成する段階と；
（ｃ）生成された前記補正画像信号に対応するデータ電
圧を前記データラインに供給する段階とを含んで構成さ
れる。

【００１５】また、前記のような本発明の第２目的を達
成するための本発明の他の一つの特徴による液晶表示装
置の駆動方法は、多数のゲートラインと、前記ゲートラ
インと絶縁して交差する多数のデータラインと、前記ゲ
ートライン及びデータラインによって囲まれた領域に形
成され、それぞれ前記ゲートライン及びデータラインに
連結されているスイッチング素子を有する行列の形態に
配列された多数の画素とを含む液晶表示装置の駆動方法
において、（ａ）前記ゲートラインに走査信号を順次に
供給する段階と；（ｂ）データ階調信号ソースからｎビ
ットの階調信号を受信し、ｎビットのうちの現在のフレ
ームのｍビットの階調信号と以前のフレームのｍビット
の階調信号とを考慮して補正階調信号を生成する段階
と；（ｃ）生成された前記補正階調信号に対応するデー
タ電圧を前記データラインに供給する段階とを含んで構
成される。

【００１６】また、前記のような本発明の第２目的を達
成するための本発明のまた他の一つの特徴による液晶表
示装置の駆動方法は、多数のゲートラインと、前記ゲー
トラインと絶縁して交差する多数のデータラインと、前
記ゲートライン及びデータラインによって囲まれた領域
に形成され、それぞれ前記ゲートライン及びデータライ
ンに連結されているスイッチング素子を有するマトリッ
クスの形態に配列された多数の画素とを含む液晶表示装
置の駆動方法において、（ａ）前記ゲートラインに走査
信号を順次に供給する段階と；（ｂ）外部の画像信号ソ
ースからｘビットの画像階調データを受信する段階と；
（ｃ）前記受信された画像階調データを一つのフレーム
遅延させる段階と；（ｄ）前記一つのフレーム遅延され
たデジタル階調データのＭＳＢｙビットと現在のフレー
ムで受信されるデジタル階調データのＭＳＢｙビットと
に基づいてルックアップテーブルから動画像補正のため
の変数を導く段階と；（ｅ）前記一つのフレーム遅延さ
れたデジタル階調データのＬＳＢ（ｘ−ｙ）ビットと、
前記現在のフレームで受信されるデジタル階調データの
ＬＳＢ（ｘ−ｙ）ビットと、前記段階（ｄ）で導いた変
数とを演算処理して補正されたグレーデータを生成する
段階と；（ｆ）生成された前記補正されたグレーデータ
に対応するデータ電圧を前記データラインに供給する段
階とを含んで構成される。

【００１７】また、前記のような本発明の第３目的を達
成するための本発明の一つの特徴による液晶表示装置の
駆動装置は、多数のゲートラインと、前記ゲートライン
と絶縁して交差する多数のデータラインと、前記ゲート
ライン及びデータラインによって囲まれた領域に形成さ
れ、それぞれ前記ゲートライン及びデータラインに連結
されているスイッチング素子を有するマトリックスの形
態に配列された多数の画素とを含む液晶表示装置の駆動
装置において、データ階調信号ソースからｒ、ｇ、ｂに
対するｘビットの階調データを受信して、現在のフレー
ムのｘビットの階調データと以前のフレームのｘビット
の階調データとから所定のＭＳＢビットはルックアップ
テーブルを用いて第１補正し、現在のフレームの階調デ
ータの残りのビットと以前のフレームの階調データの残
りのビットとは所定の演算によって第２補正し、前記第
１補正と第２補正とを通じて補正階調データを出力する
データ階調信号補正部と；前記データ階調信号補正部か
ら出力される前記補正階調データに対応するデータ電圧
に変えて画像信号を前記データラインに出力するデータ
ドライバー部と；前記ゲートラインに走査信号を順次に
供給するゲートドライバー部とを含んで構成される。

【００１８】ここで、前記データ階調信号補正部は、前
記データ階調信号ソースからｘビットの階調データを受
信し、一つのフレームの間前記受信された階調データを
保存して出力するフレームメモリと；前記フレームメモ
リの階調データの記録及び判読を制御するコントローラ
ーと；前記データ階調信号ソースから受信される現在の
フレームのｘビットの階調データと前記フレームメモリ
から受信される以前のフレームのｘビットの階調データ
とを考慮して補正階調データを生成して前記データドラ
イバー部に出力するデータ階調信号変換器とを含む。

【００１９】

【発明の実施の形態】以下、本発明の実施例を詳細に説
明する。

【００２０】一般に、ＬＣＤは走査信号を伝達する多数
のゲートラインと、このゲートラインに交差して形成さ
れ、データ電圧を伝達するデータラインとを含む。ま
た、ＬＣＤはこのゲートライン及びデータラインによっ
て囲まれた領域に形成され、それぞれゲートライン及び
データラインとスイッチング素子を通じて連結される行
列の形態の多数の画素を含む。

【００２１】ＬＣＤにおいて各画素は液晶を誘電体とし
て有するキャパシター、つまり液晶キャパシターにモデ
リングすることができるが、このようなＬＣＤにおける
各画素の等価回路は図１のとおりである。

【００２２】図１に示したように、液晶表示装置の各画
素は、データライン（Ｄ_m）とゲートライン（Ｓ_n）にそ
れぞれソース電極とゲート電極が連結されるＴＦＴ１０
と、ＴＦＴのドレーン電極と共通電圧（Ｖ_com）との間
に連結される液晶キャパシター（Ｃ_l）と、ＴＦＴのド
レーン電極に連結されるストレージキャパシター
（Ｃ_st）とを含む。

【００２３】図１において、ゲートライン（Ｓ_n）にゲ
ートオン信号が印加されてＴＦＴ１０がターンオン（ｔ
ｕｒｎｏｎ）されると、データラインに供給されたデ
ータ電圧（Ｖ_d）がＴＦＴを通じて各画素電極（図示せ
ず）に印加される。そうすると、画素電極に印加される
画素電圧（Ｖ_p）と共通電圧（Ｖ_com）との差に該当する
電界が液晶（図１では等価的に液晶キャパシターで示し
た）に印加され、この電界の強さに対応する透過率で光
が透過するようにする。この時、画素電圧（Ｖ _p）は１
フレームの間維持されなければならないが、図１におい
てストレージキャパシター（Ｃ_st）は画素電極に印加さ
れた画素電圧（Ｖ_p）を維持するために補助として用い
られる。

【００２４】一方、液晶は異方性誘電率を有するため、
液晶の方向によって誘電率が異なる特性がある。つま
り、電圧が印加されるのに従って液晶の方向子が変わる
と誘電率も従って変わり、これによって液晶キャパシタ
ーのキャパシタンス（以下、これを液晶キャパシタンス
という）値も変わるようになる。一度ＴＦＴがオンされ
る区間の間液晶キャパシターに電荷を供給した後でＴＦ
Ｔがオフ状態となるが、Ｑ＝ＣＶであるので、液晶キャ
パシタンスが変わると液晶にかかる画素電圧（Ｖ _p）も
また変わるようになる。

【００２５】ノーマリーホワイトモード（Ｎｏｒｍａｌ
ｌｙｗｈｉｔｅｍｏｄｅ）ＴＮ（ｔｗｉｓｔｅｄＮ
ｅｍａｔｉｃｓ）ＬＣＤを例に挙げると、画素に供給さ
れる画素電圧が０Ｖである場合には液晶分子が基板に平
行な方向に配列されるので、液晶キャパシタンスはＣ
（０Ｖ）＝ε⊥Ａ／ｄになる。ここで、ε⊥は液晶分
子が基板に平行な方向に配列された場合、つまり液晶分
子が光の方向と垂直な方向に配列された場合の誘電率を
示しており、Ａとｄとは各々ＬＣＤ基板の面積と基板の
間の距離とを示す。フルブラック（ｆｕｌｌｂｌａｃ
ｋ）を具現するための電圧が５Ｖとすれば、液晶に５Ｖ
が印加される場合には液晶分子が基板に垂直な方向に配
列されるので、液晶キャパシタンスはＣ（５Ｖ）＝ε
‖Ａ／ｄになる。ＴＮモードに用いられる液晶の場合に
はε‖−ε⊥＞０であるので、液晶に印加される画素
電圧が高くなるほど液晶キャパシタンスがより大きくな
る。

【００２６】ｎ番目のフレームでフルブラックを具現す
るためにＴＦＴが充電するべき電荷量はＣ（５Ｖ）×５
Ｖである。しかし、すぐ前のフレームであるｎ−１番目
のフレームでフルホワイト（Ｖ_n-1＝０Ｖ）であったと
仮定すれば、ＴＦＴのターンオン時間の間には液晶がま
だ応答する前であるので液晶キャパシタンスはＣ（０
Ｖ）となる。従って、フルブラックを具現するためにｎ
番目のフレームで５Ｖのデータ電圧（Ｖ_d）を印加して
も実際に画素に充電される電荷量はＣ（０Ｖ）×５Ｖと
なり、Ｃ（０Ｖ）＜Ｃ（５Ｖ）であるので液晶に実際に
供給される画素電圧（Ｖ_p）は５Ｖに及ばない画素電圧
（例えば３．５Ｖ）が印加されるためフルブラックが具
現されない。

【００２７】また、次のフレームであるｎ＋１番目のフ
レームでフルブラックを具現するためにデータ電圧（Ｖ
_d）を５Ｖで印加した場合には液晶に充電される電荷量
はＣ（３．５Ｖ）×５Ｖとなり、結局液晶に供給される
電圧（Ｖ_p）は３.５Ｖと５Ｖの間となる。このような過
程を繰り返せば結局いくつかのフレームの後に画素電圧
（Ｖ_p）が所望の電圧に到達するようになる。

【００２８】つまり、これを階調の観点から説明する
と、任意の画素に印加される信号（画素電圧）が低い階
調から高い階調に（または高い階調から低い階調に）変
わる場合、現在のフレームの階調は以前のフレームの階
調の影響を受けるのですぐに所望の階調に到達すること
ができず、いくつかのフレームが経過した後にはじめて
所望の階調に到達するようになる。同様に、現在のフレ
ームの画素の透過率は以前のフレームの画素の透過率の
影響を受けるのでいくつかのフレームが経過した後に所
望の透過率を得ることができる。

【００２９】一方、ｎ−１フレームがフルブラックであ
り、つまり画素電圧（Ｖ_p）が５Ｖであり、ｎフレーム
でフルブラックを具現するために５Ｖのデータ電圧が印
加されたとすると、液晶キャパシタンスはＣ（５Ｖ）で
あるので画素にはＣ（５Ｖ）×５Ｖに該当する電荷量が
充電され、これによって液晶の画素電圧（Ｖ_p）は５Ｖ
となる。

【００３０】このように、液晶に実際に供給される画素
電圧（Ｖ_p）は現在のフレームに供給されるデータ電圧
だけでなく、以前のフレームの画素電圧（Ｖ_p）によっ
ても決定される。

【００３１】図２は従来の駆動方式で印加される場合の
データ電圧及び画素電圧を示す図である。

【００３２】図２に示したように、従来は以前のフレー
ムの画素電圧（Ｖ_p）を考慮せずに目標画素電圧（Ｖ_w）
に該当するデータ電圧（Ｖ_d）を毎フレームごとに印加
した。従って、実際に液晶に印加される画素電圧
（Ｖ_p）は先に説明したように以前のフレームの画素電
圧に対応する液晶キャパシタンスによって目標画素電圧
より低くまたは高くなる。従って、いくつかのフレーム
が経過した後にはじめて目標画素電圧に到達するように
なる。

【００３３】図３はこのような従来の駆動方法による液
晶表示装置の透過率を示す図である。

【００３４】図３に示したように、従来は先に説明した
ように実際の画素電圧が目標画素電圧より低くなるた
め、液晶の応答時間が１フレーム以内である場合にもい
くつかのフレームが経過した後にはじめて目標透過率に
到達する。

【００３５】本発明の実施例は、現在のフレームの画像
信号（Ｓ_n）を以前のフレームの画像信号（Ｓ_n-1）と比
較して次のような補正信号（Ｓ_n´）を生成した後、補
正された画像信号（Ｓ_n´）を各画素に印加する。ここ
で、画像信号（Ｓ_n）はアナログ駆動方式である場合に
はデータ電圧を意味するが、デジタル駆動方式である場
合にはデータ電圧を制御するために二進化された階調信
号を用いるので、実際に画素に印加される電圧の補正は
階調信号の補正を通じて行われる。

【００３６】まず、現在のフレームの画像信号（階調信
号またはデータ電圧）が以前のフレームの画像信号と同
一であれば補正を行わない。

【００３７】次に、現在のフレームの階調信号（または
データ電圧）が以前のフレームの階調信号（データ電
圧）より高い場合には現在の階調信号（データ電圧）よ
り高い補正された階調信号（データ電圧）を出力し、現
在のフレームの階調信号（データ電圧）が以前のフレー
ムの階調信号（データ電圧）より低い場合には現在の階
調信号（データ電圧）より低い補正された階調信号（デ
ータ電圧）を出力する。この時、補正が行われる程度は
現在の階調信号（データ電圧）と以前のフレームの階調
信号（データ電圧）との差に比例する。

【００３８】以下、本発明の実施例によるデータ電圧の
補正方法を説明する。

【００３９】図４は液晶表示装置の電圧−誘電率間の関
係を簡単にモデリングした図である。

【００４０】図４において、横軸は画素電圧であり、縦
軸は特定画素電圧Ｖでの誘電率（ε（Ｖ））と液晶が基
板に平行な方向に配列された場合、つまり液晶が光の透
過方向と垂直な場合の誘電率（ε⊥）との比を示す。

【００４１】図４においては、ε（Ｖ）／ε⊥の最大
値、つまりε‖／ε⊥を３と仮定し、Ｖ_thとＶ_maxとを
各々１Ｖ、４Ｖと仮定した。ここで、Ｖ_thとＶ_maxとは
それぞれフルホワイト及びフルブラック（またはその反
対）に該当する画素電圧を示す。

【００４２】ストレージキャパシターのキャパシタンス
（以下、これを‘ストレージキャパシタンス’とする）
が液晶キャパシタンスの平均値〈Ｃ_st〉と同一であると
し、ＬＣＤ基板の広さ及び基板間の距離を各々Ａとｄと
すると、ストレージキャパシタンスＣ_stは次の数式１で
示すことができる。

【００４３】

【数１】ここで、Ｃ₀＝ε⊥Ａ／ｄである。

【００４４】図４から、ε（Ｖ）／ε⊥は次の数式２で
示すことができる。

【００４５】

【数２】

【００４６】ＬＣＤの総キャパシタンスＣ（Ｖ）は液晶
キャパシタンスとストレージキャパシタンスとの合計で
あるので、ＬＣＤの総キャパシタンスはＣ（Ｖ）は数式
１及び２から次の数式３で示すことができる。

【００４７】

【数３】

【００４８】画素に印加される電荷量Ｑは保存されるの
で、次の数式４が成立する。

【００４９】

【数４】

【００５０】ここで、Ｖ_nは現在のフレームに印加され
るデータ電圧（反転駆動式の場合にはデータ電圧の絶対
値）を示し、Ｃ（Ｖ_n-1）は以前のフレーム（ｎ−１フ
レーム）の画素電圧に対応するキャパシタンスを示し、
Ｃ（Ｖ_f）は現在のフレーム（ｎフレーム）の実際の画
素電圧（Ｖ_f）に対応するキャパシタンスを示す。

【００５１】数式３及び数式４から次の数式５が導かれ
る。

【００５２】

【数５】

【００５３】従って、実際の画素電圧Ｖ_fは次の数式６
で示すことができる。

【００５４】

【数６】

【００５５】前記の数式６から明確に分かるように、実
際の画素電圧Ｖ_fは現在のフレームに印加されたデータ
電圧（Ｖ_n）と以前のフレームに印加された画素電圧
（Ｖ_n-1）とによって決められる。

【００５６】一方、ｎフレームで画素電圧が目標電圧
（Ｖ_n）に到達するようにするために印加されるデータ
電圧をＶ_n´とすれば、Ｖ_n´は数式５から次の数式７で
示すことができる。

【００５７】

【数７】

【００５８】従って、Ｖ_n´は次の数式８で示すことが
できる。

【００５９】

【数８】

【００６０】このように、現在のフレームの目標画素電
圧（Ｖ_n）と以前のフレームの画素電圧（Ｖ_n-1）とを考
慮して前記数式８により求められるデータ電圧（Ｖ
_n´）を印加すれば、目標とする画素電圧Ｖ_nにすぐ到達
することができる。

【００６１】前記数式８は図４に示した図及びいくつか
の基本仮定から導かれた式であり、一般的なＬＣＤで適
用されるデータ電圧Ｖ_n´は次の数式９で示すことがで
きる。

【００６２】

【数９】

【００６３】ここで、関数ｆはＬＣＤの特性によって決
められる。関数ｆは基本的に次の性質を有する。

【００６４】つまり、Ｖ_nとＶ_n-1とが同一である場合に
ｆ＝０となり、Ｖ_nがＶ_n-1よりより大きい場合にｆは０
より大きく、Ｖ_nがＶ_n-1より小さい場合にｆは０より小
さい。

【００６５】次に、本発明の実施例によるデータ電圧の
印加方法について説明する。

【００６６】図５は本発明によるデータ電圧印加方法を
示す図である。

【００６７】図５に示したように、本発明の第１実施例
では現在のフレームの目標画素電圧と以前のフレームの
画素電圧（データ電圧）とを考慮して補正されたデータ
電圧Ｖ_n´を印加して、画素電圧（Ｖ_p）がすぐ目標電圧
に到達するようにする。つまり、本発明の第１実施例で
は現在のフレームの目標電圧と以前のフレームの画素電
圧とが異なる場合、現在のフレームの目標電圧より高い
電圧（またはさらに低い電圧）を補正されたデータ電圧
として印加して第１フレームですぐ目標電圧レベルに到
達するようにした後、以降のフレームでは目標電圧をデ
ータ電圧として印加する。このようにして、液晶の応答
速度を改善することができる。

【００６８】この時、補正されたデータ電圧（電荷量）
は以前のフレームの画素電圧によって決定される液晶キ
ャパシタンスを考慮して決められる。つまり、本願発明
は以前のフレームの画素電圧レベルを考慮して電荷量
（Ｑ）を供給することにより、第１フレームにおいてす
ぐ目標電圧レベルに到達するようにする。

【００６９】図６は本発明の第１実施例によってデータ
電圧を印加した場合の液晶表示装置の透過率を示す図で
ある。図６に示したように本発明の第１実施例によれ
ば、補正されたデータ電圧を印加するため、現在のフレ
ームにおいてすぐ目標透過率に到達する。

【００７０】一方、本発明の第２実施例では目標電圧よ
りやや高い補正された電圧Ｖ_n´を画素電圧として印加
する。このように駆動する場合には、図７に示したよう
に液晶の応答時間の約１／２以前では透過率が目標値よ
り小さくなるが、それ以後は目標値より過度になり（ｏ
ｖｅｒｃｏｍｐｅｎｓａｔｅ）、平均的な透過率が目標
透過率と同一となる。

【００７１】次に、本発明の実施例による液晶表示装置
について説明する。

【００７２】図８は本発明の実施例による液晶表示装置
を示す図である。図８に示した本発明の実施例による液
晶表示装置は、デジタル駆動方法を用いる。

【００７３】図８に示したように、本発明の実施例によ
る液晶表示装置は、液晶表示装置パネル１００、ゲート
ドライバー２００、データドライバー３００及びデータ
階調信号補正部４００を含む。

【００７４】液晶表示装置パネル１００には、ゲートオ
ン信号を伝達するための多数のゲートライン（Ｓ₁、
Ｓ₂、Ｓ₃、…、Ｓ_n）が形成されており、補正されたデ
ータ電圧を伝達するためのデータライン（Ｄ₁、Ｄ₂、
…、Ｄ_m）が形成されている。ゲートライン及びデータ
ラインによって囲まれた領域は各々画素をなし、各画素
はゲートライン及びデータラインにそれぞれゲート電極
及びソース電極が連結される薄膜トランジスタ１１０
と、薄膜トランジスタ１１０のドレーン電極に連結され
る画素キャパシター（Ｃ_l）と、ストレージキャパシタ
ー（Ｃ_st）とを含む。

【００７５】ゲートドライバー２００はゲートラインに
順次にゲートオン電圧を印加して、ゲートオン電圧が印
加されたゲートラインにゲート電極が連結されるＴＦＴ
をターンオンさせる。

【００７６】データ階調信号補正部４００はデータ階調
信号ソース（例えば、グラフィック制御器）からデータ
階調信号（Ｇ_n）を受信した後、先に説明したように現
在のフレームのデータ階調信号と以前のフレームのデー
タ階調信号とを考慮して補正されたデータ階調信号（Ｇ
_n´）を出力する。この時、階調信号補正部はスタンド
アローン（ｓｔａｎｄ−ａｌｏｎｅ）ユニットとして存
在することもでき、グラフィックカードやＬＣＤモジュ
ールに統合されることもできる。

【００７７】データドライバー３００は、データ階調信
号補正部４００から受信された補正された階調信号（Ｇ
_n´）を該当階調電圧（データ電圧）に変えて各々デー
タラインに印加する。

【００７８】図９は本発明の実施例によるデータ階調信
号補正部４００を詳細に示すブロック図である。

【００７９】図９に示したように、本発明の実施例によ
るデータ階調信号補正部４００は合成器４１０、フレー
ムメモリ４２０、コントローラー４３０、データ階調信
号変換器４４０及び分離器４５０を含む。

【００８０】合成器４１０はデータ階調信号ソースから
伝送される階調信号（Ｇ_n）を受信して、データ階調信
号補正部４００が処理し得る速度にデータストリームの
周波数を変換する。例えば、データ階調信号ソースから
２４ビットのデータが６５ＭＨｚの周波数に同期して受
信され、データ階調信号補正部４００の構成要素の処理
速度が５０Ｍｈｚが限界であるとすれば、合成器４１０
は２４ビットの階調信号を二個ずつ合わせて４８ビット
の階調信号（Ｇ_m）に合成してフレームメモリ４２０に
伝送する。

【００８１】フレームメモリ４０はコントローラー４３
０の制御によって所定のアドレスに保存されている以前
の階調信号（Ｇ_m-1）をデータ階調信号変換器４４０に
出力すると同時に、合成器４１０から伝送される階調信
号（Ｇ_m）を前記所定のアドレスに保存する。データ階
調信号変換器４４０は合成器から出力される現在のフレ
ームの階調信号（Ｇ_m）とフレームメモリ４２０から出
力される以前のフレームの階調信号（Ｇ_m-1）とを受信
し、現在のフレームの階調信号と以前のフレームの階調
信号とを考慮して補正された階調信号Ｇ_m’を生成す
る。

【００８２】分離器４５０は、データ階調信号変換器４
４０から出力される４８ビットの補正されたデータ階調
信号（Ｇ_m´）を分離して２４ビットの補正された階調
信号（Ｇｎ’）を出力する。

【００８３】本発明の実施例では、データ階調信号に同
期するクロック周波数がフレームメモリにアクセスする
クロック周波数と相異するためデータ階調信号を合成及
び分離する合成器４１０及び分離器４５０が必要であっ
たが、データ階調信号に同期するクロック周波数とフレ
ームメモリ４２０にアクセスするクロック周波数とが同
一である場合にはこのような合成器と分離器とは必要で
なくなる。

【００８４】本発明の実施例によるデータ階調信号変換
器４４０としては、先に説明した数式９を満たすデジタ
ル回路を直接製造して使用することができる。

【００８５】また、ルックアップテーブル（Ｌｏｏｋ−
ｕｐｔａｂｌｅ）を作成してＲＯＭ（ｒｅａｄｏｎｌ
ｙｍｅｍｏｒｙ）に保存した後にアクセスして階調信
号を補正することもできる。

【００８６】実際は、補正データ電圧（Ｖ_n'）は単に以
前のフレームのデータ電圧（Ｖ_n-1）と現在のフレーム
のデータ電圧（Ｖ_n）との差にだけ比例するのではなく
それぞれの絶対値にも依存する複雑な関数であるので、
このようにルックアップテーブルを構成すれば演算処理
に依存するより回路がはるかに簡単になるという長所が
ある。

【００８７】一方、本発明の実施例によってデータ電圧
を補正するためには実際に用いられるグレースケールの
範囲よりさらに広いダイナミックレンジを有しなければ
ならず、アナログ回路では高電圧ＩＣ（ｉｎｔｅｇｒａ
ｔｅｄｃｉｒｃｕｉｔ）を用いることによって解決す
ることができるが、デジタル方式では分けられる階調の
数が限定されている。例えば、６ビット階調の場合に６
４個の階調レベルのうちの一部は実際の階調表示ではな
い変調された電圧のために割り当てなければならない。
つまり、一部の階調レベルは電圧補正用に割り当てなけ
ればならない。従って、表現すべき階調の数が減るよう
になる。

【００８８】一方、階調数の減少を防ぐためには次のよ
うなトランケーション（ｔｒｕｎｃａｔｉｏｎ）の概念
が導入され得る。例えば、液晶が１Ｖから４Ｖの間で駆
動され、補正電圧を考慮して電圧が０Ｖから８Ｖまで必
要であると仮定してみよう。この時、補正を充実に行う
ために８Ｖまでを６４個の段階に分けると、実際に表現
できる階調は３０個程度に過ぎないようになる。従っ
て、電圧幅を１Ｖから４Ｖに低くし、計算上矯正された
電圧（Ｖ_n´）が４Ｖを越す場合には全ての補正電圧を
４Ｖにトランケートすれば階調数の減少を減らすことが
できる。

【００８９】図１０はこのようにトランケーション概念
が導入された本発明の実施例によるルックアップテーブ
ルの構成である。

【００９０】以上では本発明の実施例について説明した
が、本発明は前記実施例にのみ限定されるものではな
く、その他の多様な変更や変形が可能である。

【００９１】例えば、本発明の実施例では図８において
はデジタル方式で駆動する液晶表示装置を説明したが、
その他にもアナログ方式で駆動する液晶表示装置にも本
発明が適用されることができる。

【００９２】この場合、図８で説明したデータ階調信号
補正部に対応する役割を果たすデータ階調補正部が必要
であり、このデータ階調補正部は数式９を満たすアナロ
グ回路を通じて具現できる。

【００９３】以上で説明したように、本発明によれば、
データ電圧を補正し、補正されたデータ電圧を画素に印
加することによって画素電圧がすぐに目標電圧レベルに
到達できるようにする。従って、ＴＦＴＬＣＤのパネ
ル構造を変える必要なく液晶の応答速度を改善すること
ができる。

【００９４】図１１は本発明の他の実施例によるデータ
階調信号補正部４００を詳細に示すブロック図である。

【００９５】図１１に示したように、本発明の実施例に
よるデータ階調信号補正部４００はフレームメモリ４６
０と、コントローラー（ｃｏｎｔｒｏｌｌｅｒ）４７０
と、データ階調信号変換器４８０とを含み、データ階調
信号ソースからｒ（ｒｅｄ）、ｇ（ｇｒｅｅｎ）、ｂ
（ｂｌｕｅ）のそれぞれに対するｎビットの階調信号を
受信する。従って、データ階調信号補正部４４０に受信
される階調信号は総（３×ｎ）ビットである。ここで、
当業者はデータ階調信号ソースから（３×ｎ）ビットの
階調信号が同時にデータ階調信号変換部４８０に印加さ
れるようにすることができ、ｎビットのｒ、ｇ、ｂ階調
信号の各々が順次に印加されるようにすることもでき
る。

【００９６】図１１においてフレームメモリ４６０は補
正される階調信号のビットを決定するが、データ階調信
号ソースから受信されるｒ、ｇ、ｂに対するｎビットの
階調信号のうちのｍビットのみを入力し、これをｒ、
ｇ、ｂに対応する所定のアドレスに保存し、一つのフレ
ームの遅延後にデータ階調信号変換器４８０に出力す
る。つまり、フレームメモリ４６０は現在のフレームの
ｍビットの階調信号（Ｇ_n）を受信し、以前のフレーム
のｍビットの階調信号（Ｇ_n-1）を出力する。

【００９７】データ階調信号変換器４８０は、データ階
調信号ソースから受信されるｎビットのうちの補正が行
われずにバイパスされる現在のフレーム（Ｇ_n）の（ｎ
−ｍ）ビットと、補正のために受信される現在のフレー
ム（Ｇ_n）のｍビットと、フレームメモリ４６０によっ
て遅延された以前のフレーム（Ｇ_n-1）のｍビットとを
受信した後、現在及び以前のフレームのｍビットを考慮
して補正された階調信号（Ｇ_n´）を生成する。

【００９８】前記の内容を図１２を参照してさらに詳細
に説明する。

【００９９】図１２は本発明の第１実施例によるデータ
電圧補正部の動作を概念的に説明した図である。図１２
でデータ階調信号ソースからデータ電圧補正部４００に
受信されるｒ、ｇ、ｂ階調信号は各々８ビットであると
仮定する。

【０１００】データ電圧補正部４００で受信される８ビ
ットのｒ階調信号のうち、ＬＳＢから２ビット（現在の
フレームのビット）は補正が行われないビットであっ
て、バイパスされてデータ階調信号変換器４８０に入力
される。そして、現在のフレームの残りの６ビットは補
正のためにデータ階調信号変換器４８０に入力され、同
時にフレームメモリ４６０の所定のアドレスに保存され
る。

【０１０１】ここで、フレームメモリ４６０は現在のフ
レームのビットを１フレームの間保存して出力するの
で、データ階調信号変換器４８０には以前のフレームの
６ビット階調信号が出力される。

【０１０２】そうすると、データ階調信号変換器４８０
は現在のフレームの６ビットの階調信号と以前のフレー
ムの６ビットのｒ階調信号とを受信し、以前のフレーム
と現在のフレームとの６ビットのｒ階調信号を考慮した
補正された階調信号を生成する。そして、生成された補
正された６ビットの階調信号とＬＳＢである現在のフレ
ームの２ビットの階調信号とを足して、最終補正された
８ビットの階調信号（Ｇ_n´）を出力する。

【０１０３】同様に、データ階調信号変換器４８０は、
８ビットのｇ階調信号と、８ビットのｂ階調信号も前記
ｒ階調信号と同様に６ビットの以前のフレームと現在の
フレームの階調信号とを考慮した８ビットの補正された
階調信号を出力する。このように出力された８ビットの
補正階調信号は、データドライバーによって該当電圧に
変換されてデータラインに印加される。

【０１０４】ここで、フレームメモリ４６０に保存され
るｒ、ｇ、ｂの６ビットの階調信号は設定されたアドレ
スに各々保存される。一方、当業者は一つのフレームメ
モリ４６０を用いてｒ、ｇ、ｂを担当するアドレス領域
を指定する方式を使用することができ、ｒ、ｇ、ｂを担
当する３つのフレームメモリで一つのフレームメモリを
用いるような効果を出すように設計することができる。

【０１０５】図１２を参照した説明から、データ階調信
号ソースから８ビットの階調信号が入力される際、従来
のフレームメモリのＳＸＧＡ（１２８０×１０２４）の
場合には８ビットのｒ、ｇ、ｂ階調信号を保存しなけれ
ばならないので最少３０Ｍｂのメモリを必要とするが、
本発明の実施例によるフレームメモリ４６０は６ビット
の階調信号のみを保存すればいいので従来に比べて少な
い容量のメモリを使用することができるという長所があ
る。

【０１０６】ここで、フレームメモリ４６０に保存され
る階調信号のビットの数が少ないほど、フレームメモリ
４６０の容量は従来に比べてはるかに少なくすることが
できる。

【０１０７】以下、図１３を参照して本発明の第２実施
例によるデータ電圧補正部の動作を説明する。図１３は
本発明の第２実施例によるデータ電圧補正部の動作を概
念的に説明した図であって、理解を助けるために一つの
フレームメモリと一つのデータ階調信号変換器とで設計
した場合を例に挙げて説明する。しかし、フレームメモ
リとデータ階調信号変換器とはＬＣＤパネルの等級、階
調信号のビット数、及び設計者の意図によってその使用
個数を変えることができる。例えば、フレームメモリと
データ階調信号変換器とを構成するメモリの数を３つに
してｒ、ｇ、ｂの各々を担当するようにすることができ
る。

【０１０８】そして、当業者は前記フレームメモリを
ｒ、ｇ、ｂの各階調信号に対応してリードとライトを専
担する２つの第１及び第２メモリで構成してデータ処理
速度を向上させることができる。

【０１０９】つまり、階調信号が順次にフレームメモリ
に入力される時、奇数番目の階調信号を第１メモリに保
存し、偶数番目の階調信号を第２メモリに保存し、奇数
番目の階調信号が第１メモリに保存される時には第２メ
モリからリードし、偶数番目の階調信号が第２メモリに
保存される時には第１メモリからリードして、データが
フレームメモリから迅速にリード及びフレームメモリに
迅速にライトされるようにすることができる。

【０１１０】図１３において、データ電圧補正部４００
は第１実施例によるデータ電圧補正部４００とその構成
は同一である。しかし、第２実施例によるデータ電圧補
正部４００は入力される階調信号のビット数に比べて出
力する階調信号のビット数を減らす動作を行うことによ
り、第１実施例とは区別される。第２実施例によるデー
タ電圧補正部４００の動作は以下のようである。

【０１１１】データ階調電圧ソースからｒ、ｇ、ｂに対
する８ビットの階調信号が受信されると、８ビットのｒ
階調信号のうちの下位ビットである３ビットは補正され
ないビットであって点線ラインに沿ってバイパスされ、
残りの現在のフレームの５ビットはデータ階調信号変換
器４３０とフレームメモリ４１０とに入力される。

【０１１２】フレームメモリ４１０に入力される現在の
フレームの５ビットのｒ階調信号は所定のアドレスに保
存されて次のフレームに出力され、以前のフレームの５
ビットのｒ階調信号がデータ階調信号変換器４３０に出
力される。そうすると、データ階調信号変換器４３０は
現在のフレーム（Ｇ_n）の５ビットのｒ階調信号と以前
のフレーム（Ｇ_n-1）の５ビットのｒ階調信号とを受信
するようになり、現在のフレームと以前のフレームとの
階調信号の差に比例する補正された階調信号（Ｇ_n´）
を生成して出力する。この時、出力される補正されたｒ
階調信号（Ｇ_n´）は、補正された５ビットと補正され
ていない３ビットとが合わせられた８ビットである。

【０１１３】そして、８ビットのＧ階調信号は点線ライ
ンに沿って２ビットがバイパスされ、残りの６ビットの
階調信号（Ｇ_n）はデータ階調信号変換器４３０とフレ
ームメモリ４１０とに入力される。ここで、フレームメ
モリ４１０は、現在のフレームの６ビットのｇ階調信号
を所定のアドレスに保存し、以前のフレーム（Ｇ_n-1）
の６ビットのｇ階調信号を出力する。従って、データ階
調信号変換器４３０は現在及び以前のフレームの６ビッ
トのｇ階調信号を用いて補正された階調信号（Ｇ_n´）
を出力する。この時、補正されたｇ階調信号（Ｇ_n´）
は、補正された６ビットと補正されていない２ビットと
が合わせられた８ビットである。

【０１１４】最後に、８ビットのｂ階調信号は点線ライ
ンに沿って３ビットがバイパスされ、残りの５ビットの
階調信号（Ｇ_n）はデータ階調信号変換器４３０とフレ
ームメモリ４１０とに入力される。ここで、フレームメ
モリ４１０は、現在のフレームの５ビットのｇ階調信号
を所定のアドレスに保存し、以前のフレーム（Ｇ_n-1）
の５ビットのｇ階調信号を出力する。従って、データ階
調信号変換器４３０は現在及び以前のフレームの５ビッ
トのｇ階調信号を用いて補正された階調信号（Ｇ_n´）
を出力する。この時、補正されたｇ階調信号（Ｇ_n´）
は、補正された５ビットと補正されていない３ビットと
が合わせられた８ビットである。

【０１１５】前記において、８ビットのｒ、ｇ、ｂ階調
信号のうちでバイパスされるビットはＬＳＢから始まる
のが好ましく、当業者によってバイパスされるビットの
数を異にすることができる。従って、当業者は、構成さ
れるフレームメモリの容量及び個数とデータ階調信号変
換器の容量及び個数とを異にすることができる。

【０１１６】本発明の実施例によるデータ階調信号変換
器４３０では、先に説明した数式９を満たすデジタル回
路を直接製造して使用することができ、ルックアップテ
ーブルを作成してＲＯＭに保存した後でアクセスして階
調信号を補正することもできる。

【０１１７】実際に、補正データ電圧（Ｖ_n'）は単に以
前のフレームのデータ電圧（Ｖ_n-1）と現在のフレーム
のデータ電圧（Ｖ_n）との差だけに比例するのではなく
それぞれの絶対値にも依存する複雑な関数であるので、
このようにルックアップテーブルを構成すれば演算処理
に依存するより回路がはるかに簡単になるという長所が
ある。

【０１１８】ここで、図１２と図１３を参考にした説明
から、本発明は次のような効果が現れる。

【０１１９】例えば、ＬＣＤパネルがＳＸＧＡ（１２８
０×１０２４）級であり、８ビットの階調信号が印加さ
れる場合について説明する。

【０１２０】この場合、従来のフレームメモリは最少３
０Ｍｂが必要であり、データ階調信号変換器はコントロ
ーラー４２０から出力する制御信号の一クロック当り２
つのｒ、ｇ、ｂピクセルを処理する場合には５１２Ｋｂ
×６個、一クロック当り一つのｒ、ｇ、ｂピクセルを処
理する場合には５１２Ｋｂ×３個のメモリが必要にな
る。

【０１２１】より詳細にいえば、一クロック当り２ピク
セルを処理する場合、データ階調信号補正部４００は４
８ビットの入力信号を受けるようになるが、メモリのバ
スサイズは通常、×４、×８、×１６、×３２などにな
っているので、１６ビットワイド（ｗｉｄｅ）メモリを
３つ使って４８ビットバスを構成する。

【０１２２】しかし、本発明の場合には、ｎビット階調
信号のうちＬＳＢからｉ（ｉ＝１、２、…、ｎ−１）個
のビットを補正せずに残りの部分のみを階調補正するこ
とにより、フレームメモリとデータ階調信号変換器との
容量を減らすことができる。

【０１２３】例えば、ｎ＝８であり、ｉが２である場
合、ＭＳＢｓ（ＭｏｓｔＳｉｇｎｉｆｉｃａｎｔＢｉ
ｔｓ）６つのみを補正し、残りの２つのＬＳＢｓは補正
しなくても済むので、フレームメモリは１２８０×１０
２４×３×６ビット（ｂｉｔｓ）＝２２.５Ｍｂの容量
だけが必要であり、データ階調信号変換器は８ビット階
調テーブルメモリ（５１２Ｋｂ）の代わりに６ビットを
用いることができるので、２４Ｋｂ（１ピクセル／クロ
ックである場合）、６×２４Ｋｂ（２ピクセル／クロッ
クである場合）のようにサイズが画期的に減るようにな
る。

【０１２４】一方、本発明の階調信号の補正において補
正ビット数を省略するのは、動画像表現時に人の目は停
止画像を見る時ほど敏感ではないためであり、補正ビッ
ト数は、動画像表現時に人の目に階調表現が露出されな
い範囲以内で省略するのが好ましい。

【０１２５】そして、ｒ、ｇ、ｂ色に対して人の目はそ
の敏感度が異なるので、該当色の階調信号に対して補正
ビット数の省略を異にするのが好ましい。つまり、人の
目はｇ色に最も敏感であり、ｂ色に最も鈍感であるの
で、補正ビット数（ｉ）はｇ≦ｒ≦ｂの順になるのが好
ましい。

【０１２６】以上で説明したように、本発明の他の実施
例によれば、ｎビットの階調信号のうちｍ（ｍ<ｎ）ビ
ットのみを用いてデータ電圧を補正し、補正されたデー
タ電圧を画素に印加することにより、画素電圧がすぐ目
標電圧レベルに到達することができるようにする。従っ
て、ＴＦＴＬＣＤのパネルの構造を変える必要なく液
晶の応答速度を改善させることができる。

【０１２７】また、本発明の他の実施例によれば、ｎビ
ット階調信号のうちｍビットのみを用いることによって
データ電圧補正時に必要とするメモリの個数及び容量を
減らすことができるので、パネルの収率を向上させるこ
とができ、原価を節減することができる。

【０１２８】以上で説明したように、液晶の応答速度を
向上させるための画像信号補正回路を図９と図１１とに
示した。

【０１２９】特に、前記画像信号補正回路の原価を節減
するためにＬＳＢの一部を除いて補正する方法を導入し
ており、このアルゴリズムは簡単であり適用が容易であ
るという長所がある。

【０１３０】しかし、例えば８ビットグレーを４ビット
のみ補正するとすると、量子化による問題が発生し得
る。このような問題は大きく２種類であり、次の通りで
ある。

【０１３１】２０８（１１０１００００）グレーレベル
（Ｇ_n-1）から１９２（１１００００００）グレーレベ
ル（Ｇ_n）に変化する時、ＤＣＣ補正値１６８（１０１
０１０００）グレーレベル（Ｇ_n´）を与えてはじめて
応答速度が最高価となると仮定する。８ビットを全て補
正する時には何ら問題がないが、原価節減のためにＭＳ
Ｂ４ビットのみを補正するとすると、まずグレールック
アップテーブルの中には１６８という値は入ることがで
きない。従って、これをくり上げて１７６（１０１１０
０００）またはくり下げて１６０（１０１０００００）
を代わりに入力する。つまり、省略するＬＳＢビットの
分の補正誤差が生じるようになる。これは次のような区
間ではさらに問題となり得る。

【０１３２】

【表１】

【０１３３】この区間は補正が少しずつ順次に行われる
部分である。この区間を４ビットのみを使って構成する
と、下記の表２のように変わる。

【０１３４】

【表２】

【０１３５】第２の問題は次の通りである。

【０１３６】前記の例のように、２０８グレーレベルか
ら１９２グレーレベルに変化する時に補正値として１７
６グレーレベルを与えると仮定すると、２０７グレーレ
ベルから１９２グレーレベルに変化する場合に、最大の
液晶応答速度を出すためにはおそらく１７６グレーレベ
ルまたは１７５グレーレベル値を与えなければならな
い。

【０１３７】しかしながら、４ビットのみを補正する場
合には２０７（１１００１１１１）のＭＳＢ４ビットは
１９２（１１００００００）のＭＳＢ４ビットと同一で
あるため補正が行われないで１９２がそのまま出力され
る。

【０１３８】特に、動画像の場合、２０８グレーレベル
の程度のユニフォームな画面であっても実際には２０９
と２０７グレーレベルなどの階調も多く分布するように
なり、２０８と２０７グレーの階調の差は１に過ぎない
が補償される程度は大きな差が出るので、ディスプレー
される若干の染みがより誇張されて現れ得る。

【０１３９】以上で説明したように、液晶の応答速度を
向上させるための画像信号補正回路で発生し得る２種類
はすべて量子化エラーと言えるが、補正を行わずに省略
するＬＳＢ数が多くなるほど、量子化エラーはひどくな
るという問題点がある。

【０１４０】以下、前記量子化エラーの発生を低減する
ための液晶表示装置の一例について説明する。

【０１４１】図１４は本発明のまた他の実施例によるデ
ータ階調信号補正部を詳細に説明するための図であり、
前記図９と比較して重なる部分は同一の図面符号を付与
し、その説明を省略する。

【０１４２】図１４を参照すると、本発明の他の実施例
によるデータ階調信号補正部のデータ階調信号変換器４
６０は、ルックアップテーブル４６２と演算器４６４と
を含む。

【０１４３】合成器４１０から提供される現在のフレー
ムの階調データＭＳＢ４ビット、Ｇ _m［０：３］と以前
のフレームの階調データＭＳＢ４ビット、Ｇ_m-1［０：
３］とによってルックアップテーブル（ＬＵＴ）に保存
された値ｆ、ａ、ｂは導出され、演算器４６４に提供さ
れる。

【０１４４】演算器４６４は、合成器４１０から現在の
フレームの階調データＬＳＢ４ビットＧ_m［４：７］
と、フレームメモリ４２０から以前のフレームの階調デ
ータＬＳＢ４ビットＧ_m-1［４：７］との提供を受け、
ルックアップテーブルから動画像補正のための変数ｆ、
ａ、ｂ各々の提供を受けて、所定の演算を通じて第１補
正されたグレーデータＧ_m´［０：７］を分離器４５０
に出力する。

【０１４５】分離器４５０に提供された４８ビットの第
１補正されたグレーデータはデータ分割されて、２４ビ
ットの補正されたグレーデータ（Ｇ_n´）をデータドラ
イバー部３００に出力する。

【０１４６】以上では本発明の実施例について説明した
が、本発明は前記実施例にのみ限定されるのではなく、
その他の多様な変更や変形が可能である。

【０１４７】例えば、本発明の実施例の図８においては
デジタル方式で駆動する液晶表示装置を説明したが、そ
の他のアナログ方式で駆動する液晶表示装置にも本発明
が適用できることはもちろんである。

【０１４８】以下、前記本発明の他の実施例によって低
減される量子化エラーの低減の効果をより詳細に説明す
る。

【０１４９】まず、総グレーレベルがｘビットであると
すると、二重のＭＳＢｙビットはグレールックアップテ
ーブルを用いて補正し、残りのｚ（つまり、ｘ−ｙ）ビ
ットは演算によって補正する。

【０１５０】以下、ｘ＝８、ｙ＝４である時の例を挙げ
て説明し、説明の便宜のために次を定義する。

【０１５１】［Ａ］_nはＡを越えない最も大きい２ⁿの倍
数である。例えば、［２０７］₄＝［２０６］₄＝［２０
５］₄＝…＝［１９３］₄＝［１９２］₄＝１９２のとお
りである。

【０１５２】つまり、［Ａ］_nはＡのＬＳＢｎビットを
全て０で満たした値である。反対に_m［Ａ］はＡのＭＳ
Ｂｍビットを全て０で満たした値である。そして、
_m［Ａ］_nはＡのＭＳＢｍビット、ＬＳＢｎビットを全て
０で満たした値である。補正用グレールックアップテー
ブルによるマッピングをｆ（Ｇ_n、Ｇ_n-1）とすると、本
発明における補正は下記する数式１０のとおりである。

【０１５３】

【数１０】

【０１５４】ここで、［Ｇ_n］₄はＧ_nのＬＳＢ４ビット
を全て０で満たした値、［Ｇ_n-1］₄はＧ_n-1のＬＳＢ４
ビットを全て０で満たした値、₄［Ｇ_n］はＧ_nのＭＳＢ
４ビットを全て０で満たした値、ａとｂは全て正の整数
である。

【０１５５】前記数式１０によれば、グレールックアッ
プテーブルによるマッピング、つまり［ｆ（［Ｇ_n］₄、
［Ｇ_n-1］₄）］とともに第２項（ａ（［Ｇ_n］
_4'［Ｇ_n-1］₄）×₄［Ｇ_n］／１６）と第３項（−ｂ
（［Ｇ_n］_4'［Ｇ_n-1］₄）×₄［Ｇ_n］／１６）との演算
を通じて量子化エラー（Ｑｕａｎｔｉｚａｔｉｏｎｅ
ｒｒｏｒ）を減らすことができる。

【０１５６】前記数式１０においてｆ、ａ、ｂは基本的
に次のように与えられる。

【０１５７】つまり、ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝Ｇ
_n´（［Ｇ_n］₄、［Ｇ_n-1］₄）であり、ａ（［Ｇ_n］₄、
［Ｇ_n-1］₄）＝Ｇ_n´（［Ｇ_n］₄＋１６、［Ｇ_n-1］₄）
−Ｇ_n´（［Ｇ_n］₄、［Ｇ_n-1］₄）であり、ｂ（［Ｇ_n］
₄、［Ｇ_n-1］₄）＝Ｇ_n´（［Ｇ_n］₄、［Ｇ_n-1］₄）−Ｇ
_n´（［Ｇ_n］₄、［Ｇ_n-1］₄＋１６）である。

【０１５８】従って、ｆ、ａ、ｂの値はこの関係を基本
として設定される。実測を通じて下記する表３のような
補正用グレールックアップテーブルが得られたと仮定し
てみよう。

【０１５９】

【表３】

【０１６０】例えば、［Ｇ_n］₄＝１２８、［Ｇ_n-1］₄＝
６４とすれば、ｆ（［Ｇ_n］₄、［Ｇ _n-1］₄）＝１４０、
ａ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１６０−１４０＝２０、
ｂ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１４０−１３６＝４とな
る。しかしながら、この値は絶対的なものではなく、こ
の１６×１６区間の値が最も誤差の少ない値になるよう
に決められる。

【０１６１】例えば、前記値がＧ_n＝１４４、Ｇ_n-1＝８
０である場合を数式１０によって近似するとすれば、Ｇ
_n´＝１４０＋２０＊１６／１６−４＊１６／１６＝１
５６となり、実測して得た値である１５８とは差が出る
ようになる。この程度の誤差は無視しても差支えない
が、もしもこの差が大きくなれば、ｆ、ａ、ｂの値を微
細調整することによって１６×１６区間の値の誤差が最
も少なく表現されるようにする。

【０１６２】反面、例外的に気を使うべき部分は
［Ｇ_n］₄＝［Ｇ_n-1］₄のブロックである。この場合はＧ
_n´＝Ｇ_nが絶対に守られなければならないためｆ＝［Ｇ
_n］₄に固定され、ａとｂとの値をそれに合わせて調節し
なければならない。前記数式１０においてＧ_n＝Ｇ_n-1で
あれば、ａ−ｂ＝１６になってはじめてＧ_n´＝Ｇ_nの条
件が満たされる。

【０１６３】それでは一つの例を挙げて前記数式１０に
よって演算される補正されたグレーデータを説明する。

【０１６４】例えば、以前の階調データ（Ｇ_n-1）が７
２階調レベルであり、現在の階調データ（Ｇ_n）が１３
６階調レベルである場合、前記表３の補正用グレールッ
クアップテーブルには各々の階調データが存在しないた
め、これを所定の演算を通じて図１２ａに示したように
導かなければならない。

【０１６５】つまり、ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝ｆ
（［１３６］₄、［７２］₄）であるのでｆ（１２８、６
４）＝１４０であり、ａ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝１
６０−１４０＝２０であり、ｂ（［Ｇ_n］₄、
［Ｇ_n-1］₄）＝１４０−１３６＝４である。

【０１６６】したがって、前記数式１０にこれを代入す
ると、Ｇ_n´＝１４０＋２０＊（１３６−１２８）／１
６−４＊（７２−６４）／１６＝１４８である。

【０１６７】また、ルックアップテーブルに保存される
ビット数を減らすための他の方法としては、下記の数式
１１を用いてブレークダウン（ｂｒｅａｋｄｏｗｎ）
することができる。

【０１６８】

【数１１】

【０１６９】ここで、ｆ´＝ｆ（［Ｇ_n］₄、
［Ｇ_n-1］₄）−［Ｇ_n］₄、［Ｇ_n］₄はＧ_nのＬＳＢ４ビ
ットを全て０で満たした値、［Ｇ_n-1］４はＧ_n-1のＬＳ
Ｂ４ビットを全て０で満たした値、₄［Ｇ_n］はＧ_nのＭ
ＳＢ４ビットを全て０で満たした値、ａとｂは全て正の
整数である。

【０１７０】それでは、前記数式１１によって演算され
る補正されたグレーデータを一例を挙げて説明する。

【０１７１】例えば、以前の階調データ（Ｇ_n-1）が７
２階調レベルであり、現在の階調データ（Ｇ_n）が１３
６階調レベルである場合、前記表３の補正用グレールッ
クアップテーブルには各々の階調データが存在しないの
で、これを所定の演算を通じて図１２ｃに示したように
導かなければならない。

【０１７２】つまり、ｆ´＝ｆ（［Ｇ_n］₄、
［Ｇ_n-1］₄）−［Ｇ_n］₄＝ｆ（［１３６］₄、［７
２］₄）−１２８＝ｆ（１２８、６４）−１２８＝１４
０−１２８＝１２であり、ａ"（［Ｇ_n］₄、
［Ｇ_n-1］₄）＝ａ´（［Ｇ_n］₄、［Ｇ_n-1］₄）＋２⁴＝
４＋１６＝２０、ｂ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝４であ
る。

【０１７３】したがって、前記数式１１にこれを代入す
ると、Ｇ_n´＝１２８＋１２＋２０＊（１３６−１２
８）／１６−４＊（７２−６４）／１６＝１４８であ
る。

【０１７４】一方、前記図１０に示したルックアップテ
ーブルに保存されるビット数を減らすための一つの方法
として、下記の数式１２を用いてブレークダウン（ｂｒ
ｅａｋｄｏｗｎ）することができる。

【０１７５】

【数１２】

【０１７６】ここで、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］₄はＧ_nの
ＬＳＢ４ビットを全て０で満たした値、［Ｇ_n-1］₄はＧ
_n-1のＬＳＢ４ビットを全て０で満たした値、₄［Ｇ_n］
はＧ_nのＭＳＢ４ビットを全て０で満たした値、ａ´は
整数であり、ｂは正の整数である。

【０１７７】つまり、ａ´（［Ｇ_n］₄、［Ｇ_n-1］₄）＝
ａ（［Ｇ_n］₄、［Ｇ_n-1］₄）−２⁴である。

【０１７８】それでは、前記数式１２によって演算され
る補正されたグレーデータを一例を挙げてより詳細に説
明する。

【０１７９】例えば、以前の階調データ（Ｇ_n-1）が７
２階調レベルであり、現在の階調データ（Ｇ_n）が１３
６階調レベルである場合、前記表３の補正用グレールッ
クアップテーブルには各々の階調データが存在しないの
で、これを所定の演算を通じて図１５ｂに示したように
導かなければならない。

【０１８０】つまり、ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）＝ｆ
（［１３６］₄、［７２］₄）＝ｆ（１２８、６４）＝１
４０であるので、ｆ´＝ｆ（［Ｇ_n］₄、［Ｇ_n-1］₄）−
Ｇ_n＝１４０−１２８＝１２、Ｇ_n＝１３６、ａ´（［Ｇ
_n］₄、［Ｇ_n-1］₄）＝ａ´−１６＝４、ｂ（［Ｇ_n］₄、
［Ｇ_n-1］₄）＝４である。

【０１８１】したがって、前記数式１２にこれを代入す
ると、Ｇ_n´＝１３６＋１２＋４＊（１３６−１２８）
／１６−４＊（７２−６４）／１６＝１４８である。

【０１８２】この場合はａ´の値も小さくなるので（−
１６）ａ´に割り当てるビット数を減らすことができる
という利点があるが、区間によってａ´が負の数になら
なければならない場合が生じるため、サインビット（ｓ
ｉｇｎｂｉｔ）をもう一つ割り当てなければならな
い。

【０１８３】以上で説明したように、補正階調データ用
ルックアップテーブルの大きさは数式１０、１１、１２
の順序で小さくなり、ロジックの複雑性はこれと反対に
増加する。

【０１８４】以上では８ビット全てを補正することをそ
の例として説明した。しかし、フレームメモリの大きさ
をさらに減らさなければならない場合や、ｉ／Ｏピンの
数を減らさなければならないなどの理由で８ビットのデ
ータ全部を保存しない場合もあり得る。

【０１８５】例えば、ＤＲＡＭの次元（ｄｉｍｅｎｓｉ
ｏｎ）は４、８、１６、３２などのようになっており、
ｒ、ｇ、ｂそれぞれの２４ビットの色情報を保存するた
めには３２を使用しなければならないが、原価負担のた
めに３２を適用することができない場合もある。従っ
て、３２の代りに１６を用いてｒ５ビット、ｇ６ビッ
ト、ｂ５ビットのみを保存することもできる。この場合
の変更は次のように行われる。

【０１８６】つまり、６ビットの場合は下記の数式１３
のように補正グレー値を出力する。

【０１８７】

【数１３】

【０１８８】ここで、［Ｇ_n］₄はＧ_nのＬＳＢ４ビット
を全て０で満たした値、［Ｇ_n-1］₄はＧ_n-1のＬＳＢ４
ビットを全て０で満たした値、₄［Ｇ_n］はＧｎのＭＳＢ
４ビットを全て０で満たした値、ａとｂは全て正の整数
であり、₄［Ｇ_n］>>２は₄［Ｇ_n］を演算したバイナリデ
ータを２ビット右側にシフトさせる機能を行い、結果と
しては２²で割った効果を有する。

【０１８９】また、５ビットの場合には下記の数式１４
のように補正グレー値を出力する。

【０１９０】

【数１４】

【０１９１】ここで、［Ｇ_n］₄はＧ_nのＬＳＢ４ビット
を全て０で満たした値、［Ｇ_n-1］₄はＧ_n-1のＬＳＢ４
ビットを全て０で満たした値、₄［Ｇ_n-1］はＧ_n-1のＭ
ＳＢ４ビットを全て０で満たした値、ａとｂは全て正の
整数であり、₄［Ｇ_n-1］>>３は ₄［Ｇ_n-1］を演算したバ
イナリデータを３ビット右側にシフトさせる機能を行
い、結果としては２³で割った効果を有する。

【０１９２】また、解像度によってピクセル周波数が高
くなって高速演算が難しくなる場合には、現在のフレー
ムの階調データ（Ｇ_n）さえもＬＳＢいくつかを省略し
て補正する方法を取ることもできる。Ｇ_nを６ビット、
Ｇ_n-1を６ビットのみ補正する場合の変換は下記の数式
１５のとおりである。

【０１９３】

【数１５】

【０１９４】以上で説明したように、一般に、ｐビット
のグレールックアップテーブルを用いて、ｑビットのＧ
_n、ｒビットのＧ_n-1のみを補正する場合には、下記の数
式１６で整理することができる（ｑ、ｒ>ｐ）。

【０１９５】

【数１６】

【０１９６】本発明による動画像補正機能を有する液晶
表示装置の動作を簡略に説明すると次の通りである。

【０１９７】前記のように、本発明では動画像具現時の
引きずられ現象を除去するために、一つのフレームの画
像信号（Ｇ_n）をそれ以前のフレームの画像信号
（Ｇ_n-1）と下記の数式１７乃至２０に基づいて比較し
て補正する。

【０１９８】

【数１７】

【０１９９】

【数１８】

【０２００】

【数１９】

【０２０１】

【数２０】

【０２０２】つまり、現在のフレームで印加される画像
信号がそれ以前のフレームの画像信号と変わらなければ
数式１７のように補正を行わず、現在の階調（または階
調電圧）が以前の階調（または階調電圧）より高くなれ
ば補正回路は数式１８のように現在の階調（または階調
電圧）をさらに高くして出力し、現在の階調（または階
調電圧）が以前の階調（または階調電圧）より低くなれ
ば補正回路は数式１９のように階調（または階調電圧）
をさらに低くして出力する。この時の補正が行われる程
度は、数式２０のように現在の階調（または階調電圧）
と以前の階調（または階調電圧）との差に比例する関数
である。

【０２０３】このような補正過程を通じてＬＣＤパネル
の応答速度は速くなるが、これは次の原理に基づく。

【０２０４】まず、窮極的に意図した電圧が加えられる
ようにする。つまり、液晶セルに５Ｖを加えようと意図
したとするなら実際にも５Ｖが加えられるようにする。
液晶が電気場に反応して液晶の方向子の方向が変わると
液晶のキャパシタンスも変わるので、実際にはじめに加
えられた電圧とは違う電圧が液晶に加えられるようにな
る。

【０２０５】つまり、液晶物質自体の応答速度が１フレ
ーム（１６.７ｍｓ、@６０Ｈｚ）以内に入るとしても、
現在のＡＭＬＣＤ駆動方式では前記メカニズムによる正
確な電圧が加えられずにその以前電圧との間の値が加え
られるようになるので、ＬＣＤパネルにおける実際の応
答速度は１フレームよりはるかに遅くなる。

【０２０６】ここで信号補正を通じて意図していた電圧
が実際にも加えられるようにして正確な応答が行われる
ようにする。この時、過度補償（ｏｖｅｒｃｏｍｐｅｎ
ｓａｔｅ）して液晶が応答する時間の間の透過率誤差を
補償することもできる。

【０２０７】次に、ほとんどの液晶物質は電圧の変化が
大きいほど応答速度自体もまた速くなる。例えば、ライ
ジング（ｒｉｓｉｎｇ）の場合、１Ｖから２Ｖに変わる
時より１Ｖから３Ｖに変わる時の応答速度が一般により
速く、フォーリング（ｆａｌｌｉｎｇ）の場合、３Ｖか
ら２Ｖに変わる時より３Ｖから１Ｖに変わる時の応答速
度がより速い。

【０２０８】このような傾向は液晶物質によって、また
はＬＣＤの動作モードによって多少差があるが、大体は
守られている。例えば、ツイストネマチックモード（Ｔ
ｗｉｓｔｅｄＮｅｍａｔｉｃｍｏｄｅ）の場合、ライ
ジングは電圧の差が大きくなるのに伴って最高１５倍ま
で応答速度が速くなり、フォーリングは最高１．５倍ま
で速くなる。

【０２０９】その次に、液晶物質自体の応答時間が１フ
レーム（１６.７ｍｓ）を越える場合には、強制牽引方
式によって１フレームに応答時間を短くすることができ
る。１Ｖから２Ｖに変わるまでの応答時間が３０ｍｓで
ある液晶があると仮定しよう。言い換えれば、２Ｖに該
当する透過率を得るために２Ｖを加えると３０ｍｓが所
要される。

【０２１０】同一な液晶が１Ｖから３Ｖまで到達するの
にかかる時間も３０ｍｓであるとすれば（殆どの場合は
これよりは短い）、２Ｖに該当する透過率は図１６に示
したように３０ｍｓ以前に到達する。つまり、２Ｖに該
当する透過率を得るために３Ｖを加えると、３０ｍｓよ
り短い時間に２Ｖに該当する透過率に到達するようにな
る。

【０２１１】もちろん、続けて３Ｖを加えれば液晶は窮
極的に３Ｖの水準に到達するので、２Ｖの水準に到達し
た時にこの超過電圧をカット−オフ（ｃｕｔ−ｏｆｆ）
し、２Ｖをかければ液晶は２Ｖの水準に３０ｍｓより短
い時間に到達することができる。カット−オフ（ｃｕｔ
−ｏｆｆ）をする時点、つまり、電圧を変えて加えるこ
とができる時点はフレームが変わる時である。したがっ
て、液晶が１フレーム（１６.７ｍｓ）後に２Ｖの水準
に到達する電圧、例えば、３Ｖを加えた後にその次のフ
レームで元来の２Ｖに逆戻りをすれば応答時間は１６.
７ｍｓに短くなるわけである。この場合にも過度補償
（ｏｖｅｒｃｏｍｐｅｎｓａｔｉｏｎ）方式を導入して
液晶の応答時間（例えば、１６.７ｍｓ）の間の透過率
誤差部分を相殺することができる。

【０２１２】

【発明の効果】以上で説明したように、本発明のまた他
の実施例によれば、液晶表示装置において、データ電圧
を補正し、補正されたデータ電圧を画素に印加すること
によって画素電圧をすぐに目標電圧レベルに到達するよ
うにすることができる。従って、ＴＦＴＬＣＤのパネ
ル構造を変更する必要なく液晶の応答速度を改善させる
ことができる。

【０２１３】また、液晶表示装置の駆動時、特に動画像
具現時に液晶の応答速度を向上させるための画像信号補
正回路において、グレールックアップテーブルの大きさ
は減らして量子化エラーを除去することができる。

【図面の簡単な説明】

【図１】液晶表示装置における各画素の等価回路を示す
図である。

【図２】従来の駆動方式で印加されるデータ電圧及び画
素電圧を示す図である。

【図３】従来の駆動方式による液晶表示装置の透過率を
示す図である。

【図４】液晶表示装置の電圧−誘電率の間の関係をモデ
リングした図である。

【図５】本発明の一実施例によるデータ電圧の印加方法
を示す図である。

【図６】本発明の一実施例によってデータ電圧を印加し
た場合の液晶表示装置の透過率を示す図である。

【図７】本発明の他の実施例によってデータ電圧を印加
した場合の液晶表示装置の透過率を示す図である。

【図８】本発明による液晶表示装置を示す図である。

【図９】本発明の一実施例によるデータ階調信号補正部
を示す図である。

【図１０】本発明の一実施例によるルックアップテーブ
ルを示す図である。

【図１１】本発明の他の実施例によるデータ電圧補正部
を示す図である。

【図１２】前記図１１の第１実施例によるデータ電圧補
正部の動作を概念的に説明した図である。

【図１３】前記図１１の第２実施例によるデータ電圧補
正部の動作を概念的に説明した図である。

【図１４】本発明のまた他の実施例によるデータ階調信
号補正部を詳細に説明するための図である。

【図１５】（ａ）本発明のまた他の実施例によって演算
される補正されたグレーデータの変換を説明するための
図である。（ｂ）本発明のまた他の実施例によって演算される補正
されたグレーデータの変換を説明するための図である。（ｃ）本発明のまた他の実施例によって演算される補正
されたグレーデータの変換を説明するための図である。

【図１６】従来の電圧印加方式と本発明による電圧印加
方式とを比較した波形図である。

【符号の説明】

１００液晶表示装置パネル１１０薄膜トランジスタ２００ゲートドライバー３００データドライバー４００データ階調信号補正部４１０合成器４２０、４６０フレームメモリ４３０、４７０コントローラー４４０、４８０データ階調信号変換器４５０分離器４６２ルックアップテーブル４６４演算器

Claims

【特許請求の範囲】

【請求項１】データ階調信号ソースから階調信号を受信
し、現在のフレームの階調信号と以前のフレームの階調
信号とを考慮して補正階調信号を出力するデータ階調信
号補正部と；前記データ階調信号補正部から出力される
前記補正階調信号に対応するデータ電圧に変えて画像信
号を出力するデータドライバー部と；走査信号を順次に
供給するゲートドライバー部と；前記走査信号を伝達す
る多数のゲートラインと、前記画像信号を伝達し、前記
ゲートラインと絶縁して交差する多数のデータライン
と、前記ゲートライン及び前記データラインによって囲
まれた領域に形成され、それぞれ前記ゲートライン及び
前記データラインに連結されているスイッチング素子を
有するマトリックスの形態に配列された多数の画素とを
含む液晶表示パネルとを含む液晶表示装置。
【請求項２】前記データ階調信号補正部は、前記データ階調信号ソースから階調信号を受信し、一つ
のフレームの間前記受信された階調信号を保存して出力
するフレームメモリと；前記フレームメモリの階調信号
の記録及び判読を制御するコントローラーと；前記デー
タ階調信号ソースから受信される現在のフレームの階調
信号と前記フレームメモリから受信される以前のフレー
ムの階調信号とを考慮して前記補正階調信号を出力する
データ階調信号変換器とを含む請求項１に記載の液晶表
示装置。
【請求項３】前記データ階調信号ソースから受信される
階調信号に同期するクロック周波数と前記コントローラ
ーが同期するクロック周波数とが同一であることを特徴
とする請求項２に記載の液晶表示装置。
【請求項４】前記データ階調信号ソースから受信される
階調信号に同期するクロック周波数と前記コントローラ
ーが同期するクロック周波数とが相異することを特徴と
する請求項２に記載の液晶表示装置。
【請求項５】前記データ階調信号ソースから伝送される
階調信号を受信し、前記コントローラーが同期するクロ
ック周波数に合うように階調信号を合成して、合成され
た階調信号を前記フレームメモリと前記データ階調信号
変換器とに出力する合成器と；前記データ階調信号変換
器から出力される階調信号を前記データ階調信号ソース
から伝送される階調信号が同期する周波数に合うように
分離する分離器とをさらに含むことを特徴とする請求項
４に記載の液晶表示装置。
【請求項６】前記データ階調信号変換器は、現在のフレームのデータ電圧をＶ_n、以前のフレームの
データ電圧をＶ_n-1とすると、│Ｖ_n'│＝│Ｖ_n│＋ｆ
（│Ｖ_n│−│Ｖ_n-1│）の式を満たす補正データ電圧Ｖ
_n'を出力するように階調信号を補正することを特徴とす
る請求項２乃至５のいずれかに記載の液晶表示装置。
【請求項７】前記データ階調信号変換器は、デジタル回路を用いて前記式を満たす補正された階調信
号を出力することを特徴とする請求項６に記載の液晶表
示装置。
【請求項８】前記データ階調信号変換器は、以前のフレームの階調信号と現在のフレームの階調信号
とに対応する補正階調信号を記録するルックアップテー
ブルを保存するメモリを含むことを特徴とする請求項２
乃至５のいずれかに記載の液晶表示装置。
【請求項９】前記ルックアップテーブルは、前記補正データ電圧が第１電圧より大きい場合には前記
補正データ電圧を前記第１電圧とし、前記補正データ電
圧が第２電圧より小さい場合には前記補正データ電圧を
前記第２電圧とすることを特徴とする請求項８に記載の
液晶表示装置。
【請求項１０】前記データ階調信号補正部は、前記データ階調信号ソースからｒ、ｇ、ｂに対するｎビ
ットの階調信号を受信し、前記ｎビットのうち現在のフ
レームのｍビットの階調信号と以前のフレームの前記ｍ
ビットの階調信号とを考慮した補正階調信号を出力する
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項１１】前記データ階調信号補正部は、前記データ階調信号ソースから前記ｍビットの階調信号
を受信し、一つのフレームの間前記受信された階調信号
を保存して出力するフレームメモリと；前記フレームメ
モリの階調信号の記録及び判読を制御するコントローラ
ーと；前記データ階調信号ソースから受信される現在の
フレームの前記ｍビットの階調信号と前記フレームメモ
リから受信される以前のフレームの前記ｍビットの階調
信号とを考慮して補正階調信号を生成して出力するデー
タ階調信号変換器とをさらに含むことを特徴とする請求
項１０に記載の液晶表示装置。
【請求項１２】前記ｍは、前記ｎビットの階調信号のう
ちＬＳＢからｉ（０、１、２、…、ｎ−１）個を除いた
残りのビットであることを特徴とする請求項１１に記載
の液晶表示装置。
【請求項１３】前記ｍは、ｒ、ｇ、ｂに応じてその値を
異にすることを特徴とする請求項１１に記載の液晶表示
装置。
【請求項１４】前記ｍは、前記ｂに対して最も大きいこ
とを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】前記ｍは、前記ｇに対して最も小さいこ
とを特徴とする請求項１３に記載の液晶表示装置。
【請求項１６】前記データ階調信号変換器は、前記データ階調信号ソースから受信されるｎビットの階
調信号のうち補正を行わない（ｎ−ｍ）ビットを受信
し、前記受信された（ｎ−ｍ）ビットを現在のフレーム
の階調信号と以前のフレームの階調信号とを考慮して生
成した階調信号に足してｎビットの補正階調信号を生成
することを特徴とする請求項１１に記載の液晶表示装
置。
【請求項１７】前記フレームメモリは、前記データ階調信号ソースの奇数番目のｍビットの階調
信号の出力をライトし、前記データ階調信号ソースの偶
数番号目のｍビットの階調信号をリードする第１フレー
ムメモリと；前記データ階調信号ソースの奇数番目のｍ
ビットの階調信号の出力をリードし、偶数番号目のｍビ
ットの階調信号をライトする第２フレームメモリとを含
むことを特徴とする請求項１１に記載の液晶表示装置。
【請求項１８】前記データ階調信号変換器は、現在のフレームのデータ電圧をＶ_n、以前のフレームの
データ電圧をＶ_n-1とすると、│Ｖ_n'│＝│Ｖ_n│＋ｆ
（│Ｖ_n│−│Ｖ_n-1│）の式を満たす補正データ電圧Ｖ
_n´を出力するように階調信号を補正することを特徴と
する請求項１１に記載の液晶表示装置。
【請求項１９】前記データ階調信号変換器は、デジタル回路を用いて前記式を満たす補正された階調信
号を出力することを特徴とする請求項１８に記載の液晶
表示装置。
【請求項２０】前記データ階調信号変換器は、以前のフレームの階調信号と現在のフレームの階調信号
とに対応する補正階調信号を記録するルックアップテー
ブルを保存するメモリを含むことを特徴とする請求項１
１に記載の液晶表示装置。
【請求項２１】前記ルックアップテーブルは、前記補正データ電圧が第１電圧より大きい場合には前記
補正データ電圧を前記第１電圧とし、前記補正データ電
圧が第２電圧より小さい場合には前記補正データ電圧を
前記第２電圧とすることを特徴とする請求項２０に記載
の液晶表示装置。
【請求項２２】前記データ階調信号補正部は、前記データ階調信号ソースからｒ、ｇ、ｂに対するｘビ
ットの階調データを受信して、現在のフレームのｘビッ
トの階調データと以前のフレームのｘビットの階調デー
タとから所定のＭＳＢビットはルックアップテーブルを
用いて第１補正し、現在のフレームの階調データの残り
のビットと以前のフレームの階調データの残りのビット
とは所定の演算によって第２補正し、前記第１補正と第
２補正とを通じて補正階調データを出力することを特徴
とする請求項１に記載の液晶表示装置。
【請求項２３】前記データ階調信号補正部は、前記データ階調信号ソースからｘビットの階調データを
受信し、一つのフレームの間前記受信された階調データ
を保存して出力するフレームメモリと；前記フレームメ
モリの階調データの記録及び判読を制御するコントロー
ラーと；前記データ階調信号ソースから受信される現在
のフレームのｘビットの階調データと前記フレームメモ
リから受信される以前のフレームのｘビットの階調デー
タとを考慮して補正階調データを生成して前記データド
ライバー部に出力するデータ階調信号変換器とを含むこ
とを特徴とする請求項２２に記載の液晶表示装置。
【請求項２４】前記データ階調信号変換器は、以前の画像データと現在の画像データとのｘビットのデ
ータのＭＳＢｙビットのデータ各々の提供を受けて動画
像補正のための変数（ｆ、ａ、ｂ）を出力するルックア
ップテーブルと；以前の画像データと現在の画像データ
とのｘビットのデータのＬＳＢｚビットのデータ各々の
提供を受け、前記変数（ｆ、ａ、ｂ）の提供を受けて補
正されたグレーデータを出力する演算部とを含むことを
特徴とする請求項２３に記載の液晶表示装置。
【請求項２５】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ（［Ｇ_n］_z'［Ｇ_n-1］_z）＋ａ（［Ｇ_n］_z'［Ｇ
_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）
×_y［Ｇ_n］／２^z （ここで、ｚはｘ−ｙ、［Ｇ_n］_zはＧ_nのＬＳＢｚビッ
トを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢ
ｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳ
Ｂｙビットを全て０で満たした値、ａとｂは全て正の整
数）に基づいて算出されることを特徴とする請求項２４
に記載の液晶表示装置。
【請求項２６】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ'（［Ｇ_n］_z＋ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y
［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］
／２^z （ここで、ｚはｘ−ｙ、ｆ´＝ｆ（［Ｇ_n］_z、
［Ｇ_n-1］_z）−［Ｇ_n］₄、［Ｇ _n］_zはＧ_nのＬＳＢｚビ
ットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳ
Ｂｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭ
ＳＢｙビットを全て０で満たした値、ａとｂは全て正の
整数）に基づいて算出されることを特徴とする請求項２
４に記載の液晶表示装置。
【請求項２７】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋Ｇ_n＋ａ'（［Ｇ_n］
_z'［Ｇ_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ
_n-1］_z）×_y［Ｇ_n］／２^z （ここで、ｚはｘ−ｙ、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］_zはＧ_n
のＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zは
Ｇ_n-1のＬＳＢｚビットを全て０で満たした値、
_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした
値、ａ´は整数、ｂは正の整数）に基づいて算出される
ことを特徴とする請求項２４に記載の液晶表示装置。
【請求項２８】前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、
Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ−ｂ＝１６でな
ければならないことを特徴とする請求項２５又は２６に
記載の液晶表示装置。
【請求項２９】前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合に
は、Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ´−ｂ＝０
でなければならないことを特徴とする請求項２７に記載
の液晶表示装置。
【請求項３０】走査信号を伝達する多数のゲートライン
と、データ電圧を伝達し、前記ゲートラインと絶縁して
交差する多数のデータラインと、前記ゲートライン及び
データラインによって囲まれた領域に形成され、それぞ
れ前記ゲートライン及びデータラインに連結されている
スイッチング素子を有する行列の形態に配列された多数
の画素とを含む液晶表示装置パネルと；ゲートラインに
走査信号を順次に供給するゲートドライバー部と；デー
タ電圧ソースからデータ電圧を受信し、現在のフレーム
のデータ電圧と以前のフレームのデータ電圧とを考慮し
て補正データ電圧を出力するデータ電圧補正部と；前記
データ電圧補正部から出力される前記補正データ電圧を
前記データラインに供給するデータドライバー部とを含
む液晶表示装置。
【請求項３１】前記データ電圧変換器は、現在のフレームのデータ電圧をＶ_n、以前のフレームの
データ電圧をＶ_n-1とすると、│Ｖ_n'│＝│Ｖ_n│＋ｆ
（│Ｖ_n│−│Ｖ_n-1│）の式を満たす補正データ電圧Ｖ
_n´を出力するようにデータ電圧を補正することを特徴
とする請求項３０に記載の液晶表示装置。
【請求項３２】多数のゲートラインと、前記ゲートライ
ンと絶縁して交差する多数のデータラインと、前記ゲー
トライン及びデータラインによって囲まれた領域に形成
され、それぞれ前記ゲートライン及びデータラインに連
結されているスイッチング素子を有する行列の形態に配
列された多数の画素とを含む液晶表示装置の駆動方法に
おいて、（ａ）前記ゲートラインに走査信号を順次に供給する段
階と；（ｂ）画像信号ソースから画像信号を受信し、現在のフ
レームの画像信号と以前のフレームの画像信号とを考慮
して補正画像信号を生成する段階と；（ｃ）生成された前記補正画像信号に対応するデータ電
圧を前記データラインに供給する段階とを含む液晶表示
装置の駆動方法。
【請求項３３】前記画像信号はアナログ電圧であること
を特徴とする請求項３２に記載の液晶表示装置の駆動方
法。
【請求項３４】前記画像信号はデジタル階調信号である
ことを特徴とする請求項３２に記載の液晶表示装置の駆
動方法。
【請求項３５】前記段階（ｂ）は、（ｂ−１）前記画像信号ソースから受信された階調信号
を一つのフレームだけ遅延させる段階と；（ｂ−２）前記画像信号から受信された現在のフレーム
の階調信号と前記遅延された以前のフレームの階調信号
とを考慮して補正階調信号を生成する段階とを含むこと
を特徴とする請求項３４に記載の液晶表示装置の駆動方
法。
【請求項３６】前記補正画像信号は、現在のフレームのデータ電圧をＶ_n、以前のフレームの
データ電圧をＶ_n-1とすると、│Ｖ_n'│＝│Ｖ_n│＋ｆ
（│Ｖ_n│−│Ｖ_n-1│）の式を満たすことを特徴とする
請求項３２乃至３５のいずれかに記載の液晶表示装置の
駆動方法。
【請求項３７】前記段階（ｂ）は、以前のフレームの階調信号と現在のフレームの階調信号
とに対応する補正階調信号を記録するルックアップテー
ブルを検索して補正階調信号を生成することを特徴とす
る請求項３５に記載の液晶表示装置の駆動方法。
【請求項３８】前記ルックアップテーブルは、前記補正データ電圧が第１電圧より大きい場合には前記
補正データ電圧を前記第１電圧とし、前記補正データ電
圧が第２電圧より小さい場合には前記補正データ電圧を
前記第２電圧とすることを特徴とする請求項３７に記載
の液晶表示装置の駆動方法。
【請求項３９】多数のゲートラインと、前記ゲートライ
ンと絶縁して交差する多数のデータラインと、前記ゲー
トライン及びデータラインによって囲まれた領域に形成
され、それぞれ前記ゲートライン及びデータラインに連
結されているスイッチング素子を有する行列の形態に配
列された多数の画素とを含む液晶表示装置の駆動方法に
おいて、（ａ）前記ゲートラインに走査信号を順次に供給する段
階と；（ｂ）データ階調信号ソースからｎビットの階調信号を
受信し、ｎビットのうち現在のフレームのｍビットの階
調信号と以前のフレームのｍビットの階調信号とを考慮
して補正階調信号を生成する段階と；（ｃ）生成された前記補正階調信号に対応するデータ電
圧を前記データラインに供給する段階とを含む液晶表示
装置の駆動方法。
【請求項４０】前記段階（ｂ）は、（ｂ−１）前記データ階調信号ソースから受信されたｎ
ビットの階調信号のうちｍビットのみを一つのフレーム
だけ遅延させる段階と；（ｂ−２）前記データ階調信号ソースから受信された現
在のフレームのｍビットの階調信号と前記遅延された以
前のフレームのｍビットの階調信号とを考慮してｍビッ
トの第１補正階調信号を生成する段階と；（ｂ−３）補正されずにバイパスされた（ｎ−ｍ）ビッ
トを前記段階（ｂ−２）で生成されたｍビットの第１階
調信号に足してｎビットの第２補正階調信号を生成する
段階とを含む請求項３９に記載の液晶表示装置の駆動方
法。
【請求項４１】前記ｍは、前記ｎビットの階調信号のう
ちＬＳＢからｉ（０、１、２、…、ｎ−１）個を除いた
残りのビットであることを特徴とする請求項４０に記載
の液晶表示装置の駆動方法。
【請求項４２】前記ｍは、ｒ、ｇ、ｂに応じてその値を
異にすることを特徴とする請求項４１に記載の液晶表示
装置の駆動方法。
【請求項４３】前記ｍは、前記ｂに対して最も大きいこ
とを特徴とする請求項４２に記載の液晶表示装置の駆動
方法。
【請求項４４】前記ｍは、前記ｇに対して最も小さいこ
とを特徴とする請求項４２に記載の液晶表示装置の駆動
方法。
【請求項４５】前記補正階調信号は、現在のフレームのデータ電圧をＶ_n、以前のフレームの
データ電圧をＶ_n-1とすると、│Ｖ_n'│＝│Ｖ_n│＋ｆ
（│Ｖ_n│−│Ｖ_n-1│）の式を満たすことを特徴とする
請求項３９に記載の液晶表示装置の駆動方法。
【請求項４６】前記段階（ｂ−２）は、以前のフレームの前記ｍビットの階調信号と現在のフレ
ームの前記ｍビットの階調信号とに対応する補正階調信
号を記録するルックアップテーブルを検索して、第１補
正階調信号を生成することを特徴とする請求項４０に記
載の液晶表示装置の駆動方法。
【請求項４７】前記ルックアップテーブルは、前記補正階調電圧が第１電圧より大きい場合には前記補
正データ電圧を前記第１電圧とし、前記補正データ電圧
が第２電圧より小さい場合には前記補正データ電圧を前
記第２電圧とすることを特徴とする請求項４６に記載の
液晶表示装置の駆動方法。
【請求項４８】多数のゲートラインと、前記ゲートライ
ンと絶縁して交差する多数のデータラインと、前記ゲー
トライン及びデータラインによって囲まれた領域に形成
され、それぞれ前記ゲートライン及びデータラインに連
結されているスイッチング素子を有するマトリックスの
形態に配列された多数の画素とを含む液晶表示装置の駆
動方法において、（ａ）前記ゲートラインに走査信号を順次に供給する段
階と；（ｂ）外部の画像信号ソースからｘビットの画像階調デ
ータを受信する段階と；（ｃ）前記受信された画像階調データを一つのフレーム
遅延させる段階と；（ｄ）前記一つのフレーム遅延されたデジタル階調デー
タのＭＳＢｙビットと現在のフレームで受信されるデジ
タル階調データのＭＳＢｙビットとに基づいてルックア
ップテーブルから動画像補正のための変数を導く段階
と；（ｅ）前記一つのフレーム遅延されたデジタル階調デー
タのＬＳＢ（ｘ−ｙ）ビットと、前記現在のフレームで
受信されるデジタル階調データのＬＳＢ（ｘ−ｙ）ビッ
トと、前記段階（ｄ）で導いた変数とを演算処理して補
正されたグレーデータを生成する段階と；（ｆ）生成された前記補正されたグレーデータに対応す
るデータ電圧を前記データラインに供給する段階とを含
む液晶表示装置の駆動方法。
【請求項４９】前記補正されたグレーデータ（Ｇン´）
は、Ｇ_n'＝ｆ（［Ｇ_n］_z'［Ｇ_n-1］_z＋ａ（［Ｇ_n］_z'［Ｇ
_n-1］_z）×_y［Ｇ_n］／２ ^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）
×_y［Ｇ_n］／２^z （ここで、ｚはｘ−ｙ、［Ｇ_n］_zはＧ_nのＬＳＢｚビッ
トを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢ
ｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳ
Ｂｙビットを全て０で満たした値、ａとｂは全て正の整
数）に基づいて算出されることを特徴とする請求項４８
に記載の液晶表示装置の駆動方法。
【請求項５０】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ'（［Ｇ_n］_z'ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×
_y［Ｇ_n］／２^z−ｂ（［Ｇ _n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］
／２^z （ここで、ｚはｘ−ｙ、ｆ´＝ｆ（［Ｇ_n］_z、
［Ｇ_n-1］_z）−［Ｇ_n］₄、［Ｇ _n］_zはＧ_nのＬＳＢｚビ
ットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳ
Ｂｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭ
ＳＢｙビットを全て０で満たした値、ａとｂは全て正の
整数）に基づいて算出されることを特徴とする請求項４
８に記載の液晶表示装置の駆動方法。
【請求項５１】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋Ｇ_n＋ａ'（［Ｇ_n］
_z'［Ｇ_n-1］_z）×_y［Ｇ _n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ
_n-1］_z）×_y［Ｇ_n］／２^z （ここで、ｚはｘ−ｙ、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］_zはＧ_n
のＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zは
Ｇ_n-1のＬＳＢｚビットを全て０で満たした値、
_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした
値、ａ´は整数、ｂは正の整数）に基づいて算出される
ことを特徴とする請求項４８に記載の液晶表示装置の駆
動方法。
【請求項５２】前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、
Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ−ｂ＝１６でな
ければならないことを特徴とする請求項４９又は５０に
記載の液晶表示装置の駆動方法。
【請求項５３】前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、
Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ´−ｂ＝０でな
ければならないことを特徴とする請求項５１に記載の液
晶表示装置の駆動方法。
【請求項５４】多数のゲートラインと、前記ゲートライ
ンと絶縁して交差する多数のデータラインと、前記ゲー
トライン及びデータラインによって囲まれた領域に形成
され、それぞれ前記ゲートライン及びデータラインに連
結されているスイッチング素子を有するマトリックスの
形態に配列された多数の画素とを含む液晶表示装置の駆
動装置において、データ階調信号ソースからｒ、ｇ、ｂに対するｘビット
階調データを受信して、現在のフレームのｘビットの階
調データと以前のフレームのｘビットの階調データとか
ら所定のＭＳＢビットはルックアップテーブルを用いて
第１補正し、現在のフレームの階調データの残りのビッ
トと以前のフレームの階調データの残りのビットとは所
定の演算によって第２補正し、前記第１補正と第２補正
とを通じて補正階調データを出力するデータ階調信号補
正部と；前記データ階調信号補正部から出力される前記
補正階調データに対応するデータ電圧に変えて画像信号
を前記データラインに出力するデータドライバー部と；
前記ゲートラインに走査信号を順次に供給するゲートド
ライバー部とを含む液晶表示装置の駆動装置。
【請求項５５】前記データ階調信号補正部は、前記データ階調信号ソースからｘビットの階調データを
受信し、一つのフレームの間前記受信された階調データ
を保存して出力するフレームメモリと；前記フレームメ
モリの階調データの記録及び判読を制御するコントロー
ラーと；前記データ階調信号ソースから受信される現在
のフレームのｘビットの階調データと前記フレームメモ
リから受信される以前のフレームのｘビットの階調デー
タとを考慮して補正階調データを生成して前記データド
ライバー部に出力するデータ階調信号変換器とを含むこ
とを特徴とする請求項５４に記載の液晶表示装置の駆動
装置。
【請求項５６】前記データ階調信号変換器は、以前のフレームの画像データと現在のフレームの画像デ
ータとのｘビットのデータのＭＳＢｙビットのデータ各
々の提供を受けて、動画像補正のための変数（ｆ、ａ、
ｂ）を出力するルックアップテーブルと；以前の画像デ
ータと現在の画像データのｘビットのデータのＬＳＢｚ
ビットのデータ各々の提供を受け、前記変数（ｆ、ａ、
ｂ）の提供を受けて補正されたグレーデータを出力する
演算部とを含むことを特徴とする請求項５５に記載の液
晶表示装置の駆動装置。
【請求項５７】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋ａ（［Ｇ_n］_z'［Ｇ
_n-1］_z）×_y［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）
×_y［Ｇ_n］／２^z （ここで、ｚはｘ−ｙ、［Ｇ_n］_zはＧ_nのＬＳＢｚビッ
トを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳＢ
ｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭＳ
Ｂｙビットを全て０で満たした値、ａとｂは全て正の整
数）に基づいて算出されることを特徴とする請求項５６
に記載の液晶表示装置の駆動装置。
【請求項５８】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ'（［Ｇ_n］_z'＋ａ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y
［Ｇ_n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ_n-1］_z）×_y［Ｇ_n］
／２^z （ここで、ｚはｘ−ｙ、ｆ´＝ｆ（［Ｇ_n］_z、
［Ｇ_n-1］_z）−［Ｇ_n］₄、［Ｇ _n］_zはＧ_nのＬＳＢｚビ
ットを全て０で満たした値、［Ｇ_n-1］_zはＧ_n-1のＬＳ
Ｂｚビットを全て０で満たした値、_y［Ｇ_n］はＧ_nのＭ
ＳＢｙビットを全て０で満たした値、ａとｂは全て正の
整数）に基づいて算出されることを特徴とする請求項５
６に記載の液晶表示装置の駆動装置。
【請求項５９】前記補正されたグレーデータ（Ｇ_n´）
は、Ｇ_n'＝ｆ'（［Ｇ_n］_z'［Ｇ_n-1］_z＋Ｇ_n＋ａ'（［Ｇ_n］
_z'［Ｇ_n-1］_z）×_y［Ｇ _n］／２^z−ｂ（［Ｇ_n］_z'［Ｇ
_n-1］_z）×_y［Ｇ_n］／２^z （ここで、ｚはｘ−ｙ、ｆ´＝ｆ−Ｇ_n、［Ｇ_n］_zはＧ_n
のＬＳＢｚビットを全て０で満たした値、［Ｇ_n-1］_zは
Ｇ_n-1のＬＳＢｚビットを全て０で満たした値、
_y［Ｇ_n］はＧ_nのＭＳＢｙビットを全て０で満たした
値、ａ´は整数、ｂは正の整数）に基づいて算出される
ことを特徴とする請求項５６に記載の液晶表示装置の駆
動装置。
【請求項６０】前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、
Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ−ｂ＝１６でな
ければならないことを特徴とする請求項５７または５８
に記載の液晶表示装置の駆動装置。
【請求項６１】前記［Ｇ_n］_z＝［Ｇ_n-1］_zである場合、
Ｇ_n´＝Ｇ_n-1の条件を満たすためにはａ´−ｂ＝０でな
ければならないことを特徴とする請求項５９に記載の液
晶表示装置の駆動装置。