JP4590147B2 - 液晶表示装置の駆動方法及びその装置 - Google Patents
液晶表示装置の駆動方法及びその装置 Download PDFInfo
- Publication number
- JP4590147B2 JP4590147B2 JP2002123680A JP2002123680A JP4590147B2 JP 4590147 B2 JP4590147 B2 JP 4590147B2 JP 2002123680 A JP2002123680 A JP 2002123680A JP 2002123680 A JP2002123680 A JP 2002123680A JP 4590147 B2 JP4590147 B2 JP 4590147B2
- Authority
- JP
- Japan
- Prior art keywords
- bit data
- data
- upper bit
- reference value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に画質低下を防止した液晶表示装置、その製造方法及び当該方法を実施するための装置に関するものである。
【０００２】
【従来の技術】
通常的に液晶表示装置は、ビデオ信号により液晶セルの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置は、動映像表示に好適である。アクティブマトリックスタイプの液晶表示装置に使用されるスイッチング素子としては主に薄膜トランジスタ（Thin Film Transistor：以下、″ＴＦＴ″という）が利用されている。
【０００３】
液晶表示装置は、数式１及び２で分かるように、液晶の固有の粘性と弾性の特性に起因して応答速度が遅いのが欠点である。
【数１】
ここで、τγは液晶に電圧が印加される際のライジングタイムを、Ｖaは印加電圧を、ＶＦは液晶分子が傾斜運動を始めるフリーデリック遷移電圧（Freederick Transition Voltage）を、ｄは液晶セルのセル・ギャップを、γは液晶分子の回転粘性（rotational viscosity）をそれぞれ意味する。
【０００４】
【数２】
ここで、τｆは液晶に印加された電圧がオフされた後、液晶が弾性復元力により元の位置に復元されるフォーリング・タイムを、Ｋは液晶固有の弾性係数をそれぞれ意味する。
【０００５】
ＴＮモードの液晶応答速度は、液晶材料の物性とセル・ギャップにより異なるが、通常は、ライジング・タイムが２０〜８０ｍｓ、フォーリング・タイムが２０〜３０ｍｓである。このような液晶の応答速度は、動映像の１フレーム期間（ＮＴＳＣ−１６．６７ｍｓ）より長いので、図１のように液晶セルに充電される電圧が所望の電圧に到達する前に次のフレームに進行することに起因して動映像で画面がぼんやり霞むモーション・ブラーリング現象が現れる。
【０００６】
図１に示したように、従来の液晶表示装置は、動映像を表示する際に、応答速度が遅いために異なるレベルにデータ（ＶＤ）が変化する時、それに対応する表示輝度（ＢＬ）が所望の輝度に到達できず、所望の色と輝度を表現できない。その結果、液晶表示装置には動画像でモーション・ブラーリング現象が表れ、明暗比の低下により表示品位が低下する。
【０００７】
液晶表示装置の応答速度のこのような遅さを解決するために、アメリカ特許第５，４９５，２６５号とＰＣＴ国際公開番号ＷＯ９９/０５５６７には、ルックアップテーブルを利用してデータの変化の有無によりデータを修正する発明（以下、「高速駆動」という）が提案されている。この高速駆動方法は図２のような原理でデータを修正する。
【０００８】
図２を参照すると、従来の高速駆動方法は入力データ（ＶＤ）を修正して修正データ（ＭＶＤ）を液晶セルに印加して望む輝度（ＭＢＬ）を得る。この高速駆動方法は１フレーム期間中に入力データの輝度値に対応して望む輝度が得られるようにデータの変化の有無に基づいて数式１で｜Ｖ２ ａ−Ｖ２ Ｆ｜を大きくすることで液晶の応答速度を加速する。従って、高速駆動方法を利用する液晶表示装置は、液晶の遅い速度をデータ値の修正によって補償して、動画像表示におけるモーション・ブラーリング現象を緩和して望む色と輝度で画像を表示することができる。
【０００９】
図３に示したように、従来の高速駆動装置は、上位ビット出力バスライン（３２）に接続されたフレームメモリ（３３）と、上位ビット出力バスライン（３２）とフレームメモリ（３３）の出力端子に共通に接続されたルックアップテーブル（３４）とを具備する。
【００１０】
フレームメモリ（３３）は上位ビットデータ（ＭＳＢ）を１フレーム期間の間だけ格納して、格納されたデータをルックアップテーブル（３４）に供給する。ここで、上位ビットデータ（ＭＳＢ）は、上位３ビットか４ビットに設定されるが、５ビットまたは６ビットに設定することもできる。
【００１１】
ルックアップテーブル（３４）は、上位ビット出力バスライン（３２）から入力される現在のフレーム（Ｆｎ）の上位ビットデータと、フレームメモリ（３３）から入力される直前のフレーム（Ｆｎ−１）の上位データを、表１のような修正データテーブルにマッピングして修正データ（Mdata）を出力する。このように修正されたビットデータ（Mdata）は修正されない下位ビットデータと加算される。
【００１２】
最上位ビットデータ（ＭＳＢ）を４ビットに限定した場合に、高速駆動方法のルックアップテーブルは下の表１及び表２のようになる。
【表１】
【表２】
【００１３】
表１及び表２において、左側の列は直前のフレーム（Ｆｎ−１）のデータ電圧（ＶＤｎ−１）であり、最も上の行は現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）である。表１は最上位４ビット（２ ０ ，２ １ ，２ ２ ，２ ３ ）を十進数で表現したルックアップテーブル情報である。表２は８ビットのデータの中に最上位の４ビットの加重値（２ ４ ，２ ５ ，２ ６ ，２ ７ ）を適用した場合のルックアップテーブル情報である。
【００１４】
上位ビットデータ（ＭＳＢ）を４ビットに構成して直前のフレーム（Ｆｎ−１）の上位ビットデータ（ＭＳＢ）と現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）がそれぞれ図４に示すものであれば、ルックアップテーブル（３４）により修正されたデータ（Mdata）は現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）より大きくなる。
【００１５】
しかし従来の高速駆動装置は、図５のように直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）のデータがわずかに変化する場合に、修正データ（Mdata）の値が実際の変化量より過度に大きく変化する問題がある。
【００１６】
図５を参照すると、直前のフレーム（Ｆｎ−１）のデータグレースケール値「０００１１１１１」は現在のフレーム（Ｆｎ）で「００１０００００」に変化する。これを高速駆動のために表１のような修正テーブルによって修正すると、上位ビットデータの値が増加して「００１１００００」に変化する。しかし、実際には直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）のグレースケール値の差が十進数において「１」即ち、直前のフレーム（Ｆｎ−１）のグレースケール値「３１」が現在のフレーム（Ｆｎ）における「３２」にわずかに変化しただけであるが、これを表１のような修正テーブルによって修正すれば、値は「４８」に修正される。従って、実際にはグレースケール変化が殆どない画像であるにもかかわらず、高速駆動のためのデータ修正によりグレースケール値の差が「１７」に拡大される。
【００１７】
このように実際のグレースケール値と大きく異なる値に修正されると、必要以上に液晶セルに過度な電圧が印加されるために、データの変化が生じる部分で明るい帯が現れることになる。
【００１８】
【発明が解決しようとする課題】
従って、本発明の目的は、画質低下を防ぐようにした液晶表示装置の駆動方法および当該方法を実行する装置を提供することである。
【００１９】
【課題を解決するための手段】
前記目的を達成するために、本発明の第１実施例による液晶表示装置の駆動方法は、ビデオデータを上位ビットデータと下位ビットデータに分割する段階と、上位ビットデータと前記下位ビットデータの変化を検出する段階と、前記上位ビットデータの変化量を第１基準値と比較する段階と、下位ビットデータの変化量を第２基準値と比較する段階と、比較結果によりビデオデータの修正の要否を決定する段階を含むことを特徴とする液晶表示装置の駆動方法を提案する。
【００２０】
本発明の第１実施例による液晶表示装置の駆動方法において、変化を検出する段階は、上位ビットデータと下位ビットデータを遅延させる段階と、遅延されていない上位ビットデータと前記遅延された上位ビットデータの間の差を算出する段階と、遅延されていない前記下位ビットデータと遅延された下位ビットデータの差を算出する段階を含む。
【００２１】
本発明の第２実施例による液晶表示装置の駆動方法は、入力ラインからの入力データを上位ビットデータと下位ビットデータに分割する段階と、現在のフレームと直前のフレームの間の前記上位ビットデータと前記下位ビットデータの変化を検出する段階と、上位ビットデータの変化量を第１基準値と比較する段階と、下位ビットデータの変化量を第２基準値と比較する段階と、上位ビットデータの変化量が第１基準値と同一であり下位ビットデータの変化量が前記第２基準値より小さいときに前記入力データを修正する段階と、上位ビットデータの変化量が第１基準値と同一であり下位ビットデータの変化量が第２基準値より同じかあるいは大きいときに入力データを供給する段階を含む。
【００２２】
本発明の第２実施例による液晶表示装置の駆動方法は、上位ビットデータの変化量が前記第１基準値と異なる場合に前記入力データを修正する段階を更に含む。
【００２３】
本発明の第２実施例による液晶表示装置の駆動方法において、データを修正する段階は前記上位ビットデータを修正することを特徴とする。
【００２４】
本発明の第１及び第２実施例による液晶表示装置の駆動方法において、第１基準値は「１」であることを特徴とする。
【００２５】
本発明の第３実施例による液晶表示装置の駆動方法は、入力ラインからの入力データを上位ビットデータと下位ビットデータに分割する段階と、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるかどうかを判断する段階と、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるときは現在の上位ビットデータと直前の上位ビットデータの差を第１基準値と比較する段階と、第１基準値との比較結果により現在の上位ビットデータの修正の要否を決定する段階と、現在の上位ビットデータがルックアップテーブルの第２データ領域に含まれるか否かを判断する段階と、現在の上位ビットデータがルックアップテーブルの第２データ領域に含まれるときは現在の下位ビットデータと直前の下位ビットデータの差を第２基準値と比較する段階と、前記第２基準値との比較結果により前記現在の上位ビットデータの修正の要否を決定する段階を含む。
【００２６】
本発明の第３実施例による液晶表示装置の駆動方法において、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるか否かを判断する段階は、現在の上位ビットデータの値が直前の上位ビットデータの値より大きいと直前の上位ビットデータを現在の上位ビットデータから減算する段階と、直前の上位ビットデータから現在の上位ビットデータを減算した値が「１」か否かを判断する段階を含む。
【００２７】
本発明の第３実施例による液晶表示装置の駆動方法において、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるか否かを判断する段階は、直前の上位ビットデータが現在の上位ビットデータより大きいときに現在の上位ビットデータから直前の上位ビットデータを減算する段階と、現在の上位ビットデータから直前の上位ビットデータを減算した値が「１」か否かを判断する段階を含む。
【００２８】
本発明の第３実施例による液晶表示装置の駆動方法は直前の下位ビットデータと現在の下位ビットデータの間の差が第１基準値と異なるときに、前記現在の上位ビットデータを修正することを特徴とする。
【００２９】
本発明の第３実施例による液晶表示装置の駆動方法は、第１基準値が「１」であることを特徴とする。
【００３０】
本発明の第３実施例による液晶表示装置の駆動方法は、第２基準値は観察者がグレースケール変化を感じることができる最小値に決定されていることを特徴とする。
【００３１】
本発明の第３実施例による液晶表示装置の駆動方法において、直前の上位ビットデータと前記現在の上位ビットデータの間の第１の差の値が第１基準値と同一であり、直前の下位ビットデータと現在の下位ビットデータの第２の差の値が第２基準値より小さいときに現在の上位ビットデータを修正することを特徴とする。
【００３２】
本発明の第１実施例による液晶表示装置の駆動装置は、入力ラインからの入力データに含まれた上位ビットデータと下位ビットデータをそれぞれ遅延させるためのフレームメモリと、入力ラインからの上位ビットデータと遅延された上位ビットデータを比較して前記上位ビットデータの差を求めて第１の差を第１基準値を比較する第１比較器と、入力ラインからの下位ビットデータと前記遅延された下位ビットデータを比較して下位ビットデータの差を求めて２値の差の値を第２基準値と比較する第２比較器と、第１及び第２比較器の比較結果により入力ラインからの上位ビットデータの修正の要否を決定する選択手段とを更に具備する。
【００３３】
本発明の第１実施例による液晶表示装置の駆動装置は、入力ラインからの入力データに含まれる上位ビットデータと下位ビットデータをそれぞれ遅延させるためのフレームメモリと、入力ラインからの上位ビットデータと遅延された上位ビットデータを比較して上位ビットデータの第１の差を求めて当該第１の差と第１基準値を比較する第１比較器と、入力ラインからの下位ビットデータと遅延された下位ビットデータを比較して下位ビットデータの第２の差を求めて当該第２の差を第２基準値と比較する第２比較器と、入力データを修正する修正器と、第１及び第２比較器の比較結果に基づいて、修正器により修正されたデータと入力ラインからのビデオデータの中のいずれか一つを選択するための選択手段とを具備する。
【００３４】
本発明の第２実施例による液晶表示装置の駆動装置は、第１基準値が「１」であることを特徴とする。
【００３５】
本発明の第１及び第２実施例による液晶表示装置の駆動装置は、第２基準値は観察者がグレースケール変化を感じることができる最小値に決定されることを特徴とする。
【００３６】
本発明の第２実施例による液晶表示装置の駆動装置において、修正器はルックアップテーブルを利用して前記上位ビットデータを修正することを特徴とする。
【００３７】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１の差が第２基準値と同一であり第２の差が前記第２基準値より小さいと前記修正器により修正されたデータを選択することを特徴とする。
【００３８】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１の差が前記第１基準値と異なる場合には、前記修正器により修正されたデータを選択することを特徴とする。
【００３９】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１の差が前記第１基準値と同一であり第２の差が第２基準値より大きいと入力ラインからの入力データを選択することを特徴とする。
【００４０】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１及び第２比較器の出力信号を論理演算するゲート素子と、ゲート素子の出力により修正器の出力及び入力ラインからの入力データの中のいずれか一つを選択するスイッチ素子とを具備することを特徴とする。
【００４１】
本発明の第２実施例による液晶表示装置の駆動装置は、修正されたデータと入力ラインからの入力データを液晶パネルのデータラインに供給するためのデータ駆動部と、液晶パネルのゲートラインにスキャニング信号を供給するためのゲート駆動部と、入力データを入力ラインに供給すると共にデータ駆動部とゲート駆動部を制御するためのタイミング制御器を更に具備する。
【００４２】
本発明の第３実施例による液晶表示装置の駆動装置は、修正されたデータと入力ラインからの入力データを前記液晶パネルのデータラインに供給するためのデータ駆動部と、液晶パネルのゲートラインにスキャニング信号を供給するためのゲート駆動部と、入力データを入力ラインに供給すると共に前記データ駆動部とゲート駆動部を制御するためのタイミング制御器を更に具備する。
【００４３】
本発明の第３実施例による液晶表示装置の駆動装置は、入力ラインから入力された入力データに含まれる上位ビットデータと下位ビットデータをそれぞれ遅延させるためのフレームメモリと、遅延された上位ビットデータから入力ラインから入力された上位ビットデータを減算して前記減算により得られた差を第１基準値と比較する第１比較器と、入力ラインから入力された下位ビットデータから遅延された下位ビットデータを減算して減算により得られた差を第２基準値と比較する第１比較器と、第１及び第２比較器の比較結果により入力ラインから入力される上位ビットデータに対する修正の要否を決定する第１論理素子と、入力ラインから入力された上位ビットデータから前記遅延された上位ビットデータを減算して減算により得られた差を前記第１基準値と比較する第３比較器と、遅延された下位ビットデータから入力ラインから入力された下位ビットデータを減算して減算により得られた差を前記第２基準値と比較する第４比較器と、第３及び第４比較器の比較結果により入力ラインからの上位ビットデータに対する修正の要否を決定する第２論理素子と、入力ラインからの上位ビットデータと遅延された上位ビットデータの変化により入力ラインからの上位ビットデータを修正する修正器と、前記第１及び第２論理素子の出力論理値により修正されたデータと入力ラインからの入力データの中のいずれか１つを選択するための選択手段とを具備する。
【００４４】
本発明の第３実施例による液晶表示装置の駆動装置において、第１及び第２論理素子はＡＮＤゲートであることを特徴とする。
【００４５】
本発明の第３実施例による液晶表示装置の駆動装置において、選択手段は、第１及び第２論理素子の出力信号の論理和を演算するＯＲゲートと、ＯＲゲートの制御により修正手段の出力及び入力ラインからの入力データの中のいずれか一つを選択するスイッチ素子とを更に具備する。
【００４６】
【作用】
本発明による液晶表示装置の駆動方法及び装置は、直前のフレームと現在のフレームで上位ビットデータと下位ビットデータそれぞれの変化量を考慮してデータ修正の要否を決定する。
【００４７】
【発明の実施の形態】
以下、図６乃至図１２を参照して本発明の好ましい実施例について説明する。
図６に示すように、本発明による液晶表示装置の駆動装置は、データライン（６５）とゲートライン（６６）が交差してその交差部に液晶セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液晶パネル（６７）と、液晶パネル（６７）のデータライン（６５）にデータを供給するためのデータ・ドライバ（６３）と、液晶パネル（６７）のゲートライン（６６）にスキャニングパルスを供給するためのゲート・ドライバ（６４）と、デジタル・ビデオ・データと同期信号（Ｈ、Ｖ）が供給されるタイミング・コントローラ（６１）と、タイミング・コントローラ（６１）とデータ・ドライバ（６３）の間に接続されて入力データ（ＲＧＢ）を修正するためのデータ修正部（６２）とを具備する。
【００４８】
液晶パネル（６７）は二枚のガラス基板の間に液晶が注入されて、その下部ガラス基板の上にデータライン（６５）とゲートライン（６６）が相互直交するように形成される。データライン（６５）とゲートライン（６６）上のデータを液晶セル（Ｃｌｃ）に供給する。このために、ＴＦＴのゲート電極はゲートライン（６６）に接続されて、ソース電極はデータライン（６５）に接続される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌｃ）の画素電極に接続される。
【００４９】
タイミング・コントローラ（６１）は、図示しないデジタル・ビデオ・カードから供給されるデジタル・ビデオ・データを再生列する。タイミング・コントローラ（６１）により再生されたデータ（ＲＧＢ data）は、データ修正部（６２）に供給される。また、タイミング・コントローラ（６１）は入力される水平／垂直同期信号（Ｈ、Ｖ）を利用してドットクロック（Ｄｃｌｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しないゲート・シフト・クロック（ＧＳＣ）、出力インエーブル／ディスエーブル信号のタイミング制御信号と極性の制御信号を生成して、データ・ドライバ（６３）とゲート・ドライバ（６４）を制御する。ドットクロック（Ｄｃｌｋ）と極性制御信号はデータ・ドライバ（６３）に供給されて、ゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）はゲート・ドライバ（６４）に供給される。
【００５０】
ゲート・ドライバ（６４）はタイミング・コントローラ（６１）から供給されるゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）に応答してスキャンパルス即ち、ゲート・ハイパルスを順次的に発生するシフト・レジスタと、スキャンパルスの電圧を液晶セル（Ｃｌｃ）の駆動に適合のレベルにシフトさせるためのレベル・シフトを含む。このスキャンパルスに応答してＴＦＴはターン・オンされてデータライン（６５）上のビデオ・データを液晶セル（Ｃｌｃ）の画素電極に供給する。
【００５１】
データ・ドライバ（６３）にはデータ修正部（６２）により修正された赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ（ＲＧＢ Mdata）が供給されると共に、タイミング・コントローラ（６１）からドットクロック（Ｄｃｌｋ）が入力される。このデータ・ドライバ（６３）はドットクロック（Ｄｃｌｋ）に合わせて赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ（ＲＧＢ Mdata）をラッチした後に、ラッチされたデータをアナログ・データに変換して１ライン分ずつデータライン（６５）に供給する。また、データ・ドライバ（６３）は修正データに対応するガンマ電圧をデータライン（６５）に供給することもできる。
【００５２】
データ修正部（６２）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれで上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＭＳＢ）を比較することで入力データのグレースケール変化を検出する。そしてデータ修正部（６２）は検出されたグレースケール変化の大きさによりデータの修正の要否を決定する。
【００５３】
データ修正部（６２）に入力されるデータ（ＲＧＢ data）の表現の可能なグレースケール範囲が０〜２５５であり、図７のように８ビットである時、データ修正部（６２）の修正アルゴリズムを図８に対応させて段階的に説明すると次のようになる。
【００５４】
直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）で上位ビットデータ（ＭＳＢ）はｂ４〜ｂ７ビットであり下位ビットデータ（ＬＳＢ）はｂ０〜ｂ３の４ビットである。直前のフレーム（Ｆｎ−１）の上位ビットデータ（ＭＳＢ）は「ａ」であり、その下位ビットデータ（ＬＳＢ）は「ｃ」である。そして現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）は「ｂ」であり、その下位ビットデータ（ＬＳＢ）は「ｄ」である。
【００５５】
図８は本発明の第１実施例によるデータ修正部の制御手順を表す。
図８に示すように、データ修正部（６２）は現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で上位ビットデータ（ｂ、ａ）の差即ち、グレースケール変化（｜ｂ−ａ｜）を検出する。さらにデータ修正部（６２）は現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ＬＳＢ）の差（｜ｄ−ｃ｜）を検出する。
【００５６】
データ修正部（６２）は現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で上位ビットデータ（ａ、ｂ）のデータ値の変化を判断する（Ｓ８１段階）。上位ビットデータ（ａ、ｂ）のデータ値が変化がないか（ｂ−ａ＝０）、変化するビットが２以上（｜ｂ−ａ｜＞１）であれば、データ修正部（６２）はＳ８３段階に分岐して表１のようなルックアップテーブルを利用してデータを修正する。
【００５７】
これとは異なり、Ｓ８１段階でデータ値が変化する上位ビットデータ（ａ、ｂ）のビット値が１であれば（｜ｂ−ａ｜＝１）、現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ｃ、ｄ）のデータ値の変化するビット値を判断する（Ｓ８２段階）。現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ｃ、ｄ）のグレースケール値の差が所定の基準値「ｋ」より小さいと、ルックアップテーブルを利用してデータを修正する（Ｓ８３段階）。これとは異なり、現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ｃ、ｄ）のグレースケール値の差が基準値（ｋ）以上であれば、データ修正部（６２）は入力データ（ＲＧＢ data）を修正せずにそのまま出力する（Ｓ８４段階）。ここで、「ｋ」は、下位ビットデータ（ＬＳＢ）の値を考慮して観察者が視覚的にフレーム間のグレースケール変化を認知することができる程度即ち、最小認知のグレースケールの変化値に設定する。このｋは、例えば、「１２」に設定することができる。このような下位ビットデータ（ｃ、ｄ）の比較基準値（ｋ）は、下位ビットデータ（ｃ、ｄ）の値と観察者の視覚認知の特性により異なってもよい。
【００５８】
結果的に、データ修正部（６２）は、下位ビットデータ（ＬＳＢ）のグレースケール値の変化に基づき、上位ビットデータ（ａ、ｂ）の変化するビット値が１より大きい時、データ修正を実施する。また、データ修正部（６２）は、上位ビットデータ（ａ、ｂ）の値の変化するビット値が１であって、下位ビットデータ（ｃ、ｄ）の変化するビット値が所定の基準値（ｋ）より小さい時にデータ修正を実施する。これに反して、データ修正部（６２）は上位ビットデータ（ａ、ｂ）で変化するビット値が１であって、下位ビットデータ（ｃ、ｄ）の変化するビット値が基準値（ｋ）より大きい時にデータ修正を実施せずに入力データをデータドライバ（３２）にバイパスさせる。
【００５９】
図９に示すように、本発明の第１実施例によるデータ修正部（６２）は、タイミング・コントローラ（６１）からデータ（ＲＧＢ data）が入力されるフレーム・メモリ（９１）と、上位ビットデータ（ＭＳＢ）を修正するためのルックアップテーブル（９５）と、修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）の中の一つを選択するためのマルチプレックサ（以下、′ＭＵＸ′という）（９６）と、フレーム・メモリ（９１）とＭＵＸ（９６）の間に接続された第１比較器（９２）、第２比較器（９３）及びＯＲゲート（９４）とを具備する。
【００６０】
フレーム・メモリ（９１）はタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）と下位ビット出力バスライン（９８）に共通に接続されてタイミング・コントローラ（６１）から入力される上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＬＳＢ）を一フレームの期間の間に格納する。そしてフレーム・メモリ（９１）はフレーム毎に格納された上位ビットデータ（ＭＳＢ）をルックアップテーブル（９５）と第２比較器（９３）に供給すると共に、下位ビットデータ（ＬＳＢ）を第１比較器（９２）に供給する。
【００６１】
ルックアップテーブル（９５）はタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）から入力される現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）とフレームメモリ（９１）の上位ビット出力バスライン（１０１）から入力される直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）の変化の有無により下の関係式１乃至３のように現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）を修正する。
ＶＤｎ ＜ ＶＤｎ−１ ---＞ ＭＶＤｎ ＜ ＶＤｎ --------式１
ＶＤｎ ＝ ＶＤｎ−１ ---＞ ＭＶＤｎ ＝ ＶＤｎ，--------式２
ＶＤｎ ＞ ＶＤｎ−１ ---＞ ＭＶＤｎ ＞ ＶＤｎ．--------式３
式１乃至式３において、ＶＤｎ−１は直前のフレームのデータ電圧、ＶＤｎは現在のフレームのデータ電圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。
【００６２】
第１比較器（９２）はタイミング・コントローラ（６１）の下位ビット出力バスライン（９８）から入力される現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）とフレーム・メモリ（９１）の下位ビット出力バスライン（１０２）から入力される直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）の間の差の値を算出する。そして第１比較器（９２）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の下位ビットデータ（ｃ、ｄ）の差を基準値（ｋ）と比較する。直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）より小さければ、第１比較器（９２）はハイ論理「１」をＯＲゲート（９４）の第１入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）以上であると、第１比較器（９２）はロー論理「０」をＯＲゲート（９４）の第１入力端子に供給する。
【００６３】
第２比較器（９３）はタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）から入力される現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）とフレーム・メモリ（９１）の上位ビット出力バスライン（１０１）から入力される直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）の間の差の値を算出する。そして第２比較器（９３）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の上位ビットデータ（ａ、ｂ）の差を「１」と比較する。直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の上位ビットデータ（ａ、ｂ）の差が「１」でなければ、ハイ論理「１」をＯＲゲート（９４）の第２入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の上位ビットデータ（ａ、ｂ）の差の値が「１」であれば、ロー論理「０」をＯＲゲート（９４）の第２入力端子に供給する。
【００６４】
ＯＲゲート（９４）はＭＵＸ（９６）と第１及び第２比較器（９２、９３）の間に接続されて第１及び第２比較器（９２、９３）の出力信号に対して論理和の演算を遂行してその結果によりＭＵＸ（９６）を制御する。論理和の演算により、ＯＲゲート（９４）は上位ビットデータ（ａ、ｂ）の差の値が「１」でない場合に、ハイ論理「１」を出力する。そしてＯＲゲート（９４）は上位ビットデータ（ａ、ｂ）の差の値が「１」である場合に、下位ビットデータ（ｃ、ｄ）の変化量によりハイ論理「１」かロー論理「０」を選択する。上位ビットデータ（ａ、ｂ）の差の値が「１」であり、下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）より小さければ、ＯＲゲート（９４）は、ハイ論理「１」を出力する。これに反して、上位ビットデータ（ａ、ｂ）の差の値が「１」であり、下位ビットデータ（ｃ、ｄ）の差の値が所定の基準値（ｋ）以上だと、ＯＲゲート（９４）はロー論理「０」を出力する。
【００６５】
ＭＵＸ（９６）にはルックアップテーブル（９５）により修正された上位ビットデータ（ｍｂ）とタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）を経由して入力される上位ビットデータ即ち、修正されない上位ビットデータ（ｂ）が入力される。このＭＵＸ（９６）はＯＲゲート（９４）の出力信号により制御されて修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）の中の一つを選択する。ＯＲゲート（９４）の出力信号がハイ論理「１」であれば、ＭＵＸ（９６）はルックアップテーブル（９５）により修正された上位ビットデータ（ｍｂ）を出力する。ＯＲゲート（９４）の出力信号がロー論理「０」であれば、ＭＵＸ（９６）は修正されない上位ビットデータ（ｂ）を出力する。従って、ＭＵＸ（９６）は上位ビットデータ（ａ、ｂ）の差の値が「１」でないか、その差の値が「１」であるが下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）より小さい場合に修正された上位ビットデータ（ｍｂ）を出力する。そしてＭＵＸ（９６）は上位ビットデータ（ａ、ｂ）の差の値が「１」であり下位ビットデータ（ｃ、ｄ）差の値が基準値（ｋ）以上の場合に修正されない上位ビットデータ（ａ、ｂ）を出力する。
【００６６】
データ修正部（６２）から出力される上位ビットデータ（ｍｂまたはｂ）と下位ビットデータ（ＬＳＢ：ｄ）は組み合わされてデータドライバ（６３）に供給される。
【００６７】
このように実際のデータ変化量に基づいてデータ修正とデータバイパスが選択されるために、ルックアップテーブルは実際のデータ変化量により図１０のように修正対象データ領域と非修正対象データ領域に分けられることができる。
【００６８】
自然なグレースケール画像を表示するために、図１０で第１及び第４データ領域（Ｓ１、Ｓ４）に含まれるデータは、関係式１乃至３に基づいて修正されるべきであり、第２及び第３データ領域（Ｓ２、Ｓ３）は修正されずにバイパスされなければならない。
【００６９】
従って、修正対象データ領域と非修正対象データ領域の判断仮定が必要である。
【００７０】
図１１は本発明の第２実施例によるデータ修正部（６２）の制御手順を表す。
図１１において、図１０のルックアップテーブルを参照してデータ修正部（６２）の制御手順を説明する。
【００７１】
図１１に示すように、データ修正部（６２）は直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算する。続いて、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」であるか否かを判断する（Ｓ１１１段階）。
【００７２】
Ｓ１１１段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」である場合には、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）より大きいか否かを判断する（Ｓ１１２段階）。即ち、Ｓ１１１段階で現在のフレーム（Ｆｎ）に入力されるデータが、直前のフレーム（Ｆｎ−１）より小さい第１及び第２データ領域（Ｓ１、Ｓ２）にあると判断されると、データ修正部（６２）はＳ１１２段階を遂行する。
【００７３】
Ｓ１１２段階で、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）以下であると判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正する（Ｓ１１３段階）。即ち、Ｓ１１２段階は現在のフレーム（Ｆｎ）で入力されるデータが直前のフレーム（Ｆｎ−１）で入力されたデータより小さく、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）以下であるルックアップテーブルの第１データ領域（Ｓ１）に含まれるか否かを判断する。
【００７４】
Ｓ１１２段階で、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）より大きいと判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正せずに出力ラインにバイパスさせる（Ｓ１１４段階）。即ち、データ修正部（６２）はＳ１１２段階で現在のフレーム（Ｆｎ）に入力されるデータが直前のフレームで入力されたデータより小さく、基準値（ｋ）より大きいルックアップテーブルの第１データ領域（Ｓ１）に含まれる場合には、現在入力されるデータをバイパスさせる。
【００７５】
Ｓ１１１段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」でない場合、即ち、現在入力されるデータが直前のフレーム（Ｆｎ−１）のデータより小さくない場合に、データ修正部（６２）はＳ１１５段階を遂行する。
【００７６】
Ｓ１１５段階で、データ修正部（６２）は現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算する。続いて、現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値が「１」であるか否かを判断する。
【００７７】
Ｓ１１５段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から減算した値が「１」である場合には、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）より大きいか否かを判断する。（Ｓ１１６段階）即ち、Ｓ１１５段階で現在のフレーム（Ｆｎ）に入力されるデータが直前のフレーム（Ｆｎ−１）より大きい第３及び第４データ領域（Ｓ３、Ｓ４）にあると判断されると、データ修正部（６２）はＳ１１６段階を遂行する。
【００７８】
Ｓ１１５段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から減算した値が「１」と異なる場合にもデータ修正部（６２）はＳ１１７段階に分岐する。
【００７９】
Ｓ１１６段階で、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）より大きいと判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正せずに出力ラインにバイパスさせる（Ｓ１１４段階）。即ち、Ｓ１１６段階は現在のフレーム（Ｆｎ）で入力されるデータが直前のフレーム（Ｆｎ−１）で入力されたデータより大きく、基準値（ｋ）より大きいルックアップテーブルの第３データ領域（Ｓ３）に含まれたか否かを判断する。
【００８０】
Ｓ１１６段階で、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）以下であると判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正する（Ｓ１１７段階）。即ち、データ修正部（６２）はＳ１１６段階で現在のフレーム（Ｆｎ）で入力されるデータが直前のフレームで入力されたデータより大きく、基準値（ｋ）以下であるルックアップテーブルの第４データ領域（Ｓ４）に含まれる場合に、現在入力されるデータを修正する。
【００８１】
図１２に示すように、本発明の第２実施例によるデータ修正部（６２）はタイミング・コントローラ（６１）からデータ（ＲＧＢ data）が入力されるフレーム・メモリ（１２１）と、上位ビットデータ（ＭＳＢ）を修正するためのルックアップ・テーブル（１２９）と、修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）の内のいずれか１つを選択するためのＭＵＸ（１３０）と、フレーム・メモリ（１２１）とＭＵＸ（１３０）の間に接続された第１乃至第４比較器（１２２乃至１２５）、第１及び第２ＡＮＤゲート（１２６−１２７）及びＯＲゲート（１２８）とを具備する。
【００８２】
フレーム・メモリ（１２１）はタイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）と下位ビット出力バスライン（１３１）に共通に接続されてタイミング・コントローラ（６１）から入力される上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＬＳＢ）を１フレームの期間の間だけ格納する。フレーム・メモリ（１２１）はフレーム毎に格納された上位ビットデータ（ＭＳＢ）をルックアップテーブル（１２９）と第１及び第３比較器（１２２−１２４）に供給すると共に、下位ビットデータ（ＬＳＢ）を第２及び第４比較器（１２３−１２５）に供給する。
【００８３】
ルックアップテーブル（１２９）はタイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）から入力される現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）とフレームメモリ（１２１）の上位ビット出力バスライン（１３４）から入力される直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）の変化の有無により関係式１乃至３のように現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）を修正する。
【００８４】
第１比較器（１２２）にはフレーム・メモリ（１２１）の上位ビット出力バスライン（１３４）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）が入力されると同時に、タイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）が入力される。この第１比較器（１２２）は直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値を算出して、その算出された値を「１」と比較する。直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」であれば、第１比較器（１２２）はハイ論理「１」を第１ＡＮＤゲート（１２６）の第１入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」と異なると、第１比較器（１２２）はロー論理「０」を第１ＡＮＤゲート（１２６）の第１入力端子に供給する。
【００８５】
第２比較器（１２３）にはフレーム・メモリ（１２１）の下位ビット出力バスライン（１３３）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）が入力されると同時に、タイミング・コントローラ（６１）の下位ビット出力バスライン（１３１）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）が入力される。この第２比較器（１２３）は現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値を算出して、その算出された値と比較する。現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）より大きいと、第２比較器（１２３）はハイ論理「１」を第１ＡＮＤゲート（１２６）の第２入力端子に供給する。これとは異なり、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）以下であれば、第２比較器（１２３）はロー論理「０」を第１ＡＮＤゲート（１２６）の第２入力端子に供給する。
【００８６】
第１ＡＮＤゲート（１２６）は第１及び第２比較器（１２２−１２３）から入力される２つの信号の論理和を演算する。第１及び第２比較器（１２２−１２３）の出力信号がすべてハイ論理「１」であれば即ち、現在入力されるデータがルックアップテーブルの第２領域（Ｓ２）に含まれると判断されると、第１ＡＮＤゲート（１２６）はハイ論理「１」の出力信号を発生する。第１比較器（１２２）の出力信号がロー論理「０」であれば、第１ＡＮＤゲート（１２６）は第２比較器（１２３）の出力信号の論理値と無関係にロー論理「０」の出力信号を発生する。また、第１比較器（１２２）の出力信号がハイ論理「１」であり第２比較器（１２３）の出力信号がロー論理「０」である場合に即ち、現在入力されるデータがルックアップテーブルの第１データ領域（Ｓ１）に含まれると判断されると、第１ＡＮＤゲート（１２６）はロー論理「０」の出力信号を発生する。
【００８７】
第３比較器（１２４）にはフレーム・メモリ（１２１）の上位ビット出力バスライン（１３４）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ａ）が入力されると同時に、タイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）が入力される。この第３比較器（１２４）は現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値を算出して、その算出された値を「１」と比較する。現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値が「１」であれば、第３比較器（１２４）はハイ論理「１」を第２ＡＮＤゲート（１２７）の第１入力端子に供給する。これとは異なり、現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値が「１」と異なると、第３比較器（１２４）はロー論理「０」を第２ＡＮＤゲート（１２７）の第１入力端子に供給する。
【００８８】
第４比較器（１２５）にはフレーム・メモリ（１２１）の下位ビット出力バスライン（１３３）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）が入力されると同時に、タイミング・コントローラ（６１）の下位ビット出力バスライン（１３１）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）が入力される。この第４比較器（１２５）は直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値を算出して、その算出された値と比較する。直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）より大きいと、第４比較器（１２５）はハイ論理「１」を第２ＡＮＤゲート（１２７）の第２入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）以下であれば、第４比較器（１２５）はロー論理「０」を第２ＡＮＤゲート（１２７）の第２入力端子に供給する。
【００８９】
第２ＡＮＤゲート（１２７）は第３及び第４比較器（１２４−１２５）から入力される２つの信号の論理和を演算する。第３及び第４比較器（１２４−１２５）の出力信号がすべてハイ論理「１」であれば即ち、現在入力されるデータがルックアップテーブルの第３領域（Ｓ３）に含まれると判断されると、第２ＡＮＤゲート（１２７）はハイ論理「１」の出力信号を発生する。第３比較器（１２４）の出力信号がロー論理「０」であれば、第２ＡＮＤゲート（１２７）は第４比較器（１２５）の出力信号の論理値と無関係にロー論理「０」の出力信号を発生する。また、第３比較器（１２４）の出力信号がハイ論理「１」であり第４比較器（１２５）の出力信号がロー論理「０」である場合に即ち、現在入力されるデータがルックアップテーブルの第４データ領域（Ｓ４）に含まれると判断されると、第２ＡＮＤゲート（１２７）はロー論理「０」の出力信号を発生する。
【００９０】
ＯＲゲート（１２８）にはＭＵＸ（１３０）と第１及び第２ＡＮＤゲート（１２６−１２７）の間に接続されて第１及び第２ＡＮＤゲート（１２６−１２７）の出力信号に対して論理和の演算を遂行してその結果値によりＭＵＸ（１３０）を制御する。論理和の演算により、ＯＲゲート（１２８）は第１及び第２ＡＮＤゲート（１２６−１２７）の出力信号の中に少なくともいずれか１つの論理値がハイ論理「１」である場合にハイ論理「１」の出力信号を発生する。換言すれば、ＯＲゲート（１２８）は現在入力されるルックアップテーブルの第２データ領域（Ｓ２）か第３データ領域（Ｓ３）に含まれる場合にハイ論理「１」の出力信号を発生する。第１及び第２ＡＮＤゲート（１２６−１２７）の出力信号すべてがロー論理「０」である場合に即ち、現在入力されるデータがルックアップテーブルの第１データ領域（Ｓ１）か第４データ領域（Ｓ４）に含まれる場合に、ＯＲゲート（１２８）はロー論理「０」の出力信号を発生する。
【００９１】
ＭＵＸ（１３０）にはルックアップテーブル（１２９）により修正された上位ビットデータ（ｍｂ）とタイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）を経由して入力される上位ビットデータ（ＭＳＢ）即ち、修正されない上位ビットデータ（ｂ）が入力される。このＭＵＸ（１３０）はＯＲゲート（１２８）の出力信号により制御されて修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）を選択する。ＯＲゲート（１２８）の出力信号がハイ論理「１」であれば、ＭＵＸ（１３０）は修正されない上位ビットデータ（ｂ）を出力する。ＯＲゲート（１２８）の出力信号がロー論理「０」であれば、ＭＵＸ（１３０）はルックアップテーブル（１２９）により修正された上位ビットデータ（ｍｂ）を出力する。従って、ＭＵＸ（１３０）は現在入力されるデータがルックアップテーブルの第２及び第３データ領域（Ｓ２、Ｓ３）に含まれると判断されると、修正されない上位ビットデータ（ｂ）を選択し、現在入力されるデータがルックアップテーブルの第１及び第４データ領域（Ｓ１、Ｓ４）に含まれると判断されると、修正された上位ビットデータ（ｍｂ）を選択する。
【００９２】
このようにＭＵＸ（１３０）により選択された上位ビットデータ（ｂまたはｍｂ）はタイミング・コントローラ（６１）の下位ビット出力バスライン（１３１）を経由してバイパスされた下位ビットデータ（ＬＳＢ：ｄ）と組み合わされてデータドライバ（６３）に供給される。
【００９３】
本発明の液晶表示装置の色修正方法及び装置は実施例でルックアップテーブルの大きさを小さくするために上位ビットデータ（ＭＳＢ）の修正だけを修正対象に選択した。ルックアップテーブルの大きさがやや大きくなるが、上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＬＳＢ）すべてを修正することができるのは勿論である。
【００９４】
【発明の効果】
上述のように、本発明による液晶表示装置の駆動方法及び装置は直前のフレームと現在のフレームで上位ビットデータと下位ビットデータそれぞれの変化量を考慮してデータの修正の要否を決定することで画質低下を防ぐことができる。更に、本発明による液晶表示装置の駆動方法及び装置は現在入力されるデータが修正対象であるかどうかを正確に判断して修正の要否を決定する。
【００９５】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。例えば、図６に図示されたデータ修正部はタイミング・コントローラの前段に設置されてタイミング・コントローラに入力されるデータを修正することもできる。また、データ修正部はルックアップテーブル以外にもプログラムとこれを実行するためのマイクロプロセッサのように異なる形態で具現することもできる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図１】 図１は通常の液晶表示装置においてデータによる輝度変化を表す波形図である。
【図２】 図２は従来の高速駆動方法においてデータ修正による輝度変化の一例を表す波形図である。
【図３】 図３は従来の高速の駆動装置を表すブロック図である。
【図４】 図４は従来の高速の駆動装置において上位ビットデータの修正を表す図面である。
【図５】 図５は従来の高速の駆動装置において過度なデータ修正を表す図面である。
【図６】 図６は本発明の実施例による液晶表示装置の駆動装置を表すブロック図である。
【図７】 図７は図６に図示されたデータ修正部に入力されるデータを表す図面である。
【図８】 図８は本発明の第１実施例によるデータ修正部の制御手順を段階的に表す流れ図である。
【図９】 図９は本発明の第１実施例によるデータ修正部を詳細に表すブロック図である。
【図１０】 図１０は本発明の実施例による液晶表示装置の駆動方法及び装置のルックアップテーブルにおいて修正対象のデータ領域と非修正対象のデータ領域を表す図面である。
【図１１】 図１１は本発明の第２実施例によるデータ修正部の第２実施例による制御手順を段階的に表す流れ図である。
【図１２】 図１２は本発明の第２実施例によるデータ修正部を詳細に表すブロック図である。
【符号の説明】
３２、９７、１３２、１３４：上位ビット出力バスライン
３３、９１、１２１：フレーム・メモリ
３４、９５、１２９：ルックアップ・テーブル
６１：タイミング・コントローラ
６２：データ修正部
６３：データドライバ
６４：ゲートドライバ
６５：データライン
６６：ゲートライン
６７：液晶パネル
９２、１２２：第１比較器
９３、１２３：第２比較器
９４、１２８、１３１、１３３：下位ビット出力バスライン
９６、１３０：ＭＵＸ
１２４：第３比較器
１２５：第４比較器
１２６：第１ＡＮＤゲート
１２７：第２ＡＮＤゲート
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に画質低下を防止した液晶表示装置、その製造方法及び当該方法を実施するための装置に関するものである。
【０００２】
【従来の技術】
通常的に液晶表示装置は、ビデオ信号により液晶セルの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置は、動映像表示に好適である。アクティブマトリックスタイプの液晶表示装置に使用されるスイッチング素子としては主に薄膜トランジスタ（Thin Film Transistor：以下、″ＴＦＴ″という）が利用されている。
【０００３】
液晶表示装置は、数式１及び２で分かるように、液晶の固有の粘性と弾性の特性に起因して応答速度が遅いのが欠点である。
【数１】
【０００４】
【数２】
【０００５】
ＴＮモードの液晶応答速度は、液晶材料の物性とセル・ギャップにより異なるが、通常は、ライジング・タイムが２０〜８０ｍｓ、フォーリング・タイムが２０〜３０ｍｓである。このような液晶の応答速度は、動映像の１フレーム期間（ＮＴＳＣ−１６．６７ｍｓ）より長いので、図１のように液晶セルに充電される電圧が所望の電圧に到達する前に次のフレームに進行することに起因して動映像で画面がぼんやり霞むモーション・ブラーリング現象が現れる。
【０００６】
図１に示したように、従来の液晶表示装置は、動映像を表示する際に、応答速度が遅いために異なるレベルにデータ（ＶＤ）が変化する時、それに対応する表示輝度（ＢＬ）が所望の輝度に到達できず、所望の色と輝度を表現できない。その結果、液晶表示装置には動画像でモーション・ブラーリング現象が表れ、明暗比の低下により表示品位が低下する。
【０００７】
液晶表示装置の応答速度のこのような遅さを解決するために、アメリカ特許第５，４９５，２６５号とＰＣＴ国際公開番号ＷＯ９９/０５５６７には、ルックアップテーブルを利用してデータの変化の有無によりデータを修正する発明（以下、「高速駆動」という）が提案されている。この高速駆動方法は図２のような原理でデータを修正する。
【０００８】
図２を参照すると、従来の高速駆動方法は入力データ（ＶＤ）を修正して修正データ（ＭＶＤ）を液晶セルに印加して望む輝度（ＭＢＬ）を得る。この高速駆動方法は１フレーム期間中に入力データの輝度値に対応して望む輝度が得られるようにデータの変化の有無に基づいて数式１で｜Ｖ２ ａ−Ｖ２ Ｆ｜を大きくすることで液晶の応答速度を加速する。従って、高速駆動方法を利用する液晶表示装置は、液晶の遅い速度をデータ値の修正によって補償して、動画像表示におけるモーション・ブラーリング現象を緩和して望む色と輝度で画像を表示することができる。
【０００９】
図３に示したように、従来の高速駆動装置は、上位ビット出力バスライン（３２）に接続されたフレームメモリ（３３）と、上位ビット出力バスライン（３２）とフレームメモリ（３３）の出力端子に共通に接続されたルックアップテーブル（３４）とを具備する。
【００１０】
フレームメモリ（３３）は上位ビットデータ（ＭＳＢ）を１フレーム期間の間だけ格納して、格納されたデータをルックアップテーブル（３４）に供給する。ここで、上位ビットデータ（ＭＳＢ）は、上位３ビットか４ビットに設定されるが、５ビットまたは６ビットに設定することもできる。
【００１１】
ルックアップテーブル（３４）は、上位ビット出力バスライン（３２）から入力される現在のフレーム（Ｆｎ）の上位ビットデータと、フレームメモリ（３３）から入力される直前のフレーム（Ｆｎ−１）の上位データを、表１のような修正データテーブルにマッピングして修正データ（Mdata）を出力する。このように修正されたビットデータ（Mdata）は修正されない下位ビットデータと加算される。
【００１２】
最上位ビットデータ（ＭＳＢ）を４ビットに限定した場合に、高速駆動方法のルックアップテーブルは下の表１及び表２のようになる。
【表１】
表１及び表２において、左側の列は直前のフレーム（Ｆｎ−１）のデータ電圧（ＶＤｎ−１）であり、最も上の行は現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）である。表１は最上位４ビット（２ ０ ，２ １ ，２ ２ ，２ ３ ）を十進数で表現したルックアップテーブル情報である。表２は８ビットのデータの中に最上位の４ビットの加重値（２ ４ ，２ ５ ，２ ６ ，２ ７ ）を適用した場合のルックアップテーブル情報である。
【００１４】
上位ビットデータ（ＭＳＢ）を４ビットに構成して直前のフレーム（Ｆｎ−１）の上位ビットデータ（ＭＳＢ）と現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）がそれぞれ図４に示すものであれば、ルックアップテーブル（３４）により修正されたデータ（Mdata）は現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）より大きくなる。
【００１５】
しかし従来の高速駆動装置は、図５のように直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）のデータがわずかに変化する場合に、修正データ（Mdata）の値が実際の変化量より過度に大きく変化する問題がある。
【００１６】
図５を参照すると、直前のフレーム（Ｆｎ−１）のデータグレースケール値「０００１１１１１」は現在のフレーム（Ｆｎ）で「００１０００００」に変化する。これを高速駆動のために表１のような修正テーブルによって修正すると、上位ビットデータの値が増加して「００１１００００」に変化する。しかし、実際には直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）のグレースケール値の差が十進数において「１」即ち、直前のフレーム（Ｆｎ−１）のグレースケール値「３１」が現在のフレーム（Ｆｎ）における「３２」にわずかに変化しただけであるが、これを表１のような修正テーブルによって修正すれば、値は「４８」に修正される。従って、実際にはグレースケール変化が殆どない画像であるにもかかわらず、高速駆動のためのデータ修正によりグレースケール値の差が「１７」に拡大される。
【００１７】
このように実際のグレースケール値と大きく異なる値に修正されると、必要以上に液晶セルに過度な電圧が印加されるために、データの変化が生じる部分で明るい帯が現れることになる。
【００１８】
【発明が解決しようとする課題】
従って、本発明の目的は、画質低下を防ぐようにした液晶表示装置の駆動方法および当該方法を実行する装置を提供することである。
【００１９】
【課題を解決するための手段】
前記目的を達成するために、本発明の第１実施例による液晶表示装置の駆動方法は、ビデオデータを上位ビットデータと下位ビットデータに分割する段階と、上位ビットデータと前記下位ビットデータの変化を検出する段階と、前記上位ビットデータの変化量を第１基準値と比較する段階と、下位ビットデータの変化量を第２基準値と比較する段階と、比較結果によりビデオデータの修正の要否を決定する段階を含むことを特徴とする液晶表示装置の駆動方法を提案する。
【００２０】
本発明の第１実施例による液晶表示装置の駆動方法において、変化を検出する段階は、上位ビットデータと下位ビットデータを遅延させる段階と、遅延されていない上位ビットデータと前記遅延された上位ビットデータの間の差を算出する段階と、遅延されていない前記下位ビットデータと遅延された下位ビットデータの差を算出する段階を含む。
【００２１】
本発明の第２実施例による液晶表示装置の駆動方法は、入力ラインからの入力データを上位ビットデータと下位ビットデータに分割する段階と、現在のフレームと直前のフレームの間の前記上位ビットデータと前記下位ビットデータの変化を検出する段階と、上位ビットデータの変化量を第１基準値と比較する段階と、下位ビットデータの変化量を第２基準値と比較する段階と、上位ビットデータの変化量が第１基準値と同一であり下位ビットデータの変化量が前記第２基準値より小さいときに前記入力データを修正する段階と、上位ビットデータの変化量が第１基準値と同一であり下位ビットデータの変化量が第２基準値より同じかあるいは大きいときに入力データを供給する段階を含む。
【００２２】
本発明の第２実施例による液晶表示装置の駆動方法は、上位ビットデータの変化量が前記第１基準値と異なる場合に前記入力データを修正する段階を更に含む。
【００２３】
本発明の第２実施例による液晶表示装置の駆動方法において、データを修正する段階は前記上位ビットデータを修正することを特徴とする。
【００２４】
本発明の第１及び第２実施例による液晶表示装置の駆動方法において、第１基準値は「１」であることを特徴とする。
【００２５】
本発明の第３実施例による液晶表示装置の駆動方法は、入力ラインからの入力データを上位ビットデータと下位ビットデータに分割する段階と、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるかどうかを判断する段階と、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるときは現在の上位ビットデータと直前の上位ビットデータの差を第１基準値と比較する段階と、第１基準値との比較結果により現在の上位ビットデータの修正の要否を決定する段階と、現在の上位ビットデータがルックアップテーブルの第２データ領域に含まれるか否かを判断する段階と、現在の上位ビットデータがルックアップテーブルの第２データ領域に含まれるときは現在の下位ビットデータと直前の下位ビットデータの差を第２基準値と比較する段階と、前記第２基準値との比較結果により前記現在の上位ビットデータの修正の要否を決定する段階を含む。
【００２６】
本発明の第３実施例による液晶表示装置の駆動方法において、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるか否かを判断する段階は、現在の上位ビットデータの値が直前の上位ビットデータの値より大きいと直前の上位ビットデータを現在の上位ビットデータから減算する段階と、直前の上位ビットデータから現在の上位ビットデータを減算した値が「１」か否かを判断する段階を含む。
【００２７】
本発明の第３実施例による液晶表示装置の駆動方法において、現在の上位ビットデータがルックアップテーブルの第１データ領域に含まれるか否かを判断する段階は、直前の上位ビットデータが現在の上位ビットデータより大きいときに現在の上位ビットデータから直前の上位ビットデータを減算する段階と、現在の上位ビットデータから直前の上位ビットデータを減算した値が「１」か否かを判断する段階を含む。
【００２８】
本発明の第３実施例による液晶表示装置の駆動方法は直前の下位ビットデータと現在の下位ビットデータの間の差が第１基準値と異なるときに、前記現在の上位ビットデータを修正することを特徴とする。
【００２９】
本発明の第３実施例による液晶表示装置の駆動方法は、第１基準値が「１」であることを特徴とする。
【００３０】
本発明の第３実施例による液晶表示装置の駆動方法は、第２基準値は観察者がグレースケール変化を感じることができる最小値に決定されていることを特徴とする。
【００３１】
本発明の第３実施例による液晶表示装置の駆動方法において、直前の上位ビットデータと前記現在の上位ビットデータの間の第１の差の値が第１基準値と同一であり、直前の下位ビットデータと現在の下位ビットデータの第２の差の値が第２基準値より小さいときに現在の上位ビットデータを修正することを特徴とする。
【００３２】
本発明の第１実施例による液晶表示装置の駆動装置は、入力ラインからの入力データに含まれた上位ビットデータと下位ビットデータをそれぞれ遅延させるためのフレームメモリと、入力ラインからの上位ビットデータと遅延された上位ビットデータを比較して前記上位ビットデータの差を求めて第１の差を第１基準値を比較する第１比較器と、入力ラインからの下位ビットデータと前記遅延された下位ビットデータを比較して下位ビットデータの差を求めて２値の差の値を第２基準値と比較する第２比較器と、第１及び第２比較器の比較結果により入力ラインからの上位ビットデータの修正の要否を決定する選択手段とを更に具備する。
【００３３】
本発明の第１実施例による液晶表示装置の駆動装置は、入力ラインからの入力データに含まれる上位ビットデータと下位ビットデータをそれぞれ遅延させるためのフレームメモリと、入力ラインからの上位ビットデータと遅延された上位ビットデータを比較して上位ビットデータの第１の差を求めて当該第１の差と第１基準値を比較する第１比較器と、入力ラインからの下位ビットデータと遅延された下位ビットデータを比較して下位ビットデータの第２の差を求めて当該第２の差を第２基準値と比較する第２比較器と、入力データを修正する修正器と、第１及び第２比較器の比較結果に基づいて、修正器により修正されたデータと入力ラインからのビデオデータの中のいずれか一つを選択するための選択手段とを具備する。
【００３４】
本発明の第２実施例による液晶表示装置の駆動装置は、第１基準値が「１」であることを特徴とする。
【００３５】
本発明の第１及び第２実施例による液晶表示装置の駆動装置は、第２基準値は観察者がグレースケール変化を感じることができる最小値に決定されることを特徴とする。
【００３６】
本発明の第２実施例による液晶表示装置の駆動装置において、修正器はルックアップテーブルを利用して前記上位ビットデータを修正することを特徴とする。
【００３７】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１の差が第２基準値と同一であり第２の差が前記第２基準値より小さいと前記修正器により修正されたデータを選択することを特徴とする。
【００３８】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１の差が前記第１基準値と異なる場合には、前記修正器により修正されたデータを選択することを特徴とする。
【００３９】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１の差が前記第１基準値と同一であり第２の差が第２基準値より大きいと入力ラインからの入力データを選択することを特徴とする。
【００４０】
本発明の第２実施例による液晶表示装置の駆動装置において、選択手段は第１及び第２比較器の出力信号を論理演算するゲート素子と、ゲート素子の出力により修正器の出力及び入力ラインからの入力データの中のいずれか一つを選択するスイッチ素子とを具備することを特徴とする。
【００４１】
本発明の第２実施例による液晶表示装置の駆動装置は、修正されたデータと入力ラインからの入力データを液晶パネルのデータラインに供給するためのデータ駆動部と、液晶パネルのゲートラインにスキャニング信号を供給するためのゲート駆動部と、入力データを入力ラインに供給すると共にデータ駆動部とゲート駆動部を制御するためのタイミング制御器を更に具備する。
【００４２】
本発明の第３実施例による液晶表示装置の駆動装置は、修正されたデータと入力ラインからの入力データを前記液晶パネルのデータラインに供給するためのデータ駆動部と、液晶パネルのゲートラインにスキャニング信号を供給するためのゲート駆動部と、入力データを入力ラインに供給すると共に前記データ駆動部とゲート駆動部を制御するためのタイミング制御器を更に具備する。
【００４３】
本発明の第３実施例による液晶表示装置の駆動装置は、入力ラインから入力された入力データに含まれる上位ビットデータと下位ビットデータをそれぞれ遅延させるためのフレームメモリと、遅延された上位ビットデータから入力ラインから入力された上位ビットデータを減算して前記減算により得られた差を第１基準値と比較する第１比較器と、入力ラインから入力された下位ビットデータから遅延された下位ビットデータを減算して減算により得られた差を第２基準値と比較する第１比較器と、第１及び第２比較器の比較結果により入力ラインから入力される上位ビットデータに対する修正の要否を決定する第１論理素子と、入力ラインから入力された上位ビットデータから前記遅延された上位ビットデータを減算して減算により得られた差を前記第１基準値と比較する第３比較器と、遅延された下位ビットデータから入力ラインから入力された下位ビットデータを減算して減算により得られた差を前記第２基準値と比較する第４比較器と、第３及び第４比較器の比較結果により入力ラインからの上位ビットデータに対する修正の要否を決定する第２論理素子と、入力ラインからの上位ビットデータと遅延された上位ビットデータの変化により入力ラインからの上位ビットデータを修正する修正器と、前記第１及び第２論理素子の出力論理値により修正されたデータと入力ラインからの入力データの中のいずれか１つを選択するための選択手段とを具備する。
【００４４】
本発明の第３実施例による液晶表示装置の駆動装置において、第１及び第２論理素子はＡＮＤゲートであることを特徴とする。
【００４５】
本発明の第３実施例による液晶表示装置の駆動装置において、選択手段は、第１及び第２論理素子の出力信号の論理和を演算するＯＲゲートと、ＯＲゲートの制御により修正手段の出力及び入力ラインからの入力データの中のいずれか一つを選択するスイッチ素子とを更に具備する。
【００４６】
【作用】
本発明による液晶表示装置の駆動方法及び装置は、直前のフレームと現在のフレームで上位ビットデータと下位ビットデータそれぞれの変化量を考慮してデータ修正の要否を決定する。
【００４７】
【発明の実施の形態】
以下、図６乃至図１２を参照して本発明の好ましい実施例について説明する。
図６に示すように、本発明による液晶表示装置の駆動装置は、データライン（６５）とゲートライン（６６）が交差してその交差部に液晶セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液晶パネル（６７）と、液晶パネル（６７）のデータライン（６５）にデータを供給するためのデータ・ドライバ（６３）と、液晶パネル（６７）のゲートライン（６６）にスキャニングパルスを供給するためのゲート・ドライバ（６４）と、デジタル・ビデオ・データと同期信号（Ｈ、Ｖ）が供給されるタイミング・コントローラ（６１）と、タイミング・コントローラ（６１）とデータ・ドライバ（６３）の間に接続されて入力データ（ＲＧＢ）を修正するためのデータ修正部（６２）とを具備する。
【００４８】
液晶パネル（６７）は二枚のガラス基板の間に液晶が注入されて、その下部ガラス基板の上にデータライン（６５）とゲートライン（６６）が相互直交するように形成される。データライン（６５）とゲートライン（６６）上のデータを液晶セル（Ｃｌｃ）に供給する。このために、ＴＦＴのゲート電極はゲートライン（６６）に接続されて、ソース電極はデータライン（６５）に接続される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌｃ）の画素電極に接続される。
【００４９】
タイミング・コントローラ（６１）は、図示しないデジタル・ビデオ・カードから供給されるデジタル・ビデオ・データを再生列する。タイミング・コントローラ（６１）により再生されたデータ（ＲＧＢ data）は、データ修正部（６２）に供給される。また、タイミング・コントローラ（６１）は入力される水平／垂直同期信号（Ｈ、Ｖ）を利用してドットクロック（Ｄｃｌｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しないゲート・シフト・クロック（ＧＳＣ）、出力インエーブル／ディスエーブル信号のタイミング制御信号と極性の制御信号を生成して、データ・ドライバ（６３）とゲート・ドライバ（６４）を制御する。ドットクロック（Ｄｃｌｋ）と極性制御信号はデータ・ドライバ（６３）に供給されて、ゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）はゲート・ドライバ（６４）に供給される。
【００５０】
ゲート・ドライバ（６４）はタイミング・コントローラ（６１）から供給されるゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）に応答してスキャンパルス即ち、ゲート・ハイパルスを順次的に発生するシフト・レジスタと、スキャンパルスの電圧を液晶セル（Ｃｌｃ）の駆動に適合のレベルにシフトさせるためのレベル・シフトを含む。このスキャンパルスに応答してＴＦＴはターン・オンされてデータライン（６５）上のビデオ・データを液晶セル（Ｃｌｃ）の画素電極に供給する。
【００５１】
データ・ドライバ（６３）にはデータ修正部（６２）により修正された赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ（ＲＧＢ Mdata）が供給されると共に、タイミング・コントローラ（６１）からドットクロック（Ｄｃｌｋ）が入力される。このデータ・ドライバ（６３）はドットクロック（Ｄｃｌｋ）に合わせて赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ（ＲＧＢ Mdata）をラッチした後に、ラッチされたデータをアナログ・データに変換して１ライン分ずつデータライン（６５）に供給する。また、データ・ドライバ（６３）は修正データに対応するガンマ電圧をデータライン（６５）に供給することもできる。
【００５２】
データ修正部（６２）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれで上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＭＳＢ）を比較することで入力データのグレースケール変化を検出する。そしてデータ修正部（６２）は検出されたグレースケール変化の大きさによりデータの修正の要否を決定する。
【００５３】
データ修正部（６２）に入力されるデータ（ＲＧＢ data）の表現の可能なグレースケール範囲が０〜２５５であり、図７のように８ビットである時、データ修正部（６２）の修正アルゴリズムを図８に対応させて段階的に説明すると次のようになる。
【００５４】
直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）で上位ビットデータ（ＭＳＢ）はｂ４〜ｂ７ビットであり下位ビットデータ（ＬＳＢ）はｂ０〜ｂ３の４ビットである。直前のフレーム（Ｆｎ−１）の上位ビットデータ（ＭＳＢ）は「ａ」であり、その下位ビットデータ（ＬＳＢ）は「ｃ」である。そして現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）は「ｂ」であり、その下位ビットデータ（ＬＳＢ）は「ｄ」である。
【００５５】
図８は本発明の第１実施例によるデータ修正部の制御手順を表す。
図８に示すように、データ修正部（６２）は現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で上位ビットデータ（ｂ、ａ）の差即ち、グレースケール変化（｜ｂ−ａ｜）を検出する。さらにデータ修正部（６２）は現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ＬＳＢ）の差（｜ｄ−ｃ｜）を検出する。
【００５６】
データ修正部（６２）は現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で上位ビットデータ（ａ、ｂ）のデータ値の変化を判断する（Ｓ８１段階）。上位ビットデータ（ａ、ｂ）のデータ値が変化がないか（ｂ−ａ＝０）、変化するビットが２以上（｜ｂ−ａ｜＞１）であれば、データ修正部（６２）はＳ８３段階に分岐して表１のようなルックアップテーブルを利用してデータを修正する。
【００５７】
これとは異なり、Ｓ８１段階でデータ値が変化する上位ビットデータ（ａ、ｂ）のビット値が１であれば（｜ｂ−ａ｜＝１）、現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ｃ、ｄ）のデータ値の変化するビット値を判断する（Ｓ８２段階）。現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ｃ、ｄ）のグレースケール値の差が所定の基準値「ｋ」より小さいと、ルックアップテーブルを利用してデータを修正する（Ｓ８３段階）。これとは異なり、現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）で下位ビットデータ（ｃ、ｄ）のグレースケール値の差が基準値（ｋ）以上であれば、データ修正部（６２）は入力データ（ＲＧＢ data）を修正せずにそのまま出力する（Ｓ８４段階）。ここで、「ｋ」は、下位ビットデータ（ＬＳＢ）の値を考慮して観察者が視覚的にフレーム間のグレースケール変化を認知することができる程度即ち、最小認知のグレースケールの変化値に設定する。このｋは、例えば、「１２」に設定することができる。このような下位ビットデータ（ｃ、ｄ）の比較基準値（ｋ）は、下位ビットデータ（ｃ、ｄ）の値と観察者の視覚認知の特性により異なってもよい。
【００５８】
結果的に、データ修正部（６２）は、下位ビットデータ（ＬＳＢ）のグレースケール値の変化に基づき、上位ビットデータ（ａ、ｂ）の変化するビット値が１より大きい時、データ修正を実施する。また、データ修正部（６２）は、上位ビットデータ（ａ、ｂ）の値の変化するビット値が１であって、下位ビットデータ（ｃ、ｄ）の変化するビット値が所定の基準値（ｋ）より小さい時にデータ修正を実施する。これに反して、データ修正部（６２）は上位ビットデータ（ａ、ｂ）で変化するビット値が１であって、下位ビットデータ（ｃ、ｄ）の変化するビット値が基準値（ｋ）より大きい時にデータ修正を実施せずに入力データをデータドライバ（３２）にバイパスさせる。
【００５９】
図９に示すように、本発明の第１実施例によるデータ修正部（６２）は、タイミング・コントローラ（６１）からデータ（ＲＧＢ data）が入力されるフレーム・メモリ（９１）と、上位ビットデータ（ＭＳＢ）を修正するためのルックアップテーブル（９５）と、修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）の中の一つを選択するためのマルチプレックサ（以下、′ＭＵＸ′という）（９６）と、フレーム・メモリ（９１）とＭＵＸ（９６）の間に接続された第１比較器（９２）、第２比較器（９３）及びＯＲゲート（９４）とを具備する。
【００６０】
フレーム・メモリ（９１）はタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）と下位ビット出力バスライン（９８）に共通に接続されてタイミング・コントローラ（６１）から入力される上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＬＳＢ）を一フレームの期間の間に格納する。そしてフレーム・メモリ（９１）はフレーム毎に格納された上位ビットデータ（ＭＳＢ）をルックアップテーブル（９５）と第２比較器（９３）に供給すると共に、下位ビットデータ（ＬＳＢ）を第１比較器（９２）に供給する。
【００６１】
ルックアップテーブル（９５）はタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）から入力される現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）とフレームメモリ（９１）の上位ビット出力バスライン（１０１）から入力される直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）の変化の有無により下の関係式１乃至３のように現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）を修正する。
ＶＤｎ ＜ ＶＤｎ−１ ---＞ ＭＶＤｎ ＜ ＶＤｎ --------式１
ＶＤｎ ＝ ＶＤｎ−１ ---＞ ＭＶＤｎ ＝ ＶＤｎ，--------式２
ＶＤｎ ＞ ＶＤｎ−１ ---＞ ＭＶＤｎ ＞ ＶＤｎ．--------式３
式１乃至式３において、ＶＤｎ−１は直前のフレームのデータ電圧、ＶＤｎは現在のフレームのデータ電圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。
【００６２】
第１比較器（９２）はタイミング・コントローラ（６１）の下位ビット出力バスライン（９８）から入力される現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）とフレーム・メモリ（９１）の下位ビット出力バスライン（１０２）から入力される直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）の間の差の値を算出する。そして第１比較器（９２）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の下位ビットデータ（ｃ、ｄ）の差を基準値（ｋ）と比較する。直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）より小さければ、第１比較器（９２）はハイ論理「１」をＯＲゲート（９４）の第１入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）以上であると、第１比較器（９２）はロー論理「０」をＯＲゲート（９４）の第１入力端子に供給する。
【００６３】
第２比較器（９３）はタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）から入力される現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）とフレーム・メモリ（９１）の上位ビット出力バスライン（１０１）から入力される直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）の間の差の値を算出する。そして第２比較器（９３）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の上位ビットデータ（ａ、ｂ）の差を「１」と比較する。直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の上位ビットデータ（ａ、ｂ）の差が「１」でなければ、ハイ論理「１」をＯＲゲート（９４）の第２入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間の上位ビットデータ（ａ、ｂ）の差の値が「１」であれば、ロー論理「０」をＯＲゲート（９４）の第２入力端子に供給する。
【００６４】
ＯＲゲート（９４）はＭＵＸ（９６）と第１及び第２比較器（９２、９３）の間に接続されて第１及び第２比較器（９２、９３）の出力信号に対して論理和の演算を遂行してその結果によりＭＵＸ（９６）を制御する。論理和の演算により、ＯＲゲート（９４）は上位ビットデータ（ａ、ｂ）の差の値が「１」でない場合に、ハイ論理「１」を出力する。そしてＯＲゲート（９４）は上位ビットデータ（ａ、ｂ）の差の値が「１」である場合に、下位ビットデータ（ｃ、ｄ）の変化量によりハイ論理「１」かロー論理「０」を選択する。上位ビットデータ（ａ、ｂ）の差の値が「１」であり、下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）より小さければ、ＯＲゲート（９４）は、ハイ論理「１」を出力する。これに反して、上位ビットデータ（ａ、ｂ）の差の値が「１」であり、下位ビットデータ（ｃ、ｄ）の差の値が所定の基準値（ｋ）以上だと、ＯＲゲート（９４）はロー論理「０」を出力する。
【００６５】
ＭＵＸ（９６）にはルックアップテーブル（９５）により修正された上位ビットデータ（ｍｂ）とタイミング・コントローラ（６１）の上位ビット出力バスライン（９７）を経由して入力される上位ビットデータ即ち、修正されない上位ビットデータ（ｂ）が入力される。このＭＵＸ（９６）はＯＲゲート（９４）の出力信号により制御されて修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）の中の一つを選択する。ＯＲゲート（９４）の出力信号がハイ論理「１」であれば、ＭＵＸ（９６）はルックアップテーブル（９５）により修正された上位ビットデータ（ｍｂ）を出力する。ＯＲゲート（９４）の出力信号がロー論理「０」であれば、ＭＵＸ（９６）は修正されない上位ビットデータ（ｂ）を出力する。従って、ＭＵＸ（９６）は上位ビットデータ（ａ、ｂ）の差の値が「１」でないか、その差の値が「１」であるが下位ビットデータ（ｃ、ｄ）の差の値が基準値（ｋ）より小さい場合に修正された上位ビットデータ（ｍｂ）を出力する。そしてＭＵＸ（９６）は上位ビットデータ（ａ、ｂ）の差の値が「１」であり下位ビットデータ（ｃ、ｄ）差の値が基準値（ｋ）以上の場合に修正されない上位ビットデータ（ａ、ｂ）を出力する。
【００６６】
データ修正部（６２）から出力される上位ビットデータ（ｍｂまたはｂ）と下位ビットデータ（ＬＳＢ：ｄ）は組み合わされてデータドライバ（６３）に供給される。
【００６７】
このように実際のデータ変化量に基づいてデータ修正とデータバイパスが選択されるために、ルックアップテーブルは実際のデータ変化量により図１０のように修正対象データ領域と非修正対象データ領域に分けられることができる。
【００６８】
自然なグレースケール画像を表示するために、図１０で第１及び第４データ領域（Ｓ１、Ｓ４）に含まれるデータは、関係式１乃至３に基づいて修正されるべきであり、第２及び第３データ領域（Ｓ２、Ｓ３）は修正されずにバイパスされなければならない。
【００６９】
従って、修正対象データ領域と非修正対象データ領域の判断仮定が必要である。
【００７０】
図１１は本発明の第２実施例によるデータ修正部（６２）の制御手順を表す。
図１１において、図１０のルックアップテーブルを参照してデータ修正部（６２）の制御手順を説明する。
【００７１】
図１１に示すように、データ修正部（６２）は直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算する。続いて、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」であるか否かを判断する（Ｓ１１１段階）。
【００７２】
Ｓ１１１段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」である場合には、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）より大きいか否かを判断する（Ｓ１１２段階）。即ち、Ｓ１１１段階で現在のフレーム（Ｆｎ）に入力されるデータが、直前のフレーム（Ｆｎ−１）より小さい第１及び第２データ領域（Ｓ１、Ｓ２）にあると判断されると、データ修正部（６２）はＳ１１２段階を遂行する。
【００７３】
Ｓ１１２段階で、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）以下であると判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正する（Ｓ１１３段階）。即ち、Ｓ１１２段階は現在のフレーム（Ｆｎ）で入力されるデータが直前のフレーム（Ｆｎ−１）で入力されたデータより小さく、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）以下であるルックアップテーブルの第１データ領域（Ｓ１）に含まれるか否かを判断する。
【００７４】
Ｓ１１２段階で、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）より大きいと判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正せずに出力ラインにバイパスさせる（Ｓ１１４段階）。即ち、データ修正部（６２）はＳ１１２段階で現在のフレーム（Ｆｎ）に入力されるデータが直前のフレームで入力されたデータより小さく、基準値（ｋ）より大きいルックアップテーブルの第１データ領域（Ｓ１）に含まれる場合には、現在入力されるデータをバイパスさせる。
【００７５】
Ｓ１１１段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」でない場合、即ち、現在入力されるデータが直前のフレーム（Ｆｎ−１）のデータより小さくない場合に、データ修正部（６２）はＳ１１５段階を遂行する。
【００７６】
Ｓ１１５段階で、データ修正部（６２）は現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算する。続いて、現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値が「１」であるか否かを判断する。
【００７７】
Ｓ１１５段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から減算した値が「１」である場合には、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）より大きいか否かを判断する。（Ｓ１１６段階）即ち、Ｓ１１５段階で現在のフレーム（Ｆｎ）に入力されるデータが直前のフレーム（Ｆｎ−１）より大きい第３及び第４データ領域（Ｓ３、Ｓ４）にあると判断されると、データ修正部（６２）はＳ１１６段階を遂行する。
【００７８】
Ｓ１１５段階で、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から減算した値が「１」と異なる場合にもデータ修正部（６２）はＳ１１７段階に分岐する。
【００７９】
Ｓ１１６段階で、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）より大きいと判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正せずに出力ラインにバイパスさせる（Ｓ１１４段階）。即ち、Ｓ１１６段階は現在のフレーム（Ｆｎ）で入力されるデータが直前のフレーム（Ｆｎ−１）で入力されたデータより大きく、基準値（ｋ）より大きいルックアップテーブルの第３データ領域（Ｓ３）に含まれたか否かを判断する。
【００８０】
Ｓ１１６段階で、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）以下であると判断されると、データ修正部（６２）はルックアップテーブルを利用して現在入力されるデータを修正する（Ｓ１１７段階）。即ち、データ修正部（６２）はＳ１１６段階で現在のフレーム（Ｆｎ）で入力されるデータが直前のフレームで入力されたデータより大きく、基準値（ｋ）以下であるルックアップテーブルの第４データ領域（Ｓ４）に含まれる場合に、現在入力されるデータを修正する。
【００８１】
図１２に示すように、本発明の第２実施例によるデータ修正部（６２）はタイミング・コントローラ（６１）からデータ（ＲＧＢ data）が入力されるフレーム・メモリ（１２１）と、上位ビットデータ（ＭＳＢ）を修正するためのルックアップ・テーブル（１２９）と、修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）の内のいずれか１つを選択するためのＭＵＸ（１３０）と、フレーム・メモリ（１２１）とＭＵＸ（１３０）の間に接続された第１乃至第４比較器（１２２乃至１２５）、第１及び第２ＡＮＤゲート（１２６−１２７）及びＯＲゲート（１２８）とを具備する。
【００８２】
フレーム・メモリ（１２１）はタイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）と下位ビット出力バスライン（１３１）に共通に接続されてタイミング・コントローラ（６１）から入力される上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＬＳＢ）を１フレームの期間の間だけ格納する。フレーム・メモリ（１２１）はフレーム毎に格納された上位ビットデータ（ＭＳＢ）をルックアップテーブル（１２９）と第１及び第３比較器（１２２−１２４）に供給すると共に、下位ビットデータ（ＬＳＢ）を第２及び第４比較器（１２３−１２５）に供給する。
【００８３】
ルックアップテーブル（１２９）はタイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）から入力される現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）とフレームメモリ（１２１）の上位ビット出力バスライン（１３４）から入力される直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）の変化の有無により関係式１乃至３のように現在のフレーム（Ｆｎ）の上位ビットデータ（ＭＳＢ）を修正する。
【００８４】
第１比較器（１２２）にはフレーム・メモリ（１２１）の上位ビット出力バスライン（１３４）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）が入力されると同時に、タイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）が入力される。この第１比較器（１２２）は直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値を算出して、その算出された値を「１」と比較する。直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」であれば、第１比較器（１２２）はハイ論理「１」を第１ＡＮＤゲート（１２６）の第１入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）を減算した値が「１」と異なると、第１比較器（１２２）はロー論理「０」を第１ＡＮＤゲート（１２６）の第１入力端子に供給する。
【００８５】
第２比較器（１２３）にはフレーム・メモリ（１２１）の下位ビット出力バスライン（１３３）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）が入力されると同時に、タイミング・コントローラ（６１）の下位ビット出力バスライン（１３１）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）が入力される。この第２比較器（１２３）は現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値を算出して、その算出された値と比較する。現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）より大きいと、第２比較器（１２３）はハイ論理「１」を第１ＡＮＤゲート（１２６）の第２入力端子に供給する。これとは異なり、現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）を減算した値が基準値（ｋ）以下であれば、第２比較器（１２３）はロー論理「０」を第１ＡＮＤゲート（１２６）の第２入力端子に供給する。
【００８６】
第１ＡＮＤゲート（１２６）は第１及び第２比較器（１２２−１２３）から入力される２つの信号の論理和を演算する。第１及び第２比較器（１２２−１２３）の出力信号がすべてハイ論理「１」であれば即ち、現在入力されるデータがルックアップテーブルの第２領域（Ｓ２）に含まれると判断されると、第１ＡＮＤゲート（１２６）はハイ論理「１」の出力信号を発生する。第１比較器（１２２）の出力信号がロー論理「０」であれば、第１ＡＮＤゲート（１２６）は第２比較器（１２３）の出力信号の論理値と無関係にロー論理「０」の出力信号を発生する。また、第１比較器（１２２）の出力信号がハイ論理「１」であり第２比較器（１２３）の出力信号がロー論理「０」である場合に即ち、現在入力されるデータがルックアップテーブルの第１データ領域（Ｓ１）に含まれると判断されると、第１ＡＮＤゲート（１２６）はロー論理「０」の出力信号を発生する。
【００８７】
第３比較器（１２４）にはフレーム・メモリ（１２１）の上位ビット出力バスライン（１３４）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ａ）が入力されると同時に、タイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）から現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）が入力される。この第３比較器（１２４）は現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値を算出して、その算出された値を「１」と比較する。現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値が「１」であれば、第３比較器（１２４）はハイ論理「１」を第２ＡＮＤゲート（１２７）の第１入力端子に供給する。これとは異なり、現在のフレーム（Ｆｎ）の上位ビットデータ（ｂ）から直前のフレーム（Ｆｎ−１）の上位ビットデータ（ａ）を減算した値が「１」と異なると、第３比較器（１２４）はロー論理「０」を第２ＡＮＤゲート（１２７）の第１入力端子に供給する。
【００８８】
第４比較器（１２５）にはフレーム・メモリ（１２１）の下位ビット出力バスライン（１３３）から直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）が入力されると同時に、タイミング・コントローラ（６１）の下位ビット出力バスライン（１３１）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）が入力される。この第４比較器（１２５）は直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値を算出して、その算出された値と比較する。直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）より大きいと、第４比較器（１２５）はハイ論理「１」を第２ＡＮＤゲート（１２７）の第２入力端子に供給する。これとは異なり、直前のフレーム（Ｆｎ−１）の下位ビットデータ（ｃ）から現在のフレーム（Ｆｎ）の下位ビットデータ（ｄ）を減算した値が基準値（ｋ）以下であれば、第４比較器（１２５）はロー論理「０」を第２ＡＮＤゲート（１２７）の第２入力端子に供給する。
【００８９】
第２ＡＮＤゲート（１２７）は第３及び第４比較器（１２４−１２５）から入力される２つの信号の論理和を演算する。第３及び第４比較器（１２４−１２５）の出力信号がすべてハイ論理「１」であれば即ち、現在入力されるデータがルックアップテーブルの第３領域（Ｓ３）に含まれると判断されると、第２ＡＮＤゲート（１２７）はハイ論理「１」の出力信号を発生する。第３比較器（１２４）の出力信号がロー論理「０」であれば、第２ＡＮＤゲート（１２７）は第４比較器（１２５）の出力信号の論理値と無関係にロー論理「０」の出力信号を発生する。また、第３比較器（１２４）の出力信号がハイ論理「１」であり第４比較器（１２５）の出力信号がロー論理「０」である場合に即ち、現在入力されるデータがルックアップテーブルの第４データ領域（Ｓ４）に含まれると判断されると、第２ＡＮＤゲート（１２７）はロー論理「０」の出力信号を発生する。
【００９０】
ＯＲゲート（１２８）にはＭＵＸ（１３０）と第１及び第２ＡＮＤゲート（１２６−１２７）の間に接続されて第１及び第２ＡＮＤゲート（１２６−１２７）の出力信号に対して論理和の演算を遂行してその結果値によりＭＵＸ（１３０）を制御する。論理和の演算により、ＯＲゲート（１２８）は第１及び第２ＡＮＤゲート（１２６−１２７）の出力信号の中に少なくともいずれか１つの論理値がハイ論理「１」である場合にハイ論理「１」の出力信号を発生する。換言すれば、ＯＲゲート（１２８）は現在入力されるルックアップテーブルの第２データ領域（Ｓ２）か第３データ領域（Ｓ３）に含まれる場合にハイ論理「１」の出力信号を発生する。第１及び第２ＡＮＤゲート（１２６−１２７）の出力信号すべてがロー論理「０」である場合に即ち、現在入力されるデータがルックアップテーブルの第１データ領域（Ｓ１）か第４データ領域（Ｓ４）に含まれる場合に、ＯＲゲート（１２８）はロー論理「０」の出力信号を発生する。
【００９１】
ＭＵＸ（１３０）にはルックアップテーブル（１２９）により修正された上位ビットデータ（ｍｂ）とタイミング・コントローラ（６１）の上位ビット出力バスライン（１３２）を経由して入力される上位ビットデータ（ＭＳＢ）即ち、修正されない上位ビットデータ（ｂ）が入力される。このＭＵＸ（１３０）はＯＲゲート（１２８）の出力信号により制御されて修正された上位ビットデータ（ｍｂ）と修正されない上位ビットデータ（ｂ）を選択する。ＯＲゲート（１２８）の出力信号がハイ論理「１」であれば、ＭＵＸ（１３０）は修正されない上位ビットデータ（ｂ）を出力する。ＯＲゲート（１２８）の出力信号がロー論理「０」であれば、ＭＵＸ（１３０）はルックアップテーブル（１２９）により修正された上位ビットデータ（ｍｂ）を出力する。従って、ＭＵＸ（１３０）は現在入力されるデータがルックアップテーブルの第２及び第３データ領域（Ｓ２、Ｓ３）に含まれると判断されると、修正されない上位ビットデータ（ｂ）を選択し、現在入力されるデータがルックアップテーブルの第１及び第４データ領域（Ｓ１、Ｓ４）に含まれると判断されると、修正された上位ビットデータ（ｍｂ）を選択する。
【００９２】
このようにＭＵＸ（１３０）により選択された上位ビットデータ（ｂまたはｍｂ）はタイミング・コントローラ（６１）の下位ビット出力バスライン（１３１）を経由してバイパスされた下位ビットデータ（ＬＳＢ：ｄ）と組み合わされてデータドライバ（６３）に供給される。
【００９３】
本発明の液晶表示装置の色修正方法及び装置は実施例でルックアップテーブルの大きさを小さくするために上位ビットデータ（ＭＳＢ）の修正だけを修正対象に選択した。ルックアップテーブルの大きさがやや大きくなるが、上位ビットデータ（ＭＳＢ）と下位ビットデータ（ＬＳＢ）すべてを修正することができるのは勿論である。
【００９４】
【発明の効果】
上述のように、本発明による液晶表示装置の駆動方法及び装置は直前のフレームと現在のフレームで上位ビットデータと下位ビットデータそれぞれの変化量を考慮してデータの修正の要否を決定することで画質低下を防ぐことができる。更に、本発明による液晶表示装置の駆動方法及び装置は現在入力されるデータが修正対象であるかどうかを正確に判断して修正の要否を決定する。
【００９５】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。例えば、図６に図示されたデータ修正部はタイミング・コントローラの前段に設置されてタイミング・コントローラに入力されるデータを修正することもできる。また、データ修正部はルックアップテーブル以外にもプログラムとこれを実行するためのマイクロプロセッサのように異なる形態で具現することもできる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図１】 図１は通常の液晶表示装置においてデータによる輝度変化を表す波形図である。
【図２】 図２は従来の高速駆動方法においてデータ修正による輝度変化の一例を表す波形図である。
【図３】 図３は従来の高速の駆動装置を表すブロック図である。
【図４】 図４は従来の高速の駆動装置において上位ビットデータの修正を表す図面である。
【図５】 図５は従来の高速の駆動装置において過度なデータ修正を表す図面である。
【図６】 図６は本発明の実施例による液晶表示装置の駆動装置を表すブロック図である。
【図７】 図７は図６に図示されたデータ修正部に入力されるデータを表す図面である。
【図８】 図８は本発明の第１実施例によるデータ修正部の制御手順を段階的に表す流れ図である。
【図９】 図９は本発明の第１実施例によるデータ修正部を詳細に表すブロック図である。
【図１０】 図１０は本発明の実施例による液晶表示装置の駆動方法及び装置のルックアップテーブルにおいて修正対象のデータ領域と非修正対象のデータ領域を表す図面である。
【図１１】 図１１は本発明の第２実施例によるデータ修正部の第２実施例による制御手順を段階的に表す流れ図である。
【図１２】 図１２は本発明の第２実施例によるデータ修正部を詳細に表すブロック図である。
【符号の説明】
３２、９７、１３２、１３４：上位ビット出力バスライン
３３、９１、１２１：フレーム・メモリ
３４、９５、１２９：ルックアップ・テーブル
６１：タイミング・コントローラ
６２：データ修正部
６３：データドライバ
６４：ゲートドライバ
６５：データライン
６６：ゲートライン
６７：液晶パネル
９２、１２２：第１比較器
９３、１２３：第２比較器
９４、１２８、１３１、１３３：下位ビット出力バスライン
９６、１３０：ＭＵＸ
１２４：第３比較器
１２５：第４比較器
１２６：第１ＡＮＤゲート
１２７：第２ＡＮＤゲート
Claims (6)
- 入力ラインからの入力データを上位ビットデータと下位ビットデータに分割する段階と、
現在のフレームと直前のフレームの間に前記上位ビットデータと前記下位ビットデータの変化量を検出する段階と、
前記上位ビットデータの変化量を第１基準値である１と比較する段階と、
前記下位ビットデータの変化量を、観察者がグレースケール変化を感じることができる最小値に設定された第２基準値と比較する段階と、
前記上位ビットデータの変化量が前記第１基準値と異なる場合に、現在のフレームの上位ビットデータと直前のフレームの上位ビットデータとをマッピングして現在の上位ビットデータとなるべき修正データを出力するルックアップテーブルに基づいて、前記入力データの上位ビットデータを修正し、それを出力する段階と、
前記上位ビットデータの変化量が前記第１基準値と同一であり、前記下位ビットデータの変化量が前記第２基準値より小さい場合に、現在のフレームの上位ビットデータと直前のフレームの上位ビットデータとをマッピングして現在の上位ビットデータとなるべき修正データを出力するルックアップテーブルに基づいて、前記入力データの上位ビットデータを修正し、それを出力する段階と、
前記上位ビットデータの変化量が前記第１基準値と同一であり、前記下位ビットデータの変化量が前記第２基準値以上である場合に、前記入力データの上位ビットデータを修正せずに、前記入力ラインからの入力データの上位ビットデータを出力する段階と、
を含むことを特徴とする液晶表示装置の駆動方法。 - 前記変化量を検出する段階は、
前記上位ビットデータと下位ビットデータを遅延させる段階と、
遅延されていない前記上位ビットデータと前記遅延された上位ビットデータの間の差を算出する段階と、
遅延されていない前記下位ビットデータと前記遅延された下位ビットデータとの間の差を算出する段階を含むことを特徴とする請求項１記載の液晶表示装置の駆動方法。 - 入力ラインからの入力データを上位ビットデータと下位ビットデータに分割する段階と、
直前の入力データの上位ビットデータから現在の入力データの上位ビットデータを減算した値（ａ−ｂ）が第１基準値である「１」か否かを判断する段階（Ｓ１１１）と、
前記直前の入力データの上位ビットデータから前記現在の入力データの上位ビットデータを減算した値（ａ−ｂ）が前記第１基準値と同一である場合に、前記現在の入力データの下位ビットデータから直前の入力データの下位ビットデータを減算した値（ｄ−ｃ）と、観察者がグレースケール変化を感じることができる最小値に設定された第２基準値（ｋ）とを比較する段階（Ｓ１１２）と、
前記現在の入力データの下位ビットデータから直前の入力データの下位ビットデータを減算した値（ｄ−ｃ）が、第２基準値（ｋ）以下である場合に、現在の入力データの上位ビットデータと直前の入力データの上位ビットデータとをマッピングして現在の入力データの上位ビットデータとなるべき修正データを出力するルックアップテーブルに基づいて、前記現在の入力データの上位ビットデータを修正し、それを出力する段階（Ｓ１１３）と、
前記現在の入力データの下位ビットデータから直前の入力データの下位ビットデータを減算した値（ｄ−ｃ）が、第２基準値（ｋ）より大きい場合に、前記現在の入力データの上位ビットデータを修正せずに、前記入力ラインからの入力データの上位ビットデータを出力する段階（Ｓ１１４）と、
前記直前の入力データの上位ビットデータから前記現在の入力データの上位ビットデータを減算した値（ａ−ｂ）が前記第１基準値と異なる場合に、前記現在の入力データの上位ビットデータから前記直前の入力データの上位ビットデータを減算した値（ｂ−ａ）が第１基準値である「１」か否かを判断する段階（Ｓ１１５）と、
前記現在の入力データの上位ビットデータから前記直前の入力データの上位ビットデータを減算した値（ｂ−ａ）が前記第１基準値と異なる場合に、前記ルックアップテーブルに基づいて、前記現在の入力データの上位ビットデータを修正し、それを出力する段階（Ｓ１１７）と、
前記現在の上位ビットデータから前記直前の上位ビットデータを減算した値（ｂ−ａ）が前記第１基準値と同一である場合に、前記直前の入力データの下位ビットデータから前記現在の入力データの下位ビットデータを減算した値（ｃ−ｄ）を、前記第２基準値（ｋ）と比較する段階（Ｓ１１６）と、
前記直前の入力データの下位ビットデータから前記現在の入力データの下位ビットデータを減算した値（ｃ−ｄ）が、前記第２基準値（ｋ）以下である場合に、前記ルックアップテーブルに基づいて、前記現在の入力データの上位ビットデータを修正し、それを出力する段階（Ｓ１１７）と、
前記直前の入力データの下位ビットデータから前記現在の入力データの下位ビットデータを減算した値（ｃ−ｄ）が、前記第２基準値（ｋ）より大きい場合に、前記現在の入力データの上位ビットデータを修正せずに、前記入力ラインからの入力データの上位ビットデータを出力する段階（Ｓ１１４）と、
を含むことを特徴とする液晶表示装置の駆動方法。 - 入力ラインからの入力データを上位ビットデータと下位ビットデータに分割する段階と、
現在の上位ビットデータと直前の上位ビットデータとの間の第１の差を第１基準値である１と比較する段階と、
前記第１の差が前記第１基準値と異なる場合に、現在のフレームの上位ビットデータと直前のフレームの上位ビットデータとをマッピングして現在の上位ビットデータとなるべき修正データを出力するルックアップテーブルに基づいて前記現在の上位ビットデータを修正し、それを出力する段階と、
前記第１の差が前記第１基準値と同じである場合に、前記現在の下位ビットデータと直前の下位ビットデータの間の第２の差を、観察者がグレースケール変化を感じることができる最小値に設定された第２基準値と比較する段階と、
前記第２の差の値が前記第２基準値より小さい場合に、現在のフレームの上位ビットデータと直前のフレームの上位ビットデータとをマッピングして現在の上位ビットデータとなるべき修正データを出力するルックアップテーブルに基づいて前記現在の上位ビットデータを修正し、それを出力する段階と、
前記第２の差の値が前記第２基準値以上である場合に、現在の上位ビットデータを出力する段階と、
を含むことを特徴とする液晶表示装置の駆動方法。 - 入力ラインからの入力データに含まれる上位ビットデータと下位ビットデータをそれぞれ遅延させるためのフレームメモリと、
前記入力ラインからの上位ビットデータと前記遅延された上位ビットデータとを比較して前記上位ビットデータの第１の差を求めて前記第１の差を第１基準値である１と比較する第１比較器と、
前記入力ラインからの下位ビットデータと前記遅延された下位ビットデータとを比較して前記下位ビットデータの第２の差を求めて前記第２の差を、観察者がグレースケール変化を感じることができる最小値に設定された第２基準値と比較する第２比較器と、
現在のフレームの上位ビットデータと直前のフレームの上位ビットデータとをマッピングして現在の上位ビットデータとなるべき修正データを出力するルックアップテーブルに基づいて、前記入力データの上位ビットデータを修正する修正器と、
前記第１の差が前記第１基準値と異なるとき、または、前記第１の差が前記第１基準値と同一であり前記第２の差が前記第２基準値より小さいときに、前記修正器により修正された上位ビットデータを選択し、前記第１の差が前記第１基準値と同一であり前記第２の差が前記第２基準値以上であるときに前記入力ラインからの入力データの上位ビットデータを選択するための選択手段と、
を具備することを特徴とする液晶表示装置の駆動装置。 - 前記選択手段は、前記第１及び第２比較器の出力信号を論理演算するゲート素子と、前記ゲート素子からの出力に応じて、前記修正器により修正された上位ビットデータ及び前記入力ラインからの入力データの上位ビットデータの中のいずれか一つを選択するスイッチ素子とを具備することを特徴とする請求項５記載の液晶表示装置の駆動装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-32410 | 2001-06-11 | ||
| KR20010032410 | 2001-06-11 | ||
| KR1020010054327A KR100769170B1 (ko) | 2001-06-11 | 2001-09-05 | 액정표시장치의 구동방법 및 장치 |
| KR2001-54327 | 2001-09-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003036064A JP2003036064A (ja) | 2003-02-07 |
| JP4590147B2 true JP4590147B2 (ja) | 2010-12-01 |
Family
ID=26639135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002123680A Expired - Fee Related JP4590147B2 (ja) | 2001-06-11 | 2002-04-25 | 液晶表示装置の駆動方法及びその装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6771242B2 (ja) |
| JP (1) | JP4590147B2 (ja) |
| CN (1) | CN1265344C (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002116743A (ja) * | 2000-08-03 | 2002-04-19 | Sharp Corp | 液晶表示装置の駆動方法 |
| JP3642328B2 (ja) * | 2001-12-05 | 2005-04-27 | セイコーエプソン株式会社 | 電気光学装置、その駆動回路、駆動方法及び電子機器 |
| KR100853210B1 (ko) * | 2002-03-21 | 2008-08-20 | 삼성전자주식회사 | 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 |
| US20060221037A1 (en) * | 2003-08-22 | 2006-10-05 | Koninklijke Philips Electronics N.V. | System for driving inertia-prone picture-reproducing devices |
| CN100376994C (zh) * | 2003-09-29 | 2008-03-26 | 钰瀚科技股份有限公司 | 液晶显示器的驱动电路及其方法 |
| TWI230369B (en) * | 2003-10-01 | 2005-04-01 | Vastview Tech Inc | Driving circuit of a liquid crystal display and driving method thereof |
| EP1528534B1 (en) * | 2003-10-30 | 2012-04-18 | VastView Technology Inc. | Driving circuit of a liquid crystal display and driving method thereof |
| KR100965598B1 (ko) * | 2003-12-11 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 방법 |
| TWI306591B (en) * | 2005-01-10 | 2009-02-21 | Himax Tech Inc | Overdrive gray level data modifier and method of looking up thereof |
| US8259052B2 (en) * | 2005-03-07 | 2012-09-04 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display with a modulated data voltage for an accelerated response speed of the liquid crystal |
| CN100417977C (zh) * | 2005-12-17 | 2008-09-10 | 比亚迪股份有限公司 | 一种平板显示器的检测方法 |
| US7804474B2 (en) * | 2006-06-28 | 2010-09-28 | Himax Technologies Limited | Overdriving circuit and method for source drivers |
| US8035591B2 (en) * | 2006-09-01 | 2011-10-11 | Lg Display Co., Ltd. | Display device and method of driving the same |
| KR101351389B1 (ko) | 2006-09-01 | 2014-01-14 | 엘지디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| CN100435087C (zh) * | 2006-10-25 | 2008-11-19 | 威盛电子股份有限公司 | 影像数据抖动方法和装置 |
| KR101367134B1 (ko) * | 2007-01-04 | 2014-03-14 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 |
| KR101348407B1 (ko) * | 2007-01-29 | 2014-01-07 | 엘지디스플레이 주식회사 | 액정표시장치와 그 액정표시장치의 프레임 레이트 제어방법 |
| CN101295496B (zh) * | 2007-04-23 | 2012-03-14 | 奇美电子股份有限公司 | 液晶显示面板扫描信号失真补偿的方法与电路 |
| CN101315503B (zh) * | 2007-06-01 | 2010-05-26 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| KR101303456B1 (ko) | 2010-06-22 | 2013-09-10 | 엘지디스플레이 주식회사 | 3차원 데이터 변조방법과 이를 이용한 액정표시장치 |
| KR101815896B1 (ko) * | 2015-05-29 | 2018-01-09 | 엘지디스플레이 주식회사 | 타이밍 컨트롤러 및 표시장치 |
| KR20180092502A (ko) * | 2017-02-09 | 2018-08-20 | 삼성전자주식회사 | 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 구동 장치 |
| US11222605B1 (en) * | 2020-07-02 | 2022-01-11 | Himax Technologies Limited | Circuitry, local dimming control method and display apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001265298A (ja) * | 2000-02-03 | 2001-09-28 | Samsung Electronics Co Ltd | 液晶表示装置とその駆動方法及び装置 |
| JP2002189458A (ja) * | 2000-12-21 | 2002-07-05 | Sony Corp | 表示制御装置及び画像表示装置 |
| JP2002297104A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 高速応答の為に駆動補償を行う液晶表示装置の制御回路 |
| JP2003036055A (ja) * | 2000-09-19 | 2003-02-07 | Sharp Corp | 液晶表示装置およびその駆動方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4775891A (en) * | 1984-08-31 | 1988-10-04 | Casio Computer Co., Ltd. | Image display using liquid crystal display panel |
| JP2642204B2 (ja) * | 1989-12-14 | 1997-08-20 | シャープ株式会社 | 液晶表示装置の駆動回路 |
| US5122792A (en) * | 1990-06-21 | 1992-06-16 | David Sarnoff Research Center, Inc. | Electronic time vernier circuit |
| NL9002516A (nl) | 1990-11-19 | 1992-06-16 | Philips Nv | Weergeefinrichting en werkwijze ter vervaardiging daarvan. |
| JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
| JPH06274133A (ja) * | 1993-03-24 | 1994-09-30 | Sharp Corp | 表示装置の駆動回路及び表示装置 |
| JP2575594B2 (ja) * | 1993-09-30 | 1997-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 表示装置の駆動方法 |
| JPH08179734A (ja) * | 1994-12-26 | 1996-07-12 | Casio Comput Co Ltd | 液晶表示装置及び液晶表示素子用駆動回路 |
| KR0163931B1 (ko) * | 1995-12-05 | 1999-03-20 | 김광호 | 엘씨디 구동 회로 |
| WO1999005567A1 (en) | 1997-07-22 | 1999-02-04 | Koninklijke Philips Electronics N.V. | Display device |
| JP3305240B2 (ja) * | 1997-10-23 | 2002-07-22 | キヤノン株式会社 | 液晶表示パネル駆動装置と駆動方法 |
| JP2000029439A (ja) * | 1998-07-13 | 2000-01-28 | Seiko Instruments Inc | 液晶表示回路 |
-
2001
- 2001-11-26 US US09/991,661 patent/US6771242B2/en not_active Expired - Lifetime
-
2002
- 2002-04-09 CN CNB021059438A patent/CN1265344C/zh not_active Expired - Fee Related
- 2002-04-25 JP JP2002123680A patent/JP4590147B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001265298A (ja) * | 2000-02-03 | 2001-09-28 | Samsung Electronics Co Ltd | 液晶表示装置とその駆動方法及び装置 |
| JP2003036055A (ja) * | 2000-09-19 | 2003-02-07 | Sharp Corp | 液晶表示装置およびその駆動方法 |
| JP2002189458A (ja) * | 2000-12-21 | 2002-07-05 | Sony Corp | 表示制御装置及び画像表示装置 |
| JP2002297104A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 高速応答の為に駆動補償を行う液晶表示装置の制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020196218A1 (en) | 2002-12-26 |
| JP2003036064A (ja) | 2003-02-07 |
| US6771242B2 (en) | 2004-08-03 |
| CN1265344C (zh) | 2006-07-19 |
| CN1407530A (zh) | 2003-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4590147B2 (ja) | 液晶表示装置の駆動方法及びその装置 | |
| JP5337439B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4301769B2 (ja) | 液晶表示装置の色補正方法及び装置 | |
| JP4146174B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4303919B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| KR100915234B1 (ko) | 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법 | |
| JP4436622B2 (ja) | 液晶表示装置 | |
| JP4958382B2 (ja) | 液晶表示装置及び映像信号補正方法 | |
| TWI425486B (zh) | 實施響應時間補償的裝置及方法 | |
| JP4296381B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP2019531510A (ja) | 液晶表示装置及びその補償データの記憶方法 | |
| JP2003084742A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4190220B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP2015135432A (ja) | 表示装置、表示パネルドライバ、及び、表示パネルの駆動方法 | |
| WO2008032480A1 (fr) | Circuit conducteur à cristaux liquides, procédé d'excitation et appareil d'affichage à cristaux liquides | |
| JP4497793B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| KR20040031665A (ko) | 표시장치의 구동 방법, 표시장치, 및 그의 컴퓨터 프로그램 | |
| JP4301772B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| KR100769170B1 (ko) | 액정표시장치의 구동방법 및 장치 | |
| JP2008039816A (ja) | 表示装置 | |
| JP2008096791A (ja) | 階調補正回路およびそれを備える表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4590147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |