JP5337439B2

JP5337439B2 - 液晶表示装置の駆動方法及び装置

Info

Publication number: JP5337439B2
Application number: JP2008238924A
Authority: JP
Inventors: ヨンスンハム，
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2001-09-04
Filing date: 2008-09-18
Publication date: 2013-11-06
Anticipated expiration: 2022-06-26
Also published as: CN1271586C; US7023414B2; US7528850B2; JP4262449B2; US20030128176A1; CN1407535A; KR100769167B1; US20060109220A1; JP2009009157A; JP2003084743A; KR20030020692A

Description

本発明は液晶表示装置に関するもので、特にデータ修正用のメモリの容量を減らすと共に画質を向上させた液晶表示装置の駆動方法及び装置に関するものである。

通常、液晶表示装置はビデオ信号により液晶セルの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置が動画を表示するのに適している。アクティブマトリックスタイプの液晶表示装置に使用されるスイッチング素子としては主に薄膜トランジスタ（以下、「ＴＦＴ」という）が利用されている。

このような液晶表示装置は、数式１及び２から分かるように、液晶に固有の粘性と弾性特性に起因して応答速度が遅いという短所がある。

ここで、τ及びγは液晶に電圧が印加される際の上昇時間を、Ｖaは印加電圧を、ＶＦは液晶分子が傾斜運動を始めるフリーデリック遷移電圧（Freederick Transition Voltage）を、ｄは液晶セルのセル・ギャップを、γは液晶分子の回転粘度をそれぞれ意味する。

ここで、τ及びｆは液晶に印加された電圧がオフにされた後液晶が弾性復元力により元の位置に復元される下降時間を、Ｋは液晶固有の弾性係数をそれぞれ意味する。

ＴＮモードの液晶応答速度は液晶材料の物性とセル・ギャップにより変えることができるが、通常、上昇時間が２０−８０ｍｓであり下降時間が２０−３０ｍｓである。このような液晶の応答速度は動画の１フレーム期間（ＮＴＳＣ；１６．６７ｍｓ）より長いため、図１のように、液晶セルに充電される電圧が所望の電圧に到達する前に次のフレームに進行することによりに動画で画面がかすむようになるモーション・ブラーリング（Motion Blurring）現象が表れる。

図１に示すように、従来の液晶表示装置は動画を表示する際に応答速度が遅いことにより、データ（ＶＤ）が１レベル異なるレベルに変化する時、それに対応する表示輝度（ＢＬ）が所望の輝度に到達せず、望む色と輝度が表現できない。その結果、液晶表示装置には動画像でモーション・ブラーリング現象が表れ、明暗比の低下により表示品質が劣化する。

このような液晶表示装置の遅い応答速度を解決するために、アメリカ特許第５，４９５，２６５号とＰＣＴ国際公開番号ＷＯ９９/０５５６７には、ルックアップ・テーブルを利用してデータの変化の有無によりデータを修正する方法（以下、「高速駆動」という）が提案されている。この高速駆動方法は図２に示す原理でデータを修正する。

図２に示すように、従来の高速駆動方法は入力データ（ＶＤ）を修正して修正データ（ＭＶＤ）を液晶セルに印加し、望む輝度（ＭＢＬ）を得る。この高速駆動方法は、１フレーム期間に入力データの輝度値に対応する所望の輝度を得ることができるように、データの変化の有無に基づき数式１で｜Ｖ^２ _ａ−Ｖ^２ _Ｆ｜を大きくすることにより、液晶の応答速度を加速する。従って、高速駆動方法を利用する液晶表示装置は、液晶の遅い速度をデータ値の修正で補償することで動画像でモーション・ブラーリング現象を緩和することにより、所望の色と輝度で画像を表示することができる。

さらに詳細には、高速駆動方法は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれの最上位ビット・データ（ＭＳＢ）を比較して最上位ビット・データ（ＭＳＢ）に変化があると、ルックアップ・テーブルの該当するデータ修正手段（Ｍデータ）を選択して図３のように修正する。この高速駆動方法は、ハードウェア実現の際にメモリの容量負担を減らすため、上位ビットだけを修正する。このように実現された高速駆動装置を図４に示す。

図４に示すように、従来の高速駆動装置は上位ビットバスライン（４２）に接続されたフレーム・メモリ（４３）と、上位ビットバスライン（４２）とフレーム・メモリ（４３）の出力端子に共通に接続されたルックアップ・テーブル（４４）とを具備する。

フレーム・メモリ（４３）は上位ビット（ＭＳＢ）を１フレーム期間の間保存し、保存されたデータをルックアップ・テーブル（４４）に供給する。ここで、上位ビット（ＭＳＢ）は８ビットのソース・データ（ＲＧＢ）のうち上位４ビットに設定される。

ルックアップ・テーブル（４４）は、上位ビットバスライン（４２）から入力される現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と、フレーム・メモリ（４３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を、下の表１または表２に当てはめて該当するデータ修正手段（Ｍデータ）を選択する。データ修正手段（Ｍデータ）は下位ビット・バスライン（４１）からの下位ビット（ＬＳＢ）と加算されて液晶表示装置に供給される。

表１において、左側列は直前のフレーム（Ｆｎ−１）のデータ電圧（ＶＤｎ−１）であり、最上側行は現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）である。

このように４ビットの上位ビットデータ（ＭＳＢ）だけを修正する高速駆動方法及び装置は、フレームメモリ（４３）とルックアップ・テーブル（４４）のデータ幅が４ビットである。

しかし、ルックアップ・テーブル（４４）のデータ幅が上位ビットデータ（ＭＳＢ）のビット数に限定されると、ルックアップ・テーブル（４４）に登録されたデータ修正手段の値の設定範囲がそれにより制限される。例えば、高いグレーレベルの修正データ値が理想的な値を有することができず、それより低い値に限定されると、高いグレーレベルで所望の輝度が得られないために画質が劣化する。

このような画質低下を抑えて理想的なデータ修正をするためには、ルックアップ・テーブル（４４）に登録されたデータ修正手段のデータ幅が充分に大きいことが必要で、入力されるソースデータをフルビット（８ビット）にすべきである。このためにはルックアップ・テーブル（４４）のメモリの大きさを増やすことが不可欠である。即ち、ルックアップ・テーブル（４４）に直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれからフルビット（８ビット）のデータを入力し、ルックアップ・テーブル（４４）に登録されたデータ修正手段をフルビット（８ビット）に設定すると、ルックアップ・テーブル（４４）のメモリの大きさは６５５３６×８＝５２４，０００ビットまで大きくなる。ここで、左辺の１番目の項「６５５３６」は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれのフルビットソースデータの積（２５６×２５６）であり、左辺の二番目の項「８」はルックアップ・テーブル（４４）内に登録されたデータ修正手段のデータ幅（８ビット）である。

特開２００１−２６５２９８号公報

従って、本発明の目的は、データ修正用のメモリの容量を減らすと共に画質を向上させた液晶表示装置の駆動方法及び装置を提供することである。

前記目的を達成するために、本発明による液晶表示装置の駆動方法は液晶表示装置に予めデータ修正手段を設定する段階と、データ修正手段と正常入力データの差を算出する段階と、算出された差のデータを利用して前記正常入力データを修正する段階を含む。なお、ここで正常入力データとは本来入力すべき、データ修正前のデータをいう。

本発明による液晶表示装置の駆動方法は、前記差のデータが絶対値で算出されることを特徴とする。

本発明による液晶表示装置の駆動方法の前記差を算出する段階は、前記修正されたデータと前記正常入力データを加算する段階と、修正されたデータと前記正常入力データを減算する段階を含む。

本発明による液晶表示装置の駆動方法は、前記正常入力データを遅延させる段階と、遅延された正常入力データと前記正常入力データを比較する段階と、前記比較結果により前記加算されたデータと減算されたデータのうちいずれか１つを選択する段階を更に含む。

本発明による液晶表示装置の駆動方法において、前記選択されたデータは予め設定された前記修正されたデータと同一であることを特徴とする。

本発明による液晶表示装置の駆動方法は、前記データ修正手段と前記正常入力データを加算して予め設定された前記データ修正手段を出力することを特徴とする。

本発明による液晶表示装置の駆動方法は、正常入力データを上位ビットと下位ビットに分割する段階と、上位ビットを遅延させる段階と、前記修正されたデータと遅延されていない上位ビットを加算する段階と、修正されたデータと前記遅延されていない上位ビットを減算する段階と、遅延された上位ビットと遅延されていない上位ビットを比較する段階と、比較結果により前記加算されたデータと減算されたデータのうちいずれか１つを選択することにより前記データ修正手段を出力する段階を更に含む。

本発明による液晶表示装置の駆動方法は、正常入力データを上位ビットと下位ビットに分割する段階と、上位ビットを１フレーム期間遅延させる段階と、データ修正手段と遅延されていない上位ビットを加算して既に設定された前記修正データを出力する段階を更に含む。

本発明による液晶表示装置の駆動方法において前記修正データは前記遅延されたデータと遅延されていないデータの変化の有無により選択されたことを特徴とする。

本発明による液晶表示装置の駆動装置は正常入力データを受ける入力ラインと、予め設定された修正データと前記入力ラインからの正常入力データの差を算出してその差のデータを利用して前記正常入力データを修正する修正器とを具備する。

本発明による液晶表示装置の駆動装置において前記差のデータは絶対値であることを特徴とする。

本発明による液晶表示装置の駆動装置は修正データと前記正常入力データを加算する加算器と、修正データと前記正常入力データを減算する減算器とを具備する。

本発明による液晶表示装置の駆動装置は正常入力データを遅延させるフレームメモリと、遅延された正常入力データと前記正常入力データを比較する比較機と、比較機の比較結果により前記加算されたデータと減算されたデータの中のいずれか１つを選択する選択装置とを更に具備する。

本発明による液晶表示装置の駆動装置において前記選択されたデータは予め設定された前記修正データと同一であることを特徴とする。

本発明による液晶表示装置の駆動装置において修正データと前記正常入力データを加算して予め設定された前記修正データを出力する加算器とを具備する。

本発明による液晶表示装置の駆動装置は正常入力データの上位ビットを遅延させるフレームメモリと、修正データと前記遅延されていない上位ビットを加算する加算器と、修正データと前記遅延されていない上位ビットを減算する減算器と、遅延された上位ビットと遅延されていない上位ビットを比較する比較機と、比較結果により前記加算されたデータと減算されたデータの中のいずれか１つを選択する選択装置とを更に具備する。

本発明による液晶表示装置の駆動装置は正常入力データの上位ビットを遅延させるフレームメモリと、修正データと遅延されていない上位ビットを加算して予め設定された前記修正データを出力する加算器とを更に具備する。

本発明による液晶表示装置の駆動装置において前記修正データは前記遅延されたデータと遅延されていないデータの変化の有無により選択されることを特徴とする。

本発明による液晶表示装置の駆動方法及び装置は予め設定された高速駆動データで正常駆動データを引いた差またはその差の絶対値に修正データを決定する。

以下、図５乃至図１０を参照して本発明の好ましい実施例について説明する。

図５に示すように、本発明による液晶表示装置の駆動装置は、複数のデータライン（５５）と複数のゲートライン（５６）の交差部に液晶セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液晶パネル（５７）と、液晶パネル（５７）のデータライン（５５）にデータを供給するためのデータドライバ（５３）と、液晶パネル（５７）のゲートライン（５６）にスキャニングパルスを供給するためのゲート・ドライバ（５４）と、デジタル・ビデオ・データと同期信号（Ｈ、Ｖ）が供給されるタイミング・コントローラ（５１）と、タイミング・コントローラ（５１）とデータ・ドライバ（５３）の間に接続されて入力データ（ＲＧＢデータ）を修正するためのデータ修正部（５２）とを具備する。

液晶パネル（５７）は二枚のガラス基板の間に液晶が注入されて、その下部ガラス基板の上にデータライン（５５）とゲートライン（５６）が相互直交になるように形成される。データライン（５５）とゲートライン（５６）の交差部に形成されたＴＦＴはスキャニングパルスに応答してデータライン（５５）上の液晶セル（Ｃｌｃ）に供給する。このために、ＴＦＴのゲート電極はゲートライン（５６）に接続されて、ソース電極はデータライン（５５）に接続される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌｃ）の画素電極に接続される。

タイミング・コントローラ（５１）は図示しないデジタル・ビデオ・カードから供給されるデジタル・ビデオ・データを再整列する。タイミング・コントローラ（５１）により再整列されたデータ（ＲＧＢデータ）はデータ修正部（５２）とライン・メモリ（５９）に供給される。

また、タイミング・コントローラ（５１）は入力される水平/垂直同期信号（Ｈ、Ｖ）を利用してドットクロック（Ｄｃｌｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しないゲート・シフト・クロック（ＧＳＣ）、出力インエーブル/ディスエーブル信号のタイミング制御信号と極性の制御信号を生成してデータ・ドライバ（５３）とゲート・ドライバ（５４）を制御する。ドットクロック（Ｄｃｌｋ）と極性制御信号はデータ・ドライバ（５３）に供給されて、ゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）はゲートドライバ（５４）に供給される。

ゲート・ドライバ（５４）はタイミング・コントローラ（５１）から供給されるゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）に応答してスキャンパルス即ち、ゲート・ハイパルスを順次的に発生するシフト・レジスタと、スキャンパルスの電圧を液晶セル（Ｃｌｃ）の駆動に適合のレベルにシフトさせるためのレベル・シフトを含む。このスキャンパルスに応答してＴＦＴはターン・オンされる。ＴＦＴがターン・オンされる際に、データライン（５５）上のビデオ・データは液晶セル（Ｃｌｃ）の画素電極に供給される。

データ・ドライバ（５３）にはデータ修正部（５２）により修正された赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正データ（ＲＧＢＭデータ）が供給されると共に、タイミング・コントローラ（５１）からドットクロック（Ｄｃｌｋ）が入力される。このデータ・ドライバ（５３）はドットクロック（Ｄｃｌｋ）により赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正データ（ＲＧＢＭデータ）をサンプリングした後に、１ライン分ずつラッチする。このデータ・ドライバ（５３）によりラッチされたデータはアナログ・データに変換されて毎スキャン期間毎にデータライン（５５）に供給される。データ・ドライバ（５３）は修正データに対応するガンマ電圧をデータライン（５５）に供給することもできる。

データ修正部（５２）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の変化の有無によりルックアップ・テーブルを利用して現在入力されるデータ（ＲＧＢｄａｔａ）を修正する。ルックアップ・テーブルに登録された修正データは高速駆動に適合的に設定されたデータで正常駆動データを引いた差の絶対値または差値である。ここで、正常駆動データはデータ修正をしない正常的なデータを意味する。

図６は本発明の第１実施例によるデータ修正部（５２）を表す。

図６を参照すると、本発明によるデータ修正部（５２）はタイミングコントローラ（５１）から最上位の上位ビットデータ（ＭＳＢ）が入力されるフレームメモリ（６３）と、高速駆動に適合の修正データで正常駆動データを引いた差の絶対値に最上位修正データを修正するためのルックアップ・テーブル（６４）と、ルックアップ・テーブル（６４）から出力された修正データと上位ビットバスライン（６２）からのデータを加算するための加算器（６５）と、ルックアップ・テーブル（６４）から出力された修正データと上位ビットバスライン（６２）からのデータを減算するための減算器（６６）と、加算器（６５）と減算器（６６）の出力を選択するためのマルチプレックサ（以下、「ＭＵＸ」という）（６８）と、ＭＵＸ（６８）を制御するための比較機（６７）とを具備する。

フレームメモリ（６３）はタイミングコントローラ（５１）の上位ビットバスライン（６２）に接続されてタイミングコントローラ（５１）から入力される最上位のビットデータ（ＭＳＢ）を一フレーム期間の間に保存する。そしてフレームメモリ（６３）は毎フレームに保存された最上位のビットデータ（ＭＳＢ）をルックアップ・テーブル（６４）に供給する。

ルックアップ・テーブル（６４）には高速駆動方式に適合的に設定されたデータで現在入力される正常駆動データを引いた差の絶対値に決定された修正データが登録される。

フレームメモリ（６３）はルックアップ・テーブル（６４）に入力される最上位のビットデータ（ＭＳＢ）を４ビットに仮定したとき、ルックアップ・テーブル（６４）に登録された修正データは表１で下の表２のような正常駆動データを引いた差の絶対値に決定される。その絶対値に決定された修正データを表３に示す。

表２は修正なく正常駆動されるビデオ・データを表１のようなルックアップ・テーブル形式に再構成したものである。

表２及び表３において、左側列は直前のフレーム（Ｆｎ−１）のデータ電圧（ＶＤｎ−１）であり、最上側行は現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）である。

表３で分かるように、本発明によるルックアップ・テーブル（６４）のデータ幅はルックアップ・テーブルに登録されたデータ（以下、「ルックアップ・テーブル・データ」という）が「６」を越えないので３ビットに設定することができる。この場合、ルックアップ・テーブル（６４）のメモリの大きさは２５６×３＝７６８ビットに過ぎなくなる。ここで、左辺の１番目の項「２５６」は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれの４ビットの最上位ビットデータ（ＭＳＢ）のソースデータの積（１６×１６）であり、左辺の二番目の項「３」はルックアップ・テーブル（６４）内に登録された表３の修正データのデータ幅（３ビット）である。これに比べて、最上位ビットデータ（ＭＳＢ）が４ビットに設定された場合に従来の高速駆動方式はそのルックアップ・テーブルのメモリ大きさが２５６×４＝１０２４ビットである。

表１のような高速駆動に適合する修正データを得るためには、現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）の間のデータ値の大小関係により、現在のフレーム（Ｆｎ）の最上位ビットデータ（ａ）と表３のルックアップ・テーブルデータを加算するか又は減算する。

現在のフレーム（Ｆｎ）で入力される最上位ビットデータ（ａ）の値が直前のフレーム（Ｆｎ−１）のそれ以上であると、ルックアップ・テーブルデータが現在のフレーム（Ｆｎ）に入力される最上位ビットデータ（ａ）即ち、表２の正常駆動データに加算される。反対に、現在のフレーム（Ｆｎ）に入力される最上位ビットデータ（ａ）の値が直前のフレーム（Ｆｎ−１）のそれより小さいと、ルックアップ・テーブルデータが現在のフレーム（Ｆｎ）の最上位ビットデータ（ａ）即ち、表２の正常駆動データに減算される。

例えば、表３のルックアップ・テーブルデータにおいて直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間にルックアップ・テーブル（６４）に入力された最上位ビットデータ（ＭＳＢ）が「２」から「９」に変化するルックアップ・テーブルデータ（２、９）は「３」である。このルックアップ・テーブルデータ（２、９）の値「３」が表１のような高速駆動修正データ（２、９）のような「１２」になるためには、現在入力される「９」にルックアップ・テーブルデータ（２、９）の「３」が加算される。反対に、表３のルックアップ・テーブルデータにおいて直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間にルックアップ・テーブル（６４）に入力された最上位ビットデータ（ＭＳＢ）が「１３」から「９」に変化したルックアップ・テーブルデータ（１３、９）は「３」である。このルックアップ・テーブルデータ（１３、９）の値「３」が表１の高速駆動修正データ（１３、９）のような「６」になるためには、現在入力される「９」からルックアップ・テーブルデータ（１３、９）の「３」が減算される。このような高速駆動のためのルックアップ・テーブルデータの処理は加算器（６５）、減算器（６６）、ＭＵＸ（６８）及び比較機（６７）により遂行される。

加算器（６５）は現在のフレーム（Ｆｎ）に入力される最上位修正ビットデータ（ａ）とルックアップ・テーブル（６４）のルックアップ・テーブルデータ（｜Ｄ｜）を加算してＭＵＸ（６８）の第１入力端子に供給する。

減算器（６６）は現在のフレーム（Ｆｎ）に入力される最上位修正ビットデータ（ａ）でルックアップ・テーブル（６４）のルックアップ・テーブルデータ（｜Ｄ｜）を減算してＭＵＸ（６８）の第２入力端子に供給する。

比較機（６７）は上位ビットバスライン（６２）から入力される現在のフレーム（Ｆｎ）の最上位ビットデータ（ａ）とフレームメモリ（６３）により遅延された直前のフレーム（Ｆｎ−１）の最上位ビットデータ（ｂ）を比較する。現在のフレーム（Ｆｎ）の最上位ビットデータ（ａ）が直前のフレーム（Ｆｎ−１）のそれ以上であると、比較機（６７）はハイ論理「１」のＭＵＸ制御信号を発生する。反面、現在のフレーム（Ｆｎ）の最上位ビットデータ（ａ）が直前のフレーム（Ｆｎ−１）のそれより小さいと、比較機（６７）はロー論理「０」のＭＵＸ制御信号を発生する。

ＭＵＸ（６８）は比較機（６７）からのＭＵＸ制御信号に応答して加算器（６５）と減算器（６６）の出力信号の中のいずれか１つを選択する役割をする。ＭＵＸ制御信号の論理値がハイ論理「１」であると、ＭＵＸ（６８）は加算器（６５）の出力信号を選択する。反面、ＭＵＸ制御信号の論理値がロー論理「０」であると、ＭＵＸ（６８）は減算器（６６）の出力信号を選択する。

ＭＵＸ（６８）により選択されたデータは下の関係式（１）乃至（３）のような高速駆動条件を満足するようにその値が設定される。
ＶＤｎ＜ＶＤｎ−１ ---＞ＭＶＤｎ＜ＶＤｎ------（１）
ＶＤｎ＝ＶＤｎ−１ ---＞ＭＶＤｎ＝ＶＤｎ------（２）
ＶＤｎ＞ＶＤｎ−１ ---＞ＭＶＤｎ＞ＶＤｎ------（３）

（１）乃至（３）において、ＶＤｎ−１は直前のフレームのデータ電圧、ＶＤｎは現在のフレームのデータ電圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。

このようなデータ修正方法は図７のような流れ図として整理した。

図７を参照すると、データ修正部（６２）は現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）のそれぞれで最上位ビットデータ（ａ、ｂ）を読み出す。（Ｓ７１及びＳ７２段階）

読み出された最上位ビットデータ（ａ、ｂ）は比較機（６７）により比較される。（Ｓ７３段階）

Ｓ７３段階で、現在のフレーム（Ｆｎ）が最上位ビットデータ（ａ）が直前のフレーム（Ｆｎ−１）のそれ以上と判断されると、加算器（６５）により加算されたデータが選択される。（Ｓ７４段階）反面に、Ｓ７３段階で、現在のフレーム（Ｆｎ）が最上位ビットデータ（ａ）が直前のフレーム（Ｆｎ−１）のそれより小さいと判断されると、減算器（６６）により減算されたデータが選択される。（Ｓ７５段階）

図８は本発明の第２実施例によるデータ修正部（５２）を表す。

図８を参照すると、本発明によるデータ修正部（５２）はタイミング・コントローラ（５１）から８ビットのフルビットデータ（ＭＳＢ）が入力されるフレームメモリ（８３）と、高速駆動に適合の修正データで正常駆動データを引いた差の絶対値にフルビットのデータを修正するためのルックアップ・テーブル（８４）と、ルックアップ・テーブル（８４）から出力された修正データと入力ライン（８１）からのデータを加算するための加算器（８５）と、ルックアップ・テーブル（８４）から出力された修正データと入力ライン（８１）からのデータを減算するための減算器（８６）と、加算器（８５）と減算器（８６）の出力を選択するためのＭＵＸ（８８）と、ＭＵＸ（８８）を制御するための比較機（８７）とを具備する。

フレームメモリ（８３）は入力ライン（８１）を経由してタイミングコントローラ（５１）から入力されるフルビットのデータを一フレーム期間の間に保存する。そしてフレームメモリ（８３）は毎フレームに保存されたフルビットのデータをルックアップ・テーブル（８４）に供給する。

ルックアップ・テーブル（８４）には高速駆動方式に適合的に予め設定されたデータで現在入力される正常駆動データを引いた差の絶対値に決定されたルックアップ・テーブルデータ（｜Ｄ｜）が登録される。ルックアップ・テーブルデータ（｜Ｄ｜）は前記差の絶対値に決定されるためにそのデータ幅がフルビットのソースデータ（８ｂ）のそれより小さく設定される。ルックアップ・テーブル（８４）に入力される直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）のソースデータ（８ｂ）がそれぞれ８ビットであり、ルックアップ・テーブルデータ（｜Ｄ｜）のデータ幅が７ビットまたは６ビットに設定されると仮定するとき、ルックアップ・テーブル（８４）のメモリの大きさは下の表４のようにそれぞれ４５９Ｋｂまたは３９３Ｋｂ以下になる。

加算器（８５）は現在フレーム（Ｆｎ）に入力されるフルビットのソースデータ（８ｂ）とルックアップ・テーブル（８４）のルックアップ・テーブルデータ（｜Ｄ｜）を加算してＭＵＸ（８８）の第１入力端子に供給する。

減算器（８６）は現在フレーム（Ｆｎ）に入力されるフルビットのソースデータ（８ｂ）とルックアップ・テーブル（８４）のルックアップ・テーブルデータ（｜Ｄ｜）を減算してＭＵＸ（８８）の第２入力端子に供給する。

比較機（８７）は入力ライン（８１）から入力される現在フレーム（Ｆｎ）のソースデータ（８ｂ）とフレームメモリ（８３）により遅延された直前のフレーム（Ｆｎ−１）のデータ（Ｄ８ｂ）を比較する。現在フレーム（Ｆｎ）のソースデータ（８ｂ）が直前のフレーム（Ｆｎ−１）のそれ以上であると、比較機（８７）はハイ論理「１」のＭＵＸ制御信号が発生する。反面、現在フレーム（Ｆｎ）のソースデータ（８ｂ）が直前のフレーム（Ｆｎ−１）のそれより小さいと、比較機（８７）はロー論理「０」のＭＵＸ制御信号が発生する。

ＭＵＸ（８８）は比較機（８７）からのＭＵＸ制御信号に応答して加算器（８５）と減算器（８６）の出力信号の中のいずれか一つを選択する役割をする。ＭＵＸ制御信号の論理値がハイ論理「１」であると、ＭＵＸ（８８）は加算器（８５）の出力信号を選択する。反面、ＭＵＸ制御信号の論理値がロー論理「０」であると、ＭＵＸ（８８）は減算器（８６）の出力信号を選択する。

ＭＵＸ（８８）により選択されたデータは関係式（１）乃至（３）のような高速駆動条件を満足するようにその値が設定される。

図９は本発明の第３実施例によるデータ修正部（５２）を表す。

図９を参照すると、本発明によるデータ修正部（５２）はタイミング・コントローラ（５１）から最上位の上位ビットデータ（ＭＳＢ）が入力されるフレームメモリ（９３）と、高速駆動に適合の修正データで正常駆動データを引いた差の絶対値に最上位修正データ（ＭＳＢ）を修正するためのルックアップ・テーブル（９４）と、ルックアップ・テーブル（９４）から出力された修正データと上位ビットバスライン（９２）からのデータを加算するための加算器（９５）とを具備する。

フレームメモリ（９３）はタイミングコントローラ（５１）の上位ビットバスライン（９２）に接続されてタイミングコントローラ（５１）から入力される最上位のビットデータ（ＭＳＢ）を一フレーム期間の間に保存する。そしてフレームメモリ（９３）は毎フレームに保存された最上位のビットデータ（ＭＳＢ）をルックアップ・テーブル（９４）に供給する。

ルックアップ・テーブル（９４）には高速駆動方式に適合的に予め設定されたデータで現在入力される正常駆動データを引いた差の絶対値に決定された修正データが登録される。このルックアップ・テーブルデータは表３で符号が付加されて表５のようになる。従って、ルックアップ・テーブル（９４）のメモリの大きさは図６に図示されたそれに符号ビットとして追加された１ビットだけ増加するが、ルックアップ・テーブルデータの値が前記差の値に決定されて従来のルックアップ・テーブルよりは小さくなる。

表５において、左側列は直前のフレーム（Ｆｎ−１）のデータ電圧（ＶＤｎ−１）であり、最上側行は現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）である。負の符号が付加されたルックアップ・テーブルデータは関係式（１）の条件に当たって、符号が付加されない即ち、量の正数であるルックアップ・テーブルデータは関係式（２）及び（３）に当たる。このように符号が併記された表５のルックアップ・テーブルデータは表２の正常駆動データに単純に加算されると表１のような高速駆動データになる。

加算器（９５）は表２のような現在のフレーム（Ｆｎ）の最上位修正データとルックアップ・テーブル（９４）の表５のルックアップ・テーブルデータを加算する。このように加算器（９５）により加算されたデータは関係式（１）乃至（３）ような高速駆動条件を満足する。

図１０は本発明の第４実施例によるデータ修正部（５２）を表す。

図１０を参照すると、本発明によるデータ修正部（５２）はタイミング・コントローラ（５１）から８ビットのデータが入力されるフレームメモリ（１０３）と、高速駆動に適合の修正データで正常駆動データを引いた差の絶対値にフルビットのデータを修正するためのルックアップ・テーブル（１０４）と、ルックアップ・テーブル（１０４）から出力された修正データと入力ライン（１０１）からのデータを加算するための加算器（１０５）とを具備する。

フレームメモリ（１０３）は入力ライン（１０１）を経由してタイミングコントローラ（５１）から入力されるフルビットのデータを一フレーム期間の間に保存する。そしてフレームメモリ（１０３）は毎フレームに保存されたフルビットのデータをルックアップ・テーブル（１０４）に供給する。

ルックアップ・テーブル（１０４）には高速駆動方式に適合的に予め設定されたデータで現在入力される正常駆動データを引いた差の絶対値に決定されたルックアップ・テーブルデータが登録される。ルックアップ・テーブルデータには表５のように符号ビットが追加される。このルックアップ・テーブルデータは前記差に決定されるためにそのデータ幅が符号ビットが付加されるとしてもフルビットのソースデータのそれより小さく設定される。

加算器（１０５）は現在のフレーム（Ｆｎ）に入力されるフルビットのソースデータと表５のようなルックアップ・テーブルデータを加算する。加算器（１０５）により加算されたデータは関係式（１）乃至（３）のような高速駆動条件を満足する。

上述のように、本発明による液晶表示装置の駆動方法及び装置は予め設定された高速駆動データで正常駆動データを引いた差またはその差の絶対値に修正データを決定する。その結果、ルックアップ・テーブルのメモリの大きさが減るようになることは勿論、液晶の応答速度を補正するための修正データとして入力データを修正するので画質がその分向上する。更に、フルビット比較方式にデータが修正されると共にフルビットに修正データが精製されてもルックアップ・テーブルのメモリの大きさが小さくて修正データの値の決定の自由度が大きくなる。

以上説明した内容を通し、当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。例えば、データ修正部はルックアップ・テーブル以外にもプログラムとこれを実行するためのマイクロプロッセッサのような異なる形態にすることもできる。また、本発明による技術的思想はデータ修正が必要なすべての分野、例えば、通信、光メディア、液晶表示装置以外の異なるデジタル平板表示装置に適用することができる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定められる。

図１は通常の液晶表示装置においてデータによる輝度変化を表す波形図である。図２は従来の高速駆動方法においてデータ修正による輝度変化の一例を表す波形図である。図３は８ビットのデータで従来の高速駆動方法の一例を表す図面である。図４は従来の高速の駆動装置を表すブロック図である。図５は本発明の実施例による液晶表示装置の駆動装置を表すブロック図である。図６は図５に図示されたデータ修正部の第１実施例を表すブロック図である。図７は図６に図示されたデータ修正部の制御手順を段階的に表す流れ図である。図８は図５に図示されたデータ修正部の第２実施例を表すブロック図である。図９は図５に図示されたデータ修正部の第３実施例を表すブロック図である。図１０は図５に図示されたデータ修正部の第４実施例を表すブロック図である。

符号の説明

４２、６２：上位ビット・バスライン
４３、６３、８３、９３、１０３：フレーム・メモリ
４４、６４、８４、９４、１０４：ルックアップ・テーブル
５１：タイミング・コントローラ
５２、６２：データ修正部
５３：データ・ドライバ
５４：ゲート・ドライバ
５５：データライン
５６：ゲートライン
５７：液晶パネル
６５、８５、９５、１０５：加算器
６６、８６：減算器
６７、８７：比較機
６８、８８：マルチプレックサ（ＭＵＸ）
８１、１０１：入力ライン

Claims

直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置の駆動方法であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと前記現在のフレームのデータとの差の絶対値に該当する第２修正データが、前記直前のフレームのデータと前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータを修正する段階を含み、
前記現在のフレームのデータを修正する段階は、
前記ルックアップ・テーブルが、前記直前のフレームのデータと前記現在のフレームのデータに該当する前記第２修正データを出力する段階と、
前記現在のフレームのデータに前記第２修正データを加算し、加算されたデータを生成する段階と、
前記現在のフレームのデータから前記第２修正データを減算し、減算されたデータを生成する段階と、
前記直前のフレームのデータと前記現在のフレームのデータを比較する段階と、
当該比較する段階での比較結果により、前記加算されたデータと前記減算されたデータの中のいずれか１つを選択する段階を含むことを特徴とする液晶表示装置の駆動方法。
直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置の駆動方法であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと前記現在のフレームのデータとの差の絶対値に該当する第２修正データが、前記直前のフレームのデータと前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータの上位ビットを修正する段階を含み、
前記現在のフレームのデータの上位ビットを修正する段階は、
前記現在のフレームのデータを上位ビットと下位ビットに分割する段階と、
前記ルックアップ・テーブルが、前記直前のフレームのデータの上位ビットと前記現在のフレームのデータの上位ビットに該当する前記第２修正データを出力する段階と、
前記現在のフレームのデータの上位ビットに前記第２修正データを加算し、加算されたデータを生成する段階と、
前記現在のフレームのデータの上位ビットから前記第２修正データを減算し、減算されたデータを生成する段階と、
前記直前のフレームのデータの上位ビットと前記現在のフレームのデータの上位ビットを比較する段階と、
当該比較する段階での比較結果により、前記加算されたデータと前記減算されたデータの中のいずれか１つを選択する段階を含むことを特徴とする液晶表示装置の駆動方法。
前記加算されたデータと前記減算されたデータから選択されたデータは、前記高速駆動に適合する修正データと同一であることを特徴とする請求項２に記載の液晶表示装置の駆動方法。
直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置の駆動方法であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと前記現在のフレームのデータとの差のデータに該当する第２修正データが、前記直前のフレームのデータと前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータの上位ビットを修正する段階を含み、
前記現在のフレームのデータの上位ビットを修正する段階は、
前記現在のフレームのデータを上位ビットと下位ビットに分割する段階と、
前記ルックアップ・テーブルが、前記直前のフレームのデータの上位ビットと前記現在のフレームのデータの上位ビットに該当する前記第２修正データを出力する段階と、
前記現在のフレームのデータの上位ビットに前記第２修正データを加算して出力する段階を含むことを特徴とする液晶表示装置の駆動方法。
直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置の駆動方法であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと前記現在のフレームのデータとの差のデータに該当する第２修正データが、前記直前のフレームのデータと前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータを修正する段階を含み、
前記現在のフレームのデータを修正する段階は、
前記ルックアップ・テーブルが、前記直前のフレームのデータと前記現在のフレームのデータに該当する前記第２修正データを出力する段階と、
前記現在のフレームのデータに前記第２修正データを加算して出力する段階を含むことを特徴とする液晶表示装置の駆動方法。
直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと前記現在のフレームのデータとの差の絶対値に該当する第２修正データが、前記直前のフレームのデータと前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータの上位ビットを修正する修正器を含み、
前記修正器は、
前記現在のフレームのデータの上位ビットを遅延させるフレームメモリと、
前記フレームメモリからの前記直前のフレームのデータの上位ビットと前記現在のフレームのデータの上位ビットに該当する前記第２修正データを出力する前記ルックアップ・テーブルと、
前記現在のフレームのデータの上位ビットに前記第２修正データを加算する加算器と、
前記現在のフレームのデータの上位ビットから前記第２修正データを減算する減算器と、
前記フレームメモリからの前記直前のフレームのデータの上位ビットと前記現在のフレームのデータの上位ビットを比較する比較機と、
当該比較機による比較結果により前記加算されたデータと減算されたデータの中のいずれか一つを選択する選択機とを具備することを特徴とする液晶表示装置の駆動装置。
直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと前記現在のフレームのデータとの差の絶対値に該当する第２修正データが、前記直前のフレームのデータと前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータを修正する修正器を含み、
前記修正器は、
前記現在のフレームのデータを遅延させるフレームメモリと、
前記フレームメモリからの前記直前のフレームのデータと前記現在のフレームのデータに該当する前記第２修正データを出力する前記ルックアップ・テーブルと、
前記現在のフレームのデータに前記第２修正データを加算する加算器と、
前記現在のフレームのデータから前記第２修正データを減算する減算器と、
前記フレームメモリからの前記直前のフレームのデータと前記現在のフレームのデータを比較する比較機と、
当該比較機による比較結果により前記加算されたデータと減算されたデータの中のいずれか一つを選択する選択機とを具備することを特徴とする液晶表示装置の駆動装置。
直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと、前記現在のフレームのデータとの差のデータに該当する第２修正データが、前記直前のフレームのデータと、前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータの上位ビットを修正する修正器を含み、
前記修正器は、
前記現在のフレームのデータの上位ビットを遅延させるフレームメモリと、
前記フレームメモリからの前記直前のフレームのデータの上位ビットと前記現在のフレームのデータの上位ビットに該当する前記第２修正データを出力する前記ルックアップ・テーブルと、
前記現在のフレームのデータの上位ビットに前記第２修正データを加算する加算器を具備することを特徴とする液晶表示装置の駆動装置。
前記加算器で加算されたデータは、前記高速駆動に適合する修正データと同一であることを特徴とする請求項８に記載の液晶表示装置の駆動装置。
直前のフレームと現在のフレームに変化があるとき、ルックアップ・テーブルを利用して、現在入力すべきデータを修正する液晶表示装置であって、
前記ルックアップ・テーブルには、高速駆動に適合する修正データと、前記現在のフレームのデータとの差のデータに該当する第２修正データが、前記直前のフレームのデータと、前記現在のフレームのデータによって登録されて、前記ルックアップ・テーブルに登録された前記第２修正データを利用して前記現在のフレームのデータを修正する修正器を含み、
前記修正器は、
前記現在のフレームのデータを遅延させるフレームメモリと、
前記フレームメモリからの前記直前のフレームのデータと前記現在のフレームのデータに該当する前記第２修正データを出力する前記ルックアップ・テーブルと、
前記現在のフレームのデータに前記第２修正データを加算する加算器を具備することを特徴とする液晶表示装置の駆動装置。