JP4296381B2 - 液晶表示装置の駆動方法及び装置 - Google Patents
液晶表示装置の駆動方法及び装置 Download PDFInfo
- Publication number
- JP4296381B2 JP4296381B2 JP2002191398A JP2002191398A JP4296381B2 JP 4296381 B2 JP4296381 B2 JP 4296381B2 JP 2002191398 A JP2002191398 A JP 2002191398A JP 2002191398 A JP2002191398 A JP 2002191398A JP 4296381 B2 JP4296381 B2 JP 4296381B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- frame
- deriving
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関するもので、特に画質を向上させた液晶表示装置の駆動方法及び装置に関するものである。
【０００２】
【従来の技術】
通常、液晶表示装置はビデオ信号により液晶セルの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置が動画を表示するのに適している。アクティブマトリックスタイプの液晶表示装置に使用されるスイッチング素子としては主に薄膜トランジスタ（以下、「ＴＦＴ」という）が利用されている。
【０００３】
このような液晶表示装置は数式１及び２で分かるように、液晶に固有の粘性と弾性という特性により応答速度が遅いという短所がある。
【数１】
ここで、τ及びγは液晶に電圧が印加される際の上昇時間を、Ｖaは印加電圧を、ＶＦは液晶分子が傾斜運動を始めるフリーデリック遷移電圧（Freederick Transition Voltage）を、ｄは液晶セルのセル・ギャップを、γは液晶分子の回転粘度をそれぞれ意味する。
【数２】
ここで、τ及びｆは液晶に印加された電圧がオフにされた後、液晶が弾性復元力により元の位置に復元される下降時間を、Ｋは液晶固有の弾性係数をそれぞれ意味する。
【０００４】
ＴＮモードの液晶応答速度は液晶材料の物性とセル・ギャップにより調整することができるが、通常、上昇時間が２０−８０ｍｓであり下降時間が２０−３０ｍｓである。このような液晶の応答速度は動画の１フレーム期間（ＮＴＳＣ；１６．６７ｍｓ）より長いため、図１のように、液晶セルに充電される電圧が所望の電圧に到達する前に次のフレームに進行することにより、動画で画面がかすむモーション・ブラーリング（Motion Blurring）現象が表れる。
【０００５】
図１に示すように、従来の液晶表示装置は動画を表示する際の応答速度が遅いことにより、１レベルでデータ（ＶＤ）レベルが変化する時、それに対応する表示輝度（ＢＬ）が所望の輝度に到達せず、所望の色と輝度を表現できない。その結果、液晶表示装置には動画像のモーション・ブラーリング現象が表れ、明暗比の低下により表示品質が劣化する。
【０００６】
このような液晶表示装置の遅い応答速度を解決するために、アメリカ特許第５，４９５，２６５号とＰＣＴ国際公開番号ＷＯ９９／０５５６７にはルックアップテーブルを利用してデータの変化の有無によりデータを修正する方法（以下、「高速駆動」という）が提案されている。この高速駆動方法は図２のような原理でデータを修正する。
【０００７】
図２に示すように、従来の高速駆動方法は、入力データ（ＶＤ）を修正して修正データ（ＭＶＤ）を液晶セルに印加することにより所望の輝度（ＭＢＬ）を得る。この高速駆動方法は、１フレーム期間中に入力データの輝度値に対応して所望の輝度が得られるように、データの変化の有無に基づき、数式１で｜Ｖ２ ａ ーＶ２ Ｆ｜を大きくすることにより液晶の応答速度を加速させる。従って、高速駆動方法を利用する液晶表示装置は、液晶の遅い速度をデータ値の修正で補償することにより動画像でモーション・ブラーリング現象を緩和させ、所望の色と輝度で画像を表示することができる。
【０００８】
さらに詳細には、高速駆動方法は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれの最上位ビット・データ（ＭＳＢ）を比較し、最上位ビット・データ（ＭＳＢ）に変化があると、ルックアップテーブルから該当する修正データ（Ｍデータ）を選択して図３のように修正する。この高速駆動方法は、ハードウェアの実現の際にメモリの容量負担を減らすため、上位ビットだけを修正する。このように実現された高速駆動装置を図４に示す。
【０００９】
図４に示すように、従来の高速駆動装置は、上位ビット・バスライン（４２）に接続されたフレームメモリ（４３）と、上位ビット・バスライン（４２）とフレームメモリ（４３）の出力端子両方に接続されたルックアップテーブル（４４）とを具備する。
【００１０】
フレームメモリ（４３）は、上位ビット（ＭＳＢ）を１フレーム期間の間保存し、保存されたデータをルックアップテーブル（４４）に供給する。ここで、上位ビット（ＭＳＢ）は８ビットのソース・データ（ＲＧＢ）のうち上位４ビットに設定される。
【００１１】
ルックアップテーブル（４４）は上位ビット・バスライン（４２）から入力される現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と、フレームメモリ（４３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を、下の表１または表２に当てはめ、該当する修正データ（Ｍデータ）を選択する。修正データ（Ｍデータ）は下位ビット・バスライン（４１）からの下位ビット（ＬＳＢ）と加算されて液晶表示装置に供給される。
【表１】
【表２】
表１及び表２において、左側列は直前のフレーム（Ｆｎ−１）のデータ電圧（ＶＤｎ−１）であり、最上行は現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）である。表１は最上位の４ビット（２０、２１、２２、２３）を１０進数で表現したルックアップテーブルである。表２は８ビットのデータのうち最上位４ビットの加重値（２４、２５、２６、２７）を適用したルックアップテーブルである。
しかし、従来の高速駆動方式は、上位ビットデータ（ＭＳＢ）だけを比較するルックアップテーブルを利用して該ルックアップテーブルに登録された修正データ（Ｍデータ）を捜すため、ビデオデータの実際のグレーレベルと修正データ（Ｍデータ）の連続性がなくなったり、隣接した修正データ（Ｍデータ）の間にデータ・オーバーシュートが発生したりする。これにより、図５のように、実際に入力されるデータのグレーレベルと修正データのグレーレベルの間には、矢印で表したグレーレベル部分で修正データの値が乖離し、その分大きな輝度変化が発生する。このような問題を解決するためには、フレームメモリとルックアップテーブルのメモリ容量を大きくしてフルビット（８ビット）のソースデータを比較し、その結果選択されたフルビットの修正データを導き出すべきである。しかし、フルビットの比較はフレームメモリとルックアップテーブルのメモリ容量が大きくなり、その分回路の構成に必要なコストが増大するという別の問題点がある。例えば、８ビットのソースデータを比較して８ビットの修正データ（Ｍデータ）を選択するルックアップテーブルのメモリ容量は６５５３６×８＝５２４Ｋｂである。
【００１２】
【課題を解決するための手段】
従って、本発明の目的は、画質を向上させた液晶表示装置の駆動方法及び装置を提供することである。
【００１３】
【発明の構成及び作用】
前記目的を達成するために、本発明による液晶表示装置の駆動方法は、少なくとも２つの修正データを設定する段階と、ソースデータのグレーレベル値と近接するグレーレベルを中心とする前記少なくとも２つの修正データを含む修正データバンドを導き出す段階と、修正データバンド内で互いに直交する２軸方向に第１及び第２近似演算を実施して前記２つの修正データ間に位置する未設定の修正データを導き出し、それにより前記ソースデータを修正する段階を含む。
【００１４】
本発明による液晶表示装置の駆動方法は、ソースデータを上位ビットと下位ビットに分割する段階と、上位ビットと下位ビットを１フレーム期間の間にそれぞれ遅延させる段階を更に含む。
【００１５】
本発明による液晶表示装置の駆動方法において、修正データバンドを導き出す段階は、前記修正データが登録されたルックアップテーブルで現在のフレームの上位ビットと前記遅延されたフレームの上位ビットを比較し、その比較結果により前記修正データバンドを導き出す段階を更に含む。
【００１６】
本発明による液晶表示装置の駆動方法において、第１及び第２近似演算を実施する段階は、修正データバンド内の横軸に現在の下位ビットを利用して第１近似演算を実施することで前記横軸上に存在する２つの第１近似値を導き出す段階と、２つの第１近似値の間の線上で直前の下位ビットを利用して第２近似演算を実施し、前記未設定の修正データを導き出す段階を含む。
【００１７】
本発明による液晶表示装置の駆動方法において、第１及び第２近似演算を実施する段階は、修正データバンド内の縦軸に直前の下位ビットを利用して第１近似演算を実施することにより前記縦軸上に存在する２つの第１近似値を導き出す段階と、２つの第１近似値の間の線上で現在の下位ビットを利用して第２近似演算を実施して前記未設定の修正データを導き出す段階を含む。
【００１８】
本発明による液晶表示装置の駆動装置は、少なくとも２つの修正データが設定されており、ソースデータのグレーレベル値と近接するグレーレベルを中心とする前記少なくとも２つの修正データを含む修正データバンドを導き出すためのルックアップテーブルと、修正データバンド内で互いに直交する２軸方向に第１及び第２近似演算を実施することにより前記修正データの間に位置する未設定の修正データを導き出して前記ソースデータを修正する修正部とを具備する。
【００１９】
本発明による液晶表示装置の駆動装置は、ソースデータと上位ビットを遅延させる第１フレームメモリと、ソースデータの下位ビットを遅延させる第２フレームメモリとを更に具備する。
【００２０】
本発明による液晶表示装置の駆動装置において、修正データバンドは、前記修正データが登録されたルックアップテーブル内で遅延された上位ビットと遅延されていない上位ビットを比較し、その結果により導き出されることを特徴とする。
【００２１】
本発明による液晶表示装置の駆動装置において修正部は、前記修正データバンド内の横軸に現在の下位ビットを利用して第１近似演算を実施することにより前記横軸上に存在する２つの第１近似値を導き出す第１近似演算部と、前記２つの第１近似値の間の線上で前記直前の下位ビットを利用して第２近似演算を実施して前記未設定された修正データを導き出す第２近似演算部とを具備する。
【００２２】
本発明による液晶表示装置の駆動装置において修正部は、修正データバンド内の縦軸に前記直前の下位ビットを利用して第１近似演算を実施することにより前記縦軸上に存在する２つの第１近似値を導き出す第１近似演算部と、前記２つの第１近似値の間の線上で前記直前の下位ビットを利用して第２近似演算を実施して前記未設定された修正データを導き出す第２近似演算部とを具備する。
【００２３】
本発明による液晶表示装置の駆動装置は、修正部により修正されたデータを前記液晶表示装置に供給するためのデータドライバと、液晶表示装置にスキャニング信号を供給するためのゲートドライバと、ソースデータを前記修正部に供給すると共に前記データドライバとゲートドライバを制御するためのタイミングコントローラとを更に具備する。
【００２４】
本発明による液晶表示装置の駆動装置は、ソースデータの上位ビットと前記ソースデータの下位ビットを遅延させる単一のフレームメモリとを更に具備することを特徴とする。
【００２５】
本発明による液晶表示装置の駆動装置において修正部は、前記修正データバンド内の横軸に前記現在の下位ビットを利用して第１近似演算を実施することで前記横軸上に存在する２つの第１近似値を導き出すと共に、２つの第１近似値の間の線上で前記直前の下位ビットを利用して第２近似演算を実施して前記未設定の修正データを導き出す単一の近似処理部とを具備する。
【００２６】
本発明による液晶表示装置の駆動装置は、画像を表示するための液晶表示パネルと、少なくとも２つの修正データが設定されており、ソースデータのグレーレベル値と近接するグレーレベルを中心とする前記少なくとも２つの修正データを含む修正データバンドを導き出すためのルックアップテーブルと、修正データバンド内で互いに直交する２軸方向に第１及び第２近似演算を実施して前記修正データの間に位置する未設定の修正データを導き出して前記ソースデータを修正する修正部とを具備する。
【００２７】
【作用】
本発明による液晶表示装置の駆動方法及び装置は、所定の大きさの修正データバンドを設定し、該修正データバンド内で近似演算を実施して修正データを選択する。
【００２８】
【発明の実施態様】
以下、図６乃至図１５を参照して本発明の好ましい実施例を説明する。
【００２９】
図６に示すように、本発明による液晶表示装置の駆動装置は、データライン（６５）とゲートライン（６６）の交差部に液晶セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液晶パネル（６７）と、液晶パネル（６７）のデータライン（６５）にデータを供給するためのデータドライバ（６３）と、液晶パネル（６７）のゲートライン（６６）にスキャニングパルスを供給するためのゲート・ドライバ（６４）と、デジタル・ビデオ・データと同期信号（ＨＶ）が供給されるタイミングコントローラ（６１）と、タイミングコントローラ（６１）とデータドライバ（６３）の間に接続されて入力データ（ＲＧＢデータ）を修正するためのデータ修正部（６２）とを具備する。
【００３０】
液晶パネル（６７）は間に液晶が注入されて二枚のガラス基板からなり、その下部ガラス基板の上にデータライン（６５）とゲートライン（６６）が相互に直交するように形成される。データライン（６５）とゲートライン（６６）の交差部に形成されたＴＦＴは、スキャニングパルスに応じてデータライン（５５）上の液晶セル（Ｃｌｃ）に電界の影響を及ぼさせる。このために、ＴＦＴのゲート電極はゲートライン（６６）に接続され、ソース電極はデータライン（６５）に接続される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌｃ）の画素電極に接続される。
【００３１】
タイミングコントローラ（６１）は図示しないデジタル・ビデオ・カードから供給されるデジタル・ビデオ・データを再整列する。タイミングコントローラ（６１）により再整列されたデータ（ＲＧＢデータ）はデータ修正部（６２）に供給される。
【００３２】
また、タイミングコントローラ（６１）は入力される水平／垂直同期信号（ＨＶ）を利用してドットクロック（Ｄｃｌｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しないゲート・シフト・クロック（ＧＳＣ）、出力イネーブル／ディスエーブル信号などのタイミング制御信号と極性の制御信号を生成し、データドライバ（６３）とゲートドライバ（６４）を制御する。ドットクロック（Ｄｃｌｋ）と極性制御信号はデータ・ドライバ（６３）に供給され、ゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）はゲートドライバ（６４）に供給される。
【００３３】
ゲートドライバ（６４）はタイミングコントローラ（６１）から供給されるゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）に応じてスキャンパルス、即ちゲート・ハイパルスを順次発生するシフト・レジスタと、スキャンパルスの電圧を液晶セル（Ｃｌｃ）の駆動に適合したレベルにシフトさせるためのレベル・シフトを含む。このスキャンパルスに応じてＴＦＴはターン・オンされる。ＴＦＴがターン・オンされる際に、データライン（６５）上のビデオ・データは液晶セル（Ｃｌｃ）の画素電極に供給される。
【００３４】
データドライバ（６３）にはデータ修正部（６２）により修正された赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正データ（ＲＧＢ Ｍデータ）が供給されると共に、タイミングコントローラ（６１）からドットクロック（Ｄｃｌｋ）が入力される。このデータドライバ（６３）はドットクロック（Ｄｃｌｋ）により赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正データ（ＲＧＢ Ｍデータ）をサンプリングした後、１ライン分ずつラッチする。このデータドライバ（６３）によりラッチされたデータはアナログ・データに変換され、スキャン期間毎にデータライン（６５）に供給される。データドライバ（６３）は修正データに対応するガンマ電圧をデータライン（６５）に供給することもできる。
【００３５】
データ修正部（６２）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の変化の有無によりルックアップテーブルを利用して現在入力されるデータ（ＲＧＢデータ）を修正する。また、データ修正部（６２）は近似値を利用してルックアップテーブルに登録された修正データの間の微細な修正値を導き出して現在入力されたデータ（ＲＧＢ）を修正する。ここで、ルックアップテーブルのデータ幅は上位ビット（ＭＳＢ）のデータ幅と同じでないが、フルビット・ソースデータ（ＲＧＢ）のデータ幅（８ビット）のように同じくすることが好ましい。
【００３６】
図７は本発明の第１実施例によるデータ修正部（６２）を表す。
【００３７】
図７に示すように、本発明によるデータ修正部（６２）は下位ビット（ＬＳＢ）が入力される第１フレームメモリ（７３Ａ）と、上位ビット（ＭＳＢ）が入力される第２フレームメモリ（７３Ｂ）と、直前のフレームと（Ｆｎ）と現在のフレームの上位ビット（ＭＳＢ）を比較して所定の大きさの修正データバンドを導き出すためのルックアップテーブル（７４）と、修正データバンド内でＸ軸（横軸）の値に関して第１近似演算を実施するための第１近似演算部（７５）と、第１近似値の間のＹ軸（縦軸）上で第２近似演算を実施するための第２近似演算部（７６）とを具備する。
【００３８】
第１フレームメモリ（７３Ａ）はタイミングコントローラ（６１）の下位ビットバスライン（７１）に接続され、タイミングコントローラ（６１）から入力される下位ビット（ＬＳＢ）を１フレーム期間の間に保存する。そして第１フレームメモリ（７３Ａ）はフレーム毎に保存された下位ビット（ＬＳＢ）を第２近似演算部（７６）に供給する。
【００３９】
第２フレームメモリ（７３Ｂ）はタイミングコントローラ（６１）の上位ビット・バスライン（７２）に接続され、タイミングコントローラ（６１）から入力される上位ビット（ＭＳＢ）を１フレーム期間の間に保存する。そして第２フレームメモリ（７３Ｂ）はフレーム毎に保存された上位ビット（ＭＳＢ）をルックアップテーブル（７４）に供給する。
【００４０】
ルックアップテーブル（７４）は、タイミングコントローラ（６１）の上位ビット・バスライン（７２）から入力される現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と、フレームメモリ（７３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を比較する。そして、ルックアップテーブル（７４）は、比較結果により下の関係式▲１▼乃至▲３▼を満足する修正データから所定データの大きさの修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す。
ＶＤｎ ＜ ＶＤｎ−１ ---＞ ＭＶＤｎ ＜ ＶＤｎ------▲１▼
ＶＤｎ ＝ ＶＤｎ−１ ---＞ ＭＶＤｎ ＝ ＶＤｎ------▲２▼
ＶＤｎ ＞ ＶＤｎ−１ ---＞ ＭＶＤｎ ＞ ＶＤｎ------▲３▼
関係式▲１▼乃至▲３▼において、ＶＤｎ−１は直前のフレームのデータ電圧、ＶＤｎは現在のフレームのデータ電圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。
【００４１】
データ修正部（６２）に入力されるソースデータが８ビットであり、ルックアップテーブル（７４）に入力される上位ビットが４ビットである場合に、ルックアップテーブル（７４）に登録された修正データは下の表３のようである。
【表３】
【００４２】
表３で分かるように、ルックアップテーブル（７４）はソースデータ（ＲＧＢ）のグレーレベルを１７×１７で比較し、その比較結果により関係式▲１▼乃至▲３▼を満足するように設定された８ビットの修正データを選択する。このルックアップテーブル（７４）のメモリ容量は２８９×８＝２，３１２ビットに過ぎないので、８ビット比較／８ビット修正データ誘導方式のルックアップテーブルの容量（５２４Ｋｂs）に比べて小さくなる。ここで、２８９は、ルックアップテーブル（７４）に入力されるソースデータである現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）の、１７のグレーレベルの上位ビット（ＭＳＢ）の積である。
【００４３】
このルックアップテーブル（７４）内に登録されないソースデータ（ＲＧＢ）のグレーレベル範囲、即ち、１〜１５、１７〜３１、３３〜４７、４９〜６３、９７〜１１１、１１３〜１２７、１２９〜１４３、１４５〜１５９、１７７〜１０１、１９３〜２０７、２０９〜２２３、２４１〜２５４のグレーレベルデータは、ルックアップテーブル（７４）内に修正データとして設定されたグレーレベル値に最も近接している２つのグレーレベル間で近似演算を実施することで導き出される。これに比べて従来技術では、前記ルックアップテーブル（７４）内に登録されていないソースデータ（ＲＧＢ）のグレーレベル範囲は、ルックアップテーブルで選択された修正データに加算される下位ビット（ＬＳＢ）により決定される。近似演算が実施される修正データバンドは、ソースデータ（ＲＧＢ）のグレーレベル値と最も近接したグレーレベル値を有する水平及び垂直方向に隣接した修正データ間のデータ領域である。
【００４４】
第１近似演算部（７５）は、ルックアップテーブル（７４）から読み出した修正データバンド内で現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）にＸ軸方向に第１近似演算を実施して２つの第１近似値（Ａ１、Ａ２）を導き出す。
【００４５】
第２近似演算部（７６）は、直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）を利用して第１近似値（Ａ１、Ａ２）の間のＹ軸の値に関して第２近似演算を実施して修正データ（Ｘ）を導き出す。
【００４６】
第１近似演算と第２近似演算の過程は図８のように進行する。
【００４７】
図８に示すように、まず第１及び第２フレームメモリ（７３Ａ、７３Ｂ）によりそれぞれ遅延された直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）を読み出し、現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）を読み出す（Ｓ８１及びＳ８２段階）。このように読み出された現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を利用し、ルックアップテーブル（７４）からソースデータ（ＲＧＢ）に対応する修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す（Ｓ８３段階）。この修正データバンド（ａ、ｂ、ｃ、ｄ）は、図９のように、ルックアップテーブル（７４）にソースデータとして入力される上位ビット（ＭＳＢ）の間のデータ範囲である。
【００４８】
第１近似演算部（７５）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）値に第１近似演算を実施することにより、修正データバンド（ａ、ｂ、ｃ、ｄ）内で垂直に対向する２つの第１近似値（Ａ１、Ａ２）を導き出す。この第１近似演算は、図９のように、修正データバンド（ａ、ｂ、ｃ、ｄ）内でＸ軸の値に関して実施される。（Ｓ８４段階）
【００４９】
第２近似演算部（７６）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）値に第２近似演算を実施することにより、２つの第１近似値（Ａ１、Ａ２）の垂直線上で修正データ（Ｘ）を導き出す。この第２近似演算は図９のように修正データバンド（ａ、ｂ、ｃ、ｄ）内でＹ軸の値に関して実施される（Ｓ８５段階）。
【００５０】
図１０は本発明の第２実施例によるデータ修正部（６２）を表す。
【００５１】
図１０に示すように、本発明の第２実施例によるデータ修正部（６２）は、下位ビット（ＬＳＢ）が入力される第１フレームメモリ（１０３Ａ）と、上位ビット（ＭＳＢ）が入力される第２フレームメモリ（１０３Ｂ）と、直前のフレームと（Ｆｎ）と現在のフレームの上位ビット（ＭＳＢ）を比較して所定の大きさの修正データバンドを導き出すためのルックアップテーブル（１０４）と、修正データバンド内でＹ軸（縦軸）の値に関して第１近似演算を実施するための第１近似演算部（１０５）と、第１近似値の間のＸ軸（横軸）上で第２近似演算を実施するための第２近似演算部（１０６）とを具備する。
【００５２】
第１フレームメモリ（１０３Ａ）はタイミングコントローラ（６１）の下位ビットバスライン（１０１）に接続されてタイミングコントローラ（６１）から入力される下位ビット（ＬＳＢ）を１フレーム期間の間に保存する。そして、第１フレームメモリ（１０３Ａ）はフレーム毎に保存された下位ビット（ＬＳＢ）を第１近似演算部（１０５）に供給する。
【００５３】
第２フレームメモリ（１０３Ｂ）は、タイミングコントローラ（６１）の上位ビット・バスライン（１０２）に接続されてタイミングコントローラ（６１）から入力される上位ビット（ＭＳＢ）を１フレーム期間の間に保存する。そして第２フレームメモリ（１０３Ｂ）は、フレーム毎に保存された上位ビット（ＭＳＢ）をルックアップテーブル（１０４）に供給する。
【００５４】
ルックアップテーブル（１０４）は、タイミングコントローラ（６１）の上位ビット・バスライン（１０２）から入力される現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と、フレームメモリ（１０３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を比較する。そして、比較結果により、関係式▲１▼乃至▲３▼を満足するように設定された表３のような修正データが登録されたルックアップテーブル（１０４）により、修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す。ルックアップテーブル（１０４）により導き出された修正データバンド（ａ、ｂ、ｃ、ｄ）は第１近似演算部（１０５）に供給される。ルックアップテーブル（１０４）に登録された修正データを表３に示す。
【００５５】
表３のルックアップテーブル（１０４）に登録されないソースデータ（ＲＧＢ）のグレーレベルデータは、修正データバンド内で実施される近似演算によりその修正値が決定される。
【００５６】
第１近似演算部（１０５）は、ルックアップテーブル（１０４）から導き出された修正データバンド（ａ、ｂ、ｃ、ｄ）内で、直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）のＹ軸の値に関して第１近似演算を実施して２つの第１近似値（Ｂ１、Ｂ２）を導き出す。
【００５７】
第２近似演算部（１０６）は、現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）を利用して第１近似値（Ｂ１、Ｂ２）の間のＸ軸の値に関して第２近似演算を実施して修正データ（Ｘ）を導き出す。
【００５８】
図１１は本発明の第２実施例によるデータ修正部（６２）により遂行される近似演算過程を段階的に表す。
【００５９】
図１１に示すように、まず第１及び第２フレームメモリ（１０３Ａ、１０３Ｂ）によりそれぞれ遅延された直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）と、現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）を読みこむ（Ｓ１１１及びＳ１１２段階）。このように読みこまれた現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を利用し、ルックアップテーブル（１０４）からソースデータ（ＲＧＢ）に対応する修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す（Ｓ１１３段階）。この修正データバンド（ａ、ｂ、ｃ、ｄ）は、図１２のように、ルックアップテーブル（１０４）に入力されるソースデータの上位ビット（ＭＳＢ）に対応する修正データ値に最も近接した四つの修正データバンド（ａ、ｂ、ｃ、ｄ）をデータ範囲とする。
【００６０】
第１近似演算部（１０５）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）値に第１近似演算を実施することにより、修正データバンド（ａ、ｂ、ｃ、ｄ）内の同じ水平位置で対向する２つの第１近似値（Ｂ１、Ｂ２）を導き出す。この第１近似演算は、図１２のように、修正データバンド（ａ、ｂ、ｃ、ｄ）内でＹ軸の値に関して実施される（Ｓ１１４段階）。
【００６１】
第２近似演算部（１０６）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）値に第２近似演算を実施することにより２つの第１近似値（Ｂ１、Ｂ２）を結ぶ線分の水平線上で修正データ（Ｘ）を導き出す。この第２近似演算は、図１２のように、修正データバンド（ａ、ｂ、ｃ、ｄ）内でＸ軸の値に関して実施される。（Ｓ１１５段階）
【００６２】
一方、図７と図１０に図示された２つのフレームメモリ（７３Ａ、７３Ｂ、１０３Ａ、１０３Ｂ）は１つに統合することができる。図１３は図７に図示されたフレームメモリ（７３Ａ、７３Ｂ）が１つのフレームメモリ（７３）に統合されたデータ修正部（６２）を表す。図１４は図１０に図示されたフレームメモリ（１０３Ａ、１０３Ｂ）が１つのフレームメモリ（１０３）に統合されたデータ修正部（６２）を表す。また、第１近似演算と第２近似演算をそれぞれ実施する２つの近似演算部（７５、７６、１０５、１０６）は、図１５のように１つに統合することもできる。
【００６３】
【発明の効果】
上述のように、本発明による液晶表示装置の駆動方法及び装置は、所定の大きさの修正データバンドを設定し、該修正データバンド内で近似演算を実施して修正データを選択する。その結果、本発明による液晶表示装置の駆動方法及び装置は、近似演算により選択された修正データが線形的に増減するように表れるので、修正データの間の不連続点がなくなり、その分画質が向上する。更に、本発明による液晶表示装置の駆動方法及び装置は、ルックアップテーブルに登録されない修正データを近似演算により導き出すことで、ルックアップテーブルメモリの大きさを減らすことができる。
【００６４】
以上説明した内容を通し、当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。例えば、データ修正部は、ルックアップテーブル以外にもプログラムとこれを実行するためのマイクロプロッセッサなどの異なる形態にすることもできる。また、本発明による技術的思想は、データ修正が必要なすべての分野、例えば、プラズマディスプレイ（ＰＤＰ）、電界放出表示装置（ＦＥＤ）、エレクトロ・ルミネセンス表示装置（ＥＬ）などのデジタル平板表示装置などに適用することができる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定められる。
【図面の簡単な説明】
【図１】図１は通常の液晶表示装置におけるデータによる輝度変化を表す波形図である。
【図２】図２は従来の高速駆動方法におけるデータ修正による輝度変化の一例を表す波形図である。
【図３】図３は８ビットのデータで従来の高速駆動方法の一例を表す図面である。
【図４】図４は従来の高速の駆動装置を表すブロック図である。
【図５】図５は表２の修正データを表すグラフである。
【図６】図６は本発明の実施例による液晶表示装置の駆動装置を表すブロック図である。
【図７】図７は図６に図示されたデータ修正部の第１実施例を表すブロック図である。
【図８】図８は本発明の第１実施例による液晶表示装置の駆動方法を段階的に表すフローチャートである。
【図９】図９は本発明の第１実施例による液晶表示装置の近似演算過程を表す図面である。
【図１０】図１０は図６に図示されたデータ修正部の第２実施例を表すブロック図である。
【図１１】図１１は本発明の第２実施例による液晶表示装置の駆動方法を段階的に表すフローチャートである。
【図１２】図１２は本発明の第２実施例による液晶表示装置の近似演算過程を表す図面である。
【図１３】図１３は図６に図示されたデータ修正部の第３実施例を表すブロック図である。
【図１４】図１４は図６に図示されたデータ修正部の第４実施例を表すブロック図である。
【図１５】図１５は図６に図示されたデータ修正部の第５実施例を表すブロック図である。
【符号の説明】
４２、６２：上位ビット・バスライン
４３：フレームメモリ
４４、７４、１０４：ルックアップテーブル
６１：タイミングコントローラ
６２：データ修正部
６３：データドライバ
６４：ゲートドライバ
６５：データライン
６６：ゲートライン
６７：液晶パネル
７３Ａ、１０３Ａ：第１フレームメモリ
７３Ｂ、１０３Ｂ：第２フレームメモリ
７５、１０５：第１近似演算部
７６、１０６：第２近似演算部
【発明の属する技術分野】
本発明は液晶表示装置に関するもので、特に画質を向上させた液晶表示装置の駆動方法及び装置に関するものである。
【０００２】
【従来の技術】
通常、液晶表示装置はビデオ信号により液晶セルの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置が動画を表示するのに適している。アクティブマトリックスタイプの液晶表示装置に使用されるスイッチング素子としては主に薄膜トランジスタ（以下、「ＴＦＴ」という）が利用されている。
【０００３】
このような液晶表示装置は数式１及び２で分かるように、液晶に固有の粘性と弾性という特性により応答速度が遅いという短所がある。
【数１】
【数２】
【０００４】
ＴＮモードの液晶応答速度は液晶材料の物性とセル・ギャップにより調整することができるが、通常、上昇時間が２０−８０ｍｓであり下降時間が２０−３０ｍｓである。このような液晶の応答速度は動画の１フレーム期間（ＮＴＳＣ；１６．６７ｍｓ）より長いため、図１のように、液晶セルに充電される電圧が所望の電圧に到達する前に次のフレームに進行することにより、動画で画面がかすむモーション・ブラーリング（Motion Blurring）現象が表れる。
【０００５】
図１に示すように、従来の液晶表示装置は動画を表示する際の応答速度が遅いことにより、１レベルでデータ（ＶＤ）レベルが変化する時、それに対応する表示輝度（ＢＬ）が所望の輝度に到達せず、所望の色と輝度を表現できない。その結果、液晶表示装置には動画像のモーション・ブラーリング現象が表れ、明暗比の低下により表示品質が劣化する。
【０００６】
このような液晶表示装置の遅い応答速度を解決するために、アメリカ特許第５，４９５，２６５号とＰＣＴ国際公開番号ＷＯ９９／０５５６７にはルックアップテーブルを利用してデータの変化の有無によりデータを修正する方法（以下、「高速駆動」という）が提案されている。この高速駆動方法は図２のような原理でデータを修正する。
【０００７】
図２に示すように、従来の高速駆動方法は、入力データ（ＶＤ）を修正して修正データ（ＭＶＤ）を液晶セルに印加することにより所望の輝度（ＭＢＬ）を得る。この高速駆動方法は、１フレーム期間中に入力データの輝度値に対応して所望の輝度が得られるように、データの変化の有無に基づき、数式１で｜Ｖ２ ａ ーＶ２ Ｆ｜を大きくすることにより液晶の応答速度を加速させる。従って、高速駆動方法を利用する液晶表示装置は、液晶の遅い速度をデータ値の修正で補償することにより動画像でモーション・ブラーリング現象を緩和させ、所望の色と輝度で画像を表示することができる。
【０００８】
さらに詳細には、高速駆動方法は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれの最上位ビット・データ（ＭＳＢ）を比較し、最上位ビット・データ（ＭＳＢ）に変化があると、ルックアップテーブルから該当する修正データ（Ｍデータ）を選択して図３のように修正する。この高速駆動方法は、ハードウェアの実現の際にメモリの容量負担を減らすため、上位ビットだけを修正する。このように実現された高速駆動装置を図４に示す。
【０００９】
図４に示すように、従来の高速駆動装置は、上位ビット・バスライン（４２）に接続されたフレームメモリ（４３）と、上位ビット・バスライン（４２）とフレームメモリ（４３）の出力端子両方に接続されたルックアップテーブル（４４）とを具備する。
【００１０】
フレームメモリ（４３）は、上位ビット（ＭＳＢ）を１フレーム期間の間保存し、保存されたデータをルックアップテーブル（４４）に供給する。ここで、上位ビット（ＭＳＢ）は８ビットのソース・データ（ＲＧＢ）のうち上位４ビットに設定される。
【００１１】
ルックアップテーブル（４４）は上位ビット・バスライン（４２）から入力される現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と、フレームメモリ（４３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を、下の表１または表２に当てはめ、該当する修正データ（Ｍデータ）を選択する。修正データ（Ｍデータ）は下位ビット・バスライン（４１）からの下位ビット（ＬＳＢ）と加算されて液晶表示装置に供給される。
【表１】
しかし、従来の高速駆動方式は、上位ビットデータ（ＭＳＢ）だけを比較するルックアップテーブルを利用して該ルックアップテーブルに登録された修正データ（Ｍデータ）を捜すため、ビデオデータの実際のグレーレベルと修正データ（Ｍデータ）の連続性がなくなったり、隣接した修正データ（Ｍデータ）の間にデータ・オーバーシュートが発生したりする。これにより、図５のように、実際に入力されるデータのグレーレベルと修正データのグレーレベルの間には、矢印で表したグレーレベル部分で修正データの値が乖離し、その分大きな輝度変化が発生する。このような問題を解決するためには、フレームメモリとルックアップテーブルのメモリ容量を大きくしてフルビット（８ビット）のソースデータを比較し、その結果選択されたフルビットの修正データを導き出すべきである。しかし、フルビットの比較はフレームメモリとルックアップテーブルのメモリ容量が大きくなり、その分回路の構成に必要なコストが増大するという別の問題点がある。例えば、８ビットのソースデータを比較して８ビットの修正データ（Ｍデータ）を選択するルックアップテーブルのメモリ容量は６５５３６×８＝５２４Ｋｂである。
【００１２】
【課題を解決するための手段】
従って、本発明の目的は、画質を向上させた液晶表示装置の駆動方法及び装置を提供することである。
【００１３】
【発明の構成及び作用】
前記目的を達成するために、本発明による液晶表示装置の駆動方法は、少なくとも２つの修正データを設定する段階と、ソースデータのグレーレベル値と近接するグレーレベルを中心とする前記少なくとも２つの修正データを含む修正データバンドを導き出す段階と、修正データバンド内で互いに直交する２軸方向に第１及び第２近似演算を実施して前記２つの修正データ間に位置する未設定の修正データを導き出し、それにより前記ソースデータを修正する段階を含む。
【００１４】
本発明による液晶表示装置の駆動方法は、ソースデータを上位ビットと下位ビットに分割する段階と、上位ビットと下位ビットを１フレーム期間の間にそれぞれ遅延させる段階を更に含む。
【００１５】
本発明による液晶表示装置の駆動方法において、修正データバンドを導き出す段階は、前記修正データが登録されたルックアップテーブルで現在のフレームの上位ビットと前記遅延されたフレームの上位ビットを比較し、その比較結果により前記修正データバンドを導き出す段階を更に含む。
【００１６】
本発明による液晶表示装置の駆動方法において、第１及び第２近似演算を実施する段階は、修正データバンド内の横軸に現在の下位ビットを利用して第１近似演算を実施することで前記横軸上に存在する２つの第１近似値を導き出す段階と、２つの第１近似値の間の線上で直前の下位ビットを利用して第２近似演算を実施し、前記未設定の修正データを導き出す段階を含む。
【００１７】
本発明による液晶表示装置の駆動方法において、第１及び第２近似演算を実施する段階は、修正データバンド内の縦軸に直前の下位ビットを利用して第１近似演算を実施することにより前記縦軸上に存在する２つの第１近似値を導き出す段階と、２つの第１近似値の間の線上で現在の下位ビットを利用して第２近似演算を実施して前記未設定の修正データを導き出す段階を含む。
【００１８】
本発明による液晶表示装置の駆動装置は、少なくとも２つの修正データが設定されており、ソースデータのグレーレベル値と近接するグレーレベルを中心とする前記少なくとも２つの修正データを含む修正データバンドを導き出すためのルックアップテーブルと、修正データバンド内で互いに直交する２軸方向に第１及び第２近似演算を実施することにより前記修正データの間に位置する未設定の修正データを導き出して前記ソースデータを修正する修正部とを具備する。
【００１９】
本発明による液晶表示装置の駆動装置は、ソースデータと上位ビットを遅延させる第１フレームメモリと、ソースデータの下位ビットを遅延させる第２フレームメモリとを更に具備する。
【００２０】
本発明による液晶表示装置の駆動装置において、修正データバンドは、前記修正データが登録されたルックアップテーブル内で遅延された上位ビットと遅延されていない上位ビットを比較し、その結果により導き出されることを特徴とする。
【００２１】
本発明による液晶表示装置の駆動装置において修正部は、前記修正データバンド内の横軸に現在の下位ビットを利用して第１近似演算を実施することにより前記横軸上に存在する２つの第１近似値を導き出す第１近似演算部と、前記２つの第１近似値の間の線上で前記直前の下位ビットを利用して第２近似演算を実施して前記未設定された修正データを導き出す第２近似演算部とを具備する。
【００２２】
本発明による液晶表示装置の駆動装置において修正部は、修正データバンド内の縦軸に前記直前の下位ビットを利用して第１近似演算を実施することにより前記縦軸上に存在する２つの第１近似値を導き出す第１近似演算部と、前記２つの第１近似値の間の線上で前記直前の下位ビットを利用して第２近似演算を実施して前記未設定された修正データを導き出す第２近似演算部とを具備する。
【００２３】
本発明による液晶表示装置の駆動装置は、修正部により修正されたデータを前記液晶表示装置に供給するためのデータドライバと、液晶表示装置にスキャニング信号を供給するためのゲートドライバと、ソースデータを前記修正部に供給すると共に前記データドライバとゲートドライバを制御するためのタイミングコントローラとを更に具備する。
【００２４】
本発明による液晶表示装置の駆動装置は、ソースデータの上位ビットと前記ソースデータの下位ビットを遅延させる単一のフレームメモリとを更に具備することを特徴とする。
【００２５】
本発明による液晶表示装置の駆動装置において修正部は、前記修正データバンド内の横軸に前記現在の下位ビットを利用して第１近似演算を実施することで前記横軸上に存在する２つの第１近似値を導き出すと共に、２つの第１近似値の間の線上で前記直前の下位ビットを利用して第２近似演算を実施して前記未設定の修正データを導き出す単一の近似処理部とを具備する。
【００２６】
本発明による液晶表示装置の駆動装置は、画像を表示するための液晶表示パネルと、少なくとも２つの修正データが設定されており、ソースデータのグレーレベル値と近接するグレーレベルを中心とする前記少なくとも２つの修正データを含む修正データバンドを導き出すためのルックアップテーブルと、修正データバンド内で互いに直交する２軸方向に第１及び第２近似演算を実施して前記修正データの間に位置する未設定の修正データを導き出して前記ソースデータを修正する修正部とを具備する。
【００２７】
【作用】
本発明による液晶表示装置の駆動方法及び装置は、所定の大きさの修正データバンドを設定し、該修正データバンド内で近似演算を実施して修正データを選択する。
【００２８】
【発明の実施態様】
以下、図６乃至図１５を参照して本発明の好ましい実施例を説明する。
【００２９】
図６に示すように、本発明による液晶表示装置の駆動装置は、データライン（６５）とゲートライン（６６）の交差部に液晶セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液晶パネル（６７）と、液晶パネル（６７）のデータライン（６５）にデータを供給するためのデータドライバ（６３）と、液晶パネル（６７）のゲートライン（６６）にスキャニングパルスを供給するためのゲート・ドライバ（６４）と、デジタル・ビデオ・データと同期信号（ＨＶ）が供給されるタイミングコントローラ（６１）と、タイミングコントローラ（６１）とデータドライバ（６３）の間に接続されて入力データ（ＲＧＢデータ）を修正するためのデータ修正部（６２）とを具備する。
【００３０】
液晶パネル（６７）は間に液晶が注入されて二枚のガラス基板からなり、その下部ガラス基板の上にデータライン（６５）とゲートライン（６６）が相互に直交するように形成される。データライン（６５）とゲートライン（６６）の交差部に形成されたＴＦＴは、スキャニングパルスに応じてデータライン（５５）上の液晶セル（Ｃｌｃ）に電界の影響を及ぼさせる。このために、ＴＦＴのゲート電極はゲートライン（６６）に接続され、ソース電極はデータライン（６５）に接続される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌｃ）の画素電極に接続される。
【００３１】
タイミングコントローラ（６１）は図示しないデジタル・ビデオ・カードから供給されるデジタル・ビデオ・データを再整列する。タイミングコントローラ（６１）により再整列されたデータ（ＲＧＢデータ）はデータ修正部（６２）に供給される。
【００３２】
また、タイミングコントローラ（６１）は入力される水平／垂直同期信号（ＨＶ）を利用してドットクロック（Ｄｃｌｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しないゲート・シフト・クロック（ＧＳＣ）、出力イネーブル／ディスエーブル信号などのタイミング制御信号と極性の制御信号を生成し、データドライバ（６３）とゲートドライバ（６４）を制御する。ドットクロック（Ｄｃｌｋ）と極性制御信号はデータ・ドライバ（６３）に供給され、ゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）はゲートドライバ（６４）に供給される。
【００３３】
ゲートドライバ（６４）はタイミングコントローラ（６１）から供給されるゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）に応じてスキャンパルス、即ちゲート・ハイパルスを順次発生するシフト・レジスタと、スキャンパルスの電圧を液晶セル（Ｃｌｃ）の駆動に適合したレベルにシフトさせるためのレベル・シフトを含む。このスキャンパルスに応じてＴＦＴはターン・オンされる。ＴＦＴがターン・オンされる際に、データライン（６５）上のビデオ・データは液晶セル（Ｃｌｃ）の画素電極に供給される。
【００３４】
データドライバ（６３）にはデータ修正部（６２）により修正された赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正データ（ＲＧＢ Ｍデータ）が供給されると共に、タイミングコントローラ（６１）からドットクロック（Ｄｃｌｋ）が入力される。このデータドライバ（６３）はドットクロック（Ｄｃｌｋ）により赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正データ（ＲＧＢ Ｍデータ）をサンプリングした後、１ライン分ずつラッチする。このデータドライバ（６３）によりラッチされたデータはアナログ・データに変換され、スキャン期間毎にデータライン（６５）に供給される。データドライバ（６３）は修正データに対応するガンマ電圧をデータライン（６５）に供給することもできる。
【００３５】
データ修正部（６２）は直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の変化の有無によりルックアップテーブルを利用して現在入力されるデータ（ＲＧＢデータ）を修正する。また、データ修正部（６２）は近似値を利用してルックアップテーブルに登録された修正データの間の微細な修正値を導き出して現在入力されたデータ（ＲＧＢ）を修正する。ここで、ルックアップテーブルのデータ幅は上位ビット（ＭＳＢ）のデータ幅と同じでないが、フルビット・ソースデータ（ＲＧＢ）のデータ幅（８ビット）のように同じくすることが好ましい。
【００３６】
図７は本発明の第１実施例によるデータ修正部（６２）を表す。
【００３７】
図７に示すように、本発明によるデータ修正部（６２）は下位ビット（ＬＳＢ）が入力される第１フレームメモリ（７３Ａ）と、上位ビット（ＭＳＢ）が入力される第２フレームメモリ（７３Ｂ）と、直前のフレームと（Ｆｎ）と現在のフレームの上位ビット（ＭＳＢ）を比較して所定の大きさの修正データバンドを導き出すためのルックアップテーブル（７４）と、修正データバンド内でＸ軸（横軸）の値に関して第１近似演算を実施するための第１近似演算部（７５）と、第１近似値の間のＹ軸（縦軸）上で第２近似演算を実施するための第２近似演算部（７６）とを具備する。
【００３８】
第１フレームメモリ（７３Ａ）はタイミングコントローラ（６１）の下位ビットバスライン（７１）に接続され、タイミングコントローラ（６１）から入力される下位ビット（ＬＳＢ）を１フレーム期間の間に保存する。そして第１フレームメモリ（７３Ａ）はフレーム毎に保存された下位ビット（ＬＳＢ）を第２近似演算部（７６）に供給する。
【００３９】
第２フレームメモリ（７３Ｂ）はタイミングコントローラ（６１）の上位ビット・バスライン（７２）に接続され、タイミングコントローラ（６１）から入力される上位ビット（ＭＳＢ）を１フレーム期間の間に保存する。そして第２フレームメモリ（７３Ｂ）はフレーム毎に保存された上位ビット（ＭＳＢ）をルックアップテーブル（７４）に供給する。
【００４０】
ルックアップテーブル（７４）は、タイミングコントローラ（６１）の上位ビット・バスライン（７２）から入力される現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と、フレームメモリ（７３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を比較する。そして、ルックアップテーブル（７４）は、比較結果により下の関係式▲１▼乃至▲３▼を満足する修正データから所定データの大きさの修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す。
ＶＤｎ ＜ ＶＤｎ−１ ---＞ ＭＶＤｎ ＜ ＶＤｎ------▲１▼
ＶＤｎ ＝ ＶＤｎ−１ ---＞ ＭＶＤｎ ＝ ＶＤｎ------▲２▼
ＶＤｎ ＞ ＶＤｎ−１ ---＞ ＭＶＤｎ ＞ ＶＤｎ------▲３▼
関係式▲１▼乃至▲３▼において、ＶＤｎ−１は直前のフレームのデータ電圧、ＶＤｎは現在のフレームのデータ電圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。
【００４１】
データ修正部（６２）に入力されるソースデータが８ビットであり、ルックアップテーブル（７４）に入力される上位ビットが４ビットである場合に、ルックアップテーブル（７４）に登録された修正データは下の表３のようである。
【表３】
表３で分かるように、ルックアップテーブル（７４）はソースデータ（ＲＧＢ）のグレーレベルを１７×１７で比較し、その比較結果により関係式▲１▼乃至▲３▼を満足するように設定された８ビットの修正データを選択する。このルックアップテーブル（７４）のメモリ容量は２８９×８＝２，３１２ビットに過ぎないので、８ビット比較／８ビット修正データ誘導方式のルックアップテーブルの容量（５２４Ｋｂs）に比べて小さくなる。ここで、２８９は、ルックアップテーブル（７４）に入力されるソースデータである現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）の、１７のグレーレベルの上位ビット（ＭＳＢ）の積である。
【００４３】
このルックアップテーブル（７４）内に登録されないソースデータ（ＲＧＢ）のグレーレベル範囲、即ち、１〜１５、１７〜３１、３３〜４７、４９〜６３、９７〜１１１、１１３〜１２７、１２９〜１４３、１４５〜１５９、１７７〜１０１、１９３〜２０７、２０９〜２２３、２４１〜２５４のグレーレベルデータは、ルックアップテーブル（７４）内に修正データとして設定されたグレーレベル値に最も近接している２つのグレーレベル間で近似演算を実施することで導き出される。これに比べて従来技術では、前記ルックアップテーブル（７４）内に登録されていないソースデータ（ＲＧＢ）のグレーレベル範囲は、ルックアップテーブルで選択された修正データに加算される下位ビット（ＬＳＢ）により決定される。近似演算が実施される修正データバンドは、ソースデータ（ＲＧＢ）のグレーレベル値と最も近接したグレーレベル値を有する水平及び垂直方向に隣接した修正データ間のデータ領域である。
【００４４】
第１近似演算部（７５）は、ルックアップテーブル（７４）から読み出した修正データバンド内で現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）にＸ軸方向に第１近似演算を実施して２つの第１近似値（Ａ１、Ａ２）を導き出す。
【００４５】
第２近似演算部（７６）は、直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）を利用して第１近似値（Ａ１、Ａ２）の間のＹ軸の値に関して第２近似演算を実施して修正データ（Ｘ）を導き出す。
【００４６】
第１近似演算と第２近似演算の過程は図８のように進行する。
【００４７】
図８に示すように、まず第１及び第２フレームメモリ（７３Ａ、７３Ｂ）によりそれぞれ遅延された直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）を読み出し、現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）を読み出す（Ｓ８１及びＳ８２段階）。このように読み出された現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を利用し、ルックアップテーブル（７４）からソースデータ（ＲＧＢ）に対応する修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す（Ｓ８３段階）。この修正データバンド（ａ、ｂ、ｃ、ｄ）は、図９のように、ルックアップテーブル（７４）にソースデータとして入力される上位ビット（ＭＳＢ）の間のデータ範囲である。
【００４８】
第１近似演算部（７５）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）値に第１近似演算を実施することにより、修正データバンド（ａ、ｂ、ｃ、ｄ）内で垂直に対向する２つの第１近似値（Ａ１、Ａ２）を導き出す。この第１近似演算は、図９のように、修正データバンド（ａ、ｂ、ｃ、ｄ）内でＸ軸の値に関して実施される。（Ｓ８４段階）
【００４９】
第２近似演算部（７６）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）値に第２近似演算を実施することにより、２つの第１近似値（Ａ１、Ａ２）の垂直線上で修正データ（Ｘ）を導き出す。この第２近似演算は図９のように修正データバンド（ａ、ｂ、ｃ、ｄ）内でＹ軸の値に関して実施される（Ｓ８５段階）。
【００５０】
図１０は本発明の第２実施例によるデータ修正部（６２）を表す。
【００５１】
図１０に示すように、本発明の第２実施例によるデータ修正部（６２）は、下位ビット（ＬＳＢ）が入力される第１フレームメモリ（１０３Ａ）と、上位ビット（ＭＳＢ）が入力される第２フレームメモリ（１０３Ｂ）と、直前のフレームと（Ｆｎ）と現在のフレームの上位ビット（ＭＳＢ）を比較して所定の大きさの修正データバンドを導き出すためのルックアップテーブル（１０４）と、修正データバンド内でＹ軸（縦軸）の値に関して第１近似演算を実施するための第１近似演算部（１０５）と、第１近似値の間のＸ軸（横軸）上で第２近似演算を実施するための第２近似演算部（１０６）とを具備する。
【００５２】
第１フレームメモリ（１０３Ａ）はタイミングコントローラ（６１）の下位ビットバスライン（１０１）に接続されてタイミングコントローラ（６１）から入力される下位ビット（ＬＳＢ）を１フレーム期間の間に保存する。そして、第１フレームメモリ（１０３Ａ）はフレーム毎に保存された下位ビット（ＬＳＢ）を第１近似演算部（１０５）に供給する。
【００５３】
第２フレームメモリ（１０３Ｂ）は、タイミングコントローラ（６１）の上位ビット・バスライン（１０２）に接続されてタイミングコントローラ（６１）から入力される上位ビット（ＭＳＢ）を１フレーム期間の間に保存する。そして第２フレームメモリ（１０３Ｂ）は、フレーム毎に保存された上位ビット（ＭＳＢ）をルックアップテーブル（１０４）に供給する。
【００５４】
ルックアップテーブル（１０４）は、タイミングコントローラ（６１）の上位ビット・バスライン（１０２）から入力される現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と、フレームメモリ（１０３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を比較する。そして、比較結果により、関係式▲１▼乃至▲３▼を満足するように設定された表３のような修正データが登録されたルックアップテーブル（１０４）により、修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す。ルックアップテーブル（１０４）により導き出された修正データバンド（ａ、ｂ、ｃ、ｄ）は第１近似演算部（１０５）に供給される。ルックアップテーブル（１０４）に登録された修正データを表３に示す。
【００５５】
表３のルックアップテーブル（１０４）に登録されないソースデータ（ＲＧＢ）のグレーレベルデータは、修正データバンド内で実施される近似演算によりその修正値が決定される。
【００５６】
第１近似演算部（１０５）は、ルックアップテーブル（１０４）から導き出された修正データバンド（ａ、ｂ、ｃ、ｄ）内で、直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）のＹ軸の値に関して第１近似演算を実施して２つの第１近似値（Ｂ１、Ｂ２）を導き出す。
【００５７】
第２近似演算部（１０６）は、現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）を利用して第１近似値（Ｂ１、Ｂ２）の間のＸ軸の値に関して第２近似演算を実施して修正データ（Ｘ）を導き出す。
【００５８】
図１１は本発明の第２実施例によるデータ修正部（６２）により遂行される近似演算過程を段階的に表す。
【００５９】
図１１に示すように、まず第１及び第２フレームメモリ（１０３Ａ、１０３Ｂ）によりそれぞれ遅延された直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）と、現在のフレーム（Ｆｎ）の上位ビット（ＭＳＢ）と下位ビット（ＬＳＢ）を読みこむ（Ｓ１１１及びＳ１１２段階）。このように読みこまれた現在のフレーム（Ｆｎ）と直前のフレーム（Ｆｎ−１）の上位ビット（ＭＳＢ）を利用し、ルックアップテーブル（１０４）からソースデータ（ＲＧＢ）に対応する修正データバンド（ａ、ｂ、ｃ、ｄ）を導き出す（Ｓ１１３段階）。この修正データバンド（ａ、ｂ、ｃ、ｄ）は、図１２のように、ルックアップテーブル（１０４）に入力されるソースデータの上位ビット（ＭＳＢ）に対応する修正データ値に最も近接した四つの修正データバンド（ａ、ｂ、ｃ、ｄ）をデータ範囲とする。
【００６０】
第１近似演算部（１０５）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で直前のフレーム（Ｆｎ−１）の下位ビット（ＬＳＢ）値に第１近似演算を実施することにより、修正データバンド（ａ、ｂ、ｃ、ｄ）内の同じ水平位置で対向する２つの第１近似値（Ｂ１、Ｂ２）を導き出す。この第１近似演算は、図１２のように、修正データバンド（ａ、ｂ、ｃ、ｄ）内でＹ軸の値に関して実施される（Ｓ１１４段階）。
【００６１】
第２近似演算部（１０６）は、修正データバンド（ａ、ｂ、ｃ、ｄ）内で現在のフレーム（Ｆｎ）の下位ビット（ＬＳＢ）値に第２近似演算を実施することにより２つの第１近似値（Ｂ１、Ｂ２）を結ぶ線分の水平線上で修正データ（Ｘ）を導き出す。この第２近似演算は、図１２のように、修正データバンド（ａ、ｂ、ｃ、ｄ）内でＸ軸の値に関して実施される。（Ｓ１１５段階）
【００６２】
一方、図７と図１０に図示された２つのフレームメモリ（７３Ａ、７３Ｂ、１０３Ａ、１０３Ｂ）は１つに統合することができる。図１３は図７に図示されたフレームメモリ（７３Ａ、７３Ｂ）が１つのフレームメモリ（７３）に統合されたデータ修正部（６２）を表す。図１４は図１０に図示されたフレームメモリ（１０３Ａ、１０３Ｂ）が１つのフレームメモリ（１０３）に統合されたデータ修正部（６２）を表す。また、第１近似演算と第２近似演算をそれぞれ実施する２つの近似演算部（７５、７６、１０５、１０６）は、図１５のように１つに統合することもできる。
【００６３】
【発明の効果】
上述のように、本発明による液晶表示装置の駆動方法及び装置は、所定の大きさの修正データバンドを設定し、該修正データバンド内で近似演算を実施して修正データを選択する。その結果、本発明による液晶表示装置の駆動方法及び装置は、近似演算により選択された修正データが線形的に増減するように表れるので、修正データの間の不連続点がなくなり、その分画質が向上する。更に、本発明による液晶表示装置の駆動方法及び装置は、ルックアップテーブルに登録されない修正データを近似演算により導き出すことで、ルックアップテーブルメモリの大きさを減らすことができる。
【００６４】
以上説明した内容を通し、当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。例えば、データ修正部は、ルックアップテーブル以外にもプログラムとこれを実行するためのマイクロプロッセッサなどの異なる形態にすることもできる。また、本発明による技術的思想は、データ修正が必要なすべての分野、例えば、プラズマディスプレイ（ＰＤＰ）、電界放出表示装置（ＦＥＤ）、エレクトロ・ルミネセンス表示装置（ＥＬ）などのデジタル平板表示装置などに適用することができる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定められる。
【図面の簡単な説明】
【図１】図１は通常の液晶表示装置におけるデータによる輝度変化を表す波形図である。
【図２】図２は従来の高速駆動方法におけるデータ修正による輝度変化の一例を表す波形図である。
【図３】図３は８ビットのデータで従来の高速駆動方法の一例を表す図面である。
【図４】図４は従来の高速の駆動装置を表すブロック図である。
【図５】図５は表２の修正データを表すグラフである。
【図６】図６は本発明の実施例による液晶表示装置の駆動装置を表すブロック図である。
【図７】図７は図６に図示されたデータ修正部の第１実施例を表すブロック図である。
【図８】図８は本発明の第１実施例による液晶表示装置の駆動方法を段階的に表すフローチャートである。
【図９】図９は本発明の第１実施例による液晶表示装置の近似演算過程を表す図面である。
【図１０】図１０は図６に図示されたデータ修正部の第２実施例を表すブロック図である。
【図１１】図１１は本発明の第２実施例による液晶表示装置の駆動方法を段階的に表すフローチャートである。
【図１２】図１２は本発明の第２実施例による液晶表示装置の近似演算過程を表す図面である。
【図１３】図１３は図６に図示されたデータ修正部の第３実施例を表すブロック図である。
【図１４】図１４は図６に図示されたデータ修正部の第４実施例を表すブロック図である。
【図１５】図１５は図６に図示されたデータ修正部の第５実施例を表すブロック図である。
【符号の説明】
４２、６２：上位ビット・バスライン
４３：フレームメモリ
４４、７４、１０４：ルックアップテーブル
６１：タイミングコントローラ
６２：データ修正部
６３：データドライバ
６４：ゲートドライバ
６５：データライン
６６：ゲートライン
６７：液晶パネル
７３Ａ、１０３Ａ：第１フレームメモリ
７３Ｂ、１０３Ｂ：第２フレームメモリ
７５、１０５：第１近似演算部
７６、１０６：第２近似演算部
Claims (10)
- 現在のフレームのソースデータの上位ビットと、直前のフレームのソースデータの上位ビットとの比較結果により、複数の修正データをルックアップテーブル内に設定する段階と、
前記複数の修正データで、前記現在のフレーム及び前記直前のフレームのソースデータのグレーレベル値に近接したグレーレベル値を有する、水平及び垂直方向に隣接した４個の修正データを含む、修正データバンドを導き出す段階と、
前記現在のフレーム又は前記直前のフレームのソースデータの下位ビット値を利用して、前記ルックアップテーブルから導き出された前記修正データバンドの範囲内で、水平又は垂直方向で第１直線近似演算を実施して、前記ルックアップテーブル内の前記修正データバンド内で、垂直又は水平位置で対向する２つの第１近似データを導き出す段階と、
前記直前のフレーム又は前記現在のフレームのソースデータの下位ビット値を利用して、前記２つの第１近似データ間で、垂直又は水平方向で第２直線近似演算を実施して、前記ルックアップテーブル内の未設定の修正データを導き出す段階と、
データラインを駆動するデータドライバーに、前記未設定の修正データを供給する段階を含むことを特徴とする液晶表示装置の駆動方法。 - 前記現在のフレームのソースデータを上位ビットと下位ビットに分割する段階と、前記現在のフレームの上位ビットと下位ビットを１フレーム期間の間にそれぞれ遅延させる段階を更に含むことを特徴とする請求項１に記載の液晶表示装置の駆動方法。
- 前記第１近似データを導き出す段階は、前記ルックアップテーブルの前記修正データバンド内で、前記水平方向に前記現在のフレームの下位ビット値を利用して前記第１直線近似演算を実施することにより、前記修正データバンド内で垂直位置で対向する２つの第１近似データを導き出す段階を含み、
前記未設定の修正データを導き出す段階は、前記２つの第１近似データの間で前記垂直方向に、前記直前のフレームの下位ビット値を利用して、前記第２直線近似演算を実施することにより、前記未設定の修正データを導き出す段階を含むことを特徴とする請求項１に記載の液晶表示装置の駆動方法。 - 前記第１近似データを導き出す段階は、前記ルックアップテーブルの前記修正データバンド内で、前記垂直方向に前記直前のフレームの下位ビット値を利用して前記第１直線近似演算を実施することにより、前記修正データバンド内で水平位置で対向する２つの第１近似データを導き出す段階を含み、
前記未設定の修正データを導き出す段階は、前記２つの第１近似データの間で、前記水平方向に前記現在のフレームの下位ビット値を利用して前記第２直線近似演算を実施することにより、前記未設定の修正データを導き出す段階を含むことを特徴とする請求項１に記載の液晶表示装置の駆動方法。 - 現在のフレームのソースデータの上位ビットと、直前のフレームのソースデータの上位ビットとの比較結果により、複数の修正データが設定されて、前記複数の修正データで、前記現在のフレーム及び前記直前のフレームのソースデータのグレーレベル値に近接したグレーレベル値を有する、水平及び垂直方向に隣接した４個の修正データを含む、修正データバンドを導き出すためのルックアップテーブルと、
前記現在のフレーム又は前記直前のフレームのソースデータの下位ビット値を利用して、前記ルックアップテーブルから導き出された前記修正データバンド内で、水平又は垂直方向で第１直線近似演算を実施して、前記ルックアップテーブル内の前記修正データバンド内で垂直又は水平位置で対向する２つの第１近似データを導き出すための第１近似演算部と、
前記直前のフレーム又は前記現在のフレームのソースデータの下位ビット値を利用して、前記第１近似データ間で、前記垂直又は水平方向で第２直線近似演算を実施して、前記ルックアップテーブル内の未設定の修正データを導き出す第２近似演算部を具備することを特徴とする液晶表示装置の駆動装置。 - 前記ソースデータの上位ビットを遅延させる第１フレームメモリと、前記ソースデータの下位ビットを遅延させる第２フレームメモリとを更に具備することを特徴とする請求項５に記載の液晶表示装置の駆動装置。
- 前記第１近似演算部は、前記ルックアップテーブルの前記修正データバンド内で、前記水平方向に、前記現在のフレームの下位ビット値を利用して、前記第１直線近似演算を実施することにより、前記修正データバンド内で垂直位置で対向する２つの第１近似データを導き出して、
前記第２近似演算部は、前記２つの第１近似データの間で、前記垂直方向に前記直前のフレームの下位ビット値を利用して、前記第２直線近似演算を実施することにより、前記未設定の修正データを導き出すことを特徴とする請求項５に記載の液晶表示装置の駆動装置。 - 前記第１近似演算部は、前記ルックアップテーブルの前記修正データバンド内で、前記垂直方向に、前記直前のフレームの下位ビット値を利用して、前記第１直線近似演算を実施することにより、前記修正データバンド内で水平位置で対向する２つの第１近似データを導き出して、
前記第２近似演算部は、前記２つの第１近似データの間で、前記水平方向に前記現在のフレームの下位ビット値を利用して、前記第２直線近似演算を実施することにより、前記未設定の修正データを導き出すことを特徴とする請求項５に記載の液晶表示装置の駆動装置。 - 前記導き出された未設定の修正データを前記液晶表示装置に供給するためのデータドライバと、前記液晶表示装置にスキャニング信号を供給するためのゲートドライバと、前記ソースデータを前記修正部に供給すると共に前記データドライバとゲートドライバを制御するためのタイミングコントローラとを更に具備することを特徴とする請求項５に記載の液晶表示装置の駆動装置。
- 前記ソースデータの上位ビットと前記ソースデータの下位ビットを遅延させる単一のフレームメモリを更に具備することを特徴とする請求項５に記載の液晶表示装置の駆動装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-54889 | 2001-09-06 | ||
| KR1020010054889A KR100769171B1 (ko) | 2001-09-06 | 2001-09-06 | 액정표시장치의 구동방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114662A JP2003114662A (ja) | 2003-04-18 |
| JP4296381B2 true JP4296381B2 (ja) | 2009-07-15 |
Family
ID=19714015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002191398A Expired - Fee Related JP4296381B2 (ja) | 2001-09-06 | 2002-06-28 | 液晶表示装置の駆動方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7145534B2 (ja) |
| JP (1) | JP4296381B2 (ja) |
| KR (1) | KR100769171B1 (ja) |
| CN (1) | CN1238829C (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878267B1 (ko) | 2002-05-08 | 2009-01-13 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100697378B1 (ko) * | 2003-03-10 | 2007-03-20 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 구동방법 |
| KR100951902B1 (ko) * | 2003-07-04 | 2010-04-09 | 삼성전자주식회사 | 액정 표시 장치와 이의 구동 방법 및 그 장치 |
| KR100973813B1 (ko) | 2003-08-06 | 2010-08-03 | 삼성전자주식회사 | 액정 표시 장치 및 영상 신호 보정 방법 |
| JP4536440B2 (ja) * | 2003-09-09 | 2010-09-01 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| CN100428294C (zh) * | 2004-06-30 | 2008-10-22 | 佳能株式会社 | 调制电路、驱动电路、调制信号的生成方法、图像显示装置和电视设备 |
| EP1630782B1 (en) * | 2004-08-24 | 2007-07-04 | Kawasaki Microelectronics, Inc. | Data conversion method and circuit and interpolation circuit using a look-up table |
| JP4371038B2 (ja) * | 2004-10-29 | 2009-11-25 | セイコーエプソン株式会社 | データドライバ、電気光学装置、電子機器及び駆動方法 |
| TWI296090B (en) * | 2004-11-30 | 2008-04-21 | Realtek Semiconductor Corp | Apparatus and method for image adjustment |
| US8493299B2 (en) * | 2004-12-09 | 2013-07-23 | Sharp Kabushiki Kaisha | Image data processing device, liquid crystal display apparatus including same, display apparatus driving device, display apparatus driving method, program therefor, and storage medium |
| KR101078555B1 (ko) * | 2004-12-30 | 2011-11-01 | 엘지디스플레이 주식회사 | 액정표시장치의 구동부 |
| KR20080024860A (ko) * | 2006-09-15 | 2008-03-19 | 삼성전자주식회사 | 화상 보상 장치와 이의 방법 및 표시 장치 |
| TWI439999B (zh) * | 2007-05-21 | 2014-06-01 | Kyoritsu Optronics Co Ltd | 應用具有極性延伸部之畫素之多域垂直配向液晶顯示器 |
| US8539011B1 (en) | 2007-07-19 | 2013-09-17 | Xilinx, Inc. | Device having programmable logic for implementing arithmetic functions |
| US8010590B1 (en) | 2007-07-19 | 2011-08-30 | Xilinx, Inc. | Configurable arithmetic block and a method of implementing a configurable arithmetic block in a device having programmable logic |
| US8117247B1 (en) * | 2007-07-19 | 2012-02-14 | Xilinx, Inc. | Configurable arithmetic block and method of implementing arithmetic functions in a device having programmable logic |
| KR101437869B1 (ko) * | 2007-11-15 | 2014-09-05 | 삼성디스플레이 주식회사 | 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법 |
| KR101303456B1 (ko) | 2010-06-22 | 2013-09-10 | 엘지디스플레이 주식회사 | 3차원 데이터 변조방법과 이를 이용한 액정표시장치 |
| US20120236049A1 (en) * | 2011-03-15 | 2012-09-20 | Qualcomm Mems Technologies, Inc. | Color-dependent write waveform timing |
| CN104317085B (zh) | 2014-11-13 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种数据电压补偿方法、数据电压补偿装置和显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3075567B2 (ja) * | 1990-07-18 | 2000-08-14 | 株式会社日立製作所 | 階調変換方式 |
| NL9002516A (nl) * | 1990-11-19 | 1992-06-16 | Philips Nv | Weergeefinrichting en werkwijze ter vervaardiging daarvan. |
| JP2506582B2 (ja) | 1991-04-05 | 1996-06-12 | 日本航空電子工業株式会社 | アクティブ液晶表示装置 |
| JPH06233131A (ja) | 1993-01-29 | 1994-08-19 | Fuji Film Micro Device Kk | ディジタル画像のガンマ補正 |
| DE69529400T2 (de) * | 1994-11-24 | 2003-10-30 | Koninkl Philips Electronics Nv | Flüssigkristallanzeigegerät mit aktiver matrix und steurungsverfahren dafür zur kompensation von übersprechen |
| JPH1039837A (ja) | 1996-07-22 | 1998-02-13 | Hitachi Ltd | 液晶表示装置 |
| JP2001500994A (ja) | 1997-07-22 | 2001-01-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| JP3305240B2 (ja) * | 1997-10-23 | 2002-07-22 | キヤノン株式会社 | 液晶表示パネル駆動装置と駆動方法 |
| JP3466951B2 (ja) * | 1999-03-30 | 2003-11-17 | 株式会社東芝 | 液晶表示装置 |
| JP3583669B2 (ja) * | 1999-10-13 | 2004-11-04 | シャープ株式会社 | 液晶表示装置 |
| JP4907753B2 (ja) * | 2000-01-17 | 2012-04-04 | エーユー オプトロニクス コーポレイション | 液晶表示装置 |
-
2001
- 2001-09-06 KR KR1020010054889A patent/KR100769171B1/ko active IP Right Grant
- 2001-11-26 US US09/991,956 patent/US7145534B2/en not_active Expired - Fee Related
-
2002
- 2002-04-17 CN CNB021056838A patent/CN1238829C/zh not_active Expired - Fee Related
- 2002-06-28 JP JP2002191398A patent/JP4296381B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-30 US US11/589,171 patent/US7746305B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030021570A (ko) | 2003-03-15 |
| JP2003114662A (ja) | 2003-04-18 |
| CN1238829C (zh) | 2006-01-25 |
| US20030048245A1 (en) | 2003-03-13 |
| US20070040784A1 (en) | 2007-02-22 |
| KR100769171B1 (ko) | 2007-10-23 |
| US7145534B2 (en) | 2006-12-05 |
| US7746305B2 (en) | 2010-06-29 |
| CN1407529A (zh) | 2003-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4146174B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4296381B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP5337439B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4301769B2 (ja) | 液晶表示装置の色補正方法及び装置 | |
| JP4303919B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP2003084742A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4986334B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP4190220B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4590147B2 (ja) | 液晶表示装置の駆動方法及びその装置 | |
| KR20030048529A (ko) | 액정표시장치의 구동방법 및 장치 | |
| JP7007789B2 (ja) | 表示パネルドライバ及び表示パネルの駆動方法 | |
| JP2006330171A (ja) | 液晶表示装置 | |
| JP2007225861A (ja) | 液晶表示装置 | |
| WO2008032480A1 (fr) | Circuit conducteur à cristaux liquides, procédé d'excitation et appareil d'affichage à cristaux liquides | |
| JP4497793B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4301772B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| KR101146391B1 (ko) | 액정표시장치의 구동방법 및 구동장치 | |
| KR20050043414A (ko) | 액정표시소자의 구동방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080304 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080328 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080930 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081003 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081030 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4296381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |