KR101815896B1

KR101815896B1 - 타이밍 컨트롤러 및 표시장치

Info

Publication number: KR101815896B1
Application number: KR1020150075741A
Authority: KR
Inventors: 김창균; 김종태; 정태영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-05-29
Filing date: 2015-05-29
Publication date: 2018-01-09
Also published as: CN106205452A; CN106205452B; KR20160141194A; US10229626B2; US20160351099A1

Abstract

본 발명은 타이밍 컨트롤러 및 표시장치에 관한 것으로, 본 발명의 일 실시예는 p개의 데이터라인 및 q개의 게이트라인으로 정의되는 p*q의 서브화소에 대한 영상데이터를 저장하는 메모리부와, 둘 이상의 서브화소 각각에 대한 n+m bit의 영상데이터를 호스트로부터 수신하는 수신부와, 둘 이상의 서브화소의 m bit의 영상데이터에 대응하는 유사 컨트롤 데이터를 생성하는 제어부와 각 서브화소에 대한 n bit의 영상데이터를 데이터 구동부의 디지털부에 제공하며, 유사 컨트롤 데이터를 데이터 구동부의 아날로그부에 제공하는 출력부를 포함하는 타이밍 컨트롤러를 제공한다.

Description

타이밍 컨트롤러 및 표시장치{TIMING CONTROLLER AND DISPLAY DEVICE}

본 발명은 타이밍 컨트롤러 및 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치는 데이터 라인들과 게이트 라인들이 형성되고, 데이터 라인들과 게이트 라인들이 서로 교차하는 지점에 서브픽셀들이 정의된 표시패널을 포함하고, 데이터 라인들로 데이터 전압을 공급하는 데이터 구동부와, 게이트 라인들로 스캔 신호를 공급하는 게이트 구동부와, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러 등을 포함한다.

타이밍 컨트롤러는, 데이터 구동부 및 게이트 구동부를 제어하기 위하여, 외부에서 입력된 데이터 인에이블 신호에 기초하여 내부 데이터 인에이블 신호를 생성하고, 이렇게 생성된 내부 데이터 인에이블 신호에 근거하여, 데이터 구동부 및 게이트 구동부를 제어하는 제어 신호들을 생성하여 출력한다

데이터 신호는 각 화소별로 표현하기 위한 색상의 정보를 제공한다. RGB 색상별로 RGB 영상데이터가 타이밍 컨트롤러에서 데이터 드라이버로 제공되는데, RGB 영상데이터를 표현하는 비트수가 증가하면 영상의 화질이 높아지는 반면, 처리해야 하는 데이터가 증가한다.

따라서, 처리해야 하는 데이터의 증가를 줄이면서도 영상의 화질을 높이는 기술적 구성이 필요하다.

본 실시예들의 목적은, 고해상도 영상의 구현을 위한 타이밍 컨트롤러 및 표시장치를 제공하는 데 있다.

본 실시예들의 다른 목적은, 서브화소를 제어하는 영상데이터를 분리하여 데이터 패킷과 컨트롤 패킷으로 분산시켜 데이터 구동부에 제공하는 타이밍 컨트롤러 및 표시장치를 제공하는 데 있다.

본 실시예의 또다른 목적은, 다수의 서브화소를 제어하는 영상데이터 중에서 일부를 하나의 유사 컨트롤 데이터로 설정하여 고해상도 영상 구현을 가능하게 하는 타이밍 컨트롤러 및 표시장치를 제공하는 데 있다.

일 실시예는, p개의 데이터라인 및 q개의 게이트라인으로 정의되는 p*q의 서브화소에 대한 영상데이터를 저장하는 메모리부와, 둘 이상의 서브화소 각각에 대한 n+m bit의 영상데이터를 호스트로부터 수신하는 수신부와, 둘 이상의 서브화소의 m bit의 영상데이터에 대응하는 유사 컨트롤 데이터를 생성하는 제어부와 각 서브화소에 대한 n bit의 영상데이터를 데이터 구동부의 디지털부에 제공하며, 유사 컨트롤 데이터를 데이터 구동부의 아날로그부에 제공하는 출력부를 포함하는 타이밍 컨트롤러를 제공한다.

다른 실시예는, p개의 데이터라인 및 q개의 게이트라인으로 정의되는 p*q의 서브화소를 포함하는 표시패널과, 표시패널의 게이트라인에 스캔 신호를 인가하는 게이트 구동부와, 게이트 구동부에 의해 스캔 신호가 인가된 게이트라인에 연결된 서브화소에 데이터 전압을 인가하는 데이터 구동부와, 호스트로부터 제1영상데이터를 수신하여 데이터구동부에 데이터 전압에 대응되는 제2영상데이터를 제공하는 타이밍 컨트롤러를 포함하며, 타이밍 컨트롤러는 둘 이상의 서브화소의 m bit의 영상데이터에 대응하는 유사 컨트롤 데이터 및 둘 이상의 서브화소의 각각의 n bit의 영상데이터를 제2영상데이터로 데이터 구동부에 제공하는 표시장치를 제공한다.

이상에서 설명한 바와 같은 본 발명의 실시예들에 의하면, 타이밍 컨트롤러와 데이터 구동부 사이의 대역폭을 향상시키고 전송 오버헤드의 증가 없이 고해상도의 데이터 전송이 가능하다.

본 발명의 실시예들에 의하면, 별도의 대역폭 향상 없이 고해상도의 영상을 구현할 수 있다.

본 발명의 실시예들에 의하면, 데이터 구동부의 디지털부가 데이터를 처리함에 있어서 저해상도의 구성인 경우에도 별도의 디지털부의 회로 변경 없이도 컨트롤 패킷을 통해 아날로그부에서 고해상도의 영상을 출력할 수 있다.

도 1은 본 실시예들에 따른 표시장치(100)의 시스템 구성도이다.
도 2는 본 발명의 일 실시예에 의한 패킷의 구조를 보여주는 도면이다.
도 3은 패킷을 구성하는 RGB 영상데이터의 구성을 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 유사 컨트롤 데이터가 2bit인 구성을 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 의한 데이터 드라이버 IC의 블록 다이어그램이다.
도 6은 10bit의 영상데이터에서 디더링을 하는 결과를 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 의한 영상데이터의 실제 하위 2bit를 유사 컨트롤 데이터로 포함시킬 경우를 보여주는 도면이다.
도 8은 본 발명의 다른 실시예에 의한 영상데이터에 있어서 유사 컨트롤 데이터를 설정하는 구성을 보여주는 도면이다.
도 9는 본 발명의 일 실시예에 의한 타이밍 컨트롤러(140)의 구성을 보여주는 도면이다.
도 10은 본 발명의 일 실시예에 의한 유사 컨트롤 데이터를 보여주는 도면이다.
도 11은 본 발명의 일 실시예에 의한 유사 컨트롤 데이터를 둘 이상의 서브화소의 대표값을 선택함을 보여주는 도면이다.
도 12는 본 발명의 일 실시예에 의한 표시패널에 표시할 RGB 영상데이터를 특정한 n bit와 유사 컨트롤 데이터로 하는 m bit의 구성을 나타내는 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 표시장치(100)의 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, m개의 데이터 라인(DL1, ... , DLm, m: 자연수) 및 n개의 게이트 라인(GL1, ... , GLn, n: 자연수)이 교차되어 배치되고 서브픽셀들(Sub Pixels)이 매트릭스 타입으로 배치된 표시패널(110)과, m개의 데이터 라인(DL1, ... , DLm)을 구동하기 위하여 데이터 전압들을 m개의 데이터 라인(DL1, ... , DLm)으로 공급하는 데이터 구동부(120)와, n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동하기 위하여 n개의 게이트 라인(GL1, ... , GLn)으로 스캔신호들을 순차적으로 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.

표시패널(110)에는, 1개의 데이터 라인고 1개 이상의 게이트 라인이 서로 교차하는 지점마다 서브픽셀이 형성될 수 있다.

타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 인터페이스에서 입력되는 영상데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

이러한 타이밍 컨트롤러(140)는 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 각종 제어 신호들을 출력한다.

게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 n개의 게이트 라인(GL1, ... , GLn)으로 순차적으로 공급하여 n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동한다.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.

또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다.

위에서 언급한 각 게이트 드라이버 집적회로는 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.

데이터 구동부(120)는, 타이밍 컨트롤러(140)의 제어에 따라, 호스트 시스템(10)으로부터 입력된 영상데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 m개의 데이터 라인(DL1, ... , DLm)으로 공급함으로써, m개의 데이터 라인(DL1, ... , DLm)을 구동한다.

데이터 구동부(120)는 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 형성될 수도 있다.

위에서 언급한 각 소스 드라이버 집적회로는, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.

한편, 위에서 언급한 호스트 시스템(10)은 입력 영상의 디지털 비디오 데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable, 이하, "DE"라 함) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 타이밍 컨트롤러(140)로 전송한다.

타이밍 컨트롤러(140)는, 호스트 시스템(10)으로부터 입력된 데이터(Daata')를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 호스트 시스템(10)으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.

예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들의 타이밍 정보를 지정하고 있다.

타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 구동부(120)에 입력된 데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.

전술한 표시패널(110)에 형성된 각 서브픽셀에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 화소에는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 회로 소자가 형성되어 있다.

한편, 타이밍 컨트롤러(140)에는 입력 DE 신호가 입력되는데, 입력 DE 신호의 하이 구간은 입력 영상의 1 라인 데이터와 동기되어 1 라인 데이터의 입력 타이밍을 나타낸다. 입력 DE 신호의 1 주기는 1 수평 기간(HT)이다.

한편, 영상데이터는 특정한 색상 별로 나뉘어질 수 있다. 예를 들어, RGB 각각을 표현하기 위해 10비트의 크기로 정의할 수 있다. 그리고 이러한 RGB 영상데이터를 타이밍 컨트롤러가 패킷 데이터의 형태로 데이터 드라이버에 제공할 수 있다.

타이밍 컨트롤러가 출력하는 패킷의 일 실시예로 EPI 패킷(Embedded point to point interface packet)이 있을 수 있다. 물론 이 외에도 패팃 데이터의 실시예로는 AVDS(Advanced Voltage Differential Signaling), ACDS(Advanced Current Differential Signaling), RSDS(Reduced Swing Differential Signaling), TTL(Transistor-Transistor Logic) 또는 eRVDS(Enhanced Reduced Swing Differential Signaling) 등이 있다.

타이밍 컨트롤러가 데이터 구동부, 예를 들어 데이터 드라이버 IC로 출력하는 패킷데이터는 컨트롤 패킷(Control Packet)과 데이터 패킷(Data Packet)으로 나뉘어질 수 있으며 약속된 타이밍에 맞추어 패킷 데이터를 전송한다. 컨트롤 패킷은 데이터 드라이버 IC의 여러 선택 사항을 제어하며, 데이터 패킷은 실제 화소에 표현되는 색상 정보를 포함한다. 컨트롤 패킷과 데이터 패킷은 특정한 규칙을 가지고 구분되며, 이는 해당 인터페이스 전송의 오버헤드가 될 수 있으므로, 패킷의 크기를 줄이는 것이 필요하다.

도 2는 본 발명의 일 실시예에 의한 패킷의 구조를 보여주는 도면이다.

데이터 인에이블 신호(Data Enable, DE)의 하나의 로우 구간을 확대하면 210에서 페이즈(Phase) I/II와 같다.

페이즈-I(Phase-I)에서는 하나 이상의 프리앰블(preamble) 패킷이 포함되며, 페이즈-II(Phase-II)에서는 컨트롤 스타트(CTR_Start), 복수의 컨트럴 패킷(CTR1, CTR2), 그리고 프리엠블 데이터와 데이터 스타트(Data_Start) 패킷을 포함한다. 그리고 페이즈-III(Phase-III)에서는 RGB 영상데이터(RGB Data)를 포함한다. 소스 출력 인에이블(Source Output Enable) 신호는 컨트롤 스타트 까지는 로우로, 이후로 하이로 변환된다.

RGB 영상데이터는 하나의 패킷 내에 RGB 모두 포함되는 방식과, RGB 중 어느 하나 또는 두 개의 서브화소 정보가 하나의 패킷 내에 포함되는 방식으로 구분될 수 있다. 이는 하나의 서브화소를 나타내는 정보의 양, 즉 고화질(High Resolution)인 경우와 그렇지 않은 경우에 따라 R, G, B 각각을 나타내는 정보의 양이 달라질 수 있으며, 하나의 패킷 내에 포함될 수 있는 정보의 크기가 상이할 수 있다.

도 3은 패킷을 구성하는 RGB 영상데이터의 구성을 보여주는 도면이다. 310은 하나의 패킷 내에 RGB 영상데이터 각각 10bit 씩 30bit와 4개의 UI(Unit interval)를 위한 4bit로 총 34bit가 포함된다. 하나의 패킷에 하나의 화소(3개의 서브화소)의 데이터를 보낼 수 있으며 락 실패 마진(Lock Fail Margin)을 감소시키고 소스 쉬프트 클럭(Source Shift Clock) 실력치를 하향시킨다.

320은 하나의 패킷 내에 RGB 영상데이터 중 20bit가 포함되며 4개의 UI를 위한 4bit로 총 24bit가 포함된다. 여기서 하나의 화소 정보가 두 개의 패킷으로 분리되어 있으며 데이터 분리로 인해 오버헤드가 증가할 수 있다.

고해상도를 구현하기 위해 프로토콜을 변경할 경우, 데이터 패킷만을 수정하여 대응할 수 있다.

이하, 본 발명의 실시예에서는 데이터 패킷의 일부를 컨트롤 패킷에 포함시켜 데이터 드라이버 IC에 전송하는 구성에 대해 살펴본다. 컨트롤 패킷에 포함된 데이터를 유사 컨트롤(Pseudo Control) 데이터라고 지칭할 수 있다.

컨트롤 패킷은 하나의 수평 시간(1H time)에 새로 전송되며, 타이밍 컨트롤러는 프레임 메모리에 저장된 패턴을 분석하여 적절한 유사 컨트롤 데이터를 선택하여 데이터 드라이버 IC로 전송할 수 있다.

도 4는 본 발명의 일 실시예에 따른 유사 컨트롤 데이터가 2bit인 구성을 보여주는 도면이다. 유사 컨트롤 데이터(PC)는 410과 같이 컨트롤 패킷(CTR1)에 포함된다. 그리고 RGB 영상데이터(RGB Data)는 420과 같이 RGB 각각 8bit이다. 여기서 PC의 2bit가 RGB 영상데이터 각 서브화소에 결합되어 실제 RGB 데이터는 서브화소당 8bit 씩 전송되지만, 출력하는 데이터는 10bit가 될 수 있다.

타이밍 컨트롤러는 유사 컨트롤 데이터(PC)에 어떤 값을 설정할 것인지를 선택할 수 있다. 제1 실시예로 솔리드 패턴 방식(Solid Pattern)과 제2실시예로 복합 패턴 방식(Complex Pattern)을 적용할 수 있다. 솔리드 패턴 방식은 영상데이터의 LSB(least significant bit) 데이터를 사용하는 것이며, 복합 패턴 방식은 교번으로 LSB 데이터를 출력하는 방식이다.

이러한 구성을 통해, 타이밍 컨트롤러와 데이터 구동부 사이의 대역폭을 향상시키고 전송 오버헤드의 증가 없이 고해상도의 데이터 전송이 가능하다. 즉, 대역폭 향상으로 인한 부작용 없이 고해상도의 데이터 구현이 가능하다.

타이밍 컨트롤러가 유사 컨트롤 데이터로 할당한 비트는 컨트롤 패킷의 리저브된(reserved) 비트의 수에 따라 달라질 수 있다. 또한, 데이터 드라이버 IC의 래치에서 처리 가능한 데이터의 크기에 따라 유사 컨트롤 데이터로 할당하게 되는 비트의 크기를 달리 적용할 수 있다.

예를 들어, 실제 패널에서 출력할 RGB 데이터가 Xbit이며, 데이터 드라이버 IC의 래치에서 처리 가능한 데이터의 크기가 Ybit( Y < X)인 경우, 유사 컨트롤 데이터는 (X-Y) bit가 될 수 있다.

도 5는 본 발명의 일 실시예에 의한 데이터 드라이버 IC의 블록 다이어그램이다. RGB 서브화소로 구성된 하나의 화소에 입력되는 영상데이터를 처리하는 구성을 보여준다. 하나의 화소에서 일부(상위 8 bit)는 각 RGB 별로 디지털부(510)에 입력되고, 하위 2bit는 RGB 공통으로 아날로그부(520)에 입력된다.

데이터 드라이버 IC의 디지털부(510)은 래치(latch, 512r, 512g, 512b)와 레벨 쉬프트(Level Shifter, 515r, 515g, 515b)는 R, G, B 각각에 대한 8bit의 영상데이터를 처리한다. 한편, 도 4에서 살펴본 컨트롤 패킷 내에 포함된 2 bit의 유사 컨트롤 데이터가 RGB 영상데이터의 LSB 데이터로 인가되어 결과적으로 DAC(Digital Analog Converter, 522r, 522g, 522b)에 10bit가 인가되어 Amp(Amplifier, 525r, 525g, 525b)로 전달되어 표시패널(도 1의 110)에서 RGB를 나타낸다. 디지털부(510)에서는 RGB에 관하여 각각 8 bit의 정보를 제공하며, 아날로그부(520)에서는 디지털부(510)의 8bit의 정보에 LSB로 추가될 2bit를 타이밍 컨트롤러에서 전송한 컨트롤 패킷 내의 유사 컨트롤 데이터를 이용하여 RGB 각가에 대해 10bit의 영상데이터를 출력할 수 있다. 그 결과 영상데이터의 해상도가 디지털부(510)에서 처리하는 8bit 보다 2bit가 추가되어 고해상의 데이터를 표시패널에 출력할 수 있다.

도 5와 같은 구성을 적용할 경우, 디지털부(510)의 회로 변경 없이 고해상도의 영상데이터를 출력하는 장점이 있다. 타이밍 컨트롤러에서 2bit를 선택하는 과정에서 4가지의 값(00, 01, 10, 11)을 가지는 2bit의 선택은 다양하게 이루어질 수 있다. 예를 들어 임베디드 클럭(embedded clock)을 가진 인터페이스에서 데이터의 일부를 컨트롤 패킷 내에 포함시켜 전송하여 별도의 대역폭의 추가 없이도 고해상도를 구현할 수 있다.

이하, 설명할 타이밍 컨트롤러는 p개의 데이터라인과 q개의 게이트라인으로 정의되는 p*q의 서브화소들에 대한 영상데이터를 메모리부에 저장하고, 저장된 영상데이터를 하나의 게이트라인에 대한 p개의 데이터라인에 대한 영상데이터를 데이터 구동부에 전달한다. 이때, 각 데이터라인은 하나의 서브화소를 제어하는데, 각 서브화소는 R, G, B와 같은 하나의 색상을 나타낸다. 각 서브화소에 표시되어야 할 영상데이터는 (n+m) bit가 되지만, 앞서 도 5에서 살펴본 바와 같이 디지털부(510)에는 n bit (8bit)가 인가되며, 아날로그부(520)에는 m bit(2 bit)가 인가되어 디지털-아날로그 변환부에서 총 n+m bit를 결합한다.

RGB가 하나의 화소를 구성할 경우, 각 서브화소를 구성하는 영상데이터의 m bit(예를 들어 LSB 2bit)을 각 RGB에게 동일하게 설정할 경우, RGB의 각 서브화소마다 LSB 2bit가 동일한 경우와 상이한 경우에 따라 달리 적용할 수 있다. 예를 들어, RGB 각각에 대해 10bit 데이터가 할당되며, 이 중에서 m bit 가 LSB 2bit 인 경우, 다음 수학식 1과 같이 RGB 영상데이터의 최하위가 동일한 경우에는 유사 컨트롤 데이터인 "01"을 동일한 2bit 값으로 설정할 수 있다.

[수학식 1]

Data(R) = xxxxxxxx01

Data(G) = xxxxxxxx01

Data(B) = xxxxxxxx01

이 경우는 RGB가 상위 n bit가 동일한 값을 가지는, 예를 들어 흰색, 회색 또는 검은색인 경우를 일 실시예로 하지만, 반드시 이에 한정되는 것은 아니며, 특정한 색상을 표현함에 있어서 RGB의 각 상위 n bit가 동일한 경우를 가지는 경우에 적용 가능하다. 또한 m bit가 반드시 최하위 또는 최상위 bit를 의미하지는 않으며, 이는 미리 약속된 특정 영역의 bit를 의미한다. 예를 들어, 중간 부분의 m bit에 대해 본 발명을 적용할 수 있다. 다만, RGB 결합된 계조의 특성상 LSB인 정보들이 가장 전체 색상에 영향을 작게 주기 때문에 이를 유사 컨트롤 데이터로 동일한 값을 부여할 경우에 영상의 품질을 유지할 수 있다.

도 6은 10bit의 영상데이터에서 디더링을 하는 결과를 보여주는 도면이다. 10bit의 계조가 각각 512, 513, 514, 515인 경우 이를 상위 8 bit인 경우와 하위 2 bit인 경우를 나누면 상위 8 bit는 128*4로 모두 동일한 값 "1000 0000"을 가진다. 그리고 하위 2 bit의 값만 "00", "01", "10", "11"이다. 여기에서 첫번째 프레임(1st Frame)에서는 좌상단의 서브화소의 계조값이 128이고 그 외의 서브화소는 129로 설정되어 있다. 다음번 프레임(2nd frame)에서는 좌상단 및 우하단의 서브화소의 계조값이 128이며, 세번째 프레임(3rd frame)에서는 좌상단 및 우상단의 계조값이 128이며, 4번째 프레임(4th frame)에서는 좌상단 및 좌하단의 계조값이 128이다.

본 발명의 일 실시예에 따라 4 개의 서브화소를 묶어서 계조 표현을 할 수 있다.

도 7은 본 발명의 일 실시예에 의한 영상데이터의 실제 하위 2bit를 유사 컨트롤 데이터로 포함시킬 경우를 보여주는 도면이다. 하위 2bit를 유사 컨트롤 데이터로 포함시키며 상위 8 bit는 패널(710) 전면에 회색을 표현할 경우, 이때 그레이 레벨은 4단계로 세분화될 수 있다. 즉, 하위 2bit가 지시하는 "00", "01", "10", "11"이 그레이 레벨 G255와 G256 사이에 위치하여 더욱 상세한 그레이 레벨을 표현할 수 있다.

정리하면, RGB와 같이 RGB의 특정 m bit, 예를 들어 그레이를 표시하는 RGB 서브화소들은 하위 m bit를 동일하게 설정할 수 있다. 상위 8 bit를 색상으로, 하위 2 bit를 휘도를 나타내는 정보로 할 경우, 하위 2bit가 동일할 수 있다.

즉, 타이밍 컨틀롤러 또는 타이밍 컨트롤러를 구성하는 제어부는 둘 이상의 서브화소의 m bit의 영상데이터가 동일한 경우, m bit의 영상데이터를 유사 컨트롤 데이터로 생성한다. 이 경우 데이터 구동부는 유사 컨트롤 데이터 m bit와 각각의 서브화소 n bit들을 수신하므로, 유사 컨트롤 데이터와 관련하여 집합되는 서브화소의 수와 m bit에 비례하여 데이터 압축율이 높아진다. 줄어든 데이터의 크기는 (서브화소의 수-1)*m bit 이다. 하나의 화소 내의 서브화소들의 특정 영역(예를 들어 하위 m bit)이 동일한 정보이면 이를 중복할 필요가 없으므로, 도 7과 같이 동일한 하위 m bit의 값은 유사 컨트롤 데이터로 생성하여 컨트롤 패킷에 포함시켜 타이밍 컨트롤러가 데이터 구동부에 제공함으로써 영상 데이터의 손실 없이 고화질의 영상을 출력할 수 있다.

도 8은 본 발명의 다른 실시예에 의한 영상데이터에 있어서 유사 컨트롤 데이터를 설정하는 구성을 보여주는 도면이다. 도 7과 같이 회색으로 RGB 영상데이터의 하위 2bit가 단일한 값인 경우, 유사 컨트롤 데이터는 동일한 2bit의 값을 포함하도록 타이밍 컨트롤러가 생성하여 이를 그대로 데이터 구동부에 제공할 수 있다.

한편, 도 8과 같이 각 서브화소들이 표현하는 영상데이터가 다양할 경우, 하위 2bit의 데이터 값이 반드시 동일하지 않을 수 있다. 이를 위해 본 발명에서는 전체 영상을 분석하여 각 화소에 대한 RGB 서브화소의 영상데이터에서 가장 적합한 값을 선별하에 매 프레임별, 매 게이트라인 별로 특정한 유사 컨트롤 데이터를 설정할 수 있다. 도 8에서 820이 지시하는 바와 같이 프레임별, 게이트라인 별로 적용하는 유사 컨트롤 데이터가 상이하다. 유사 컨트롤 데이터의 값은 해당 RGB 영상데이터의 대표값을 선택할 수 있고, 최빈값, 평균값을 선택하거나 여러 값들 중에서 로테이션을 통해 적용할 수 있다.

타이밍 컨트롤러는 2bit의 유사 컨트롤 데이터를 수평라인(게이트 라인) 마다 EPI 컨트롤 패킷을 이용하여 데이터 구동부로 전송하며, 패턴 값의 변화에 따라 유사 컨트롤 데이터의 값은 가중치(weight)를 두고 변경되며, 규칙적인 디지털 및 아날로그 값의 차이를 가질 수 있다.

도 9는 본 발명의 일 실시예에 의한 타이밍 컨트롤러(140)의 구성을 보여주는 도면이다. 앞서 데이터 구동부(120)는 디지털부(510)와 아날로그부(520)으로 구성됨을 살펴보았다.

표시패널이 p개의 데이터라인 및 q개의 게이트라인으로 정의되는 p*q의 서브화소를 가지고 있으며, 이에 대한 영상데이터를 호스트로부터 수신부(910)가 수신하여 메모리부(920)에 저장한다. 이때 영상데이터는 서브화소 각각에 대한 n+m bit의 영상데이터를 의미한다. 예를 들어, 서브화소가 R, G, B 중 어느 하나의 색상을 지시한다면, 해당 서브화소의 영상데이터로, n+m bit를 호스트로부터 수신한다. 앞서, 하나의 화소를 구성하는 서브화소가 3개(RGB)인 경우, 도 3의 310과 같이 하나의 패킷 내에 RGB 영상데이터가 모두 포함될 수 있고, 도 3의 320과 같이 두 개의 패킷에 RGB 영상데이터가 나뉘어져 포함될 수 있다.

앞서 호스트로부터 수신하는 영상데이터가 각 서브화소당 10bit인 경우, n이 8, m이 2이며 m bit가 LSB m bit인 경우를 살펴보았다.

그리고 제어부(930)는 둘 이상의 서브화소의 m bit의 영상데이터에 대응하는 유사 컨트롤 데이터를 생성한다. 앞서 도 7 및 도 8에서 살펴본 바와 같이 하나의 화소가 RGB 세 개의 서브화소로 구성된 경우, 최하위 2bit의 영상데이터에 대응하는 유사 컨트롤 데이터로 실제 데이터를 적용하거나(도 7) 혹은 프레임/게이트라인 별로 로테이션을 시키거나 혹은 평균값, 최빈값 등으로 대표값을 선택하는 방식으로 유사 컨트롤 데이터를 생성할 수 있다.

그리고 출력부(940)는 각 서브화소에 대한 n bit를 도 5에서 살펴본 데이터 구동부의 디지털부(510)에 제공하고, 유사 컨트롤 데이터인 m bit를 도 5에서 살펴본 데이터 구동부의 아날로그부(520)에 제공한다. 그 결과 데이터 구동부는 디지털부(510)와 아날로그부(520)에서 제공되는 총 10bit의 정보를 이용하여 영상데이터를 표시패널에 출력할 수 있다.

제어부(930)에서 유사 컨트롤 데이터를 생성함에 있어서 실제 영상데이터를 사용하는 실시예는 도 7에서 살펴보았다. 추가하여 실시예를 살펴보면 도 10과 같다.

도 10은 본 발명의 일 실시예에 의한 유사 컨트롤 데이터를 보여주는 도면이다. 유사 컨트롤 데이터로 할 m bit는 LSB에 한정되는 것이 아니며 MSB(Most Significant Bit)에도 적용될 수 있다.

타이밍 컨트롤러(140)는 메모리부(920)에 저장된 영상데이터들을 분석하여 화소의 RGB 영상데이터 중에서 유사 컨트롤 데이터로 사용하기에 적합한 부분이 MSB 인 경우(상위 m bit) 이를 선택할 수 있다. 도 10에서 1101과 같이 m bit로 상위 2bit를 유사 컨트롤 데이터로 사용함을 보여준다. 도 10에서 1102는 m bit로 하위 2bit를 유사 컨트롤 데이터로 사용함을 보여준다. 상위 비트 또는 하위 비트를 유사 컨트롤 데이터로 사용할 것인지 여부는 타이밍 컨트롤러(140)가 전체 패널의 영상데이터 또는 특정 수평라인의 영상데이터를 분석하여 선택할 수 있다.

타이밍 컨트롤러(140)가 RGB 영상데이터에서 상위 비트 m bit를 유사 컨트롤 데이터로 사용할 것인지, 하위 비트 m bit를 유사 컨트롤 데이터로 사용할 것인지를 데이터 구동부에 알리기 위한 신호 비트(signal)를 제공할 수 있다.

도 10에서 타이밍 컨트롤러(140)는 RGB 각각에 대한 n bit(총 3n bit)와 m bit, 그리고 신호 비트(signal)을 데이터 구동부(120)에 제공한다. 원래 전송되어야 할 영상데이터가 RGB 모두에 대해 30 bit 이지만, 도 10의 실시예를 적용할 경우, 24bit + 3bit 로 27bit이며, 전송되는 데이터 양을 10% 줄일 수 있다. 물론, MSB 또는 LSB를 미리 고정시킬 경우라면 26bit로 전송되는 데이터 양을 더욱 줄일 수 있다. 또한, RGB의 상위 또는 하위 m bit 중에서 대표값을 선택하며, 대표값은 최빈값, 평균값, 중간값 등 화소를 구성하는 서브화소들의 색상, 순서 등을 고려하여 다양하게 선택될 수 있다.

이는 하나의 서브화소의 영상데이터에 관한 것으로 앞서 살펴본 바와 같이 데이터 구동부(120)가 제어하는 데이터라인 전체에 인가될 영상데이터를 도 10과 같은 방식으로 타이밍 컨트롤러(140)가 데이터 구동부(120)에 제공한다.

본 발명을 적용할 경우, 별도의 대역폭의 향상 없이 고해상도의 영상을 구현할 수 있다. 고해상도 영상의 표현을 위해 확장된 컬러 데이터를 포함하는 영상데이터 중에서 일부(m bit)를 컨트롤 패킷 내에 유사 컨트롤 데이터로 포함시켜 전송한다. 일 실시예로, 인트라 인터페이스(Intra Interface)의 컨트롤 패킷에 데이터 패킷의 일부를 유사 컨트롤 데이터로 포함하여 전송할 수 있다.

타이밍 컨트롤러는 유사 컨트롤 데이터가 포함된 컨트롤 패킷과 데이터 패킷(서브화소별 n bit의 영상데이터 포함)을 데이터 구동부에 전송하고, 데이터 구동부는 유사 컨트롤 데이터와 데이터 패킷의 영상데이터를 결합하여 표시패널에 영상데이터를 출력할 수 있다. 타이밍 컨트롤러는 화상 품위 유지를 위해 프레임 메모리를 이용하여 패턴을 분석하여 유사 컨트롤 데이터로 실제 영상데이터를 적용할 수도 있으며(도 7), 또는 각 서브화소별 영상데이터의 m bit를 인터폴레이트(interpolated) 방식을 사용하여 유사 컨트롤 데이터를 생성하여 적용할 수도 있다(도 8).

도 11은 본 발명의 일 실시예에 의한 유사 컨트롤 데이터를 둘 이상의 서브화소의 대표값을 선택함을 보여주는 도면이다.

도 11의 1110은 RGB 서브화소의 영상데이터를 보여준다. 하위 2bit를 유사 컨트롤 데이터로 생성하기 위해, 1110의 경우 RGB 각각의 하위 2bit 중에서 최빈값을 가지는 2bit인 "11"을 유사 컨트롤 데이터로 선택한다. 그 결과, 타이밍 컨트롤러는 1130과 같이 RGB의 상위 8bit는 각각 데이터 패킷에 포함시키고, 하위 2bit에서 최빈값으로 선택된 "11"을 컨트롤 패킷에 유사 컨트롤 데이터로 포함시켜 데이터 구동부에 제공한다.

도 11의 1120은 RGB 서브화소의 영상데이터를 보여준다. 하위 2bit를 유사 컨트롤 데이터로 생성하기 위해, 1110의 경우 RGB 각각의 하위 2bit인 "01", "11", "10" 중에서 중간값을 가지는 2bit인 "10"을 유사 컨트롤 데이터로 선택한다. 그 결과, 타이밍 컨트롤러는 1140과 같이 RGB의 상위 8bit는 각각 데이터 패킷에 포함시키고, 하위 2bit에서 최빈값으로 선택된 "10"을 컨트롤 패킷에 유사 컨트롤 데이터로 포함시켜 데이터 구동부에 제공한다.

1130 및 1140에서 전송하는 데이터의 크기는 각각 26bit이며, 앞서 1110, 1120에서의 RGB 데이터의 크기인 30bit 보다 14% 작은 크기로 전송되므로 데이터 압축률을 높일 수 있다.

도 11은 하위 m bit를 선택함에 있어서, 최빈값 또는 중간값을 적용하였으나, 앞서 도 8에서 살펴본 바와 같이, 전체 표시패널의 각 게이트라인/데이터라인의 영상데이터를 출력함에 있어서, R, G, B의 최하위 m bit를 로테이션 시켜서 표시할 수 있다. 프레임별로 또는 라인별로 색상의 균형과 휘도 균형을 이루기 위해 최하위 m bit를 선택할 수 있다.

하나의 화소 내의 서브화소들의 특정 영역(예를 들어 하위 m bit)의 정보가 동일하지 않아도, 이들로부터 공통되거나 혹은 대표가 될 수 있는 정보로 유사 컨트롤 데이터를 생성할 경우, 영상 데이터와 호스트의 영상 데이터 간의 동일성을 높이면서도 데이터 전송에서의 압축율을 높일 수 있다. 특히, 유사 컨트롤 데이터를 컨트롤 패킷에 포함시키는 방식으로 데이터를 분리할 경우, 별도의 대역폭의 증가 없이 고해상도를 구현할 수 있다. 특히 데이터 구동부의 디지털부가 데이터를 처리함에 있어서 저해상도의 구성인 경우, 별도의 디지털부의 회로 변경 없이도 컨트롤 패킷을 통해 아날로그부에서 고해상도의 영상을 출력할 수 있다.

도 12는 본 발명의 일 실시예에 의한 표시패널에 표시할 RGB 영상데이터를 특정한 n bit와 유사 컨트롤 데이터로 하는 m bit의 구성을 나타내는 도면이다. 1211은 RGB 영상데이터 중 각각의 RGB 영상데이터의 n bit를 의미하며, 1215는 RGB 영상데이터에서 1211에 포함되지 않은 m bit 중에서 특정 서브화소의 m bit인 서브화소를 나타낸다. 예를 들어, 1211은 도 11의 1130의 데이터 패킷에 해당한다. 1215는 특정 서브화소의 m bit가 어느 서브화소의 m bit인지를 지시한다. 즉, 1210의

도 12에서 1210은 RGB 중에서 데이터라인과 게이트라인으로 교번하여 R, G, B의 m bit가 선택됨을 알 수 있다.

한편 1220은 1210 다음의 프레임으로, 이전 프레임(1210)의 동일한 게이트라인/데이터라인에 정의되는 화소에서 유사 컨트롤 데이터로 사용하는 대표 서브화소가 변경되었음을 알 수 있다. 즉, 1210에서 유사 컨트롤 데이터로 R의 하위 m bit를 선택한 서브화소는 다음 프레임인 1220에서는 G의 하위 m bit를 선택하였다. 1210에서 유사 컨트롤 데이터로 G의 하위 m bit를 선택한 서브화소는 다음 프레임인 1220에서는 B의 하위 m bit를 선택하였다. 1210에서 유사 컨트롤 데이터로 B의 하위 m bit를 선택한 서브화소는 다음 프레임인 1220에서는 R의 하위 m bit를 선택하였다.

화소를 구성하는 서브화소들 중에서 어느 한 서브화소의 하위 m bit를 선택함으로써 영상의 불균형이 발생하는 것을 방지하기 위해 각 화소에서 유사 컨트롤 데이터로 선택할 m bit는 게이트라인별로, 데이터라인별로, 또는 프레임별로 보간되도록 하여 평균적인 영상 출력의 품질을 유지할 수 있다. 게이트라인/데이터라인 또는 프레임 별로 화소의 서브화소 중 어느 서브화소의 하위 m bit를 유사 컨트롤 데이터로 선택할 것인지는 전체 표시패널의 영상 데이터를 분석할 수도 있고, 이전/이후 게이트라인/데이터라인 또는 프레임에서 사용하였던 서브화소들의 순서를 고려할 수도 있다. 이는 전체 표시패널에서 각 화소들이 출력해야 하는 영상에 기반하여 이를 선택할 수 있으며, 이를 통하여 고해상도의 영상 출력과 대역폭의 유지로 인한 효율성 모두 향상시킬 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치 110: 표시패널
120: 데이터 구동부 130: 게이트 구동부
140: 타이밍 컨트롤러 510: 디지털부
520: 아날로그부 910: 수신부
920: 메모리부 930: 제어부
940: 출력부

Claims

p개의 데이터라인 및 q개의 게이트라인으로 정의되는 p*q의 서브화소에 대한 영상데이터를 저장하는 메모리부;
상기 둘 이상의 서브화소 각각에 대한 n+m bit의 영상데이터를 호스트로부터 수신하는 수신부;
상기 둘 이상의 서브화소의 m bit의 영상데이터에 대응하는 유사 컨트롤 데이터를 생성하는 제어부; 및
상기 각 서브화소에 대한 n bit의 영상데이터를 데이터 구동부의 디지털부에 제공하며, 상기 유사 컨트롤 데이터를 상기 데이터 구동부의 아날로그부에 제공하는 출력부를 포함하는 타이밍 컨트롤러.
제1항에 있어서,
상기 둘 이상의 서브화소의 m bit의 영상데이터가 동일한 경우, 상기 제어부는 상기 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하는 타이밍 컨트롤러.
제1항에 있어서,
상기 둘 이상의 서브화소의 m bit의 영상데이터가 상이한 경우,
상기 제어부는 상기 둘 이상의 서브화소의 m bit의 영상데이터 중 최빈값, 중간값, 평균값 중 어느 하나를 선택하여 유사 컨트롤 데이터로 생성하는 타이밍 컨트롤러.
제1항에 있어서,
상기 둘 이상의 서브화소의 m bit의 영상데이터가 상이한 경우,
상기 제어부는 제f번째 프레임에서는 제1서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하며, 제f+1번째 프레임에서는 제2서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하는 타이밍 컨트롤러.
제1항에 있어서,
제g번째 게이트라인에서는 상기 제g번째 게이트라인에 연결되는 제1서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하며, 제g+1번째 게이트라인에서는 상기 제g+1번째 게이트라인에 연결되는 제2서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하는 타이밍 컨트롤러.
제1항에 있어서,
상기 서브화소는 각각 R, G, B 색상을 나타내며 하나의 화소를 구성하며,
상기 제어부는 상기 서브화소 R, G, B의 하위 m bit의 최빈값, 중간값, 평균값 중 어느 하나 또는 상위 m bit의 최빈값, 중간값, 평균값 중 어느 하나를 유사 컨트롤 데이터로 설정하는 타이밍 컨트롤러.
p개의 데이터라인 및 q개의 게이트라인으로 정의되는 p*q의 서브화소를 포함하는 표시패널;
상기 표시패널의 상기 게이트라인에 스캔 신호를 인가하는 게이트 구동부;
상기 게이트 구동부에 의해 스캔 신호가 인가된 게이트라인에 연결된 서브화소에 데이터 전압을 인가하는 데이터 구동부; 및
호스트로부터 제1영상데이터를 수신하여 상기 데이터 구동부에 상기 데이터 전압에 대응되는 제2영상데이터를 제공하는 타이밍 컨트롤러를 포함하며,
상기 타이밍 컨트롤러는 둘 이상의 서브화소의 각각의 n bit의 영상데이터와 상기 둘 이상의 서브화소의 m bit의 영상데이터에 대응하여 생성된 유사 컨트롤 데이터를 n+m bit의 상기 제2영상데이터로 상기 데이터 구동부에 제공하되 상기 제2영상데이터의 n bit는 상기 데이터 구동부의 디지털부에 제공하고 상기 제2영상데이터의 유사 컨트롤 데이터는 상기 데이터 구동부의 아날로그부에 제공하는 표시장치.
제7항에 있어서,
상기 둘 이상의 서브화소의 m bit의 영상데이터가 동일한 경우, 상기 유사 컨트롤 데이터는 상기 m bit 의 영상데이터인 표시장치.
제7항에 있어서,
상기 둘 이상의 서브화소의 m bit의 영상데이터가 상이한 경우,
상기 타이밍 컨트롤러는 상기 둘 이상의 서브화소의 m bit의 영상데이터 중 최빈값, 중간값, 평균값 중 어느 하나를 선택하여 유사 컨트롤 데이터로 생성하여 상기 데이터 구동부에 제공하는 표시장치.
제7항에 있어서,
상기 둘 이상의 서브화소의 m bit의 영상데이터가 상이한 경우,
상기 타이밍 컨트롤러는 제f번째 프레임에서는 제1서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하며, 제f+1번째 프레임에서는 제2서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하는 표시장치.
제7항에 있어서,
상기 타이밍 컨트롤러는 제g번째 게이트라인에서는 상기 제g번째 게이트라인에 연결되는 제1서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하며, 제g+1번째 게이트라인에서는 상기 제g+1번째 게이트라인에 연결되는 제2서브화소의 m bit의 영상데이터를 유사 컨트롤 데이터로 생성하는 표시장치.
제7항에 있어서,
상기 서브화소는 각각 R, G, B 색상을 나타내며 하나의 화소를 구성하며,
상기 타이밍 컨트롤러는 상기 서브화소 R, G, B의 하위 m bit의 최빈값, 중간값, 평균값 중 어느 하나 또는 상위 m bit의 최빈값, 중간값, 평균값 중 어느 하나를 유사 컨트롤 데이터로 설정하는 표시장치.