JP2024034015A - 表示ドライバ及び表示装置 - Google Patents

Abstract

【目的】消費電力の低減を図ることが可能な表示ドライバ及び当該表示ドライバを含む表示装置を提供することを目的とする。【構成】本発明は、第１の電位を一端で受けると共に第１の電位よりも高い第２の電位を他端で受けることで、第１及び第２の電位間の電圧を複数に分圧した複数の電圧を生成する第１のラダー抵抗と、第１の電位を一端で受け、第２の電位を他端で受けると共に、第１のラダー抵抗で生成された複数の電圧のうちの一部の複数の電圧の各々を自身の抵抗同士の接続点で受けることで複数の階調基準電圧を生成する第２のラダー抵抗と、第１～第ｋのガンマ補正特性に夫々対応した第１～第ｋの直流ボトム電位を個別に増幅して第１～第ｋの増幅ボトム電位を生成する第１～第ｋの入力アンプと、第１～第ｋの増幅ボトム電位のうちの１つを順に選択し、これを上記第１の電位として第１のラダー抵抗の一端に供給する第１のセレクタと、を含む。【選択図】図５

Description

本発明は、映像信号に応じて表示パネルを駆動する表示ドライバ及び表示装置に関する。

液晶又は有機ＥＬ表示装置として、複数の走査線と複数の信号線（以下、データ線と称する）との各交叉部に表示セルが形成されている表示パネルと、この表示パネルの複数のデータ線を駆動する表示ドライバと、を有するものが一般的に知られている。

表示ドライバには、映像信号に基づく各画素の輝度レベルを表す画素データ片をその輝度レベルに対応した電圧値を有する階調電圧に変換するＤＡ変換部と、複数の階調電圧を夫々増幅した駆動電圧を表示デバイスの複数のデータ線に供給する複数の出力アンプと、が含まれている。

ＤＡ変換部は、各データ線に対応して設けられた複数のＤＡ変換回路からなる。

ここで、当該表示ドライバのＤＡ変換部に含まれるＤＡ変換回路の各々として、ラダー抵抗型を採用したものが提案されている（例えば特許文献１参照）。

特許文献１に記載のＤＡ変換回路では、ラダー抵抗の複数のタップから出力される複数の電圧（基準電圧と称する）のうちから、画素データ片が示す輝度レベルに対応した電圧を選択し、これを階調電圧として出力している。

この際、各ＤＡ変換回路では、表示セルが担う色（赤、緑、青）毎に、その色に対応したガンマ特性に沿った電圧値を有する階調電圧を生成する必要がある。

そこで、特許文献１に記載のＤＡ変換部では、赤色のガンマ特性に沿った複数の基準電圧のうちの最大の基準電圧（Ｖｒｅｆ－Ｒ）を、対応するＤＡ変換回路の各々に含まれるラダー抵抗の一端に印加する。また、同様に、緑色のガンマ特性に沿った複数の基準電圧のうちの最大の基準電圧（Ｖｒｅｆ－Ｇ）を、対応するＤＡ変換回路の各々に含まれるラダー抵抗の一端に印加する。更に、青色のガンマ特性に沿った複数の基準電圧のうちの最大の基準電圧（Ｖｒｅｆ－Ｂ）を、対応するＤＡ変換回路の各々に含まれるラダー抵抗の一端に印加する。

ところで、生成した基準電圧（Ｖｒｅｆ－Ｒ）、（Ｖｒｅｆ－Ｇ）及び（Ｖｒｅｆ－Ｂ）を個別にＤＡ変換回路群に供給するには、夫々に対応した３系統のドライバが必要となり、装置規模が大きくなってしまう。

そこで、特許文献１では、生成した基準電圧（Ｖｒｅｆ－Ｒ）、（Ｖｒｅｆ－Ｇ）及び（Ｖｒｅｆ－Ｂ）を水平走査期間内で順に切り替えるスイッチ（３５）を設け、このスイッチの出力を１本の配線を介して全てのＤＡ変換回路各々のラダー抵抗の一端に供給する構成（図１５）を採用している。

特開２００５－１４８６７９号公報

特許文献１の図１５に示すようにスイッチ（３５）の出力を単一の配線を介して全てのＤＡ変換回路に供給するためには、実際には、スイッチ（３５）の出力及び単一の配線間にアンプを設ける必要がある。

しかしながら、スイッチ（３５）の基準電圧の切替に追従して当該アンプの出力が安定するまでには、スイッチ（３５）の素子遅延に、アンプの応答遅延が付加された遅延時間を要する。よって、近年の大画面及び高精細表示に対応するにはアンプのスルーレートを高くする必要があり、消費電力が増加するという問題があった。

そこで、本発明は、消費電力の低減を図ることが可能な表示ドライバ及び当該表示ドライバを含む表示装置を提供することを目的とする。

本発明に係る表示ドライバは、複数のデータ線の各々に複数の表示セルが接続されている表示パネルを、映像信号にて示される輝度レベルを表す複数の画素データ片に基づき駆動する表示ドライバであって、互いに異なる色成分に対する第１～第ｋ（ｋは２以上の整数）のガンマ補正特性に沿った複数の階調基準電圧を生成する階調基準電圧生成部と、前記複数の画素データ片の各々毎に、前記複数の階調基準電圧のうちから前記画素データ片にて表される輝度レベルに対応した階調基準電圧を選択しこれを階調電圧として出力するＤＡ変換部と、を含み、前記階調基準電圧生成部は、第１の電位を一端で受けると共に前記第１の電位よりも高い第２の電位を他端で受けることで、前記第１の電位及び前記第２の電位間の電圧を複数に分圧した複数の電圧を生成する第１のラダー抵抗と、前記第１の電位を一端で受け、前記第２の電位を他端で受けると共に、前記複数の電圧のうちの一部の複数の電圧の各々を自身の抵抗同士の接続点で受けることで前記複数の階調基準電圧を生成する第２のラダー抵抗と、前記第１～第ｋのガンマ補正特性に夫々対応した第１～第ｋの直流ボトム電位を受け、前記第１～第ｋの直流ボトム電位を個別に増幅して第１～第ｋの増幅ボトム電位を出力する第１～第ｋの入力アンプと、前記第１～第ｋの増幅ボトム電位を受け、前記第１～第ｋの増幅ボトム電位のうちの１の増幅ボトム電位を順に選択し、選択した前記１の増幅ボトム電位を前記第１の電位として前記第１のラダー抵抗の前記一端に供給する第１のセレクタと、を含む。

また、本発明に係る表示装置は、複数のデータ線の各々に複数の表示セルが接続されている表示パネルと、映像信号にて示される輝度レベルを表す複数の画素データ片に基づき前記表示パネルを駆動する表示ドライバと、を含む表示装置であって、前記表示ドライバは、互いに異なる色成分に対する第１～第ｋ（ｋは２以上の整数）のガンマ補正特性に沿った複数の階調基準電圧を生成する階調基準電圧生成部と、前記複数の画素データ片の各々毎に、前記複数の階調基準電圧のうちから前記画素データ片にて表される輝度レベルに対応した階調基準電圧を選択しこれを階調電圧として出力するＤＡ変換部と、を含み、前記階調基準電圧生成部は、第１の電位を一端で受けると共に前記第１の電位よりも高い第２の電位を他端で受けることで、前記第１の電位及び前記第２の電位間の電圧を複数に分圧した複数の電圧を生成する第１のラダー抵抗と、前記第１の電位を一端で受け、前記第２の電位を他端で受けると共に、前記複数の電圧のうちの一部の複数の電圧の各々を自身の抵抗同士の接続点で受けることで前記複数の階調基準電圧を生成する第２のラダー抵抗と、前記第１～第ｋのガンマ補正特性に夫々対応した第１～第ｋの直流ボトム電位を受け、前記第１～第ｋの直流ボトム電位を個別に増幅して第１～第ｋの増幅ボトム電位を出力する第１～第ｋの入力アンプと、前記第１～第ｋの増幅ボトム電位を受け、前記第１～第ｋの増幅ボトム電位のうちの１の増幅ボトム電位を順に選択し、選択した前記１の増幅ボトム電位を前記第１の電位として前記第１のラダー抵抗の前記一端に供給する第１のセレクタと、を含む。

本発明では、ラダー抵抗の一端に第１の電位を印加すると共にこのラダー抵抗の他端に、当該第１の電位より高い第２の電位を印加することで、ＤＡ変換用の複数の階調基準電圧を生成するにあたり、上記した第１の電位の値を以下の構成で切り替えることで、γ補正特性の切替を行っている。

すなわち、各色成分に夫々対応した複数の直流ボトム電位を複数の入力アンプで増幅し、得られた複数の増幅ボトム電位をセレクタに供給する。セレクタは、複数の増幅ボトム電位のうちの１つを順に選択し、選択した１つの増幅ボトム電位を上記第１の電位としてラダー抵抗の一端に供給する。

この際、入力アンプの各々に入力される各色成分に対応した直流ボトム電位は一定である。よって、入力アンプ各々の応答遅延は実質的にゼロとなるので、セレクタの切替が開始されてから、このセレクタから出力される電位の値が安定するまでに要する遅延時間は、当該セレクタ自身の素子遅延だけとなる。

したがって、セレクタの後段に入力アンプが必要となる構成、つまり、セレクタの切替が開始されてから入力アンプの出力が安定するまでに、セレクタ自身の素子遅延にアンプの応答遅延を加えた時間を要する構成に比べて高速応答が可能となる。

よって、本発明によれば、入力アンプのスルーレートを抑えることで、画質劣化を生じさせることなく消費電力の低減を図ることが可能となる。

本発明に係る表示ドライバを含む表示装置１００の構成を示すブロック図である。 データドライバ１２の内部構成を示すブロック図である。 データドライバ１２及び表示パネル２０の各々内から駆動信号Ｇ１～Ｇ４に関与する回路ブロックを抜粋して示すブロック図である。 階調基準電圧生成回路１３１におけるγ補正特性の切替動作を示すタイムチャートである。 階調基準電圧生成回路１３２におけるγ補正特性の切替動作を示すタイムチャートである。 階調基準電圧生成回路１３１（１３２）の内部構成の一例を示す回路図である。 階調基準電圧生成回路１３１（１３２）の他の構成としての階調基準電圧生成回路１３１Ａ（１３２Ａ）の内部構成の一例を示す回路図である。 階調基準電圧生成回路１３１Ａにおけるγ補正特性の切替動作を示すタイムチャートである。 階調基準電圧生成回路１３２Ａにおけるγ補正特性の切替動作を示すタイムチャートである。 ＲＧＢストライプ配列を有する表示パネル２０を駆動する場合に採用されるデータドライバ１２及び表示パネル２０の内部構成の一例を示すブロック図である。 図９に示す階調基準電圧生成回路１３１Ａにおけるγ補正特性の切替動作を示すタイムチャートである。 階調基準電圧生成回路１３１Ｂの内部構成を示す回路図である。 階調基準電圧生成回路（１３１Ａ、１３２Ａ、１３１Ｂ）の他の構成としての階調基準電圧生成回路１３１Ｃの内部構成を示す回路図である

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係る表示ドライバを含む表示装置１００の構成を示すブロック図である。図１に示すように、表示装置１００は、表示制御部１０、走査ドライバ１１、データドライバ１２、及び表示パネル２０を含む。

表示制御部１０は、水平同期信号を含むと共に赤色、緑色及び青色の色成分毎に各画素の輝度レベルを表す映像信号ＶＳを受ける。表示制御部１０は、当該映像信号ＶＳに含まれる水平同期信号に応じて走査信号を生成しこれを走査ドライバ１１に供給する。更に、表示制御部１０は、映像信号ＶＳに基づき、赤色、緑色及び青色毎にその輝度レベルを例えば８ビットで表す画素データ片の系列を含む映像データ信号ＰＤを、データドライバ１２に供給する。

走査ドライバ１１は、表示制御部１０から供給された走査信号に応じて走査パルスを生成し、これを表示パネル２０に形成されている水平走査ラインＳ１～Ｓｎに順次択一的に印加する。

データドライバ１２は、単一又は複数の半導体ＩＣに形成されている。データドライバ１２は、上記した映像データ信号ＰＤに基づき、当該映像データ信号ＰＤに含まれる画素データ片の各々を、その輝度レベルに対応した電圧値を有する駆動信号Ｇ１～Ｇｙ（ｙは２以上でありｍ／２以下の整数）に変換し、夫々を表示パネル２０に出力する。

更に、データドライバ１２は、映像データ信号ＰＤに含まれる水平同期信号に基づき、水平走査期間毎に、その水平走査期間を２又は３つに区切った各期間でγ補正特性の切り替えを指示するγ特性切替信号ＳＡを生成し、これを表示パネル２０に出力する。

表示パネル２０は、ペンタイル配列の有機ＥＬ表示パネル、又はＲＧＢストライプ配列の液晶表示パネルである。

表示パネル２０は、デマルチプレクサ部２００と、２次元画面の水平方向に伸張するｎ（ｎは２以上の整数）個の水平走査ラインＳ１～Ｓｎと、２次元画面の垂直方向に伸張するｍ（ｍは２以上の整数）個のデータ線Ｄ１～Ｄｍと、を含む。水平走査ライン及びデータ線の交叉部の領域（円で囲む領域）には、例えば赤色表示を担う赤表示セル、緑色表示を担う緑表示セル又は青色表示を担う青表示セルなど、カラー表示に必要な色成分ごとの表示セルが形成されている。

デマルチプレクサ部２００は、データドライバ１２から出力された駆動信号Ｇ１～Ｇｙ及びγ特性切替信号ＳＡを受ける。デマルチプレクサ部２００は、γ特性切替信号ＳＡに基づき、データドライバ１２から出力された駆動信号Ｇ１～Ｇｙをデータ線Ｄ１～Ｄｍのうちのｙ個のデータ線に供給する。例えば、デマルチプレクサ部２００は、γ特性切替信号ＳＡが水平走査期間の前半期間を表す場合には、駆動信号Ｇ１～Ｇｙを、データ線Ｄ１～Ｄｍのうちの奇数番目のデータ線の各々に供給する。一方、γ特性切替信号ＳＡが水平走査期間の後半期間を表す場合には、駆動信号Ｇ１～Ｇｙを、データ線Ｄ１～Ｄｍのうちの偶数番目のデータ線の各々に供給する。

図２は、データドライバ１２の内部構成の一例を示すブロック図である。

図２に示すように、データドライバ１２は、出力切換制御部１２０、データ取込部１２１、ＤＡ変換部１２２及び出力部１２３を含む。

出力切換制御部１２０は、映像信号ＶＳに含まれる水平同期信号に基づき、各水平走査期間毎にその水平走査期間内の前半期間であるのか後半期間であるのかを示すγ特性切替信号ＳＡを生成する。そして、出力切換制御部１２０は、当該γ特性切替信号ＳＡをＤＡ変換部１２２に供給すると共に表示パネル２０（デマルチプレクサ部２００）に出力する。更に、出力切換制御部１２０は、水平同期信号に基づき、１水平走査期間毎に論理レベル１又は０の状態が交互に切り替わる水平走査切替信号ＨＳを生成し、これを出力部１２３に供給する。

データ取込部１２１は、映像データ信号ＰＤを受け、当該映像データ信号ＰＤに含まれる画素データ片の系列を取り込む。データ取込部１２１は、取り込んだ画素データ片を１水平走査期間毎にｙ（ｙは２以上でありｍ／２以下の整数）個ずつを、画素データＵ１～ＵｙとしてＤＡ変換部１２２に供給する。

ＤＡ変換部１２２は、画素データＵ１～Ｕｙの各々を、その画素データによって示される輝度レベルを有し且つ色（赤、緑、青）毎のγ補正特性に沿った電圧値を有する階調電圧Ｅ１～Ｅｙに変換し、夫々を出力部１２３に供給する。この際、ＤＡ変換部１２２は、γ特性切替信号ＳＡに基づき、各水平走査期間を２つ又は３つに区切った分割期間毎に、γ補正特性の切替を行う。

出力部１２３は、ＤＡ変換部１２２から供給された階調電圧Ｅ１～Ｅｙを個別に増幅して得られた信号群を、駆動信号Ｇ１～Ｇｙとして出力する。尚、出力部１２３は、水平走査切替信号ＨＳに基づき、階調電圧Ｅ１～Ｅｙと駆動信号Ｇ１～Ｇｙとの対応関係を変更する。例えば、出力部１２３は、水平走査切替信号ＨＳが論理レベル０を表している間は、階調電圧Ｅ１～Ｅｙを夫々増幅したものが駆動信号Ｇ１～Ｇｙとなる。一方、水平走査切替信号ＨＳが論理レベル１を表している間は、階調電圧Ｅ１～Ｅｙのうちの奇数番目の階調電圧Ｅ１、Ｅ３、Ｅ５、・・・が、夫々駆動信号Ｇ１～Ｇｙのうちの偶数番目の駆動信号Ｇ２、Ｇ４、Ｇ６、・・・となり、偶数番目の階調電圧Ｅ２、Ｅ４、Ｅ６、・・・が、夫々奇数番目の駆動信号Ｇ１、Ｇ３、Ｇ５、・・・となる。

図３は、表示パネル２０がペンタイル配列の有機ＥＬ表示パネルである場合における、データドライバ１２の内部構成の一部を表すブロック図である。

尚、図３では、データドライバ１２の駆動信号Ｇ１～ＧｙのうちからＧ１～Ｇ４に対応した４つの出力チャネルに関与する構成のみを抜粋して示している。

ＤＡ変換部１２２には、図３に示すように、ペンタイル配列における最小グループ構成の４個のデコーダＤＥ１～ＤＥ４と、階調基準電圧生成部１３０とが含まれている。なお、図３では、図面の都合上、ＤＡ変換部１２２、出力部１２３及びデマルチプレクサ部２００の内部構成として、最小グループ構成に関与するものだけを示すが、実際には、出力切換制御部１２０及び階調基準電圧生成部１３０を除き、当該最小グループ構成を整数倍に拡張した構成となっている。

階調基準電圧生成部１３０は、出力切換制御部１２０から供給されたγ特性切替信号ＳＡを受ける、階調基準電圧生成回路１３１及び１３２を含む。

階調基準電圧生成回路１３１は、γ特性切替信号ＳＡに従って、赤色のγ補正特性に沿った電圧値を有する２５６階調分の階調基準電圧群、及び緑色のγ補正特性に沿った電圧値を有する２５６階調分の階調基準電圧群のうちの一方を生成する。そして、階調基準電圧生成回路１３１は、生成した階調基準電圧群を階調基準電圧ＶＲＧ１～ＶＲＧ２５６として、デコーダＤＥ１～ＤＥ４のうちの奇数番目のデコーダＤＥ１及びＤＥ３に供給する。

階調基準電圧生成回路１３２は、γ特性切替信号ＳＡに従って、青色のγ補正特性に沿った電圧値を有する２５６階調分の階調基準電圧群、及び緑色のγ補正特性に沿った電圧値を有する２５６階調分の階調基準電圧群のうちの一方を生成する。そして、階調基準電圧生成回路１３２は、生成した階調基準電圧群を階調基準電圧ＶＢＧ１～ＶＢＧ２５６として、デコーダＤＥ１～ＤＥ４のうちの偶数番目のデコーダＤＥ２及びＤＥ４に供給する。

デコーダＤＥ１（ＤＥ３）は、階調基準電圧ＶＲＧ１～ＶＲＧ２５６のうちから、画素データＵ１（Ｕ３）によって表される輝度レベルに対応した階調基準電圧を選択し、これを階調電圧Ｅ１（Ｅ３）として出力部１２３に供給する。デコーダＤＥ２（ＤＥ４）は、階調基準電圧ＶＢＧ１～ＶＢＧ２５６のうちから、画素データＵ２（Ｕ４）によって表される輝度レベルに対応した階調基準電圧を選択し、これを階調電圧Ｅ２（Ｅ４）として出力部１２３に供給する。

出力部１２３は、接続切替回路ＣＣＸ及びアンプＡＱ１～ＡＱ４を含む。

接続切替回路ＣＣＸは、出力切換制御部１２０から供給された水平走査切替信号ＨＳが例えば論理レベル０を表している間は、以下の対応関係にて階調電圧Ｅ１～Ｅ４を階調電圧Ｐ１～Ｐ４としてアンプＡＱ１～ＡＱ４に夫々供給する。

Ｅ１：Ｐ１
Ｅ２：Ｐ２
Ｅ３：Ｐ３
Ｅ４：Ｐ４
一方、水平走査切替信号ＨＳが例えば論理レベル１を表している間は、接続切替回路ＣＣＸは、以下の対応関係にて階調電圧Ｅ１～Ｅ４を階調電圧Ｐ１～Ｐ４としてアンプＡＱ１～ＡＱ４に供給する。

Ｅ１：Ｐ２
Ｅ２：Ｐ１
Ｅ３：Ｐ４
Ｅ４：Ｐ３
アンプＡＱ１～ＡＱ４は、上記した階調電圧Ｐ１～Ｐ４を受け、夫々個別に増幅した信号を駆動信号Ｇ１～Ｇ４として夫々を表示パネル２０に出力する。

表示パネル２０に含まれるデマルチプレクサ部２００には、図３に示すように、データドライバ１２から出力されたγ特性切替信号ＳＡ及び駆動信号Ｇ１～Ｇ４を、夫々個別に受けるスイッチＳＷ１～ＳＷ４が含まれている。

スイッチＳＷ１～ＳＷ４は、γ特性切替信号ＳＡが、例えば水平走査期間を前半及び後半で区切った際の前半期間を表す場合には、駆動信号Ｇ１～Ｇ４を夫々、表示パネル２０の奇数番目のデータ線Ｄ１、Ｄ３、Ｄ５及びＤ７に供給する。一方、γ特性切替信号ＳＡが水平走査期間の後半期間を表す場合には、駆動信号Ｇ１～Ｇ４を夫々、表示パネル２０の偶数番目のデータ線Ｄ２、Ｄ４、Ｄ６及びＤ８に供給する。

尚、表示パネル２０がペンタイル方式の有機ＥＬ表示パネルであることから、図３に示すように、各データ線と交叉する第Ｎ（Ｎは２以上の整数）行の水平走査ライン上では、赤表示セルＰｒ、緑表示セルＰｇ、青表示セルＰｂ、緑表示セルＰｇの順に並置された４つの表示セルからなるセルグループＰＸで１つのカラー画素が構成される。一方、第（Ｎ＋１）行の水平走査ライン上では、青表示セルＰｂ、緑表示セルＰｇ、赤表示セルＰｒ、緑表示セルＰｇの順に並置された４つの表示セルからなるセルグループＰＸで１つのカラー画素が構成される。

よって、図３に示す構成により、第（Ｎ）水平走査期間内の前半期間では、
赤色成分のγ補正特性に沿った階調電圧Ｅ１を有する駆動信号Ｇ１、
青色成分のγ補正特性に沿った階調電圧Ｅ２を有する駆動信号Ｇ２、
赤色成分のγ補正特性に沿った階調電圧Ｅ３を有する駆動信号Ｇ３、
青色成分のγ補正特性に沿った階調電圧Ｅ４を有する駆動信号Ｇ４、
が夫々、データ線Ｄ１、Ｄ３、Ｄ５及びＤ７を介して、第（Ｎ）行の
赤表示セルＰｒ、
青表示セルＰｂ、
赤表示セルＰｒ、
青表示セルＰｂ、
に夫々供給される。

また、第（Ｎ）水平走査期間内の後半期間では、
緑色成分のγ補正特性に沿った階調電圧Ｅ２を有する駆動信号Ｇ１、
緑色成分のγ補正特性に沿った階調電圧Ｅ１を有する駆動信号Ｇ２、
緑色成分のγ補正特性に沿った階調電圧Ｅ４を有する駆動信号Ｇ３、
緑色成分のγ補正特性に沿った階調電圧Ｅ３を有する駆動信号Ｇ４、
が夫々、データ線Ｄ２、Ｄ４、Ｄ６及びＤ８を介して、第（Ｎ）行の
緑表示セルＰｇ、
緑表示セルＰｇ、
緑表示セルＰｇ、
緑表示セルＰｇ、
に夫々供給される。

また、第（Ｎ＋１）水平走査期間内の前半期間では、
青色成分のγ補正特性に沿った階調電圧Ｅ２を有する駆動信号Ｇ１、
赤色成分のγ補正特性に沿った階調電圧Ｅ１を有する駆動信号Ｇ２、
青色成分のγ補正特性に沿った階調電圧Ｅ４を有する駆動信号Ｇ３、
赤色成分のγ補正特性に沿った階調電圧Ｅ３を有する駆動信号Ｇ４、
が夫々、データ線Ｄ１、Ｄ３、Ｄ６及びＤ８を介して、第（Ｎ＋１）行の
青表示セルＰｂ、
赤表示セルＰｒ、
青表示セルＰｂ、
赤表示セルＰｒ、
に夫々供給される。

また、第（Ｎ＋１）水平走査期間内の後半期間では、
緑色成分のγ補正特性に沿った階調電圧Ｅ１を有する駆動信号Ｇ１、
緑色成分のγ補正特性に沿った階調電圧Ｅ２を有する駆動信号Ｇ２、
緑色成分のγ補正特性に沿った階調電圧Ｅ３を有する駆動信号Ｇ３、
緑色成分のγ補正特性に沿った階調電圧Ｅ４を有する駆動信号Ｇ４、
が夫々、データ線Ｄ２、Ｄ４、Ｄ６及びＤ８を介して、第（Ｎ＋１）行の
緑表示セルＰｇ、
緑表示セルＰｇ、
緑表示セルＰｇ、
緑表示セルＰｇ、
に夫々供給される。

ここで、図３に示す階調基準電圧生成部１３０の階調基準電圧生成回路１３１及び１３２は、γ特性切替信号ＳＡに従って、上記したように、水平走査期間内の前半期間と後半期間とでγ補正特性の切り替えが行われる構成を採用している。

つまり、階調基準電圧生成回路１３１は、図４Ａに示すように、各水平走査期間を前半期間と後半期間とに２分した際の前半期間中は、赤γ補正特性に沿った階調基準電圧ＶＲＧ１～ＶＲＧ２５６を生成する。一方、後半期間中は、階調基準電圧生成回路１３１は、緑γ補正特性に沿った階調基準電圧ＶＲＧ１～ＶＲＧ２５６を生成する。

階調基準電圧生成回路１３２は、図４Ｂに示すように、各水平走査期間内の前半期間中は、青γ補正特性に沿った階調基準電圧ＶＢＧ１～ＶＢＧ２５６を生成し、後半期間中は、緑γ補正特性に沿った階調基準電圧ＶＢＧ１～ＶＢＧ２５６を生成する。

図５は、階調基準電圧生成回路１３１（１３２）の構成を示す回路図である。

図５に示すように、階調基準電圧生成回路１３１（１３２）は、セレクタＳＥＬ、γ特性調整回路ＳＸ、ラダー抵抗ＬＤ１及びＬＤ２、並びに、夫々がボルテージフォロワのオペアンプからなる入力アンプＡＭ０～ＡＭ２及び出力アンプＡＰ０～ＡＰ６を含む。

入力アンプＡＭ０は、階調基準電圧における最高電位を有する直流トップ電位ＶＴを受け、当該直流トップ電位ＶＴを増幅した電位をトップ電位ＶＨとして、これをラインＬ０を介してラダー抵抗ＬＤ１、及び出力アンプＡＰ０の入力端に供給する。

ラダー抵抗ＬＤ１は、直列に接続されている抵抗ＲＤ０～ＲＤ１６０を含む。この際、ラダー抵抗ＬＤ１の一端ｎ０には、直列接続されている抵抗ＲＤ０～ＲＤ１６０のうちの最後尾に接続されている抵抗ＲＤ１６０が接続されており、ラダー抵抗ＬＤ１の他端ｎ１には先頭の抵抗ＲＤ０が接続されている。また、ラダー抵抗ＬＤ１の一端ｎ０はラインＬ６に接続されており、他端ｎ１はラインＬ０に接続されている。かかる構成により、ラダー抵抗ＬＤ１は、ラインＬ０に印加されているトップ電位ＶＨと、ラインＬ６に印加されているボトム電位ＶＬとの間の電圧を分圧した１６０個の電圧を生成し、γ特性調整回路ＳＸに供給する。

入力アンプＡＭ１、特に階調基準電圧生成回路１３１の入力アンプＡＭ１は、赤γ補正特性に沿った最低の電位を有する赤色用の直流ボトム電位ＶＢｒを受ける。そして、階調基準電圧生成回路１３１の入力アンプＡＭ１は、赤色用の直流ボトム電位ＶＢｒを増幅した電位を増幅ボトム電位ＶＬｒとして、セレクタＳＥＬに供給する。階調基準電圧生成回路１３２の入力アンプＡＭ１は、青γ補正特性に沿った最低の電位を有する青色用の直流ボトム電位ＶＢｂを受ける。そして、階調基準電圧生成回路１３２の入力アンプＡＭ１は、青色用の直流ボトム電位ＶＢｂを増幅した電位を増幅ボトム電位ＶＬｂとして、セレクタＳＥＬに供給する。

入力アンプＡＭ２は、緑γ補正特性に沿った最低の電位を有する緑色用の直流ボトム電位ＶＢｇを受ける。そして、入力アンプＡＭ２は、緑色用の直流ボトム電位ＶＢｇを増幅した電位を増幅ボトム電位ＶＬｇとして、セレクタＳＥＬに供給する。

セレクタＳＥＬは、制御部ＳＣＹ、トランスミッションゲートＴＧ１及びＴＧ２を有する。

トランスミッションゲートＴＧ１は、増幅ボトム電位ＶＬｒ（ＶＬｂ）を受け、制御部ＳＣＹによってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｒ（ＶＬｂ）をボトム電位ＶＬとしてラインＬ６に出力する。トランスミッションゲートＴＧ２は、増幅ボトム電位ＶＬｇを受け、制御部ＳＣＹによってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｇをボトム電位ＶＬとしてラインＬ６に出力する。

制御部ＳＣＹは、γ特性切替信号ＳＡを受け、当該γ特性切替信号ＳＡが各水平走査期間の前半期間を示す場合にはトランスミッションゲートＴＧ１をオン状態に設定し、γ特性切替信号ＳＡが各水平走査期間の後半期間を示す場合にはトランスミッションゲートＴＧ２をオン状態に設定する。

かかる構成により、セレクタＳＥＬは、γ特性切替信号ＳＡに従って、赤色（又は青色）γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｒ（又はＶＬｂ）、及び緑γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｇのうちの一方を選択する。そして、セレクタＳＥＬは、増幅ボトム電位ＶＬｒ（又はＶＬｂ）、及び増幅ボトム電位ＶＬｇのうちから選択した方を上記したボトム電位ＶＬとし、これをラインＬ６を介してラダー抵抗ＬＤ１の一端ｎ０及び出力アンプＡＰ６の入力端に供給する。

これにより、階調基準電圧生成回路１３１では、ラダー抵抗ＬＤ１の一端ｎ０に印加されるボトム電位ＶＬの値は、図４Ａに示すように、各水平走査期間の前半期間では赤色用の直流ボトム電位ＶＢｒとなり、後半期間では緑色用の直流ボトム電位ＶＢｇとなる。

一方、階調基準電圧生成回路１３２では、ラダー抵抗ＬＤ１に印加されるボトム電位ＶＬの値が、図４Ｂに示すように、各水平走査期間の前半期間では青色用の直流ボトム電位ＶＢｂとなり、後半期間では緑色用の直流ボトム電位ＶＢｇとなる。

γ特性調整回路ＳＸは、ラダー抵抗ＬＤ１から出力された１６０個の電圧のうちから、γ調整信号ＣＴによって指定された５つの電圧を選択し、夫々をラインＬ１～Ｌ５を介して出力アンプＡＰ１～ＡＰ５各々の入力端子に供給する。

ラダー抵抗ＬＤ２は、直列に接続されている抵抗Ｒ０～Ｒ２５４を含む。この際、ラダー抵抗ＬＤ２の一端ｎ２には、直列接続されている抵抗Ｒ０～Ｒ２５４のうちの最後尾に接続されている抵抗Ｒ２５４が接続されており、ラダー抵抗ＬＤ２の他端ｎ３には先頭の抵抗Ｒ０が接続されている。

出力アンプＡＰ０は、ラインＬ０に印加されているトップ電位ＶＨを増幅して得た出力電圧を、ラダー抵抗ＬＤ２の他端ｎ３に供給する。出力アンプＡＰ１は、ラインＬ１の電圧を増幅して得た出力電圧を、ラダー抵抗ＬＤ２における抵抗Ｒ０及びＲ１同士の接続点に供給する。出力アンプＡＰ２～ＡＰ４は、ラインＬ２～Ｌ４の電圧を夫々増幅した電圧を、ラダー抵抗ＬＤ２における３か所の抵抗同士による接続点に供給する。出力アンプＡＰ５は、ラインＬ５の電圧を増幅して得た出力電圧を、ラダー抵抗ＬＤ２における抵抗Ｒ２５３及びＲ２５４同士の接続点に供給する。出力アンプＡＰ６は、ラインＬ６に印加されているボトム電位ＶＬを増幅して得た出力電圧を、ラダー抵抗ＬＤ２の一端ｎ２に供給する。

これにより、ラダー抵抗ＬＤ２は、その一端ｎ２で、出力アンプＡＰ６から出力されたボトム電位ＶＬに対応した出力電圧を受けると共に、その他端ｎ３で出力アンプＡＰ０から出力されたトップ電位ＶＨに対応した出力電圧を受ける。更に、ラダー抵抗ＬＤ２は、出力アンプＡＰ１～ＡＰ５から出力された出力電圧の各々を自身の抵抗同士の接続点で受ける。よって、階調基準電圧生成回路１３１のラダー抵抗ＬＤ２は、出力アンプＡＰ０～ＡＰ６の各々の出力電圧を受けることで抵抗Ｒ０～Ｒ２５４各々の一端で生じた電圧を、赤色又は緑色のγ補正特性に沿った階調基準電圧ＶＲＧ１～ＶＲＧ２５６として出力する。一方、階調基準電圧生成回路１３２のラダー抵抗ＬＤ２は、出力アンプＡＰ０～ＡＰ６各々の出力電圧を受けることで抵抗Ｒ０～Ｒ２５４各々の一端で生じた電圧を、青色又は緑色のγ補正特性に沿った階調基準電圧ＶＲＧ１～ＶＲＧ２５６として出力する。

ところで、階調基準電圧生成部１３０では、γ補正特性に沿って上記した２５６階調分の階調基準電圧を生成するにあたり、各水平走査期間内で以下のようにγ補正特性を切り替える２系統の階調基準電圧生成回路１３１及び１３２を採用している。つまり、階調基準電圧生成回路１３１は、ラダー抵抗ＬＤ１に印加するボトム電位ＶＬの値を、図４Ａに示すように、各水平走査期間内において、ＶＢｒからＶＢｇに切り替えることで、赤γ補正特性から緑γ補正特性への切替を行う。一方、階調基準電圧生成回路１３２は、ラダー抵抗ＬＤ１に印加するボトム電位ＶＬの値を、図４Ｂに示すように、各水平走査期間内において、ＶＢｂからＶＢｇに切り替えることで、青γ補正特性から緑γ補正特性への切替を行う。

よって、各色（赤、青、緑）毎に専用の階調基準電圧生成回路、つまり３系統の階調基準電圧生成回路を用いた構成を採用した場合に比べて、回路規模を縮小化することが可能となる。

更に、図５に示す構成では、直流の赤色（青色）用の直流ボトム電位ＶＢｒ（ＶＢｂ）を入力アンプＡＭ１で増幅した増幅ボトム電位ＶＬｒ（ＶＬｂ）と、緑色用の直流ボトム電位ＶＢｇを入力アンプＡＭ２で増幅した増幅ボトム電位ＶＬｇのうちで、セレクタＳＥＬが選択した方を、ボトム電位ＶＬとしてラダー抵抗ＬＤ１に印加するようにしている。

よって、γ特性切替信号ＳＡに拘わらず、入力アンプＡＭ１及びＡＭ２の各々に入力される直流ボトム電位（ＶＢｒ、ＶＢｂ、ＶＢｇ）が一定であることから、入力アンプＡＭ１及びＡＭ２各々の応答遅延は実質的にゼロとなる。つまり、γ特性切替信号ＳＡによる切替が開始されてから、セレクタＳＥＬが出力するボトム電位ＶＬの値が安定するまでに要する遅延時間は、セレクタＳＥＬの素子遅延だけとなる。

したがって、セレクタＳＥＬの後段に入力アンプが必要となる構成、つまり、切替が開始されてから入力アンプの出力が安定するまでに、セレクタＳＥＬの素子遅延にアンプの応答遅延を加えた遅延時間を要するものに比べて、高速応答が可能となる。

よって、図５に示す構成によれば、入力アンプＡＭ１及びＡＭ２のスルーレートを抑えることで、画質劣化を生じさせることなく消費電力を低減させることが可能となる。

図６は、階調基準電圧生成部１３０に含まれる階調基準電圧生成回路１３１及び１３２の他の構成としての階調基準電圧生成回路１３１Ａ及び１３２Ａの内部構成を示す回路図である。

尚、図６に示す構成では、上記したセレクタＳＥＬに代えてセレクタＳＥＬＡを採用すると共に、入力アンプＡＭ３を新たに加えた点を除く他の構成については、図５に示す階調基準電圧生成回路１３１及び１３２の内部構成と同一である。

そこで、以下に、セレクタＳＥＬＡ及び入力アンプＡＭ３の構成、並びにセレクタＳＥＬＡ及び入力アンプＡＭ３に関与する部分の動作について説明する。

図６において、入力アンプＡＭ１は、赤γ補正特性に沿った最低の電位を有する赤色用の直流ボトム電位ＶＢｒを受け、これを増幅した電位を、増幅ボトム電位ＶＬｒとしてセレクタＳＥＬＡに供給する。

入力アンプＡＭ２は、緑γ補正特性に沿った最低の電位を有する緑色用の直流ボトム電位ＶＢｇを受け、これを増幅した電位を、増幅ボトム電位ＶＬｇとしてセレクタＳＥＬＡに供給する。

入力アンプＡＭ３は、青γ補正特性に沿った最低の電位を有する青色用の直流ボトム電位ＶＢｇを受け、これを増幅した電位を、増幅ボトム電位ＶＬｇとしてセレクタＳＥＬＡに供給する。

セレクタＳＥＬＡは、例えば図６に示すように、制御部ＳＣＸ、トランスミッションゲートＴＧ１～ＴＧ３を有する。

トランスミッションゲートＴＧ１は、増幅ボトム電位ＶＬｒを受け、制御部ＳＣＸによってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｒをボトム電位ＶＬとしてラインＬ６に出力する。トランスミッションゲートＴＧ２は、増幅ボトム電位ＶＬｇを受け、制御部ＳＣＸによってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｇをボトム電位ＶＬとしてラインＬ６に出力する。トランスミッションゲートＴＧ３は、増幅ボトム電位ＶＬｂを受け、制御部ＳＣＸによってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｂをボトム電位ＶＬとしてラインＬ６に出力する。

制御部ＳＣＸは、γ特性切替信号ＳＡを受け、当該γ特性切替信号ＳＡに従って、トランスミッションゲートＴＧ１～ＴＧ３のうちの１つをオン状態に設定する。

かかる構成により、セレクタＳＥＬＡは、γ特性切替信号ＳＡに従って、赤γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｒ、緑γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｇ、及び青γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｂのうちの１つを選択する。そして、セレクタＳＥＬは、上記した増幅ボトム電位ＶＬｒ、ＶＬｇ、及びＶＬｂのうちから選択した１つをボトム電位ＶＬとし、これをラインＬ６を介してラダー抵抗ＬＤ１の一端ｎ０及び出力アンプＡＰ６の入力端に供給する。

具体的には、階調基準電圧生成回路１３１Ａの制御部ＳＣＸは、図７Ａに示すように、連続する２つの水平走査期間毎に、各水平走査期間の前半期間及び後半期間の各々で、以下のようにトランスミッションゲートＴＧ１～ＴＧ３のうちの１つをオン状態に設定する。

先頭の水平走査期間の前半期間：ＴＧ１をオン
先頭の水平走査期間の後半期間：ＴＧ２をオン
後続の水平走査期間の前半期間：ＴＧ３をオン
後続の水平走査期間の後半期間：ＴＧ２をオン
これにより、階調基準電圧生成回路１３１Ａでは、図７Ａに示すように、ラダー抵抗ＬＤ１の一端ｎ０に印加されるボトム電位ＶＬの値が以下のように切り替わり、それに伴い階調基準電圧生成回路１３１Ａのγ補正特性も以下のように切り替わる。

先頭の水平走査期間の前半期間：ＶＢｒ、赤γ補正特性
先頭の水平走査期間の後半期間：ＶＢｇ、緑γ補正特性
後続の水平走査期間の前半期間：ＶＢｂ：青γ補正特性
後続の水平走査期間の後半期間：ＶＢｇ：緑γ補正特性
一方、階調基準電圧生成回路１３２Ａの制御部ＳＣＸは、図７Ｂに示すように、連続する２つの水平走査期間毎に、各水平走査期間の前半期間及び後半期間の各々で、以下のようにトランスミッションゲートＴＧ１～ＴＧ３のうちの１つをオン状態に設定する。

先頭の水平走査期間の前半期間：ＴＧ３をオン
先頭の水平走査期間の後半期間：ＴＧ２をオン
後続の水平走査期間の前半期間：ＴＧ１をオン
後続の水平走査期間の後半期間：ＴＧ２をオン
これにより、階調基準電圧生成回路１３２Ａでは、図７Ｂに示すように、ラダー抵抗ＬＤ１の一端ｎ０に印加されるボトム電位ＶＬの値が以下のように切り替わり、それに伴い階調基準電圧生成回路１３２Ａのγ補正特性も以下のように切り替わる。

先頭の水平走査期間の前半期間：ＶＢｂ、青γ補正特性
先頭の水平走査期間の後半期間：ＶＢｇ、緑γ補正特性
後続の水平走査期間の前半期間：ＶＢｒ：赤γ補正特性
後続の水平走査期間の後半期間：ＶＢｇ：緑γ補正特性
このように、図６に示す階調基準電圧生成回路１３１Ａ及び１３２Ａにおいても、図３に示す階調基準電圧生成回路１３１及び１３２と同様に２系統の階調基準電圧生成回路により、各色（赤、緑、青）毎のγ補正特性に沿った２５６階調分の階調基準電圧群の生成が可能である。

よって、３系統の階調基準電圧生成回路を用いることで各色毎のγ補正特性に沿った２５６階調分の階調基準電圧群を生成する構成を採用した場合に比べて、回路規模を縮小化することが可能となる。

更に、図６に示す構成では、図３に示す構成と同様に、直流の赤色、緑色、及び青色用の直流ボトム電位ＶＢｒ、ＶＢｇ、ＶＢｂを夫々入力アンプＡＭ１～ＡＭ３で増幅した増幅ボトム電位ＶＬｒ、ＶＬｇ、ＶＬｂを、γ特性切替信号ＳＡによって制御されるセレクタＳＥＬＡに供給している。

よって、γ特性切替信号ＳＡに拘わらず、入力アンプＡＭ１～ＡＭ３の各々に入力される直流ボトム電位ＶＢｒ、ＶＢｂ及びＶＢｇは一定であるので、入力アンプＡＭ１～ＡＭ３各々の応答遅延は実質的にゼロとなる。つまり、γ特性切替信号ＳＡによる切替が開始されてから、セレクタＳＥＬＡが出力するボトム電位ＶＬが安定するまでに要する遅延時間は、セレクタＳＥＬＡの素子遅延だけとなる。

したがって、セレクタＳＥＬＡの後段に入力アンプが必要となる構成、つまり、切替が開始されてから入力アンプの出力が安定するまでに、セレクタＳＥＬの素子遅延にアンプの応答遅延を加えた遅延時間を要するものに比べて、高速応答が可能となる。

よって、図６に示す構成によれば、入力アンプＡＭ１～ＡＭ３のスルーレートを抑えることで、画質劣化を生じさせることなく消費電力を低下させることが可能となる。

尚、図６に示す階調基準電圧生成回路１３１Ａを含む階調基準電圧生成部１３０は、図３に示すようなペンタイル配列の表示パネルを駆動するデータドライバのみならず、ＲＧＢストライプ配列の表示パネルを駆動するデータドライバにも適用可能である。

図８は、ＲＧＢストライプ配列を有する表示パネル２０を駆動する場合に採用されるデータドライバ１２及び表示パネル２０の内部構成の一例を示すブロック図である。

尚、図８では、図面の都合上、データドライバ１２の駆動信号Ｇ１～ＧｙのうちからＧ１及びＧ２に対応した２つの出力チャネルに関与する構成のみを抜粋して示している。つまり、実際のデータドライバ１２内には、図８に示す出力切替制御部１２０Ａ及び階調基準電圧生成部１３０を除き、ｙ個の出力チャネルに夫々対応した構成が含まれている。

図８において、階調基準電圧生成部１３０は、γ補正特性に沿った電圧値を有する２５６階調分の階調基準電圧Ｖ１～Ｖ２５６を生成する階調基準電圧生成回路１３１Ｂを含む。階調基準電圧生成回路１３１Ｂは、生成した階調基準電圧Ｖ１～Ｖ２５６をデコーダＤＥ１及びＤＥ２に供給する。

尚、階調基準電圧生成回路１３１Ｂは、出力切替制御部１２０Ａから供給されたγ特性切替信号ＳＡａに従って、各水平走査期間内において、そのγ補正特性の切替を行う。

例えば、図９に示すように、各水平走査期間を３つの第１～第３期間に区切り、その第１期間では、階調基準電圧生成回路１３１Ｂは、赤色のγ補正特性に沿った階調基準電圧Ｖ１～Ｖ２５６を生成する。また、階調基準電圧生成回路１３１Ｂは、各水平走査期間内の第２期間では緑色のγ補正特性に沿った階調基準電圧Ｖ１～Ｖ２５６を生成し、第３期間では青色のγ補正特性に沿った階調基準電圧Ｖ１～Ｖ２５６を生成する。

デコーダＤＥ１は、階調基準電圧Ｖ１～Ｖ２５６のうちから、画素データＵ１によって表される輝度レベルに対応した階調基準電圧を選択し、これを階調電圧Ｅ１として出力部１２３に供給する。デコーダＤＥ２は、階調基準電圧Ｖ１～Ｖ２５６のうちから、画素データＵ２によって表される輝度レベルに対応した階調基準電圧を選択し、これを階調電圧Ｅ２として出力部１２３に供給する。

出力部１２３は、アンプＡＱ１及びＡＱ２を含む。アンプＡＱ１は、階調電圧Ｅ１を受け、これを増幅した信号を駆動信号Ｇ１として表示パネル２０に出力する。アンプＡＱ２は、階調電圧Ｅ２を受け、これを増幅した信号を駆動信号Ｇ２として表示パネル２０に出力する。

表示パネル２０に含まれるデマルチプレクサ部２００には、図８に示すように、データドライバ１２から出力されたγ特性切替信号ＳＡａと共に上記した駆動信号Ｇ１及びＧ２を個別に受けるスイッチＳＵ１及びＳＵ２が含まれている。

スイッチＳＵ１（ＳＵ２）は、γ特性切替信号ＳＡａに基づき、例えば図９に示す各水平走査期間内の第１期間では、駆動信号Ｇ１（Ｇ２）を表示パネル２０のデータ線Ｄ１（Ｄ４）に供給する。また、スイッチＳＵ１（ＳＵ２）は、図９に示す各水平走査期間内の第２期間では、駆動信号Ｇ１（Ｇ２）をデータ線Ｄ２（Ｄ５）に供給する。また、スイッチＳＵ１（ＳＵ２）は、図９に示す各水平走査期間内の第３期間では、駆動信号Ｇ１（Ｇ２）をデータ線Ｄ３（Ｄ６）に供給する。

尚、表示パネル２０がＲＧＢストライプ配列を採用している場合、データ線Ｄ１及びＤ４には赤表示セルＰｒ群が並置されており、データ線Ｄ２及びＤ５には緑表示セルＰｇ群が並置されており、データ線Ｄ３及びＤ６には緑表示セルＰｇ群が並置接続されている。ここで、ＲＧＢストライプ配列では、水平走査ラインＳ１～Ｓｎの各々上において、互いに隣接する３つの表示セル（Ｐｒ、Ｐｇ、Ｐｂ）からなるセルグループＰＸにて１つのカラー画素が構成される。

図１０は、階調基準電圧生成回路１３１Ｂの内部構成を示す回路図である。

尚、図１０に示す構成では、セレクタＳＥＬＡに含まれる制御部ＳＣＸに代えて制御部ＳＣＷを採用すると共に、出力する階調基準電圧ＶＲＧ１～ＶＲＧ２５６の名称を階調基準電圧Ｖ１～Ｖ２５６に変更した点を除く他の構成は、図６に示すものと同一である。

そこで、以下に、制御部ＳＣＷの動作について詳細に説明する。

制御部ＳＣＷは、γ特性切替信号ＳＡａを受け、当該γ特性切替信号ＳＡａに従って、トランスミッションゲートＴＧ１～ＴＧ３のうちの１つをオン状態に設定する。

具体的には、制御部ＳＣＷは、図９に示すように、各水平走査期間を３つに区切った第１～第３期間の各々で、以下のようにトランスミッションゲートＴＧ１～ＴＧ３のうちの１つをオン状態に設定する。

第１期間：ＴＧ１をオン
第２期間：ＴＧ２をオン
第３期間：ＴＧ３をオン
これにより、階調基準電圧生成回路１３１Ｂでは、図９に示すように、ラダー抵抗ＬＤ１の一端ｎ０に印加されるボトム電位ＶＬの値及び階調基準電圧生成回路１３１Ｂのγ補正特性が以下のように切り替わる。

第１期間：ＶＢｂ、青γ補正特性
第２期間：ＶＢｇ、緑γ補正特性
第３期間：ＶＢｒ：赤γ補正特性

図１１は、図６又は図１０に示す階調基準電圧生成回路（１３１Ａ、１３２Ａ、１３１Ｂ）の他の構成としての階調基準電圧生成回路１３１Ｃの内部構成を示す回路図である。

尚、図１１に示す構成では、セレクタＳＥＬＢを新たに追加し、セレクタＳＥＬＡの出力を出力アンプＡＰ６には接続せず、セレクタＳＥＬＢの出力を出力アンプＡＰ６に接続した点を除く他の構成及び接続形態は、図６又は図１０に示すものと同一である。

そこで、以下に、セレクタＳＥＬＢの構成、及び当該セレクタＳＥＬＢに関与する部分の動作について説明する。

図１１において、入力アンプＡＭ１は、赤γ補正特性に沿った最低の電位を有する赤色用の直流ボトム電位ＶＢｒを受け、これを増幅した電位を増幅ボトム電位ＶＬｒとして、セレクタＳＥＬＡ及びＳＥＬＢに供給する。

入力アンプＡＭ２は、緑γ補正特性に沿った最低の電位を有する緑色用の直流ボトム電位ＶＢｇを受け、これを増幅した電位を増幅ボトム電位ＶＬｇとして、セレクタＳＥＬＡ及びＳＥＬＢに供給する。

入力アンプＡＭ３は、青γ補正特性に沿った最低の電位を有する青色用の直流ボトム電位ＶＢｇを受け、これを増幅した電位を増幅ボトム電位ＶＬｇとして、セレクタＳＥＬＡ及びＳＥＬＢに供給する。

セレクタＳＥＬＡは、制御部ＳＣＷ（ＳＣＸ）、トランスミッションゲートＴＧ１～ＴＧ３を有する。

トランスミッションゲートＴＧ１は、増幅ボトム電位ＶＬｒを受け、制御部ＳＣＷ（ＳＣＸ）によってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｒをボトム電位ＶＬとし、これをラインＬ６を介してラダー抵抗ＬＤ１の一端ｎ０に印加する。トランスミッションゲートＴＧ２は、増幅ボトム電位ＶＬｇを受け、制御部ＳＣＷ（ＳＣＸ）によってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｇをボトム電位ＶＬとし、これをラインＬ６を介して上記抵抗ＲＤ１６０の一端に印加する。トランスミッションゲートＴＧ３は、増幅ボトム電位ＶＬｂを受け、制御部ＳＣＷ（ＳＣＸ）によってオン状態に設定された場合に、当該増幅ボトム電位ＶＬｂをボトム電位ＶＬとし、これをラインＬ６を介して上記抵抗ＲＤ１６０の一端に印加する。

制御部ＳＣＷ（ＳＣＸ）は、γ特性切替信号ＳＡａ（ＳＡ）に従って、図９（図７Ａ、図７Ｂ）に示されるシーケンスにて、トランスミッションゲートＴＧ１～ＴＧ３を順に択一的にオン状態に設定する。

かかる構成により、セレクタＳＥＬＡは、γ特性切替信号ＳＡ（ＳＡ）に従って、赤γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｒ、緑γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｇ、及び青γ補正特性に沿った最低の電位である増幅ボトム電位ＶＬｂのうちの１つを選択する。そして、セレクタＳＥＬＡは、上記した増幅ボトム電位ＶＬｒ、ＶＬｇ、及びＶＬｂのうちから選択した１つをボトム電位ＶＬとし、これをラインＬ６を介してラダー抵抗ＬＤ１の一端ｎ０に供給する。

セレクタＳＥＬＢは、セレクタＳＥＬＡと同一の内部構成、つまり、制御部ＳＣＷ（ＳＣＸ）、及びトランスミッションゲートＴＧ１～ＴＧ３を有する。セレクタＳＥＬＢでは、セレクタＳＥＬＡと同様にトランスミッションゲートＴＧ１～ＴＧ３にて増幅ボトム電位ＶＬｒ、ＶＬｇ及びＶＬｂを夫々受ける。更に、セレクタＳＥＬＢの制御部ＳＣＷ（ＳＣＸ）も、セレクタＳＥＬＡの制御部ＳＣＷ（ＳＣＸ）と同様に、図９（図７Ａ、図７Ｂ）に示されるシーケンスにて、トランスミッションゲートＴＧ１～ＴＧ３を順に択一的にオン状態に設定する。

ただし、セレクタＳＥＬＢでは、上記した増幅ボトム電位ＶＬｒ、ＶＬｇ、及びＶＬｂのうちから選択した１つをボトム電位ＶＬｘとし、これをラインＬ７を介して、出力アンプＡＰ６の入力端に印加する。尚、出力アンプＡＰ６は、ラダー抵抗ＬＤ２の一端ｎ２に、ボトム電位ＶＬｘを増幅した電位を印加する役目を担う。

このように、図１１に示す階調基準電圧生成回路１３１Ｃでは、入力アンプＡＭ１～ＡＭ３で増幅された増幅ボトム電位ＶＬｒ、ＶＬｇ及びＶＬｂを、互いに同一の構成であり且つ同一動作を行うセレクタＳＥＬＡ及びＳＥＬＢの各々で受ける。つまり、γ特性切替信号ＳＡ（ＳＡ）に従ってセレクタＳＥＬＡ及びＳＥＬＢの各々が、増幅ボトム電位ＶＬｒ、ＶＬｇ、及びＶＬｂのうちから選択した１つは同一となる。ここで、セレクタＳＥＬＡにて選択された１つの電位をラダー抵抗ＬＤ１に印加するボトム電位ＶＬとし、これをラインＬ６を介してラダー抵抗ＬＤ１の一端ｎ０に印加する。更に、セレクタＳＥＬＢにて選択された１つの電位をラダー抵抗ＬＤ２に印加するボトム電位ＶＬｘとし、これをラインＬ７及び出力アンプＡＰ６を介して、ラダー抵抗ＬＤ２の一端ｎ２に印加する。尚、ラインＬ７はラインＬ６とは電気的に分離している。

かかる構成によれば、ラダー抵抗ＬＤ２には、入力アンプ（ＡＭ１、ＡＭ２、ＡＭ３）で増幅されたＶＬｒ、ＶＬｇ又はＶＬｂがボトム電位ＶＬｘとして、ラダー抵抗ＬＤ１の一端ｎ０を介さずに、直接、出力アンプＡＰ６を介してラダー抵抗ＬＤ２の一端ｎ２に供給される。

これにより、ラダー抵抗ＬＤ１と、トランスミッションゲートＴＧ１（又はＴＧ２、ＴＧ３）のオン抵抗とによってラインＬ６に生じる電圧が、ボトム電位ＶＬに対する誤差分として、ラダー抵抗ＬＤ２に印加するボトム電位（ＶＬｘ）に重畳されることはない。

よって、図１１に示す構成によれば、当該誤差分が、ラダー抵抗ＬＤ２で生成される階調基準電圧群（ＶＲＧ１－ＶＲＧ２５６、ＶＢＧ１ーＶＢＧ２５６、又はＶ１ーＶ２５６）に重畳されることによる画質劣化を防止することが可能となる。

尚、上記実施例１～３では、γ補正特性の対象とする色成分を赤、緑及び青の３色としているが、この３色に限定されない。

要するに、複数のデータ線の各々に複数の表示セルが接続されている表示パネルを、映像信号にて示される輝度レベルを表す複数の画素データ片に基づき駆動する表示ドライバとして、以下の階調基準電圧生成部、及びＤＡ変換部を含むものであれば良い。

すなわち、階調基準電圧生成部（１３０）は、互いに異なる色成分に対する第１～第ｋ（ｋは２以上の整数）のガンマ補正特性に沿った複数の階調基準電圧を生成する。ＤＡ変換部（１２２）は、複数の画素データ片の各々毎に、階調基準電圧生成部で生成された複数の階調基準電圧のうちから、画素データ片にて表される輝度レベルに対応した階調基準電圧を選択しこれを階調電圧として出力する。

ここで、階調基準電圧生成部は、以下の第１及び第２のラダー抵抗、第１～第ｋの入力アンプ、及び第１のセレクタを含むものである。

第１のラダー抵抗（ＬＤ１）は、第１の電位（ＶＬ）を一端（ｎ０）で受けると共にこの第１の電位よりも高い第２の電位（ＶＨ）を他端（ｎ１）で受けることで、当該第１及び第２の電位間の電圧を複数に分圧した複数の電圧を生成する。

第２のラダー抵抗（ＬＤ２）は、第１の電位（ＶＬ）を一端（ｎ２）で受け、第２の電位（ＶＨ）を他端で受けると共に、第１のラダー抵抗で生成された複数の電圧のうちの一部の複数の電圧の各々を自身の抵抗同士の接続点で受けることで、複数の階調基準電圧を生成する。

第１～第ｋの入力アンプ（ＡＭ１～ＡＭ３）は、第１～第ｋのガンマ補正特性に夫々対応した第１～第ｋの直流ボトム電位（ＶＢｒ、ＶＢｇ、ＶＢｂ）を受け、夫々を個別に増幅した第１～第ｋの増幅ボトム電位（ＶＬｒ、ＶＬｇ、ＶＬｂ）を出力する。

第１のセレクタ（ＳＥＬ、ＳＥＬＡ）は、第１～第ｋの増幅ボトム電位を受け、これら第１～第ｋの増幅ボトム電位のうちの１の増幅ボトム電位を順に選択し、選択した１の増幅ボトム電位を、上記した第１の電位（ＶＬ）として第１のラダー抵抗の一端に供給する。

１２ データドライバ
１２２ ＤＡ変換部
１３０ 階調基準電圧生成部
１３１、１３１Ａ～１３１Ｃ 階調基準電圧生成回路
ＡＭ１～ＡＭ３ 入力アンプ
ＬＤ１、ＬＤ２ ラダー抵抗
ＳＥＬＡ、ＳＥＬＢ セレクタ
ＴＧ１～ＴＧ３ トランスミッションゲート

Claims (7)

1. 複数のデータ線の各々に複数の表示セルが接続されている表示パネルを、映像信号にて示される輝度レベルを表す複数の画素データ片に基づき駆動する表示ドライバであって、
   互いに異なる色成分に対する第１～第ｋ（ｋは２以上の整数）のガンマ補正特性に沿った複数の階調基準電圧を生成する階調基準電圧生成部と、
   前記複数の画素データ片の各々毎に、前記複数の階調基準電圧のうちから前記画素データ片にて表される輝度レベルに対応した階調基準電圧を選択しこれを階調電圧として出力するＤＡ変換部と、を含み、
   前記階調基準電圧生成部は、
   第１の電位を一端で受けると共に前記第１の電位よりも高い第２の電位を他端で受けることで、前記第１の電位及び前記第２の電位間の電圧を複数に分圧した複数の電圧を生成する第１のラダー抵抗と、
   前記第１の電位を一端で受け、前記第２の電位を他端で受けると共に、前記複数の電圧のうちの一部の複数の電圧の各々を自身の抵抗同士の接続点で受けることで前記複数の階調基準電圧を生成する第２のラダー抵抗と、
   前記第１～第ｋのガンマ補正特性に夫々対応した第１～第ｋの直流ボトム電位を受け、前記第１～第ｋの直流ボトム電位を個別に増幅して第１～第ｋの増幅ボトム電位を出力する第１～第ｋの入力アンプと、
   前記第１～第ｋの増幅ボトム電位を受け、前記第１～第ｋの増幅ボトム電位のうちの１の増幅ボトム電位を順に選択し、選択した前記１の増幅ボトム電位を前記第１の電位として前記第１のラダー抵抗の前記一端に供給する第１のセレクタと、を含むことを特徴とする表示ドライバ。
2. 前記第１～第ｋの増幅ボトム電位を受け、前記第１～第ｋの増幅ボトム電位のうちの１の増幅ボトム電位を順に選択し、選択した前記１の増幅ボトム電位を前記第１の電位として前記第２のラダー抵抗の前記一端に供給する第２のセレクタと、を含むことを特徴とする請求項１に記載の表示ドライバ
3. 前記映像信号における各水平走査期間を複数に区切った複数の期間毎に、前記第１のセレクタ及び前記第２のセレクタが前記第１～第ｋの増幅ボトム電位のうちから選択する前記１の増幅ボトム電位を他の増幅ボトム電位に切り替えるように前記第１のセレクタ及び第２のセレクタを制御する切換制御部を含むことを特徴とする請求項２に記載の表示ドライバ。
4. 前記第２のセレクタが前記第１～第ｋの増幅ボトム電位のうちから選択する前記第１の増幅ボトム電位は、前記第１のセレクタが前記第１～第ｋの増幅ボトム電位のうちから選択する前記第１の増幅ボトム電位と同一であることを特徴とする請求項２又は３に記載の表示ドライバ。
5. 前記第１のセレクタが選択した前記１の増幅ボトム電位を前記第１のラダー抵抗の一端に供給する配線と、前記第２のセレクタが選択した前記１の増幅ボトム電位を前記第２のラダー抵抗の一端に供給する配線とは、互いに電気的に分離していることを特徴とする請求項４に記載の表示ドライバ。
6. 前記ｋは３であり、
   前記第１のガンマ補正特性は、赤色成分に対するガンマ補正特性であり、第２のガンマ補正特性は、緑色成分に対するガンマ補正特性であり、第３のガンマ補正特性は、青色成分に対するガンマ補正特性であることを特徴とする請求項１～３のいずれか１に記載の表示ドライバ。
7. 複数のデータ線の各々に複数の表示セルが接続されている表示パネルと、映像信号にて示される輝度レベルを表す複数の画素データ片に基づき前記表示パネルを駆動する表示ドライバと、を含む表示装置であって、
   前記表示ドライバは、
   互いに異なる色成分に対する第１～第ｋ（ｋは２以上の整数）のガンマ補正特性に沿った複数の階調基準電圧を生成する階調基準電圧生成部と、
   前記複数の画素データ片の各々毎に、前記複数の階調基準電圧のうちから前記画素データ片にて表される輝度レベルに対応した階調基準電圧を選択しこれを階調電圧として出力するＤＡ変換部と、を含み、
   前記階調基準電圧生成部は、
   第１の電位を一端で受けると共に前記第１の電位よりも高い第２の電位を他端で受けることで、前記第１の電位及び前記第２の電位間の電圧を複数に分圧した複数の電圧を生成する第１のラダー抵抗と、
   前記第１の電位を一端で受け、前記第２の電位を他端で受けると共に、前記複数の電圧のうちの一部の複数の電圧の各々を自身の抵抗同士の接続点で受けることで前記複数の階調基準電圧を生成する第２のラダー抵抗と、
   前記第１～第ｋのガンマ補正特性に夫々対応した第１～第ｋの直流ボトム電位を受け、前記第１～第ｋの直流ボトム電位を個別に増幅して第１～第ｋの増幅ボトム電位を出力する第１～第ｋの入力アンプと、
   前記第１～第ｋの増幅ボトム電位を受け、前記第１～第ｋの増幅ボトム電位のうちの１の増幅ボトム電位を順に選択し、選択した前記１の増幅ボトム電位を前記第１の電位として前記第１のラダー抵抗の前記一端に供給する第１のセレクタと、を含むことを特徴とする表示装置。

Images