JP2011523158A5 - - Google Patents

Claims (5)

1. 不揮発性メモリセル用の回路（１０，２０，３０，４０，５０，６０，７０，８０，９０，１００）であって、
   電荷変更端子（１０２，２０２，３０２，４０２，５０２，６０２，７０２，８０２，９０２，１００２）と、
   不揮発性メモリセルを読み取るときにメモリセルの状態に対応する信号を供給するように構成された出力端子（１０８，２０８，３０８，４０８，５０８，６０８，７０８，８０８，９０２，１００８）と、
   電気的に浮遊しているゲート電極と、電流伝達電極を含む活性領域とを含む第１のトランジスタ（１１，２１，３１，４１，５１，６１，７１，８１，９１，１０２１）と、電流伝達電極は出力端子に結合されていることと、
   第１の電極と第２の電極とを含む第２のトランジスタ（１２，２２，３２，４２，５２，６２，７２，８２，９２，１０２２）と、第１の電極は第１のトランジスタのゲート電極に結合され、第２の電極は電荷変更端子に結合されていることと、
   を含み、
   メモリセルの状態を変化させるとき、第２のトランジスタが活性となり、第１のトランジスタのゲート電極と第１のトランジスタの活性領域との間において有意な量の電荷キャリアが移動しないように設計されている回路。
2. 電流伝達電極を含む第３のトランジスタ（１３，２３，３３，４３，５３，６３，７３，８３，９３，１０２３）をさらに含み、
   第１のトランジスタ（１１，２１，３１，４１，５１，６１，７１，８１，９１，１０２１）の電流伝達電極および第３のトランジスタの電流伝達電極は導通するように互いに結合されている、請求項１に記載の回路。
3. 第２のトランジスタの第１の電極（９２，１０２２）はゲート電極を含み、
   第２のトランジスタの第２の電極は電流伝達電極を含み、
   前記回路は、電流伝達電極およびゲート電極を含む第４のトランジスタ（９４，１０２４）を含み、
   第４のトランジスタの電流伝達電極および第２のトランジスタの電流伝達電極は、第１のトランジスタのゲート電極に結合されており、
   第４のトランジスタのゲート電極は選択ラインに結合されている、請求項２に記載の回路。
4. 電流伝達電極およびゲート電極を含む第５のトランジスタ（１０２６）と、
   電流伝達電極およびゲート電極を含む第６のトランジスタ（１０２５）とをさらに含み、
   第１のトランジスタの電流伝達電極および第３のトランジスタの電流伝達電極は、第５のトランジスタのゲート電極および第６のトランジスタのゲート電極に結合されており、
   第６のトランジスタの電流伝達電極および第５のトランジスタの電流伝達電極は互いに結合されている、請求項３に記載の回路。
5. 不揮発性メモリセルを含む電子デバイスにおいて、
   不揮発性メモリセルは、
   第１の活性領域（１２３）と、
   第１の活性領域から離間した第２の活性領域（１２３，１２４）と、
   第１の部分および第２の部分を含むフローティング・ゲート電極（１４２）であって、
   第１のトランジスタ（２１）は、フローティング・ゲート電極（１４２）の第１の部分と、第１の活性領域（１２３）とを含み、
   第２のトランジスタ（２５，２６）は、フローティング・ゲート電極の第２の部分と、第２の活性領域（１２３，１２４）とを含み、
   他のゲート電極はフローティング・ゲート電極に重なっていない、フローティング・ゲート電極と、
   第１のトランジスタに結合されている出力端子（１７８）と、
   第２のトランジスタに結合されている電荷変更端子（１７２，１７３）とを備える電子デバイス。