JP2011238660A - 半導体集積回路用トレー - Google Patents

半導体集積回路用トレー Download PDF

Info

Publication number
JP2011238660A
JP2011238660A JP2010106539A JP2010106539A JP2011238660A JP 2011238660 A JP2011238660 A JP 2011238660A JP 2010106539 A JP2010106539 A JP 2010106539A JP 2010106539 A JP2010106539 A JP 2010106539A JP 2011238660 A JP2011238660 A JP 2011238660A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
pocket
tray
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010106539A
Other languages
English (en)
Other versions
JP5051797B2 (ja
Inventor
Seiji Azuma
聖治 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHINON CORP
Original Assignee
SHINON CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHINON CORP filed Critical SHINON CORP
Priority to JP2010106539A priority Critical patent/JP5051797B2/ja
Priority to TW99116779A priority patent/TWI471254B/zh
Priority to PCT/JP2010/004108 priority patent/WO2011138821A1/ja
Priority to US13/642,268 priority patent/US20130032508A1/en
Priority to CN201080066332.XA priority patent/CN102985341B/zh
Publication of JP2011238660A publication Critical patent/JP2011238660A/ja
Application granted granted Critical
Publication of JP5051797B2 publication Critical patent/JP5051797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

【課題】
自動機によってトレーの収納用ポケットに収納しようとするボールグリッドアレイ型の半導体集積回路のコーナ部分が収納用ポケット内底面における凹部内のコーナ部分に落ち込んだ場合でも、同半導体集積回路をポケット内の適正な収納位置に補正できる半導体集積回路用トレーを提供できるようにする。
【解決手段】
半導体集積回路用収納トレー１の収納用ポケット２内に有する凹部５に、内方に向かって下傾するテーパ状の内側面９を形成し、かつ、各々隣接するテーパ状の内側面９のコーナを湾曲線で接続するテーパ状の湾曲面１０を形成する。
【選択図】 図２

Description

本発明は、ＩＣ等の半導体集積回路を収容するためのトレーに関し、より詳しくは、端子を底面に多数備えるボールグリッドアレイ型の半導体集積回路を収納するのに好適なトレーに関する。
従来、ボールグリッドアレイ型の半導体集積回路は、例えば、特許文献１に開示される構成のトレーに収納して、保管や運搬をしている。
このトレーは、図１１に示すように、トレー１１上面の縦横方向に配設した仕切り枠１２、１３で矩形に区画してなる複数のポケット１４に、各１個ずつ半導体集積回路を収納するようになっている。
また、図１２に示すように、ポケット１４の内底面には、平面形状が半導体集積回路の底面よりも若干小なる略相似形にして同半導体集積回路の底面に配設される端子の高さよりも深さが大なる凹部１５を形成している。
したがって、ポケット１４の上方より収納される半導体集積回路は、図１３に示すように、ポケット１４における凹部１５内の空間に半導体集積回路１６の底面に配される端子１７が収納され、かつ、凹部１５と前記仕切り枠１２、１３との間に有する段部１８に半導体集積回路１６の底面周縁部分が支持された状態で収納される。
しかしながら、自動機によって半導体集積回路をトレーのポケット上方よりこのポケット内に収納する際、半導体集積回路に、同上下面に対して水平方向の回転ずれ等が生じている場合は、図１４に示すように、半導体集積回路１６のコーナ１６ａ部分を同ポケット１４の凹部１５内におけるコーナ部分に落ち込ませてしまい、かつ、この状態が補正されないまま半導体集積回路１６をポケット１４に収納したトレー１１が保管されてしまうことがあった。
これにより、トレーを積み重ねた際に半導体集積回路を破損したり、あるいは自動機による実装工程において実装不良が生じる確率が大になる恐れがあった。
特開平１１−１４５３１５号公報（第１〜７頁、図１〜７）
本発明の目的とするところは、自動機によってトレーの収納用ポケットに収納しようとする半導体集積回路のコーナ部分が収納用ポケット内底面における凹部内のコーナ部分に落ち込んだ場合でも、半導体集積回路のコーナ部分を収納用ポケット内底面における凹部内のコーナ部分より脱出させることができ、また、半導体集積回路のコーナ部分を収納用ポケット内底面における凹部内のコーナ部分に落ち込ませた状態で同半導体集積回路が収納されている場合でも、トレーの搬送による振動によって、導体集積回路のコーナ部分を収納用ポケット内底面における凹部内のコーナ部分より脱出させることができて、半導体集積回路をポケット内の適正な収納位置に補正できる半導体集積回路用トレーを提供できるようにすることにある。
上述した課題を解決するために、本発明に係る半導体集積回路用トレーは、少なくとも上面に、縦横の仕切り枠で矩形に区画した半導体集積回路の収納ポケットを多数備えており、同ポケットは、内底面に平面形状が半導体集積回路の底面よりも若干小なる略相似形にして同半導体集積回路の底面に配設された端子の高さよりも深さが大なる凹部を有するとともに、同凹部と前記仕切り枠の基部との間に前記半導体集積回路の底面周縁を支持する支持段部を有してなる半導体集積回路用収納トレーであって、前記凹部の内側面を内方に向かって下傾するテーパ状に形成し、かつ、各々隣接する内側面のコーナを湾曲線で接続したものとしてある。
また、前記凹部の内方に向かって下傾する内側面のテーパ角度を、２０度以上にして半導体集積回路をポケットに収納した際に同半導体集積回路の底面に配設された端子に接触しない角度の範囲内にしたものとしてある。
本発明に係る半導体集積回路用トレーによれば、トレーのポケット内底面における凹部の内側面を内方に向かって下傾するテーパ状にするとともに、同凹部内の各々隣接する内側面のコーナを湾曲線で接続しているので、半導体集積回路のコーナ部分がポケット内底面における凹部内のコーナ部分に落ち込んだ場合、同半導体集積回路のコーナ部分に続く辺部がポケット内底面における凹部の内側辺部に接触することなく半導体集積回路のコーナ部分が前記凹部の内側面における湾曲するコーナ面に１点で接触し、この接触状態は摺動抵抗が小なる点接触状態となり、例えば寸法が１５×１５ｍｍ以上の比較的大なる半導体集積回路のコーナ部分が前記凹部内のコーナ部分に落ち込んだ場合は、前記テーパ状の内側面における湾曲するコーナ面に１点接触する半導体集積回路のコーナ部分が、半導体集積回路が収納された時の振動や半導体集積回路の自重によって前記コーナ面のテーパ状斜面を滑り上がって凹部内より脱出し、同半導体集積回路の底面に配される端子がポケット内底面の凹部内に収容されるとともに、半導体集積回路の底面周縁部分が同凹部とポケット周囲の仕切り枠との間に有する段部上に置かれて、半導体集積回路を同ポケット内の適正な収納位置に補正することができる。
また、例えば寸法が１０×１０ｍｍ以下の比較的小なる半導体集積回路のコーナ部分がポケット内底面における凹部内のコーナ部分に落ち込んだ場合は、前述するように、同凹部の内方に向かって下傾するテーパ状の内側面における湾曲するコーナ面に同半導体集積回路のコーナ部分が１点接触していても、半導体集積回路の自重が軽いので凹部内におけるコーナ面のテーパ状斜面を滑り上がって同凹部内より脱出できる確率は低下するが、トレーに半導体集積回路を収納する本収納工程から次の工程にトレーを搬送する際の振動によって、前記コーナ面に１点接触する半導体集積回路のコーナ部分が同コーナ面のテーパ状斜面を滑り上がって凹部内より脱出し、同半導体集積回路の底面に配される端子がポケット内底面の凹部内に収容されるとともに、半導体集積回路の底面周縁部分が同凹部とポケット周囲の仕切り枠との間に有する段部上に置かれて、半導体集積回路を同ポケット内の適正な収納位置に補正することができる。
したがって、トレーを積み重ねた際に半導体集積回路を損傷したり、あるいは自動機による実装工程における実装不良を低減することができる。
本発明に係る半導体集積回路用トレーの一例を示す平面図。 図１の半導体集積回路用トレーにおけるポケットの拡大平面図。 図２中に示したＡ−Ａ部分の拡大断面図。 ポケットに収容した半導体集積回路の正常な収容状態を示す断面にしたポケットの側方より見る図。 ポケットに収容した半導体集積回路の正常な収容状態を示すポケットの上方より見る図。 ポケットに収容した半導体集積回路の異常な収容状態を示すポケットの上方より見る図。 図６のＢ−Ｂ線上におけるＥで囲んだ部分を同Ｂ−Ｂ線で断面にしたポケットの側方より見る図。 図６のＣ−Ｃ線上におけるＥで囲んだ部分の半導体集積回路とテーパ湾曲面との接触状態を示す断面図。 図６のＤ−Ｄ線上におけるＥで囲んだ部分を同Ｄ−Ｄ線で断面にしたポケットの側方より見る図。 半導体集積回路用トレーにおける補正性能の比較試験結果。 従来の半導体集積回路用トレーにおける一例を示す平面図。 図１０の半導体集積回路用トレーにおけるポケットの同図中に示したＢ−Ｂ部分の拡大断面図。 ポケットに収容した半導体集積回路の正常な収容状態を示す断面にしたポケットの側方より見る図。 ポケットに収容した半導体集積回路の異常な収容状態を示す断面にしたポケット側方より見る図。
以下、本発明に係る半導体集積回路用トレーの実施例を、添付図面に示す具体例に基づいて詳細に説明する。
本発明の半導体集積回路用トレーは、ボールグリッドアレイ型の半導体集積回路を収納し、複数のトレーを積み重ねて使用するものとしてあり、トレーの上面は半導体集積回路を収納する収納容器としての機能を有し、下面は収納容器の蓋としての機能を有する。
図１に示すように、トレー１の上面には半導体集積回路を収納するためのポケット２を多数配設していて、このポケット２は、下方を広くした上向きの仕切り枠３、４によって収納する半導体集積回路の平面形状に合わせて区画している。
またポケット２には、図２、３に示すように、内底面に凹部５を形成していて、この凹部５は、同平面形状が収納する半導体集積回路６（図４参照）の底面よりも若干小なる略相似形にして同半導体集積回路６（図４参照）の底面に配設された端子７（図４参照）の高さよりも深さが大なるものとしている。
さらにポケット２内の凹部５と仕切り枠３、４の基部との間に、半導体集積回路６（図４参照）の底面周縁を支持するための段部８を設けている（図４参照）。
そして、同図２、３に示すように、ポケット２内の凹部５における内側面を内方に向かって下傾するテーパ状の内側面９に形成しているとともに、各々隣接するテーパ状の内側面９のコーナを湾曲線で接続してテーパ状の湾曲面１０にしている。
以下、上述のように構成した本発明に係る半導体集積回路用トレー１の作用について説明する。
通常、正常な状態で半導体集積回路用トレー１のポケット２に収納された半導体集積回路６の収納状態は、図４、５に示すように、半導体集積回路６の底面に配設している端子７がポケット２の凹部５内に収容されるとともに、底面の周縁部分が凹部５と仕切り枠３、４との間に有する段部８上に支持された状態になっている。
上記正常な収納状態に対し、半導体集積回路６に同上下面に対し水平方向の回転ずれが生じたすなわち異常状態で半導体集積回路用トレー１のポケット２に収納された半導体集積回路６の収納状態は、図６に示すように、半導体集積回路６に有する４コーナのうちの１つのコーナ６ａが、ポケット２内の凹部５内におけるコーナ部分たるテーパ状の湾曲面１０に落ち込んだ状態になる。
また、この異常状態で収納された半導体集積回路６のコーナ６ａは、図７、８に示すように、ポケット２内の凹部５内におけるテーパ状の湾曲面１０に１点で接触する。
さらに、図９に示すように、図７、８の状態では湾曲面１０に接触しているコーナ６ａに続く２辺部（実施例は１辺部だけを図示）は、ポケット２内の凹部５内におけるテーパ状の内側面９に接触することがない。
したがって、異常状態で収納された寸法が１５×１５ｍｍ以上の比較的大なる半導体集積回路の場合は、同半導体集積回路が収納された時の振動や半導体集積回路の自重によって、ポケット２内の凹部５内におけるテーパ状の湾曲面１０に１点で接触する半導体集積回路６のコーナ６ａが湾曲面１０のテーパ状斜面を滑り上がって凹部５内より脱出する。
また、異常状態で収納された寸法が１０×１０ｍｍ以下の比較的小なる半導体集積回路の場合は、同半導体集積回路をトレーに収納する本収納工程から次の工程にトレーを搬送する際の振動によって、ポケット２内の凹部５内におけるテーパ状の湾曲面１０に１点で接触する半導体集積回路６のコーナ６ａが湾曲面１０のテーパ状斜面を滑り上がって凹部５内より脱出する。
上述する半導体集積回路６のコーナ６ａが脱出する際、導体集積回路６のコーナ６ａに続く２辺部がポケット２内の凹部５内におけるテーパ状の内側面９に接触することがないので、脱出する際の摺動抵抗は、摺動抵抗が小なる点接触状態にある同コーナ６ａ部分だけなので、図１０の半導体集積回路用トレーにおける補正性能の比較試験結果より、寸法が１５×１５ｍｍ以上の比較的大なる半導体集積回路の場合では半導体集積回路が収納された時の振動や半導体集積回路の自重によって、また、寸法が１０×１０ｍｍ以下の比較的小なる半導体集積回路の場合ではトレーに半導体集積回路を収納する本収納工程から次の工程にトレーを搬送する際の振動によって容易に脱出できることを確認できる。
図１０に示した半導体集積回路用トレーにおける補正性能の比較試験における試験条件を以下に示す。
図１０（ａ）は、本発明のポケットと従来のポケットに対し、半導体集積回路に、同上下面に対して水平方向の回転ずれを生じさせた状態でポケット内に収納（落下）する。
図１０（ｂ）は、本発明のポケットと従来のポケットに対し、半導体集積回路における一つのコーナ部分を、ポケット内底面における凹部内のコーナ部分に落ち込ませた状態で搬送時の振動と同じ振動を与える。
そして、この条件にて各寸法の半導体集積回路に対し試験を１０回行い、補正率１００％を「○」、５０〜９０％を「△」、１０〜５０％を「▽」、０％を「×」とした。
そして、前述するポケット２内の凹部５内における内側面のテーパ角度は、２０度以上とするのが好適であるが、収納する半導体集積回路６の底面に配設された端子７に接触しない角度の範囲内にするので、テーパ角度の上限は設計に依存するものである。
また、ポケット２内の凹部５内におけるテーパ状の湾曲面１０における湾曲部の範囲や曲率は、同凹部５内に落ち込んだ半導体集積回路６のコーナ６ａに続く２辺部が、ポケット２内の凹部５内におけるテーパ状の内側面９に接触することがないように設定する。
また、実施例で示している仕切り枠３、４の形態は一例であって、同実施例で示したポケット２の全周を連続して囲む形態の他にも、４角を不連続に囲ったり、辺部のみ囲ったり等各種あり、半導体集積回路６を安定して囲むような態様であればよい。
実施例における図１中の符号１ａは、半導体集積回路用トレー１を持ち運ぶ際の持ち手である。
１ トレー
１ａ 持ち手
２ ポケット
３ 仕切り枠
４ 仕切り枠
５ 凹部
６ 半導体集積回路
６ａ コーナ
７ 端子
８ 段部
９ 内側面
１０ 湾曲面
１１ トレー
１２ 仕切り枠
１３ 仕切り枠
１４ ポケット
１５ 凹部
１６ 半導体集積回路
１７ 端子
１８ 段部
上述した課題を解決するために、本発明に係る半導体集積回路用トレーは、少なくとも上面に、縦横の仕切り枠で矩形に区画した半導体集積回路の収納ポケットを多数備えており、同ポケットは、内底面に平面形状が半導体集積回路の底面よりも若干小なる略相似形にして同半導体集積回路の底面に配設された端子の高さよりも深さが大なる凹部を有するとともに、同凹部と前記仕切り枠の基部との間に前記半導体集積回路の底面周縁を支持する支持段部を有してなる半導体集積回路用収納トレーであって、前記凹部の内側面を内方に向かって下傾するテーパ状に形成し、かつ、各々隣接する内側面のコーナを湾曲線で接続し、半導体集積回路をポケット内に収納する際に、半導体集積回路のコーナ部分が凹部の前記コーナ部分に落ち込んだ場合であっても、半導体集積回路のコーナ部分が凹部のコーナ部分に１点で接触して、半導体集積回路の自重により、または半導体集積回路の自重と外部からの振動によって半導体集積回路がポケット内における前記支持段部上の適切な収納位置に補正されるように構成したものとしてある。

Claims (2)

  1. 少なくとも上面に、縦横の仕切り枠で矩形に区画した半導体集積回路の収納ポケットを多数備えており、同ポケットは、内底面に平面形状が半導体集積回路の底面よりも若干小なる略相似形にして同半導体集積回路の底面に配設された端子の高さよりも深さが大なる凹部を有するとともに、同凹部と前記仕切り枠の基部との間に前記半導体集積回路の底面周縁を支持する支持段部を有してなる半導体集積回路用収納トレーであって、前記凹部の内側面を内方に向かって下傾するテーパ状に形成し、かつ、各々隣接する内側面のコーナを湾曲線で接続してなる半導体集積回路用収納トレー。
  2. 前記凹部の内方に向かって下傾する内側面のテーパ角度を、２０度以上にして半導体集積回路をポケットに収納した際に同半導体集積回路の底面に配設された端子に接触しない角度の範囲内にしてなる請求項１に記載の半導体集積回路用収納トレー。
JP2010106539A 2010-05-06 2010-05-06 半導体集積回路用トレー Active JP5051797B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010106539A JP5051797B2 (ja) 2010-05-06 2010-05-06 半導体集積回路用トレー
TW99116779A TWI471254B (zh) 2010-05-06 2010-05-26 Semiconductor integrated circuit storage tray
PCT/JP2010/004108 WO2011138821A1 (ja) 2010-05-06 2010-06-21 半導体集積回路用トレー
US13/642,268 US20130032508A1 (en) 2010-05-06 2010-06-21 Tray for semiconductor integrated circuits
CN201080066332.XA CN102985341B (zh) 2010-05-06 2010-06-21 半导体集成电路用托盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010106539A JP5051797B2 (ja) 2010-05-06 2010-05-06 半導体集積回路用トレー

Publications (2)

Publication Number Publication Date
JP2011238660A true JP2011238660A (ja) 2011-11-24
JP5051797B2 JP5051797B2 (ja) 2012-10-17

Family

ID=44903681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010106539A Active JP5051797B2 (ja) 2010-05-06 2010-05-06 半導体集積回路用トレー

Country Status (5)

Country Link
US (1) US20130032508A1 (ja)
JP (1) JP5051797B2 (ja)
CN (1) CN102985341B (ja)
TW (1) TWI471254B (ja)
WO (1) WO2011138821A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019093343A1 (ja) * 2017-11-10 2019-11-21 パナソニックＩｐマネジメント株式会社 収納装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099514B2 (en) * 2012-03-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer holder with tapered region
CN103449025A (zh) * 2013-09-10 2013-12-18 昆山市巴城镇顺拓工程机械配件厂 半导体元件的托盘固定夹
CN104576465A (zh) * 2013-10-17 2015-04-29 中国科学院苏州纳米技术与纳米仿生研究所 芯片盛放装置
CN104709553B (zh) * 2013-12-13 2017-12-29 联想(北京)有限公司 一种用于放置集成模块的托盘
US20170162411A1 (en) * 2015-12-03 2017-06-08 Nanya Technology Corporation Tray
CN106219053B (zh) * 2016-10-10 2018-08-31 浙江舜宇光学有限公司 镜片托盘
US10525593B1 (en) * 2018-06-07 2020-01-07 Amazon Technologies, Inc. System and method for improving storage density
CN110155465B (zh) * 2019-06-13 2021-06-01 武汉华星光电半导体显示技术有限公司 一种周转托盘
CN110683221A (zh) * 2019-08-29 2020-01-14 苏州通富超威半导体有限公司 芯片包装盒及芯片包装方法
CN112820663B (zh) * 2019-11-15 2022-11-04 上海至纯洁净系统科技股份有限公司 一种自动复位的对开型晶圆盒托架
US11626312B2 (en) * 2020-08-06 2023-04-11 Dong Li Metal spring anchor for advanced packaging
JP7180911B2 (ja) * 2021-03-16 2022-11-30 シノン電気産業株式会社 半導体集積回路用トレー

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001097474A (ja) * 1999-09-27 2001-04-10 Toshiba Corp 電子部品の収納用トレイ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010027933A1 (en) * 1998-11-26 2001-10-11 Keiichi Sasamura Accommodation container, accommodation container for accommodating semiconductor devices and method of carrying semiconductor devices
JP3771084B2 (ja) * 1999-04-30 2006-04-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置用トレイ
JP2002019832A (ja) * 2000-07-11 2002-01-23 Oki Electric Ind Co Ltd エンボスキャリアテープ
US6557707B1 (en) * 2001-11-05 2003-05-06 Ultra -Pak Industries Co., Ltd. Electronic component packaging strip
US6914771B2 (en) * 2002-05-29 2005-07-05 Hirokazu Ono Tray for electronic components
JP4431323B2 (ja) * 2002-05-29 2010-03-10 株式会社大川金型設計事務所 電子部品用トレー
US7410060B2 (en) * 2004-06-02 2008-08-12 Illinois Tool Works Inc. Stackable tray for integrated circuit chips
JP4429823B2 (ja) * 2004-06-28 2010-03-10 富士通株式会社 半導体装置用トレイ
WO2008114366A1 (ja) * 2007-03-16 2008-09-25 Fujitsu Microelectronics Limited 電子部品収納容器
US20110089079A1 (en) * 2009-10-18 2011-04-21 Yu-Nan Lo Chip Carrying Tray

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001097474A (ja) * 1999-09-27 2001-04-10 Toshiba Corp 電子部品の収納用トレイ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019093343A1 (ja) * 2017-11-10 2019-11-21 パナソニックＩｐマネジメント株式会社 収納装置
US11215316B2 (en) 2017-11-10 2022-01-04 Panasonic Intellectual Property Management Co., Ltd. Storage device

Also Published As

Publication number Publication date
JP5051797B2 (ja) 2012-10-17
TW201139236A (en) 2011-11-16
WO2011138821A1 (ja) 2011-11-10
TWI471254B (zh) 2015-02-01
CN102985341B (zh) 2015-03-04
CN102985341A (zh) 2013-03-20
US20130032508A1 (en) 2013-02-07

Similar Documents

Publication Publication Date Title
JP5051797B2 (ja) 半導体集積回路用トレー
US6357595B2 (en) Tray for semiconductor integrated circuit device
US5418692A (en) Tray for semiconductor devices
TWI462218B (zh) 用於積體電路晶片之載座囊穴托盤容納系統
US7163104B2 (en) Tray for semiconductor device and semiconductor device
JP2005335817A (ja) 自己整列ポケットを備えた集積回路トレイ
TWI641541B (zh) 間隔件
CN106169438B (zh) 半导体芯片托盘
JP4607138B2 (ja) 半導体集積回路用トレー
JP7180911B2 (ja) 半導体集積回路用トレー
JP3993078B2 (ja) 半導体集積回路用トレー
US6653728B1 (en) Tray for ball grid array semiconductor packages
JP2001028391A (ja) 半導体集積回路装置格納用トレー
US8453843B1 (en) Tray for transporting semiconductor devices of a BGA type
US8436452B2 (en) Carrier for chip packages
JP2004155443A (ja) 半導体集積回路用トレー
JPH0539104Y2 (ja)
JPH1111572A (ja) 半導体集積回路装置収納用トレイ
KR100773231B1 (ko) 반도체 패키지 제조용 웨이퍼 링
JP7361614B2 (ja) 半導体チップトレイ及び半導体チップの収容方法
TWM606821U (zh) 晶片承盤結構
KR102603102B1 (ko) 표시 패널용 트레이 및 트레이 집합체
JP2007161264A (ja) 電子部品収容用トレー
JP4506532B2 (ja) チップの収納構造
KR101770461B1 (ko) 반도체 칩 트레이

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120719

R150 Certificate of patent or registration of utility model

Ref document number: 5051797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250