JP2011199269A5 - - Google Patents

Claims (4)

1. 基板上に酸化物半導体層を形成し、
   前記酸化物半導体層上に第１の導電層を形成し、
   前記第１の導電層上に第２の導電層を形成し、
   前記第２の導電層をエッチングすることで、第１のパターンを形成し、
   前記第１のパターンを酸化して第２のパターンを形成し、
   前記第２のパターンをマスクとして前記第１の導電層をエッチングして第３のパターンを形成し、
   前記第３のパターンは、ソース電極又はドレイン電極として機能し、
   前記第２のパターン、前記第３のパターン及び前記酸化物半導体層を覆うゲート絶縁層を形成し、
   前記ゲート絶縁層上にゲート電極を形成することを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記第２のパターンは、加熱処理、プラズマ処理、陽極酸化処理、又は溶液による酸化処理により酸化されて形成されたものであることを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記ソース電極と前記ドレイン電極との距離は、露光装置の解像能力限界以下を有することを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記第２のパターンと、前記第３のパターンとは、同一工程を経て形成されていることを特徴とする半導体装置の作製方法。