JP2003218112A

JP2003218112A - 金属積層膜の形成方法及び半導体装置

Info

Publication number: JP2003218112A
Application number: JP2002011796A
Authority: JP
Inventors: Toshimasa Hamada; 敏正浜田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-01-21
Filing date: 2002-01-21
Publication date: 2003-07-31

Abstract

(57)【要約】【課題】金属膜における不特定のピンホールや断線箇
所を金属膜自体で修復することのできる半導体装置を提
供することを課題とする。【解決手段】基板上に積層され、ピンホール又は断線
を含み、かつ第１金属層と該第１金属層上に配置する陽
極酸化可能な金属からなる第２金属層とによって構成さ
れる金属積層膜を陽極酸化することにより、第２金属層
を膨張させてピンホール又は断線を第２金属で塞ぐとと
もに、第２金属層の表面に陽極酸化膜を形成することか
らなる金属積層膜の形成方法により、上記の課題を解決
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、金属積層膜の形成
方法及びこの方法により形成される金属積層膜を配線及
び／又は電極として含んでなる半導体装置に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】従来の
アモルファスＴＦＴ液晶では、基板上には、画素トラン
ジスタのみが形成されていたが、ポリシリコンＴＦＴ液
晶では、基板上には画素やドライバ機能だけでなく、さ
まざまな周辺回路を同一基板上に搭載することが要求さ
れている。また、半導体装置の高性能化を進めるにあた
っては、周辺回路の占める面積を小さく抑える必要があ
ることから、微細化と配線の多層化を行う必要がある。

【０００３】しかし、この微細化によって様々な問題が
生じてくる。例えば、配線幅が狭い場合、配線層の成膜
時やフォトリソグラフィ時に発生する小さなパーティク
ルにより配線にピンホールができたり、断線したりする
ことがある。このピンホールは配線の抵抗を局所的に上
げることから半導体装置の信頼性を低下させ、また断線
は配線としての機能を失わせることから致命的欠陥とな
る。その結果、半導体装置の製造歩留まりを下げてしま
う。

【０００４】これらの問題に対して、特開平２−３９４
５７号公報では、断線を修復する技術が開示されてい
る。この技術は、修正用配線を基板上に設けておき、こ
の配線をレーザ照射により溶融させて配線の欠陥部分を
接続して修復するというものである。また、特開平１１
−２６０８１９号公報では、上層配線形成時に下層配線
の欠陥を修復する技術が開示されている。

【０００５】しかし、前者の技術では、予め修正用配線
を形成しておかなければならず、修正用配線に用いられ
る材料にも限定があり、しかも欠陥箇所も予め特定して
おかなくてはならない。また、レーザ照射により周辺の
絶縁膜や配線にダメージを与える可能性がある。後者の
技術では、上層配線を形成する場合に限定されてしま
い、また、欠陥部にスポット露光するため、前者の技術
と同様に欠陥箇所を予め特定しておかなくてはならな
い。したがって、これらの方法では、不特定の箇所にあ
る欠陥をその配線自体で修復することはできない。ま
た、その他の断線対策として、冗長構造の配線を形成す
るなどの方法があるが、このような方法は集積度の向上
とは相反するため採用するのは望ましくない。

【０００６】一方、配線の多層化は微細化とともに進め
られるため、高アスペクト比のヴィアホールを金属で埋
める技術が要求される。従来、ＬＳＩの配線形成では、
ヴィアホールを金属で埋め込むためにＷ−ＣＶＤによる
Ｗプラグがよく用いられている。しかし、ＷプラグはＡ
ｌに比べて抵抗が高いうえに、配線形成に要する工程数
が増えるという問題がある。したがって、配線をＡｌの
みで形成するのが望ましいが、Ａｌを通常のスパッタで
形成するとカバレッジが悪く、ヴィアホールを完全に埋
めることができない。そのため、リフローや高温スパッ
タによってＡｌを埋め込む技術が採用されている。

【０００７】Ａｌのリフローは、通常の低温スパッタで
Ａｌを成膜した後、４５０〜５５０℃の熱処理を加える
ことでヴィアホール内にＡｌを埋め込む方法である。ま
た、高温スパッタは、リフローと同様に４５０〜５５０
℃の基板温度でＡｌのスパッタを行う方法で、低温スパ
ッタ＋リフロー処理を合わせて一回の処理で行うもので
ある。このように、ヴィアホールにＡｌを埋め込む従来
の技術は、いずれも４５０℃以上の温度が必要となり、
一般のガラス基板を用いる場合は、基板が収縮、変形す
る可能性がある。従って、これらの技術を採用する場合
は、耐熱性の低い安価なガラス基板を使用することがで
きず、特殊なアニールを施した高価なガラス基板を用い
なければならないという制約がある。また、このような
Ａｌ埋め込み技術をポリシリコンＴＦＴに採用する場
合、多層配線はＴＦＴを作製した上層に形成することに
なるから、４５０℃以上の熱処理はポリシリコン中の水
素を脱離させ、その特性を劣化させる要因にもなってい
る。

【０００８】本発明は上記解決に鑑みなされたものであ
り、金属膜中における不特定のピンホールや断線箇所を
金属膜自体で修復することのできる、あるいはヴィアホ
ールへの金属の埋め込みを低温で行うことのできる金属
膜の形成方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明によれば、基板上
に積層され、ピンホール又は断線を含み、かつ第１金属
層と該第１金属層上に配置する陽極酸化可能な金属から
なる第２金属層とによって構成される金属積層膜を陽極
酸化することにより、第２金属層を膨張させてピンホー
ル又は断線を第２金属で塞ぐとともに、第２金属層の表
面に陽極酸化膜を形成することからなる金属積層膜の形
成方法が提供される。

【００１０】また、本発明によれば、ヴィアホールを備
える層間絶縁膜上に積層され、第１金属層と該第１金属
層上に配置する陽極酸化可能な金属からなる第２金属層
とによって構成される金属積層膜を陽極酸化することに
より、第２金属層を膨張させてヴィアホールを第２金属
で埋め込むとともに、第２金属層の表面に陽極酸化膜を
形成することからなる金属積層膜の形成方法が提供され
る。また、本発明によれば、上記の方法により形成され
る金属積層膜を配線及び／又は電極として含んでなる半
導体装置が提供される。

【００１１】

【発明の実施の形態】本発明の金属積層膜の形成方法に
用いられる基板としては、特に限定されず、例えば、ガ
ラス、石英等の無機材料からなる基板や、ポリエステ
ル、ポリアクリル、ポリエポキシ、ポリエチレン、ポリ
スチレン、ポリカーボネート、ポリサルホンなどのプラ
スチックからなる基板を挙げることができる。なお、基
板上には、ＴＦＴやその他のトランジスタ、これらを含
む回路等が単独又は組み合わせられて形成されていても
よく、さらに、電極、配線、ＳｉＯ₂等の絶縁膜等がそ
れぞれ単独で又は積層して形成されていてもよい。

【００１２】また、本発明の金属積層膜の形成方法を、
半導体装置の配線や電極等を形成するために用いる場合
には、基板は、上記のほか、シリコン、ゲルマニウム等
の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物
半導体等からなる基板、ＳＯＩ基板又は多層ＳＯＩ基板
等の種々の基板を用いることができる。また、これらの
基板は、その表面にトランジスタ、キャパシタ等の半導
体素子や回路、配線層、素子分離領域、絶縁膜等が組み
合わせられて形成されていてもよい。とくに、基板上
に、素子、回路及び／又は絶縁膜が形成されていること
が好ましく、絶縁膜には、ヴィアホールが形成されてい
てもよい。

【００１３】本発明の方法に用いられる第１金属層とし
ては、陽極酸化されにくい金属材料からなる金属層が挙
げられ、そのような金属材料としては、３５℃程度以下
の低温で後述の第２金属層を移動させることのできるも
のであれば特に限定されず、例えばチタンや、ＴｉＮ、
ＴｉＳｉ₂等のチタン合金が挙げられる。なかでも本発
明の効果が顕著に現れることから、チタンを用いるのが
好ましい。第１金属層の膜厚は特に限定されないが、通
常５０〜２００ｎｍ程度に調整される。第１金属層は、
公知の手法、例えばスパッタ法、蒸着法等により成膜す
ることができる。

【００１４】本発明の方法に用いられる第２金属層とし
ては、陽極酸化可能な金属材料からなる金属層が挙げら
れ、そのような金属材料としては、例えばアルミニウム
や、ＡｌＣｕ、ＡｌＳｉ等のアルミニウム合金、Ｔａ、
Ｃｒ等が挙げられる。なかでも本発明の効果が顕著に現
れることからアルミニウム、アルミニウム合金を用いる
のが好ましい。第２金属層の膜厚は、金属層中に発生す
るであろうピンホールや断線及び層間絶縁膜に形成され
るヴィアホールの数や大きさにより適宜調整されるが、
これらを十分に塞ぎ埋め込むことができることが必要で
あり、２００ｎｍ程度以上が好ましく、３００〜８００
ｎｍ程度であるのがさらに好ましい。第２金属層は、公
知の手法、例えばスパッタ法、蒸着法等により成膜する
ことができる。

【００１５】本発明の方法で形成される陽極酸化膜は、
第２金属層を陽極酸化することにより得られるものであ
り、Ａｌ₂Ｏ₃等が挙げられる。陽極酸化膜の膜厚は、１
０〜１５０ｎｍ程度が適当である。本発明の方法におい
て、陽極酸化の条件は、第１及び第２金属層の材料や膜
厚、ピンホールや断線やヴィアホールの数及び大きさに
よって適宜選択でき、特に限定されない。また、湿式陽
極酸化又は乾式陽極酸化のいずれでもよい。湿式陽極酸
化を行うときは、例えば、化成液として３％の酒石酸ア
ンモニウム水溶液とエチレングリコールとを１：９の割
合で混合したものを用い、化成温度を５〜３５℃程度、
化成電圧を１０〜１００Ｖ程度、初期電流密度を０．１
〜１．０ｍＡ／ｃｍ²程度に調整することにより行うこ
とができる。

【００１６】このような条件で陽極酸化を行うことによ
り、第２金属層の第２金属が膨張する。これにより、第
２金属が第１金属層上を移動して、金属積層膜の欠陥部
分（ピンホール又は断線）を塞ぎ、埋め込む。なお、こ
のような低温での陽極酸化により、第２金属が第１金属
層上を移動するメカニズムは明らかではないが、第２金
属中に酸素が取り込まれて第２金属中に圧力が加わるこ
とが理由と考えられる。また、陽極酸化が始まったと
き、第２金属層には陽極酸化膜が形成されるが、下地の
第１金属層には陽極酸化膜が形成されないため、電流が
金属層の側面に集中し、エレクトロマイグレーションが
起こることが理由と考えられる。以下、本発明の金属積
層膜の形成方法及び半導体装置を実施例によりさらに詳
しく説明するが、これにより本発明は限定されない。

【００１７】実施例１本発明の実施例を図１に基づいて説明する。図１（ｃ）
は、ガラス基板１上に金属積層膜（第１金属層２及び第
２金属層３）及び陽極酸化膜６が積層されている様子を
示している。第１金属層２はチタンからなり、１００ｎ
ｍ程度の膜厚を有する。第２金属層３はアルミニウムか
らなり、５００ｎｍ程度の膜厚を有する。陽極酸化膜６
はＡｌ₂Ｏ₃からなり、５０ｎｍ程度の膜厚を有する。も
ともと金属積層膜には欠陥部分（ピンホール又は断線）
があったが、この欠陥部分は膨張した第２金属により塞
がれている。以下、本発明の金属積層膜の形成方法を図
１（ａ）〜（ｃ）を参照しながら説明する。

【００１８】まず、ガラス基板１上に、第１金属層２と
してのチタン膜（１００ｎｍ程度）と、第２金属層３と
してのアルミニウム膜（５００ｎｍ程度）とを連続して
スパッタにより成膜する。なお、各金属層の膜厚は、要
求される抵抗値によって適宜調節される。例えば、アル
ミニウムの比抵抗を３μΩ・ｃｍ、線幅３μｍ、膜厚５
００ｎｍ、長さ１ｃｍとすると、配線抵抗は２００Ωと
なる。要求される抵抗は、寄生容量によって大きく異な
るので、一概には言えないが、抵抗をもっと下げる必要
がある場合には、膜厚を厚くする方法と線幅を広げる方
法がある。

【００１９】次に、フォトリソグラフィとドライエッチ
ングにより、不要な部分の第１及び第２金属層を除去
し、２層構造の金属積層膜を形成する。このとき、金属
層の成膜前又は成膜中に生じるパーティクルによって金
属積層膜にピンホールが発生することがある。また、フ
ォトリソグラフィ中に生じるパーティクルのために、ド
ライエッチング工程により、金属積層膜の必要な部分が
エッチングされてしまい、ピンホールや断線が発生する
ことがある。

【００２０】図１（ａ）は、金属積層膜にピンホール４
及び断線５が発生した状況を示した基板の平面図であ
る。ピンホール４のＡＡ’線での断面図、断線５のＢ
Ｂ’線での断面図はそれぞれ図１（ｂ）のようになって
いる。この状態で金属積層膜を次の条件で陽極酸化す
る。化成液として３％の酒石酸アンモニウム水溶液とエ
チレングリコールとを１：９の割合で混合したものを用
い、化成温度を１０℃、化成電圧を４０Ｖ、初期電流密
度を０．１ｍＡ／ｃｍ²とし、一定電圧になってから３
０分で化成処理を終了する。

【００２１】これにより、第２金属層３の表面に絶縁性
のよいバリア型の陽極酸化膜６（５０ｎｍ）が形成され
る。この陽極酸化では、溶液中へのアルミニウム溶出が
ほとんどなく、アルミニウム中に酸素が取り込まれる結
果、陽極酸化された部分の体積は約１．４倍に増加す
る。また、上記の陽極酸化により、第２金属層３のアル
ミニウムの一部が、アルミニウムのなかった領域（ピン
ホール又は断線部分）に両側から移動し、埋め込まれ、
配線を接続する現象が見られる。このとき、下地の第１
金属層２のチタン膜に変化は見られないことから、第２
金属層３のアルミニウムは、第１金属層２上を移動した
ことがわかる。陽極酸化を行った後の金属積層膜の状態
を図１（ｃ）に示す。

【００２２】このように、ピンホールや断線部分には、
陽極酸化によりアルミニウムが埋め込まれ、金属積層膜
が修復される。次に、陽極酸化膜６上に絶縁膜（膜厚５
００ｎｍ）を形成する。なお、陽極酸化膜６はそのまま
絶縁膜の一部として用いることができるので、２層の絶
縁膜が形成されることとなる。その結果、絶縁膜のピン
ホール防止にも役立つので有利である。

【００２３】比較例１ガラス基板上に第１金属層を形成しなかった以外は、実
施例１と同様にして金属膜を形成する。図３に示される
ように、この場合、陽極酸化を行うことにより、アルミ
ニウムからなる金属層３の表面及び側面に陽極酸化膜６
が形成される。アルミニウムは陽極酸化により基板上を
移動せず、ピンホールや断線部分をアルミニウムで埋め
込むことができない。

【００２４】比較例２第１金属層２として、陽極酸化を行うことで絶縁層が形
成される金属材料を用いた以外は、実施例１と同様にし
て金属積層膜を形成する。図４に示されるように、この
場合、陽極酸化を行うことにより、第１金属層２の側面
に絶縁層６’が形成される。この絶縁層６’ができた時
点で第２金属層３のアルミニウムの移動が止まってしま
い、ピンホールや断線部分をアルミニウムで埋め込むこ
とができない。

【００２５】実施例２本発明のもう一つの金属積層膜の形成工程を図２（ａ）
〜（ｃ）を用いて説明する。まず、図２（ａ）に示され
るように、ガラス基板上に、下部金属配線７としてのア
ルミニウム合金（膜厚５００ｎｍ）を形成し、下部金属
配線７上に層間絶縁膜８としてのＳｉＯ₂膜（膜厚８０
０ｎｍ）をプラズマＣＶＤ法により形成する。

【００２６】次に、層間絶縁膜８に、下部金属配線７と
後述する金属積層膜を接続するための直径１μｍのヴィ
アホール９をドライエッチングにより形成する。次に、
第１金属層１０としてのチタン膜（１００ｎｍ）及び第
２金属層１１としてのアルミニウム膜（５００ｎｍ）を
スパッタにより順次成膜し、金属積層膜を形成する。成
膜後の状態は、図２（ｂ）に示すとおりであり、ヴィア
ホール９側面における金属層の膜厚は非常に薄くなって
いる。

【００２７】次に、この状態で金属積層膜を陽極酸化す
る。ここでの陽極酸化は、全面に金属積層膜がある状態
で行なわれ、金属積層膜のパターン化後に行う実施例１
とは異なる。なお、陽極酸化の条件は次の条件で行う。
化成液として３％の酒石酸アンモニウム水溶液とエチレ
ングリコールとを１：９の割合で混合したものを用い、
化成温度を１０℃、化成電圧を１０〜１００Ｖ、初期電
流密度を０．１ｍＡ／ｃｍ²とし、一定電圧になってか
ら３０分で化成処理を終了する。

【００２８】これにより、第２金属層１１の表面に絶縁
性のよいバリア型の陽極酸化膜１２（膜厚６０ｎｍ）が
形成される。また、第２金属層１１のアルミニウムの一
部がヴィアホール部分に両側から移動し、ヴィアホール
が埋め込まれる。このとき、下地の第１金属層１０に変
化は見られない。陽極酸化を行った後の金属積層膜の状
態を図１（ｃ）に示す。次に、フォトリソグラフィとド
ライエッチングにより金属積層膜をパターン化する。こ
の際、陽極酸化膜１２をそのまま残してパターニングす
ることもできるし、ウェットエッチング等で陽極酸化膜
１２を除去した後、金属層をパターニングすることもで
きる。また、ヴィアホール９のアスぺクト比が大きく、
ヴィアホール９での段差が大きくなる場合は、図２
（ｃ）の状態から一旦エッチバックを行って平坦化して
から、再度金属層の成膜を行うこともできる。

【００２９】

【発明の効果】本発明によれば、特性の構成の金属膜を
半導体装置の配線及び／又は電極として形成することに
より、金属層中の特定されていないピンホールや断線箇
所を金属層自体の金属材料で埋め込むことによって修復
することができる。この金属積層膜の形成方法を用い
て、半導体装置の金属配線や電極を形成することによ
り、半導体装置の生産歩留まりを向上させることができ
る。また、本発明の金属積層膜の形成方法によれば、従
来は高温のリフロー処理が必要であったヴィアホールの
埋め込みを低温で行うことができる。

【図面の簡単な説明】

【図１】本発明の方法により形成される金属積層膜の構
造を示す平面図及び金属積層膜の欠陥部分を修復する工
程を示す概略断面図である。

【図２】本発明の方法により形成される金属積層膜の構
造を示す図、及びヴィアホールに金属を埋め込む工程を
示す概略断面図である。

【図３】第１金属層が形成されない場合の金属積層膜の
構造を示す比較断面図である。

【図４】第１金属層が陽極酸化可能な材料からなる場合
の金属積層膜の構造を示す比較断面図である。

【符号の説明】

１ガラス基板２、１０第１金属層３、１１第２金属層４配線中の欠陥（ピンホール）５配線中の欠陥（断線）６、１２陽極酸化膜６’絶縁層７下部金属配線８層間絶縁膜９ヴィアホール

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 21/88 Ｚ 29/78 ６１２Ｃ６１２ＡＦターム(参考） 2H092 GA11 GA31 JB71 JB73 JB74 JB75 MA24 MA46 MA47 NA13 NA15 4M104 AA09 BB14 BB25 BB30 DD89 EE05 EE16 FF13 FF22 5F033 GG04 HH08 HH09 HH17 HH18 HH21 HH27 HH33 JJ08 JJ09 JJ18 KK07 MM05 NN06 PP15 QQ09 QQ11 QQ37 QQ89 RR03 RR04 SS15 SS26 VV15 XX36 5F110 AA17 AA27 BB02 DD01 DD02 DD03 DD05 DD13 DD17 EE37 HM19 NN02 NN04 NN23 NN35 QQ30

Claims

【特許請求の範囲】

【請求項１】基板上に積層され、ピンホール又は断線
を含み、かつ第１金属層と該第１金属層上に配置する陽
極酸化可能な金属からなる第２金属層とによって構成さ
れる金属積層膜を陽極酸化することにより、第２金属層
を膨張させてピンホール又は断線を第２金属で塞ぐとと
もに、第２金属層の表面に陽極酸化膜を形成することか
らなる金属積層膜の形成方法。
【請求項２】ヴィアホールを備える層間絶縁膜上に積
層され、第１金属層と該第１金属層上に配置する陽極酸
化可能な金属からなる第２金属層とによって構成される
金属積層膜を陽極酸化することにより、第２金属層を膨
張させてヴィアホールを第２金属で埋め込むとともに、
第２金属層の表面に陽極酸化膜を形成することからなる
金属積層膜の形成方法。
【請求項３】第１金属層がチタン又はチタン合金から
なる請求項１又は２に記載の金属積層膜の形成方法。
【請求項４】第２金属層がアルミニウム又はアルミニ
ウム合金からなる請求項１〜３のいずれかに記載の金属
積層膜の形成方法。
【請求項５】金属積層膜が半導体装置の配線又は電極
である請求項１〜４のいずれかに記載の金属積層膜の形
成方法。
【請求項６】請求項１〜５のいずれかに記載の方法に
より形成される金属積層膜を配線及び／又は電極として
含んでなる半導体装置。